DE102020122380B3 - Datenspeicherelement und herstellungsverfahren dafür - Google Patents

Datenspeicherelement und herstellungsverfahren dafür Download PDF

Info

Publication number
DE102020122380B3
DE102020122380B3 DE102020122380.3A DE102020122380A DE102020122380B3 DE 102020122380 B3 DE102020122380 B3 DE 102020122380B3 DE 102020122380 A DE102020122380 A DE 102020122380A DE 102020122380 B3 DE102020122380 B3 DE 102020122380B3
Authority
DE
Germany
Prior art keywords
conductive structure
data storage
layer
electrode
storage layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020122380.3A
Other languages
English (en)
Inventor
Hung-Li Chiang
Chao-Ching Cheng
Jung-Piao Chiu
Tzu-Chiang CHEN
Yu-Sheng Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of DE102020122380B3 publication Critical patent/DE102020122380B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

Hier wird gemäß einigen Ausführungsformen eine Speichervorrichtung offenbart. Die Speichervorrichtung weist eine untere Elektrode, die über einem Substrat angeordnet ist, und eine obere Elektrode auf, die über der unteren Elektrode angeordnet ist. Eine Oberseite der unteren Elektrode zeigt von dem Substrat weg. Eine Unterseite der oberen Elektrode zeigt zu dem Substrat. Eine Datenspeicherschicht ist zwischen der unteren Elektrode und der oberen Elektrode angeordnet. Zumindest ein Teil der Unterseite der oberen Elektrode überdeckt sich mit keinem Teil der Oberseite der unteren Elektrode entlang einer ersten Richtung, die parallel zu der Unterseite der oberen Elektrode ist. Außerdem überdeckt sich zumindest ein Teil der Oberseite der unteren Elektrode mit keinem Teil der Unterseite der oberen Elektrode entlang der ersten Richtung.

Description

  • Hintergrund
  • Zahlreiche moderne elektronische Geräte enthalten einen nichtflüchtigen Speicher. Ein nichtflüchtiger Speicher ist ein elektronischer Speicher, der Daten auch dann speichern kann, wenn der Strom abgeschaltet wird. Aussichtsreiche Kandidaten für nichtflüchtige Speicher der nächsten Generation sind resistive Datenspeicherelemente, wie etwa ein resistiver Direktzugriffsspeicher (RRAM) und ein Phasenwechsel-Speicher (PRAM). Resistive Datenspeicherelemente haben eine einfache Struktur und sind mit CMOS-Logik-Herstellungsprozessen (CMOS: komplementärer Metalloxidhalbleiter) kompatibel. Resistive Datenspeicherelemente können kürzere Schaltzeiten und/oder einen niedrigeren Energieverbrauch als derzeitige nichtflüchtige Speicher bieten.
  • Speichervorrichtungen mit einer asymmetrischen Struktur sind beispielsweise aus der US 9 627 443 B2 , der US 2004 / 0 166 604 A1 , der US 4 845 533 A und der US 7 205 562 B2 bekannt.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1A zeigt ein Datenspeicherelement mit einer Datenspeicherschicht gemäß einigen Beispielen in einer Seitenschnittansicht.
    • 1B zeigt das Datenspeicherelement von 1 in einem niederohmigen Zustand in einer Seitenschnittansicht.
    • Die 2A bis 2D zeigen Datenspeicherelemente mit einer dielektrischen resistiven Datenspeicherschicht gemäß einigen Beispielen der vorliegenden Erfindung in einer Seitenschnittansicht.
    • 3A zeigt eine Speicherzelle gemäß einigen Beispielen der vorliegenden Erfindung in einer Draufsicht.
    • 3B zeigt die Speicherzelle von 3A in einer Seitenschnittansicht.
    • Die 4A und 4B zeigen Speicherzellen mit versetzten Durchkontaktierungen gemäß einigen Beispielen der vorliegenden Erfindung in einer Draufsicht.
    • 5 zeigt ein Ablaufdiagramm eines Verfahrens zum Herstellen eines Datenspeicherelements gemäß einigen Beispielen der vorliegenden Erfindung.
    • Die 6A bis 6F zeigen eine Abfolge von beispielhaften Herstellungsschritten des Verfahrens von 5 in einer Seitenschnittansicht.
    • 7 zeigt ein Ablaufdiagramm eines Verfahrens zum Herstellen eines Datenspeicherelements gemäß einigen Beispielen der vorliegenden Erfindung.
    • Die 8A bis 8F zeigen eine Abfolge von beispielhaften Herstellungsschritten des Verfahrens von 7 in einer Seitenschnittansicht.
    • 9 zeigt eine Speicherzelle gemäß einigen Beispielen der vorliegenden Erfindung in einer Seitenschnittansicht.
    • 10 zeigt eine Speicherzelle, die eine erste Durchkontaktierung und eine Datenspeicherschicht mit abgerundeten Rändern aufweist, gemäß einigen Beispielen der vorliegenden Erfindung in einer Seitenschnittansicht.
  • Detaillierte Beschreibung
  • Es besteht die Aufgabe eine verbesserte Speichervorrichtung und ein verbessertes Verfahren zur Herstellung derselben anzugeben. Die Aufgabe wird durch Speichervorrichtungen mit den Merkmalen der Ansprüche 1 und 9, sowie dem Verfahren zum Herstellen einer Speichervorrichtung mit den Merkmalen des Anspruchs 14 gelöst. Weitere Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
  • Die vorliegende Erfindung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
  • Ein resistives Datenspeicherelement weist normalerweise eine untere Elektrode, eine obere Elektrode und eine resistive Speicherschicht auf, die zwischen der unteren Elektrode und der oberen Elektrode angeordnet ist. Die resistive Datenspeicherschicht hat einen schaltbaren elektrischen Widerstand, z. B. einen niederohmigen Zustand und einen hochohmigen Zustand, die zum Codieren eines Datenbits (d. h., „1“ oder „0“) verwendet werden können. Ein RRAM-Datenspeicherelement weist eine dielektrische resistive Speicherschicht auf, die in ihrem Normalzustand isolierend ist. In bestimmten dielektrischen Materialien können jedoch Defekte, wie etwa Sauerstoff-Leerstellen, entstehen, wenn eine ausreichend hohe Initialisierungsspannung angelegt wird. Diese Defekte können eine Ladung übertragen und können sich in dem dielektrischen Material bewegen, sodass eine von null verschiedene Leitfähigkeit entsteht. Nach dem ersten Entstehen der Defekte kann die Speicherschicht durch Anlegen einer entsprechenden Spannung über der Speicherschicht zwischen einem leitenden Zustand und einem im Wesentlichen isolierenden Zustand umgeschaltet werden.
  • Dennoch kann sich der elektrische Widerstand in dem niederohmigen Zustand von einem Datenspeicherelement zu dem anderen ändern. In dielektrischen resistiven Speicherschichten können die Defekte leitfähige Filamente bilden, die sich durch das dielektrische Material erstrecken. Wenn das angelegte elektrische Feld während der Initialisierung homogen ist, gibt es keine bevorzugte Stelle für die Bildung eines leitfähigen Filaments, und es können mehrere leitfähige Filamente an unterschiedlichen Positionen in dem gesamten dielektrischen Material entstehen. Dies kann zu unterschiedlichen Änderungen des elektrischen Widerstands in unterschiedlichen Datenspeicherelementen führen. Außerdem können auf Grund der sich ändernden Anzahl von leitfähigen Filamenten auch die Schaltspannungen für RRAM-Datenspeicherelemente unterschiedlich sein.
  • In Anbetracht des Vorstehenden sind verschiedene Beispiele der vorliegenden Anmeldung auf ein Datenspeicherelement mit einer unteren Elektrode und einer oberen Elektrode gerichtet, die in Bezug zueinander versetzt sind. Durch den räumlichen Versatz zwischen der unteren und der oberen Elektrode hat das Datenspeicherelement eine asymmetrische Struktur in Bezug zu einem darunter befindlichen Kontakt. Die asymmetrische Struktur kann zu einem nicht-homogenen elektrischen Feld führen, wenn eine Spannung zwischen den Elektroden angelegt wird. Dadurch kann die Bildung von leitfähigen Filamenten in einigen Bereichen erleichtert werden und in anderen Bereichen behindert werden. Dadurch kann die Anzahl von Filamenten besser reguliert werden, und somit kann die Änderung von Leistungsmerkmalen zwischen unterschiedlichen Datenspeicherelementen reduziert werden. Weitere Beispiele der vorliegenden Anmeldung betreffen eine Speicherzelle und ein Verfahren zum Herstellen eines Datenspeicherelements, die ähnliche Probleme angehen.
  • 1A zeigt ein Datenspeicherelement 100 gemäß einigen Beispielen in einer Seitenschnittansicht. Das Datenspeicherelement 100 weist eine Datenspeicherschicht 102 auf, die so konfiguriert ist, dass sie Daten speichert. Die Datenspeicherschicht 102 kann zum Beispiel eine resistive Speicherschicht aufweisen, in der Daten in einen elektrischen Widerstand der resistiven Speicherschicht codiert werden. Die Datenspeicherschicht 102 kann z. B. eine Phasenwechsel-Speicherschicht oder eine dielektrische resistive Speicherschicht aufweisen, wie später näher dargelegt wird.
  • Die Datenspeicherschicht 102 ist zwischen einer unteren Elektrode 104 und einer oberen Elektrode 106 angeordnet. Eine Oberseite der unteren Elektrode 104 ist in Kontakt mit einer Unterseite der Datenspeicherschicht 102. Eine Unterseite der oberen Elektrode 106 ist in Kontakt mit einer Oberseite der Datenspeicherschicht 102. Die jeweiligen Elemente können zum Beispiel in direktem physischen und/oder elektrischen Kontakt sein. In einigen Beispielen können die jeweiligen Elemente mittels einer zwischen ihnen befindlichen dünnen Schicht, z. B. einer dünnen leitfähigen Schicht, die einen elektrischen Kontakt zwischen den Elementen hergestellt, in funktionsfähigem Kontakt sein.
  • Die untere Elektrode 104 und/oder die obere Elektrode 106 können ein leitfähiges Material, zum Beispiel Aluminium, Kupfer, Wolfram, Tantalnitrid, Titannidrid, Platin, Iridium, Ruthenium, Silber, Gold oder eine Kombination davon, aufweisen oder daraus bestehen. Die untere Elektrode 104 und/oder die obere Elektrode 106 können mit anderen Elementen, wie etwa einem Transistor, einer Erdleitung, einer Bitleitung und/oder einer Wortleitung, elektrisch verbunden werden, wie es z. B. später unter Bezugnahme auf die 3A und 3B dargelegt wird. In einigen Beispielen können die Unterseite der oberen Elektrode 106 und die Oberseite der unteren Elektrode 104 im Wesentlichen parallel sein. Die Unterseite der oberen Elektrode 106 und/oder die Oberseite der unteren Elektrode 104 können im Wesentlichen planare Oberflächen haben.
  • Die Datenspeicherschicht 102, die untere Elektrode 104 und/oder die obere Elektrode 106 können von einer dielektrischen Schicht 108 umschlossen sein oder in diese eingebettet sein. Die dielektrische Schicht 108 kann zum Beispiel Siliziumdioxid, Siliziumnitrid, Siliziumcarbid, ein Low-k-Dielektrikum oder eine Kombination davon aufweisen oder daraus bestehen. Ein Low-k-Dielektrikum, das hier verwendet wird, kann zum Beispiel ein Dielektrikum mit einer Dielektrizitätskonstante k sein, die kleiner als etwa 3,9, 3, 2 oder 1 ist. In einigen Beispielen kann die dielektrische Schicht 108 zwei oder mehr Schichten umfassen, zum Beispiel eine untere Schicht, die die untere Elektrode 104 umschließt, und eine obere Schicht, die die obere Elektrode 106 und/oder die Datenspeicherschicht 102 umschließt, wie z. B. später unter Bezugnahme auf die 3A und 3B dargelegt wird. In einigen Beispielen kann die dielektrische Schicht 108 Teil einer Zwischenschichtdielektrikum-Schicht (ILD-Schicht), einer Zwischenmetall-Dielektrikumschicht (IMD-Schicht) und/oder einer Ätzstoppschicht einer Halbleitervorrichtung sein.
  • Die Unterseite der oberen Elektrode 106 weist einen Teil 106A auf, der sich mit keinem Teil der Oberseite der unteren Elektrode 104 entlang einer ersten Richtung überdeckt, die parallel zu der Unterseite der oberen Elektrode 106 ist. In einigen Beispielen kann die Unterseite der oberen Elektrode 106 außerdem einen Teil 106B aufweisen, der sich mit einem Teil 104B entlang der ersten Richtung wie in dem Beispiel von 1A überdeckt, d. h., der Teil 106B liegt dem Teil 104B entlang einer Richtung gegenüber, die senkrecht zu der Unterseite der oberen Elektrode 106 ist. Mit anderen Worten, die Unterseite der oberen Elektrode 106 kann sich entlang der ersten Richtung über eine erste Seitenwand 104-I der unteren Elektrode 104 hinaus erstrecken, sodass eine erste Seitenwand 106-I der oberen Elektrode 106 in Bezug zu der ersten Seitenwand 104-I der unteren Elektrode 104 versetzt ist. In 1A ist eine Grenze zwischen den Teilen 106A und 106B durch eine Strichlinie dargestellt, die einer Fortsetzung der ersten Seitenwand 104-I der unteren Elektrode 104 entspricht. In einigen Beispielen kann der Teil 106B nicht mehr als 60 %, in einem Beispiel nicht mehr als 40 %, der Fläche der Unterseite der oberen Elektrode 106 einnehmen. In einem speziellen Beispiel kann der Teil 106B etwa 50 % der Fläche der Unterseite der oberen Elektrode 106 einnehmen. In einigen Beispielen kann der Teil 106B mindestens 10 %, in einem Beispiel mindestens 20 %, der Fläche der Unterseite der oberen Elektrode 106 einnehmen. In anderen Beispielen kann die Unterseite der oberen Elektrode 106 keine Überdeckung mit der Oberseite der unteren Elektrode 104 entlang der ersten Richtung haben, wie es z. B. später unter Bezugnahme auf 2A dargelegt wird.
  • Die Oberseite der unteren Elektrode 104 weist einen Teil 104A auf, der sich mit keinem Teil der Unterseite der oberen Elektrode 106 entlang der ersten Richtung überdeckt. Mit anderen Worten, die Oberseite der unteren Elektrode 104 kann sich entlang der ersten Richtung über eine zweite Seitenwand 106-II der oberen Elektrode 106 hinaus erstrecken, sodass eine zweite Seitenwand 104-II der unteren Elektrode 104 in Bezug zu der zweiten Seitenwand 106-II der oberen Elektrode 106 versetzt ist. In 1A ist eine Grenze zwischen den Teilen 104A und 104B durch eine Strichlinie dargestellt, die einer Fortsetzung der zweiten Seitenwand 106-II der oberen Elektrode 106 entspricht. In einigen Beispielen kann der Teil 104B nicht mehr als 60 %, in einigen Beispielen nicht mehr als 40 %, der Fläche der Oberseite der unteren Elektrode 104 einnehmen. In einem speziellen Beispiel kann der Teil 104B etwa 50 % der Fläche der Oberseite der unteren Elektrode 104 einnehmen. In einigen Beispielen kann der Teil 104B mindestens 10 %, in einem Beispiel mindestens 20 %, der Fläche der Oberseite der unteren Elektrode 104 einnehmen.
  • Die Datenspeicherschicht 102 kann auf der Unterseite der oberen Elektrode 106 angeordnet werden, z. B. so, dass die Datenspeicherschicht 102 zumindest einen Teil des Teils 106A und zumindest einen Teil des Teils 106B bedeckt oder sich mit diesem überdeckt. Dementsprechend kann die Datenspeicherschicht 102 auch zumindest einen Teil des Teils 104B der Oberseite der unteren Elektrode 104 bedecken. In einigen Beispielen kann die Datenspeicherschicht 102 zumindest einen Teil des Teils 104A der Oberseite der unteren Elektrode 104 bedecken oder sich mit diesem überdecken. In einigen Beispielen kann die Datenspeicherschicht 102 die gesamte Unterseite der oberen Elektrode 106 und/oder die gesamte Oberseite der unteren Elektrode 104 bedecken oder sich mit diesen überdecken.
  • In einigen Beispielen kann die Datenspeicherschicht 102 eine resistive Speicherschicht aufweisen. Außer der resistiven Speicherschicht kann die Datenspeicherschicht 102 weitere Schichten aufweisen, z. B. eine obere Metallschicht und/oder eine untere Metallschicht, wie zum Beispiel nachstehend unter Bezugnahme auf 2D näher dargelegt wird. Die resistive Speicherschicht kann ein Material mit einem schaltbaren elektrischen Widerstand aufweisen oder daraus bestehen. Die resistive Speicherschicht kann z. B. einen hochohmigen Zustand und einen niederohmigen Zustand haben. Dementsprechend kann der Zustand der resistiven Speicherschicht zum Codieren eines Datenbits verwendet werden. In einigen Beispielen kann die resistive Speicherschicht eine dielektrische resistive Speicherschicht sein. Die dielektrische resistive Speicherschicht kann ein dielektrisches Material mit einem hochohmigen Zustand, in dem sie im Wesentlichen isolierend ist, und einem niederohmigen Zustand, in dem sie leitend ist, aufweisen oder daraus bestehen. Das dielektrische Material kann zum Beispiel ein Oxid, wie etwa ein Hafniumoxid (z. B. Hf02), ein Zirconiumoxid (z. B. Zr02), ein Aluminiumoxid (z. B. Al2O3), ein Tantaloxid (z. B. Ta2O5), ein Nioboxid (z. B. Nb2O5), ein Vanadiumoxid (z. B. Va2O5), ein Titanoxid (z. B. Ti02), ein Tantal-Titanoxid, ein Hafnium-Aluminiumoxid, ein Hafnium-Tantaloxid, ein Tantal-Aluminiumoxid oder eine Kombination davon, aufweisen oder daraus bestehen. Eine Zustandsänderung der dielektrischen resistiven Speicherschicht kann zum Beispiel mit einer Spannung induziert werden, die über der resistiven Speicherschicht, z. B. zwischen der unteren Elektrode 104 und der oberen Elektrode 106, angelegt wird.
  • In 1B ist das Datenspeicherelement 100 mit einer dielektrischen resistiven Speicherschicht in dem niederohmigen Zustand gezeigt. Hingegen kann die Darstellung von 1A dem Datenspeicherelement 100 mit der dielektrischen resistiven Speicherschicht in dem hochohmigen Zustand entsprechen. In dem niederohmigen Zustand können Defekte, wie etwa Leerstellen, z. B. Sauerstoff-Leerstellen in einem Oxid, in der dielektrischen resistiven Speicherschicht vorhanden sein. Die Defekte können sich zum Beispiel in einem leitfähigen Filament 110 befinden, das sich quer über die Dicke der dielektrischen resistiven Speicherschicht erstreckt, z. B. von der oberen Elektrode 106 bis zu der unteren Elektrode 104 oder von einer oberen Metallschicht der Datenspeicherschicht 102 bis zu einer unteren Metallschicht. Das Filament 110 kann zum Beispiel zunächst durch Anlegen einer Initialisierungsspannung über der dielektrischen resistiven Speicherschicht hergestellt werden. Die Initialisierungsspannung kann zum Beispiel etwa 1,5 V bis etwa 3 V betragen. Nach der ersten Herstellung kann das Filament 110 z. B. mit einer Rücksetzspannung unterbrochen oder zurückgesetzt werden und kann mit einer Einstellspannung wiederhergestellt oder eingestellt werden, um Daten zu der Datenspeicherschicht 102 zu übertragen. Die Einstellspannung kann kleiner als die Initialisierungsspannung sein und kann z. B. etwa 0,5 V bis etwa 2 V betragen.
  • Wenn eine Spannung zwischen der unteren Elektrode 104 und der oberen Elektrode 106 angelegt wird, kann auf Grund der teilweisen Überdeckung zwischen der unteren Elektrode 104 und der oberen Elektrode 106 ein elektrisches Feld in der Datenspeicherschicht 102 inhomogen sein. In einigen Beispielen kann das elektrische Feld in der Nähe eines Rands der unteren Elektrode 104, der den Teil 104B mit der Seitenwand 104-1 verbindet, stärker als in anderen Teilen der Datenspeicherschicht 102 sein, die von dem Rand weiter entfernt sind. Die asymmetrische Anordnung der oberen und der unteren Elektrode 104 und 106 in dem Datenspeicherelement 100 kann somit die Bildung eines leitenden Filaments in der Nähe des Rands der unteren Elektrode 104 erleichtern oder kann im Allgemeinen eine Kontrolle der Position eines leitenden Pfads durch die Datenspeicherschicht 102 erleichtern. In einigen Beispielen kann nur ein leitendes Filament hergestellt werden. Dadurch kann die Änderung der Leistungsmerkmale zwischen unterschiedlichen Datenspeicherelementen reduziert werden. Die asymmetrische Anordnung kann z. B. zu einer kleineren Änderung des elektrischen Widerstands in dem niederohmigen Zustand, der Einstellspannung und/oder der Rücksetzspannung führen.
  • Die 2A bis 2D zeigen Seitenschnittansichten von Datenspeicherelementen 200, 210, 220 bzw. 230 gemäß einigen Beispielen der vorliegenden Erfindung. Die Datenspeicherelemente 200, 210, 220 bzw. 230 sind dem Datenspeicherelement 100 der 1A und 1B ähnlich und weisen ebenfalls eine Datenspeicherschicht 102 auf, die zwischen einer unteren Elektrode 104 und einer oberen Elektrode 106 angeordnet ist. Die Datenspeicherschicht 102 weist eine dielektrische resistive Speicherschicht auf. In den 2A bis 2D ist die Datenspeicherschicht 102 in einem niederohmigen Zustand dargestellt, in dem ein leitendes Filament 110 hergestellt wird, das sich durch die dielektrische resistive Speicherschicht erstreckt.
  • Wie in 2A gezeigt ist, überdeckt sich in einigen Beispielen die Unterseite der oberen Elektrode 106 nicht mit der Oberseite der unteren Elektrode 104 entlang der ersten Richtung, die parallel zu der Unterseite der oberen Elektrode 106 ist. Mit anderen Worten, der Teil 106A, der sich mit keinem Teil der Oberseite der unteren Elektrode 104 überdeckt, kann die gesamte Unterseite der oberen Elektrode 106 bedecken. Der Teil 104A, der sich mit keinem Teil der Unterseite der oberen Elektrode 106 überdeckt, kann die gesamte Oberseite der unteren Elektrode 104 bedecken. Das Filament 110 kann sich zwischen gegenüberliegenden Rändern der unteren Elektrode 104 bzw. der oberen Elektrode 106 erstrecken, wie in 2A gezeigt ist.
  • Wie in den 2A bis 2D gezeigt ist, kann in einigen Beispielen die Datenspeicherschicht 102 die Unterseite der oberen Elektrode 106 und zumindest einen Teil einer Seitenwand der oberen Elektrode 106 umschließen. Die Datenspeicherschicht 102 kann zum Beispiel die Unterseite und zumindest einen Teil von Seitenwänden 106-I und 106-II umschließen, d. h., die Datenspeicherschicht 102 kann die gesamte Unterseite bedecken und kann sich entlang allen Seitenwänden 106-I und 106-II oder eines Teils davon erstrecken. Die Datenspeicherschicht 102 kann außerdem zumindest einen Teil von Seitenwänden der oberen Elektrode 106, der die Seitenwände 106-I und 106-II verbindet, z. B. von Seitenwänden parallel zu der Zeichnungsebene der 2A bis 2D, umschließen, sodass die obere Elektrode 106 entlang allen ihren Seitenwänden umschlossen wird. In einigen Beispielen kann die Datenspeicherschicht 102 eine im Wesentlichen einheitliche Dicke haben. Die Datenspeicherschicht 102 kann zum Beispiel die obere Elektrode 106 konform umschließen.
  • Bei dem Datenspeicherelement 210 von 2B kann die Unterseite der Datenspeicherschicht 102 einen Vorsprung 102A aufweisen, der sich entlang zumindest einem Teil einer Seitenwand der unteren Elektrode 104, z. B. der Seitenwand 104-I, erstreckt. Dementsprechend kann sich ein Teil der Datenspeicherschicht 102 in die dielektrische Schicht 108 oder eine Teilschicht davon unter der Oberseite der unteren Elektrode 104 erstrecken. Der Rand der unteren Elektrode 104 zwischen der Seitenwand 104-1 und der Oberseite kann somit von der Datenspeicherschicht 102 umschlossen werden. In einigen Beispielen kann der Vorsprung 102A in direktem Kontakt mit der Seitenwand 104-I sein.
  • In einigen Beispielen ist mindestens eine Seitenwand der unteren Elektrode 104 angeschrägt, z. B. die Seitenwand 104-I. Die angeschrägte Seitenwand 104-I kann einen spitzen Winkel α mit der Oberseite der unteren Elektrode 104 an einem Rand der unteren Elektrode 104 bilden, der zu der Unterseite der oberen Elektrode 106 zeigt. Der Winkel α kann zum Beispiel etwa 70° bis etwa 85° betragen. In einigen Beispielen, ohne von einer Theorie beschränkt zu werden, kann der spitze Winkel α zu einem stärkeren elektrischen Feld in der Nähe des Rands der unteren Elektrode 104 führen und somit die Bildung des Filaments 110 zwischen dem Rand der unteren Elektrode 104 und der Unterseite der oberen Elektrode 106 erleichtern.
  • In einigen Beispielen ist mindestens eine Seitenwand der oberen Elektrode 106 angeschrägt, z. B. die Seitenwand 106-II. Die angeschrägte Seitenwand 106-II kann einen stumpfen Winkel β mit der Unterseite der oberen Elektrode 106 an einem Rand der oberen Elektrode 106 bilden, der zu der Oberseite der unteren Elektrode 104 zeigt. Der Winkel β kann zum Beispiel etwa 95° bis etwa 110° betragen. In einigen Beispielen, ohne von einer Theorie beschränkt zu werden, kann der stumpfe Winkel β zu einem schwächeren elektrischen Feld in der Nähe des Rands der oberen Elektrode 106 führen und somit die Bildung des Filaments 110 zwischen dem Rand der oberen Elektrode 106 und der Oberseite der unteren Elektrode 104 erschweren. In diesen Beispielen ist ein Absolutwert einer Neigung der angeschrägten Seitenwand 106-II kleiner als ein Absolutwert einer Neigung der Seitenwand 104-I.
  • In weiteren Beispielen ist mindestens eine Seitenwand der unteren Elektrode 104 angeschrägt, z. B. die Seitenwand 104-I, und mindestens eine Seitenwand der oberen Elektrode 106 ist angeschrägt, z. B. die Seitenwand 106-II, wie in 2B gezeigt ist. Außerdem können in einem Beispiel alle Seitenwände der unteren Elektrode 104 und der oberen Elektrode 106 angeschrägt sein. Zusätzlich oder alternativ können ein oder mehrere Ränder der oberen Elektrode 106 und/oder der Datenspeicherschicht 102, insbesondere der Rand der oberen Elektrode 106, der zu der Oberseite der unteren Elektrode 104 zeigt, abgerundet sein, wie z. B. später unter Bezugnahme auf 10 dargelegt wird.
  • In einigen Beispielen kann die Unterseite der oberen Elektrode 106 keine planare Fläche sein. Die Unterseite der oberen Elektrode 106 kann zum Beispiel einen Vorsprung 106C aufweisen, der sich zu der unteren Elektrode 104 erstreckt, wie zum Beispiel bei dem Datenspeicherelement 220 von 2C. Der Vorsprung 106C kann zum Beispiel zu dem Teil 106A ausgerichtet sein oder ein Teil davon sein, d. h., er kann sich mit keinem Teil der Oberseite der unteren Elektrode 104 überdecken. Das Filament 110 kann zum Beispiel zwischen einem Rand des Vorsprungs 106C und einem gegenüberliegenden Rand der unteren Elektrode 104 hergestellt werden, wie es z. B. in 2C gezeigt ist. In einigen Beispielen kann sich wie in dem Beispiel von 2C der Vorsprung 106C bis zu einer Tiefe erstrecken, die im Wesentlichen zu der Oberseite der unteren Elektrode 104 ausgerichtet ist. In anderen Beispielen kann ein Mittelpunkt des Vorsprungs 106C im Wesentlichen zu einem Rand der unteren Elektrode 104 in der ersten Richtung ausgerichtet sein. Ein Abstand zwischen der Oberseite der unteren Elektrode 104 und dem Vorsprung 106C kann kleiner als ein Abstand zwischen der Oberseite der unteren Elektrode 104 und einem anderen Teil der Unterseite der oberen Elektrode 106 sein.
  • Zusätzlich oder alternativ kann die Unterseite der oberen Elektrode 106 eine Aussparung, z. B. in dem Teil 106B, aufweisen. In einigen Beispielen kann ein Rand der oberen Elektrode 106, der zu der unteren Elektrode 104 zeigt, in Bezug zu einem Teil der Unterseite der oberen Elektrode 106, der zu einem Rand der unteren Elektrode 104 zeigt, ausgespart werden. Ein Abstand zwischen der unteren Elektrode 104 und dem Rand der oberen Elektrode 106, der zu der unteren Elektrode 104 zeigt, kann kleiner als ein Abstand zwischen der oberen Elektrode 106 und einem Rand der unteren Elektrode 104 sein, der zu der oberen Elektrode 106 zeigt.
  • In einigen Beispielen kann die Datenspeicherschicht 102 zusätzlich zu der resistiven Speicherschicht weitere Schichten aufweisen, wie es z. B. bei dem in 2D dargestellten Datenspeicherelement 230 gezeigt ist. In dem Beispiel von 2D weist die Datenspeicherschicht 102 eine untere Metallschicht 232, eine resistive Speicherschicht 234 und eine obere Metallschicht 236 auf. Die resistive Speicherschicht 234 kann zum Beispiel zwischen der oberen Metallschicht 236 und der unteren Metallschicht 232 angeordnet sein. Die obere Metallschicht 236 kann z. B. in direktem oder funktionsfähigem Kontakt mit der Unterseite der oberen Elektrode 106 sein, und die untere Metallschicht 232 kann zum Beispiel in direktem oder funktionsfähigem Kontakt mit der Oberseite der unteren Elektrode 104 sein. Die obere und die untere Metallschicht 232 und 236 können jeweils zum Beispiel Platin, Ruthenium, Tantalnitrid, Titannidrid, Iridium, Wolfram, Aluminium, Kupfer, Silber, Gold oder eine Kombination davon aufweisen oder daraus bestehen. In einigen Beispielen kann die Datenspeicherschicht 102 eine Sperrschicht (nicht dargestellt) z. B. zwischen der resistiven Speicherschicht 234 und der unteren Metallschicht 232 oder der oberen Metallschicht 236 aufweisen. Die Sperrschicht kann zum Beispiel Aluminium (z. B. Al2O3), Hafnium (z. B. HfO2), Zirconium (z. B. ZrO2), Lanthan, Tantal, Titan oder eine Kombination davon aufweisen oder daraus bestehen. Die Sperrschicht kann eine niedrigere Konzentration von Sauerstoff als die resistive Speicherschicht 234 haben und kann ein höheres Reaktionsvermögen mit Sauerstoff als die untere Metallschicht 232 und/oder die obere Metallschicht 236 haben.
  • Die Datenspeicherschicht 102 von 2D ist zwar als eine Datenspeicherschicht dargestellt, die zusätzlich zu der resistiven Speicherschicht noch weitere Schichten aufweist, aber es dürfte wohlverstanden sein, dass bei einigen Ausführungsformen die Datenspeicherschicht der 1A und 1B und der 2A bis 2C zusätzlich zu der resistiven Speicherschicht ebenfalls weitere Schichten (z. B. eine resistive Speicherschicht, die zwischen einer unteren Metallschicht und einer oberen Metallschicht angeordnet ist) aufweisen kann. Bei einigen derartigen Ausführungsformen (die z. B. den Datenspeicherschichten der 1A und 1B entsprechen) können die untere Metallschicht, die resistive Speicherschicht und die obere Metallschicht im Wesentlichen planare Schichten sein, sodass sich eine Unterseite der resistiven Speicherschicht über einer Oberseite der unteren Metallschicht befindet und sich eine Unterseite der oberen Metallschicht über einer Oberseite der resistiven Speicherschicht befindet. Bei anderen derartigen Ausführungsformen (die z. B. den Datenspeicherschichten der 2A bis 2C entsprechen) können die untere Metallschicht und die obere Metallschicht entlang vertikal und horizontal verlaufenden Oberflächen der resistiven Speicherschicht angeordnet sein. Bei noch weiteren derartigen Ausführungsformen (die z. B. den Datenspeicherschichten der 2B und 2C entsprechen) können die untere Metallschicht, die resistive Speicherschicht und die obere Metallschicht jeweils einen Vorsprung aufweisen, der sich von einer Unterseite nach außen erstreckt, sodass sich die untere Metallschicht, die resistive Speicherschicht und/oder die obere Metallschicht unter einer Oberseite der unteren Elektrode 104 entlang einer Seitenwand der unteren Elektrode 104 erstrecken.
  • Die 3A und 3B zeigen schematische Darstellungen einer Speicherzelle 300 gemäß einigen Beispielen der vorliegenden Erfindung. 3A zeigt die Speicherzelle 300 in einer Draufsicht, und 3B zeigt eine Seitenschnittansicht der Speicherzelle 300 entlang einer Linie A - A von 3A.
  • Die Speicherzelle 300 kann ein Substrat 302 aufweisen, das zum Beispiel ein massives Substrat, wie etwa ein massives Siliziumsubstrat, oder ein Silizium-auf-Isolator-Substrat sein kann. Das Substrat 302 kann einen aktiven Bereich 304 aufweisen, in dem ein Transistor mit einem ersten Source-/Drain(S/D)-Bereich 304A und einem zweiten S/D-Bereich 304B angeordnet ist. Der aktive Bereich 304 und/oder das Substrat 302 können so dotiert sein, dass sie einen ersten Leitfähigkeitstyp haben, und der erste und der zweite S/D-Bereich 304A und 304B können so dotiert sein, dass sie einen zweiten Leitfähigkeitstyp haben, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. In einigen Beispielen kann der aktive Bereich 304 eine planare Struktur für einen planaren Feldeffekttransistor haben, wie z. B. in 3A gezeigt ist. Bei anderen Ausführungsformen (nicht dargestellt) kann der aktive Bereich 304 eine Finnenstruktur für einen Finnen-Feldeffekttransistor (FinFET) aufweisen. Der aktive Bereich 304 kann von einem STI-Bereich 306 (STI: flache Grabenisolation) umschlossen sein, der z. B. ein dielektrisches Material, das in einem Graben in dem Substrat 302 angeordnet ist, aufweisen oder daraus bestehen kann. Das dielektrische Material kann z. B. Siliziumdioxid, Siliziumnitrid, ein Low-k-Dielektrikum oder eine Kombination davon aufweisen oder daraus bestehen. Über dem aktiven Bereich 304 können eine oder mehrere Schichten angeordnet sein, zum Beispiel eine untere Ätzstoppschicht oder Kontakt-Ätzstoppschicht (CESL) 308 und eine erste dielektrische Schicht 310. Die untere Ätzstoppschicht 308 kann zum Beispiel Siliziumcarbid, Siliziumnitrid, Siliziumcarbonitrid, Silizium-Kohlenstoff-Oxid, Siliziumoxidnitrid, Siliziumdioxid, ein Low-k-Dielektrikum oder eine Kombination davon aufweisen oder daraus bestehen. Die dielektrische Schicht 310 kann zum Beispiel Siliziumdioxid, Siliziumnitrid, ein Low-k-Dielektrikum oder eine Kombination davon aufweisen oder daraus bestehen.
  • Eine Gatestruktur 312 ist auf einem Kanalbereich des Transistors in dem aktiven Bereich 304 zwischen dem ersten und dem zweiten S/D-Bereich 304A und 304B angeordnet. Die Gatestruktur 312 kann zum Beispiel ein Gatestapel mit einem Gatedielektrikum und einer Gateelektrode sein. Das Gatedielektrikum kann zum Beispiel Siliziumdioxid, ein dielektrisches High-k-Material, wie etwa Hafniumoxid, Zirconiumoxid, Lanthanoxid, Titanoxid, Yttriumoxid oder Strontiumtitanat, Aluminiumoxid (z. B. Al2O3), oder eine Kombination davon aufweisen oder daraus bestehen. Die Gateelektrode kann zum Beispiel dotiertes Polysilizium oder ein Metall wie Aluminium, Kupfer, Wolfram oder eine Kombination davon aufweisen oder daraus bestehen. Die Gatestruktur 312 kann von einem dielektrischen Abstandshalter 314 umschlossen sein, der zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumcarbid oder eine Kombination davon aufweisen oder daraus bestehen kann. Über der Gatestruktur 312 kann eine Zwischen-Ätzstoppschicht (MESL) 316 angeordnet sein, die Siliziumcarbid, Siliziumnitrid, Siliziumcarbonitrid, Silizium-Kohlenstoff-Oxid, Siliziumoxidnitrid, Siliziumoxid, ein Low-k-Dielektrikum oder eine Kombination davon aufweisen oder daraus bestehen kann.
  • Die Speicherzelle 300 weist weiterhin eine erste MEOL-Struktur 318 (MEOL: Middle End of Line) in der ersten dielektrischen Schicht 310 auf. Die erste MEOL-Struktur 318 kann zum Beispiel Aluminium, Kupfer, Wolfram, Tantalnitrid, Titannidrid, Platin, Iridium, Ruthenium oder eine Kombination davon aufweisen oder daraus bestehen. Die erste MEOL-Struktur 318 wird mit dem ersten S/D-Bereich 304A des Transistors elektrisch verbunden. Die erste MEOL-Struktur 318 kann sich zum Beispiel durch die CESL 308, die erste dielektrische Schicht 310 und die MESL 316 erstrecken. Die Speicherzelle 300 weist außerdem eine erste Durchkontaktierung 320 in einer zweiten dielektrischen Schicht 322 über der ersten dielektrischen Schicht 310 auf. Die erste Durchkontaktierung 320 kann zum Beispiel Aluminium, Kupfer, Wolfram, Tantalnitrid, Titannidrid, Platin, Iridium, Ruthenium oder eine Kombination davon aufweisen oder daraus bestehen. Die zweite dielektrische Schicht 322 kann zum Beispiel auf der MESL 316 angeordnet sein. Die zweite dielektrische Schicht 322 kann zum Beispiel Siliziumdioxid, Siliziumnitrid, ein Low-k-Dielektrikum oder eine Kombination davon aufweisen oder daraus bestehen.
  • Die erste MEOL-Struktur 318 und die erste Durchkontaktierung 320 bilden die untere bzw. die obere Elektrode eines Datenspeicherelements 324, das eine Datenspeicherschicht 326 aufweist, die zwischen einer Oberseite der ersten MEOL-Struktur 318 und einer Unterseite der ersten Durchkontaktierung 320 angeordnet ist. Durch Verwenden der ersten MEOL-Struktur 318 als eine untere Elektrode, können benachbarte Speichervorrichtungen mit einem relativ kleinen Abstand angeordnet werden, und es kann eine Anordnung mit einer hohen Dichte erzielt werden. In einigen Beispielen kann das Datenspeicherelement 324 dem Datenspeicherelement 100, 200, 210, 220 und/oder 230 ähnlich sein, die vorstehend beschrieben worden sind. Dementsprechend kann die Datenspeicherschicht 326 der Datenspeicherschicht 102 ähnlich sein und kann zum Beispiel eine resistive Speicherschicht, z. B. eine dielektrische resistive Speicherschicht, aufweisen, wie vorstehend dargelegt worden ist. In einigen Beispielen kann sich die Datenspeicherschicht 102 in die MESL 316 erstrecken, z. B. ähnlich wie bei den Datenspeicherelementen 210 und 220. In einigen Beispielen kann die Unterseite der ersten Durchkontaktierung 320 einen Vorsprung (nicht dargestellt) aufweisen, der sich zu der Oberseite der ersten MEOL-Struktur 318 erstreckt, z. B. ähnlich wie bei dem Datenspeicherelement 220. Außerdem oder zusätzlich können mindestens eine Seitenwand der ersten MEOL-Struktur 318 und/oder mindestens eine Seitenwand der ersten Durchkontaktierung 320 angeschrägt sein, wie es z. B. vorstehend unter Bezugnahme auf 2B dargelegt worden ist.
  • Die Oberseite der ersten MEOL-Struktur 318 erstreckt sich entlang einer ersten Richtung von einem ersten Rand 318-I bis zu einem zweiten Rand 318-II. In einigen Beispielen kann die erste Richtung parallel zu einem Kanal des Transistors sein, der sich von dem zweiten S/D-Bereich 304B bis zu dem ersten S/D-Bereich 304A erstreckt und z. B. zu der Linie A - A in dem Beispiel von 3A ausgerichtet sein kann. In anderen Beispielen kann die erste Richtung zum Beispiel senkrecht zu dem Kanal des Transistors sein. Die Unterseite der ersten Durchkontaktierung 320 erstreckt sich entlang der ersten Richtung von einem dritten Rand 320-I bis zu einem vierten Rand 320-II. Der vierte Rand 320-II ist in Bezug zu dem zweiten Rand 318-II in der ersten Richtung versetzt. Das Datenspeicherelement 324 kann somit in Bezug zu einer Ebene senkrecht zu der ersten Richtung asymmetrisch sein. In einigen Beispielen kann sich wie in dem Beispiel von 3A zumindest ein Teil der Unterseite der ersten Durchkontaktierung 320 über den zweiten Rand 318-II hinaus in der ersten Richtung erstrecken. In einigen Beispielen kann der vierte Rand 320-II in Bezug zu dem zweiten Rand 318-II in der ersten Richtung versetzt sein, sodass die Unterseite der ersten Durchkontaktierung 320 den ersten Rand 318-I oder den zweiten Rand 318-II überspannt.
  • In einigen Beispielen kann der dritte Rand 320-I in Bezug zu dem ersten Rand 318-I in der ersten Richtung versetzt sein. Zumindest ein Teil der Oberseite der MEOL-Struktur 318 kann sich wie in dem Beispiel von 3A über den dritten Rand 320-I hinaus in einer zu der ersten Richtung entgegengesetzten Richtung erstrecken. In einigen Beispielen kann der dritte Rand 320-I über den zweiten Rand 318-II hinaus versetzt sein, d. h., die Unterseite der ersten Durchkontaktierung 320 kann ähnlich wie bei dem Datenspeicherelement 200 keine Überdeckung mit der Oberseite der ersten MEOL-Struktur 318 haben.
  • Bei einigen Ausführungsformen wird eine Sourceleitung SL, die einen ersten Verbindungsdraht umfasst, mit dem zweiten S/D-Bereich 304B verbunden, eine Wortleitung WL, die einen zweiten Verbindungsdraht umfasst, wird mit der Gatestruktur 312 verbunden, und eine Bitleitung BL, die einen dritten Verbindungsdraht umfasst, wird mit der ersten Durchkontaktierung 320 verbunden. Durch selektives Anlegen von Vorspannungen an die Bitleitung BL, die Sourceleitung SL und/oder die Wortleitung WL können Daten aus der Datenspeicherschicht 326 gelesen und/oder in diese geschrieben werden. Zum Beispiel kann eine Vorspannung an die Wortleitung WL angelegt werden, um einen leitfähigen Kanal unter der Gatestruktur 312 zu erzeugen, sodass Spannungen von der Sourceleitung SL und der Bitleitung BL angelegt werden können, um eine Potentialdifferenz über der Datenspeicherschicht 326 zu erzeugen.
  • Bei einigen Ausführungsformen können zum Lesen von Daten aus der Datenspeicherschicht 326 die Sourceleitung SL und die Bitleitung BL eine erste Gruppe von Vorspannungsbedingungen für die erste MEOL-Struktur 318 (z. B. die untere Elektrode) und die erste Durchkontaktierung 320 (z. B. die obere Elektrode) verwenden. Die erste Gruppe von Vorspannungsbedingungen führt dazu, dass ein Strom durch die Datenspeicherschicht 326 hindurchgeht, was einen Datenzustand anzeigt, der von der Datenspeicherschicht 326 gespeichert wird. Zum Schreiben eines niederohmigen Zustands in der Datenspeicherschicht 326 können die Sourceleitung SL und die Bitleitung BL eine zweite Gruppe von Vorspannungsbedingungen für die erste MEOL-Struktur 318 (z. B. die untere Elektrode) und die erste Durchkontaktierung 320 (z. B. die obere Elektrode) verwenden. Die zweite Gruppe von Vorspannungsbedingungen kann ein elektrisches Feld erzeugen, das Sauerstoff aus der Datenspeicherschicht 326 zu der ersten Durchkontaktierung 320 (z. B. der oberen Elektrode) treibt, sodass ein leitfähiges Filament von Sauerstoff-Leerstellen quer über der Datenspeicherschicht 326 entsteht. Alternativ können zum Schreiben eines hochohmigen Zustands in der Datenspeicherschicht 326 die Sourceleitung SL und die Bitleitung BL eine dritte Gruppe von Vorspannungsbedingungen für die erste MEOL-Struktur 318 (z. B. die untere Elektrode) und die erste Durchkontaktierung 320 (z. B. die obere Elektrode) verwenden. Die dritte Gruppe von Vorspannungsbedingungen kann durch Treiben von Sauerstoff aus der ersten Durchkontaktierung 320 (z. B. der oberen Elektrode) zu der Datenspeicherschicht 326 ein elektrisches Feld erzeugen, das das leitfähige Filament unterbricht.
  • Wenn eine Spannung zwischen der ersten MEOL-Struktur 318 und der ersten Durchkontaktierung 320 angelegt wird, kann auf Grund des räumlichen Versatzes zwischen dem zweiten Rand 318-II und dem dritten Rand 320-II ein elektrisches Feld in der Datenspeicherschicht 326 inhomogen sein. In einigen Beispielen kann das elektrische Feld in der Nähe des zweiten Rands 318-II der ersten MEOL-Struktur 318 stärker als in anderen Teilen der Datenspeicherschicht 326 sein, die von dem Rand 318-II weiter entfernt sind. Die asymmetrische Anordnung der ersten MEOL-Struktur 318 und der ersten Durchkontaktierung 320 in dem Datenspeicherelement 324 kann somit die Bildung und die räumliche Kontrolle eines leitenden Filaments in der Nähe des zweiten Rands 318-II erleichtern. In einigen Beispielen kann nur ein leitendes Filament hergestellt werden. Dadurch kann die Änderung der Leistungsmerkmale zwischen unterschiedlichen Speicherzellen reduziert werden. Die asymmetrische Anordnung kann z. B. zu einer kleineren Änderung des elektrischen Widerstands in dem niederohmigen Zustand, der Einstellspannung und/oder der Rücksetzspannung führen.
  • In einigen Beispielen kann die Speicherzelle 300 weiterhin eine zweite MEOL-Struktur 328 in der ersten dielektrischen Schicht 310 aufweisen. Die zweite MEOL-Struktur 328 kann zum Beispiel Aluminium, Kupfer, Wolfram, Tantalnitrid, Titannidrid, Platin, Iridium, Ruthenium oder eine Kombination davon aufweisen oder daraus bestehen. Die zweite MEOL-Struktur 328 wird mit dem zweiten S/D-Bereich 304B elektrisch verbunden. Die zweite MEOL-Struktur 328 kann sich ähnlich wie die erste MEOL-Struktur 318 zum Beispiel durch die CESL 308, die erste dielektrische Schicht 310 und die MESL 316 erstrecken.
  • In einigen Beispielen kann die Speicherzelle 300 außerdem eine zweite Durchkontaktierung 330 in einer zweiten dielektrischen Schicht 322 aufweisen, wobei die zweite Durchkontaktierung 330 mit der zweiten MEOL-Struktur 328 elektrisch verbunden ist. Die zweite Durchkontaktierung 330 kann zum Beispiel eine elektrische Verbindung zwischen dem zweiten S/D-Bereich 304B und der Bitleitung BL zum Auslesen von Daten aus der Speicherzelle 300 und/oder zum Schreiben von Daten in die Speicherzelle 300 herstellen. Ein Mittelpunkt der Unterseite der zweiten Durchkontaktierung 330 kann zu einem Mittelpunkt einer Oberseite der zweiten MEOL-Struktur 328 zumindest entlang der ersten Richtung ausgerichtet sein, d. h., die zweite MEOL-Struktur 328 und die zweite Durchkontaktierung 330 können wie in dem Beispiel der 3A und 3B eine symmetrische Struktur in Bezug zu einer Ebene senkrecht zu der ersten Richtung bilden.
  • In einigen Beispielen kann die Speicherzelle 300 weiterhin eine dritte Durchkontaktierung oder Gatedurchkontaktierung 332 aufweisen, die mit der Gatestruktur 312 elektrisch verbunden ist. Die Gatedurchkontaktierung 332 kann sich zum Beispiel durch den dielektrischen Abstandshalter 314 und/oder die zweite dielektrische Schicht 322 erstrecken. Die Gatedurchkontaktierung 332 kann zum Beispiel eine elektrische Verbindung zwischen der Gatestruktur 312 und der Wortleitung WL zum Adressieren der Speicherzelle 300 herstellen. Die Gatedurchkontaktierung 332 kann z. B. so angeordnet werden, dass sie keine Überdeckung mit dem aktiven Bereich 304 hat, d. h., sie befindet sich in der Draufsicht von 3A außerhalb des aktiven Bereichs 304. Bei einigen Ausführungsformen kann die Gatedurchkontaktierung 332 eine Oberseite haben, die im Wesentlichen zu einer Oberseite der ersten MEOL-Struktur 318 und der zweiten MEOL-Struktur 328 ausgerichtet ist.
  • In einigen Beispielen kann die zweite Durchkontaktierung 330 in Bezug zu der ersten Durchkontaktierung 320 in einer zweiten Richtung versetzt sein, die senkrecht zu der ersten Richtung ist. Beispiele hierfür sind in den 4A und 4B dargestellt, die eine Speicherzelle 400 bzw. 410 in der Draufsicht zeigen. Die Speicherzellen 400 und 410 können der vorstehend beschriebenen Speicherzelle 300 ähnlich sein. In einigen Beispielen kann die erste Richtung parallel zu dem Kanal des Transistors sein, der z. B. zu der Linie A - A in den 4A und 4B ausgerichtet sein kann. In einigen Beispielen kann die zweite Durchkontaktierung 330 so versetzt sein, dass sie wie in den Beispielen der 4A und 4B keine Überdeckung mit der ersten Durchkontaktierung 320 entlang der zweiten Richtung hat. Dadurch kann Platz für ein Überdeckungsfenster zwischen der ersten Durchkontaktierung 320 und der zweiten Durchkontaktierung 330 wie bei der Speicherzelle 400 entstehen. In anderen Beispielen kann die Gatedurchkontaktierung 332 zwischen der ersten Durchkontaktierung 320 und der zweiten Durchkontaktierung 330 angeordnet werden, wie in 4B gezeigt ist.
  • 5 zeigt ein Ablaufdiagramm eines Verfahrens 500 zum Herstellen eines Datenspeicherelements gemäß einigen Beispielen der vorliegenden Erfindung. Dieses und andere Verfahren, die hier dargestellt sind und/oder beschrieben werden, werden zwar als eine Reihe von Schritten oder Ereignissen dargestellt, aber es dürfte wohlverstanden sein, dass die vorliegende Erfindung nicht auf die dargestellte Reihenfolge oder die dargestellten Schritte beschränkt ist. Daher können in einigen Beispielen die Schritte in anderen Reihenfolgen als dargestellt ausgeführt werden, und/oder sie können gleichzeitig ausgeführt werden. Außerdem können in einigen Beispielen die dargestellten Schritte oder Ereignisse in mehrere Schritte oder Ereignisse unterteilt werden, die zu getrennten Zeitpunkten oder gleichzeitig mit anderen Schritten oder Teilschritten ausgeführt werden können. In einigen Beispielen können einige dargestellte Schritte oder Ereignisse weggelassen werden, und andere nicht-dargestellte Schritte oder Ereignisse können verwendet werden.
  • Nachstehend wird das Verfahren 500 unter Verwendung der Speicherzelle 300 mit dem Datenspeicherelement 324 als ein Beispiel beschrieben. In den 6A bis 6F sind Seitenschnittansichten eines Werkstücks 300A auf verschiedenen Herstellungsstufen gezeigt. Das Verfahren 500 ist jedoch nicht auf dieses Beispiel beschränkt, und es dürfte wohlverstanden sein, dass das Verfahren 500 auch zum Herstellen von anderen Datenspeicherelementen und/oder Speicherzellen, die ein Datenspeicherelement aufweisen, verwendet werden kann, z. B. der Datenspeicherelemente 100, 200, 210, 220 und 230 und/oder der Speicherzellen 400, 410, 900 und 1000, die hier beschrieben werden.
  • Das Verfahren 500 weist einen Schritt 502 auf, in dem ein Substrat mit einer dielektrischen Schicht über einer ersten leitfähigen Struktur bereitgestellt wird. In diesem Beispiel kann die erste leitfähige Struktur der ersten MEOL-Struktur 318 entsprechen, und sie wird daher nachstehend auch als eine erste leitfähige Struktur 318 bezeichnet. Die dielektrische Schicht über der ersten leitfähigen Struktur 318 kann der zweiten dielektrischen Schicht 322 in diesem Beispiel entsprechen, und sie wird daher nachstehend auch als eine dielektrische Schicht 322 bezeichnet. In anderen Beispielen können die erste leitfähige Struktur und die dielektrische Schicht der unteren Elektrode 104 bzw. der dielektrischen Schicht 108 einer der Datenspeicherelemente 100, 200, 210, 220 und 230 entsprechen. Die erste leitfähige Struktur 318 kann zum Beispiel Aluminium, Kupfer, Wolfram, Tantalnitrid, Titannidrid, Platin, Iridium, Ruthenium oder eine Kombination davon aufweisen oder daraus bestehen. Die zweite dielektrische Schicht 322 kann zum Beispiel Siliziumdioxid, Siliziumnitrid ein Low-k-Dielektrikum oder eine Kombination davon aufweisen oder daraus bestehen.
  • Die dielektrische Schicht 322 bedeckt die erste leitfähige Struktur 318, wie in 6A gezeigt ist. Die dielektrische Schicht 322 kann z. B. als eine Passivierungsschicht dienen, die die erste leitfähige Struktur 318 schützt. Außerdem kann das Werkstück 300A weitere Elemente aufweisen, wie in 6A gezeigt ist, zum Beispiel einen aktiven Bereich 304 mit einem ersten und einem zweiten S/D-Bereich 304A und 304B, einen STI-Bereich 306, eine Schicht 308, 310 und/oder 316, eine Gatestruktur 312, einen dielektrischen Abstandshalter 314 und/oder eine dritte leitfähige Struktur 328, die einer zweiten MEOL-Struktur 328 entsprechen kann. In einigen Beispielen können Elemente in den 6A bis 6F, die mit den gleichen Bezugssymbolen wie in 3B bezeichnet sind, den jeweiligen Elementen der Speicherzelle 300 entsprechen. Diesbezüglich wird auf die vorstehende Beschreibung Bezug genommen.
  • In einigen Beispielen kann das Verfahren 500 in einem Schritt 504 weiterhin ein Erzeugen einer Öffnung 604 in der dielektrischen Schicht 322 umfassen, die zumindest einen Teil einer Oberseite der dritten leitfähigen Struktur 328 freilegt. Das Erzeugen der Öffnung 604 kann zum Beispiel ein Abscheiden einer ersten Maskenschicht 602 auf der dielektrischen Schicht 322 und ein anschließendes Strukturieren der Maskenschicht 602 sowie ein Durchführen einer ersten Ätzung unter Verwendung der ersten Maskenschicht 602 als eine Maske umfassen, wie in 6B gezeigt ist. Die erste Maskenschicht 602 kann zum Beispiel ein Fotoresist und/oder ein Hartmaskenmaterial, wie etwa Siliziumoxidnitrid, Siliziumnitrid oder Siliziumdioxid, aufweisen oder daraus bestehen. Die erste Ätzung kann z. B. eine einseitig gerichtete oder vertikale Ätzung sein. Mit der ersten Ätzung können freigelegte Teile der dielektrischen Schicht 322 entfernt werden. In einigen Beispielen kann die erste Ätzung an der Oberseite der dritten leitfähigen Struktur 328 und/oder der Zwischen-Ätzstoppschicht 316 enden. Ein Mittelpunkt der Öffnung 604 kann zu einem Mittelpunkt der Oberseite der dritten leitfähigen Struktur 328 ausgerichtet sein, wie in 6B gezeigt ist.
  • In einigen Beispielen kann das Verfahren 500 in einem Schritt 506 ein Herstellen einer leitfähigen Struktur, z. B. der zweiten Durchkontaktierung 330, in der Öffnung 604 umfassen. Wie in 6C gezeigt ist, kann das Herstellen der leitfähigen Struktur ein Abscheiden einer leitfähigen Schicht 606 in der Öffnung 604 und auf der dielektrischen Schicht 322 z. B. durch Atomlagenabscheidung (ALD), chemische Aufdampfung (CVD), plasmaunterstützte Aufdampfung, Schleuderbeschichtung oder eine Kombination davon umfassen. Die leitfähige Schicht 606 kann zum Beispiel Aluminium, Kupfer, Wolfram, Tantalnitrid, Titannidrid, Platin, Iridium, Ruthenium oder eine Kombination davon aufweisen oder daraus bestehen. In einigen Beispielen kann das Herstellen der leitfähigen Struktur außerdem ein Entfernen von Teilen der leitfähigen Schichten 606 außerhalb der Öffnung 604 umfassen, wie in 6D gezeigt ist. Die Teile der leitfähigen Schichten 606 außerhalb der Öffnung 604 können zum Beispiel mit einer Planarisierung, die z. B. eine chemisch-mechanische Polierung sein kann, entfernt werden.
  • Das Verfahren 500 umfasst in einem Schritt 508 weiterhin ein Erzeugen, in der dielektrischen Schicht 322, einer versetzten Öffnung 610, die in diesem Beispiel einen Teil einer Oberseite der ersten leitfähigen Struktur 318 freilegt. Ein Mittelpunkt der versetzten Öffnung 610 ist von einem Mittelpunkt der Oberseite der ersten leitfähigen Struktur 318 in einer ersten Richtung versetzt, die parallel zu der Oberseite der ersten leitfähigen Struktur 318 ist. In einigen Beispielen kann der freigelegte Teil nicht mehr als 65 %, in einem Beispiel nicht mehr als 45 %, der Fläche der Oberseite der ersten leitfähigen Struktur 318 einnehmen. In einigen Beispielen kann der freigelegte Teil mindestens 5 %, in einem Beispiel mindestens 15 %, der Fläche der Oberseite der ersten leitfähigen Struktur 318 einnehmen. Ein Erzeugen der versetzten Öffnung 610 kann zum Beispiel ein Abscheiden einer zweiten Maskenschicht 608 auf der dielektrischen Schicht 322 und ein anschließendes Strukturieren der zweiten Maskenschicht 608 sowie ein Durchführen einer zweiten Ätzung unter Verwendung der zweiten Maskenschicht 608 als eine Maske umfassen, wie in 6E gezeigt ist. Die zweite Maskenschicht 608 kann zum Beispiel ein Fotoresist und/oder ein Hartmaskenmaterial, wie etwa Siliziumoxidnitrid, Siliziumnitrid oder Siliziumdioxid, aufweisen oder daraus bestehen. Die zweite Ätzung kann z. B. eine einseitig gerichtete oder vertikale Ätzung sein. Mit der zweiten Ätzung können freigelegte Teile der dielektrischen Schicht 322 entfernt werden.
  • In einigen Beispielen kann die zweite Ätzung an der Oberseite der ersten leitfähigen Struktur 318 enden. Bei anderen Ausführungsformen kann die zweite Ätzung bis unter eine Oberseite der leitfähigen Struktur 318 reichen. Bei einigen Ausführungsformen kann mit der zweiten Ätzung die zweite leitfähige Struktur 318 geätzt werden, die nicht von der dielektrischen Schicht 322 bedeckt ist, um eine Höhe eines Teils der zweiten leitfähigen Struktur 318 zu reduzieren, die die versetzte Öffnung 610 definiert. Bei diesen Ausführungsformen bewirkt die zweite Ätzung, dass die leitfähige Struktur 318 eine Stufenstruktur hat, die eine Oberseite hat, die die versetzte Öffnung 610 definiert und die unter einer Oberseite der leitfähigen Struktur 318 (die von der dielektrischen Schicht 322 bedeckt ist) ausgespart ist. In einigen Beispielen können Seitenwände der versetzten Öffnung 610 angeschrägt sein. Die angeschrägten Seitenwände können einen stumpfen Winkel mit einer unteren Wand der versetzten Öffnung 610 bilden, z. B. einen Winkel von etwa 95° bis etwa 110°, um z. B. ein Datenspeicherelement herzustellen, das dem Datenspeicherelement 210 von 2B ähnlich ist. In einigen Beispielen können untere Ränder der versetzten Öffnung 610 abgerundet werden, wie es zum Beispiel nachstehend unter Bezugnahme auf 10 dargelegt wird, zum Beispiel durch Wählen einer entsprechenden Ätzchemikalie und/oder einer entsprechenden Breite der versetzten Öffnung 610.
  • In einigen Beispielen kann dann die erste leitfähige Struktur 318 in einer dielektrischen Schicht oder Ätzstoppschicht 316 hergestellt werden. Dementsprechend kann die versetzte Öffnung 610 einen Teil der Oberseite der Ätzstoppschicht 316 freilegen, der zu der ersten leitfähigen Struktur 318 benachbart ist. In einigen Beispielen kann die zweite Ätzung an der Oberseite der Ätzstoppschicht 316 enden. In anderen Beispielen kann die zweite Ätzung eine Überätzung umfassen, mit der freigelegte Teile der Zwischen-Ätzstoppschicht 316 zumindest teilweise entfernt werden. Dementsprechend kann sich die versetzte Öffnung 610 unter der Oberseite der ersten leitfähigen Struktur 318 in die Ätzstoppschicht 316 erstrecken, wie in 6E gezeigt ist, um z. B. ein Datenspeicherelement herzustellen, das dem vorstehend beschriebenen Datenspeicherelement 210 ähnlich ist.
  • In einem Schritt 510 wird eine Datenspeicherschicht 612 in der versetzten Öffnung 610 hergestellt. Die Datenspeicherschicht 612 kann zum Beispiel eine resistive Speicherschicht, wie etwa eine dielektrische resistive Speicherschicht, aufweisen, wie sie vorstehend unter Bezugnahme auf die 1A und 1B beschrieben worden ist. Die resistive Speicherschicht kann zum Beispiel ein Oxid, wie etwa ein Hafniumoxid (z. B. HfO2), ein Zirconiumoxid (z. B. ZrO2), ein Aluminiumoxid (z. B. Al2O3), ein Tantaloxid (z. B. Ta2O5), ein Nioboxid (z. B. Nb2O5), ein Vanadiumoxid (z. B. Va2O5), ein Titanoxid (z. B. TiO2), ein Tantal-Titanoxid, ein Hafnium-Aluminiumoxid, ein Hafnium-Tantaloxid, ein Tantal-Aluminiumoxid oder eine Kombination davon, aufweisen oder daraus bestehen. Die Datenspeicherschicht 612 kann außerdem weitere Schichten, z. B. eine untere Metallschicht, eine obere Metallschicht und/oder eine Sperrschicht, aufweisen, wie vorstehend unter Bezugnahme auf 2D näher dargelegt worden ist. Die Datenspeicherschicht 612 kann zum Beispiel durch ALD, CVD, plasmaunterstützte Aufdampfung, Schleuderbeschichtung oder eine Kombination davon hergestellt werden. Die Datenspeicherschicht 612 kann konform auf einer unteren Wand und Seitenwänden der Öffnung abgeschieden werden, d. h. so, dass die Datenspeicherschicht 612 eine im Wesentlichen einheitliche Dicke hat. In einigen Beispielen kann die Datenspeicherschicht 612 außerdem über einer Oberseite der dielektrischen Schicht 322 abgeschieden werden, wie in 6F gezeigt ist.
  • Das Verfahren 500 kann in einem Schritt 512 außerdem ein Herstellen einer zweiten leitfähigen Struktur in der versetzten Öffnung 610 über der Datenspeicherschicht 612 umfassen. Die zweite leitfähige Struktur kann zum Beispiel die erste Durchkontaktierung 320 der Speicherzelle 300 sein, und sie wird daher nachstehend auch als eine zweite leitfähige Struktur 320 bezeichnet. Die zweite leitfähige Struktur 320 kann zum Beispiel durch Abscheiden einer leitfähigen Schicht 614 auf der Datenspeicherschicht 612 zum Beispiel durch ALD, CVD, plasmaunterstützte Aufdampfung, Schleuderbeschichtung oder eine Kombination davon hergestellt werden. Die leitfähige Schicht 614 kann z. B. Aluminium, Kupfer, Wolfram, Tantalnitrid, Titannidrid, Platin, Iridium, Ruthenium oder eine Kombination davon aufweisen oder daraus bestehen. In einigen Beispielen kann das Verfahren 500 außerdem ein Entfernen von Teilen der Datenspeicherschicht 612 und/oder der leitfähigen Schicht 614 außerhalb der versetzten Öffnung 610, z. B. mit einer Planarisierung, umfassen, sodass die in den 3A und 3B gezeigte Speicherzelle 300 entsteht.
  • In einigen Beispielen kann die zweite leitfähige Struktur 320 so hergestellt werden, dass eine Seitenwand der zweiten leitfähigen Struktur 320 von einer Seitenwand der ersten leitfähigen Struktur 318 in der ersten Richtung versetzt ist. Hierzu können ein Versatz des Mittelpunkts der versetzten Öffnung 610 in Bezug zu dem Mittelpunkt der Oberseite der ersten leitfähigen Struktur 318 und/oder eine Dicke der Datenspeicherschicht 612 entsprechend angepasst werden. Jeweilige Ränder der ersten und der zweiten leitfähigen Struktur 318 und 320 können somit in Bezug zueinander versetzt sein, wie es z. B. in den 3A und 3B gezeigt ist. Zumindest ein Teil einer Unterseite der zweiten leitfähigen Struktur 320 kann sich mit keinem Teil der Oberseite der ersten leitfähigen Struktur 318 entlang der ersten Richtung überdecken, z. B. ähnlich wie bei dem vorstehend beschriebenen Datenspeicherelement 100.
  • Die Dicke der Datenspeicherschicht 612 kann in Abhängigkeit von einer gewünschten Struktur des herzustellenden Datenspeicherelements angepasst werden, z. B. durch entsprechendes Einstellen einer Abscheidungs- oder Aufwachsdauer. In einigen Beispielen kann die Dicke der Datenspeicherschicht 612 so gewählt werden, dass die Unterseite der zweiten leitfähigen Struktur 320 keine Überdeckung mit der Oberseite der ersten leitfähigen Struktur 318 hat, ähnlich wie bei dem Datenspeicherelement 200 von 2A. In einigen Beispielen kann sich die versetzte Öffnung 610 in die Ätzstoppschicht 316 erstrecken, und die Dicke der Datenspeicherschicht 612 kann so gewählt werden, dass sie so groß ist, dass die Datenspeicherschicht 612 auf einer unteren Wand und Seitenwänden des Teils der versetzten Öffnung 610 in der Ätzstoppschicht 316 zu einem zusammenhängenden Vorsprung verschmilzt, ähnlich wie bei dem Datenspeicherelement 210 von 2B. Eine Oberseite der Datenspeicherschicht 612 in der versetzten Öffnung 610 kann somit im Wesentlichen eben sein, und die zweite leitfähige Struktur 320 kann anschließend darauf hergestellt werden. In anderen Beispielen kann die Dicke der Datenspeicherschicht 612 so gewählt werden, dass sie so klein ist, dass die Oberseite der Datenspeicherschicht 612 eine Aussparung zum Herstellen eines Vorsprungs der zweiten leitfähigen Struktur 320 aufweist, der sich zu der ersten Struktur 318 erstreckt, ähnlich wie bei dem Datenspeicherelement 220 von 2C.
  • 7 zeigt ein Ablaufdiagramm eines Verfahrens 700 zum Herstellen eines Datenspeicherelements gemäß einigen Beispielen der vorliegenden Erfindung. Nachstehend wird das Verfahren 700 anhand einer Speicherzelle 900 von 9 (siehe unten) als ein Beispiel beschrieben. In den 8A bis 8F sind Seitenschnittansichten eines Werkstücks 900A auf verschiedenen Herstellungsstufen gezeigt. Das Verfahren 700 ist jedoch nicht auf dieses Beispiel beschränkt, und es dürfte wohlverstanden sein, dass das Verfahren 700 auch zum Herstellen von anderen Datenspeicherelementen und/oder Speicherzellen, die ein Datenspeicherelement aufweisen, verwendet werden kann, z. B. der Datenspeicherelemente 100, 200, 210, 220 und 230 und/oder der Speicherzellen 300, 400, 410 und 1000, die hier beschrieben werden.
  • Das Verfahren 700 umfasst in einem Schritt 702 ein Bereitstellen eines Substrats mit einer ersten leitfähigen Struktur. In diesem Beispiel kann die erste leitfähige Struktur einer ersten MEOL-Struktur 318 entsprechen, und sie wird daher nachstehend auch als eine erste leitfähige Struktur 318 bezeichnet. In anderen Beispielen kann die erste leitfähige Struktur der unteren Elektrode 104 einer der Datenspeicherelemente 100, 200, 210, 220 und 230 entsprechen. Die erste leitfähige Struktur 318 kann zum Beispiel Aluminium, Kupfer, Wolfram, Tantalnitrid, Titannidrid, Platin, Iridium, Ruthenium oder eine Kombination davon aufweisen oder daraus bestehen.
  • In einigen Beispielen kann das Werkstück 900A weitere Elemente aufweisen, wie in 8A gezeigt ist, zum Beispiel einen aktiven Bereich 304 mit einem ersten und einem zweiten S/D-Bereich 304A und 304B, einen STI-Bereich 306, eine Schicht 308, 310 und/oder 316, eine Gatestruktur 312, einen dielektrischen Abstandshalter 314 und/oder eine dritte leitfähige Struktur 328, die einer zweiten MEOL-Struktur 328 entsprechen kann. In einigen Beispielen können Elemente in den 8A bis 8F, die mit den gleichen Bezugssymbolen wie in 3B bezeichnet sind, den jeweiligen Elementen der Speicherzelle 300 entsprechen. Diesbezüglich wird auf die vorstehende Beschreibung Bezug genommen.
  • In einem Schritt 704 werden eine Datenspeicherschicht 612 und eine leitfähige Schicht 614 über dem Substrat abgeschieden. Die Datenspeicherschicht 612 kann über einer Oberseite der ersten leitfähigen Schicht hergestellt werden, z. B. ähnlich wie es vorstehend bei dem Schritt 510 des Verfahrens 500 dargelegt worden ist. Die Datenspeicherschicht 612 kann mit einer im Wesentlichen einheitlichen Dicke abgeschieden werden. In einigen Beispielen kann die Datenspeicherschicht 612 über der Zwischen-Ätzstoppschicht 316 abgeschieden werden, wie es z. B. in 8B gezeigt ist. In einigen Beispielen kann die erste leitfähige Struktur 318, die in dem Schritt 702 bereitgestellt wird, von einer Schutzschicht, z. B. einer Passivierungsschicht, bedeckt sein. Der Schritt 704 kann ein zumindest teilweises Entfernen der Schutzschicht umfassen, um einen Teil der Oberseite der ersten leitfähigen Struktur 318 freizulegen, bevor die Datenspeicherschicht 612 hergestellt wird. Nachdem die Datenspeicherschicht 612 hergestellt worden ist, wird eine leitfähige Schicht 614 über der Datenspeicherschicht 612 hergestellt, z. B. ähnlich wie es vorstehend bei dem Schritt 512 des Verfahrens 500 dargelegt worden ist. Die Datenspeicherschicht 612 kann mit einer im Wesentlichen einheitlichen Dicke abgeschieden werden. Die Dicke der leitfähigen Schicht 614 kann größer als die Dicke der Datenspeicherschicht 612 sein, z. B. zwei- bis zehnmal so groß wie die Dicke der Datenspeicherschicht 612. In einigen Beispielen kann die leitfähige Schicht 614 über der gesamten Oberseite der Datenspeicherschicht 612 abgeschieden werden, wie es z. B. in 8B gezeigt ist.
  • Anschließend werden in einem Schritt 706 die Datenspeicherschicht 612 und die leitfähige Schicht 614 strukturiert, um eine versetzte Struktur mit einer strukturierten Datenspeicherschicht 326 sowie eine zweite leitfähige Struktur zu erzeugen. Die zweite leitfähige Struktur kann z. B. die erste Durchkontaktierung 320 der Speicherzelle 900 sein, und sie wird daher nachstehend auch als eine zweite leitfähige Struktur 320 bezeichnet. Der Schritt 706 kann weiterhin zum Beispiel ein Abscheiden einer Maskenschicht 802 auf der leitfähigen Schicht 614 und ein anschließendes Strukturieren der Maskenschicht 802 sowie ein Durchführen einer ersten Ätzung unter Verwendung der Maskenschicht 802 als eine Maske umfassen, wie es in den 8B und 8C gezeigt ist. Die Maskenschicht 802 kann zum Beispiel ein Fotoresist und/oder ein Hartmaskenmaterial, wie etwa Siliziumoxidnitrid, Siliziumnitrid oder Siliziumdioxid, aufweisen oder daraus bestehen. Die erste Ätzung kann z. B. eine einseitig gerichtete oder vertikale Ätzung sein. Mit der ersten Ätzung können freigelegte Teile der Schichten 612 und 614 entfernt werden. In einigen Beispielen kann die erste Ätzung an der Oberseite der ersten leitfähigen Struktur 318 und/oder der Zwischen-Ätzstoppschicht 316 enden. Der Mittelpunkt der Datenspeicherschicht 326 und der Mittelpunkt der zweiten leitfähigen Struktur 320 sind von einem Mittelpunkt der Oberseite der ersten leitfähigen Struktur 318 in einer ersten Richtung versetzt, die parallel zu der Oberseite der ersten leitfähigen Struktur 318 ist, wie in 8C gezeigt ist. Bei einigen Ausführungsformen können durch die erste Ätzung die strukturierte Datenspeicherschicht 326 und die erste Durchkontaktierung 320 abgewinkelte Seitenwände erhalten, was dazu führt, dass die strukturierte Datenspeicherschicht 326 und die erste Durchkontaktierung 320 mit zunehmenden Abstand von dem Substrat 302 schmaler werden.
  • In einigen Beispielen kann das Durchführen der ersten Ätzung ein Durchführen einer seitlichen Überätzung an Seitenwänden der zweiten leitfähigen Struktur 320 und/oder der Datenspeicherschicht 326 umfassen, um z. B. angeschrägte Seitenwände wie in dem Beispiel von 2B zu erzeugen. In einigen Beispielen können getrennte Ätzprozesse und/oder Maskenschichten zum Strukturieren der Datenspeicherschicht 612 bzw. der leitfähigen Schicht 614 verwendet werden. In einem Beispiel wird ein weiterer Ätzprozess nach dem Abscheiden der Datenspeicherschicht 612 und vor dem Abscheiden der leitfähigen Schicht 614 durchgeführt, um eine Aussparung (nicht dargestellt) in der Datenspeicherschicht 612 zu erzeugen. Anschließend wird die leitfähige Schicht 614 über der Datenspeicherschicht 612 abgeschieden, bevor die erste Ätzung durchgeführt wird, wie vorstehend dargelegt worden ist, z. B. so, dass die Datenspeicherschicht 326 die Unterseite und Seitenwände der zweiten leitfähigen Struktur 320 wie in dem Beispiel von 3B umschließt.
  • Das Verfahren 700 kann in einem Schritt 708 weiterhin ein Herstellen einer dielektrischen Schicht über der ersten leitfähigen Struktur 318 und/oder über der Zwischen-Ätzstoppschicht 316 umfassen, wie in 8D gezeigt ist. Die dielektrische Schicht über der ersten leitfähigen Struktur 318 kann der zweiten dielektrischen Schicht 322 der Speicherzelle 900 entsprechen und wird somit nachstehend auch als eine dielektrische Schicht 322 bezeichnet. Die zweite dielektrische Schicht 322 kann zum Beispiel Siliziumdioxid, Siliziumnitrid ein Low-k-Dielektrikum oder eine Kombination davon aufweisen oder daraus bestehen. Die dielektrische Schicht 322 kann zum Beispiel durch ALD, CVD, plasmaunterstützte Aufdampfung, Schleuderbeschichtung oder eine Kombination davon hergestellt werden. Der Schritt 708 kann weiterhin eine Planarisierung der dielektrischen Schicht 322, zum Beispiel mit einer chemisch-mechanische Polierung, umfassen, um z. B. Teile der dielektrischen Schicht 322 über der zweiten leitfähigen Struktur 320 zu entfernen, sodass eine Oberseite der dielektrischen Schicht 322 im Wesentlichen bündig mit einer Oberseite der zweiten leitfähigen Struktur 320 ist, wie in 8D gezeigt ist.
  • Anschließend kann in einem Schritt 710 in einigen Beispielen eine Öffnung 604 in der dielektrischen Schicht 322 hergestellt werden, wie es vorstehend z. B. bei dem Schritt 504 des Verfahrens 500 dargelegt worden ist. Das Erzeugen der Öffnung 604 kann insbesondere ein Abscheiden einer ersten Maskenschicht 602 auf der dielektrischen Schicht 322 und ein anschließendes Strukturieren der Maskenschicht 602 sowie ein Durchführen einer zweiten Ätzung unter Verwendung der ersten Maskenschicht 602 als eine Maske umfassen, wie in 8E gezeigt ist.
  • In einigen Beispielen kann das Verfahren 700 in einem Schritt 512 weiterhin ein Herstellen einer leitfähigen Struktur, z. B. der zweiten Durchkontaktierung 330, in der Öffnung 604 umfassen. Wie in 8F gezeigt ist, kann das Herstellen der leitfähigen Struktur ein Abscheiden einer leitfähigen Schicht 606 auf der dielektrischen Schicht 322 umfassen, z. B. ähnlich wie in dem Schritt 506 des Verfahrens 500. In einigen Beispielen kann das Herstellen der leitfähigen Struktur außerdem ein Entfernen von Teilen der leitfähigen Schichten 606 außerhalb der Öffnung 604 z. B. mit einer chemisch-mechanische Polierung umfassen, sodass die in 9 gezeigte Speicherzelle 900 entsteht.
  • 9 zeigt eine schematische Darstellung einer Speicherzelle 900 gemäß einigen Beispielen der vorliegenden Erfindung in einer Seitenschnittansicht. Die Speicherzelle 900 ist der Speicherzelle 300 der 3A und 3B ähnlich. Dementsprechend können Elemente in 9, die mit den gleichen Bezugssymbolen wie in 3B bezeichnet sind, den jeweiligen Elementen der Speicherzelle 300 ähnlich sein oder diesen entsprechen. Diesbezüglich wird auf die vorstehende Beschreibung Bezug genommen. In der Draufsicht kann die Speicherzelle 900 der Speicherzelle 300 ähnlich sein, d. h., 9 kann einer Seitenschnittansicht der Speicherzelle 900 entlang der Linie A - A von 3A entsprechen.
  • Die Speicherzelle 900 weicht hinsichtlich der Ausführung des Datenspeicherelements 324 von der Speicherzelle 300 ab. In dem Beispiel von 9 ist das Datenspeicherelement 324 der Speicherzelle 900 dem Datenspeicherelement 100 von 1 ähnlich. Die Datenspeicherschicht 326 ist vollständig von der ersten Durchkontaktierung 320 bedeckt. Bei einigen Ausführungsformen kann die Datenspeicherschicht 326 eine im Wesentlichen planare Struktur sein, die zwischen einer Oberseite der ersten leitfähigen Struktur oder der ersten MEOL-Struktur 318 und einer Unterseite der zweiten leitfähigen Struktur oder der ersten Durchkontaktierung 320 angeordnet ist. Seitenwände der ersten Durchkontaktierung 320 und der Datenspeicherschicht 326 sind von der zweiten dielektrischen Schicht 322 umschlossen, z. B. so, dass die Seitenwände in direktem Kontakt mit der zweiten dielektrischen Schicht 322 sind. Bei anderen Ausführungsformen (nicht dargestellt) kann die Datenspeicherschicht 326 eine Stufenstruktur aufweisen, die sich entlang einer Seitenwand und einer Oberseite der ersten MEOL-Struktur 318 erstreckt. Bei diesen Ausführungsformen kann die Datenspeicherschicht 326 eine erste Oberseite direkt über der MESL 316 und eine zweite Oberseite direkt über der ersten MEOL-Struktur 318 haben.
  • 10 zeigt eine schematische Darstellung einer Speicherzelle 1000 gemäß einigen Beispielen der vorliegenden Erfindung in einer Seitenschnittansicht. Die Speicherzelle 1000 ist ebenfalls der Speicherzelle 300 der 3A und 3B ähnlich, aber sie weicht hinsichtlich der Ausführung des Datenspeicherelements 324 von der Speicherzelle 300 ab. In dem Beispiel von 10 sind die erste Durchkontaktierung 320 und die Datenspeicherschicht 326 über der ersten MEOL-Struktur 318 angeordnet. Bei einigen Ausführungsformen erstreckt sich die Datenspeicherschicht 326 entlang einer Seitenwand der ersten MEOL-Struktur 318. Bei einigen weiteren Ausführungsformen (nicht dargestellt) kann sich die Datenspeicherschicht 326 außerdem über einer ersten Oberseite der MEOL-Struktur 318 erstrecken, die ausgespart ist, das heißt, sich unter einer Oberseite der MEOL-Struktur 318 befindet. Die erste Durchkontaktierung 320 und die Datenspeicherschicht 326 haben angeschrägte Seitenwände, z. B. ähnlich wie bei dem Datenspeicherelement 210 von 2B. Außerdem sind Ränder der Unterseite der ersten Durchkontaktierung 320 und/oder Ränder der Unterseite der Datenspeicherschicht 326 abgerundet oder angeschrägt, insbesondere Ränder, die sich senkrecht zu der ersten Richtung erstrecken, wie in 10 gezeigt ist. In einigen Beispielen, ohne von einer Theorie beschränkt zu werden, kann das Abrunden eines unteren Rands der ersten Durchkontaktierung 320, der zu der ersten MEOL-Struktur 318 zeigt, zu einem schwächeren elektrischen Feld in der Nähe des Rands führen und kann somit die Bildung eines leitenden Filaments zwischen dem Rand der ersten Durchkontaktierung 320 und der Oberseite der ersten MEOL-Struktur 318 behindern. In einigen Beispielen kann ein Krümmungsradius des unteren Rands der ersten Durchkontaktierung 320 z. B. 1 nm bis 100 nm, in einem Beispiel 5 nm bis 20 nm, betragen.
  • Die vorliegende Erfindung wird zwar für eine RRAM-Vorrichtung (RRAM: resistiver Direktzugriffsspeicher) beschrieben, aber es dürfte wohlverstanden sein, dass die vorliegende Erfindung nicht auf RRAM-Vorrichtungen beschränkt ist. Vielmehr kann die vorliegende Erfindung auch für andere Arten von Speichervorrichtungen verwendet werden. Zum Beispiel kann die vorliegende Erfindung auch für einen ferroelektrischen Direktzugriffsspeicher (FeRAM), einen magnetoresistiven Direktzugriffsspeicher (MRAM), einen Phasenwechsel-Direktzugriffsspeicher (PCRAM) und/oder dergleichen verwendet werden.
  • Einige Beispiele betreffen eine Speichervorrichtung. Die Speichervorrichtung weist Folgendes auf: eine untere Elektrode, die über einem Substrat angeordnet ist, wobei eine Oberseite der unteren Elektrode von dem Substrat weg zeigt; eine obere Elektrode über der unteren Elektrode, wobei die obere Elektrode eine Unterseite hat, die zu dem Substrat zeigt; und eine Datenspeicherschicht, die zwischen der unteren Elektrode und der oberen Elektrode angeordnet ist, wobei sich zumindest ein Teil der Unterseite der oberen Elektrode mit keinem Teil der Oberseite der unteren Elektrode entlang einer ersten Richtung überdeckt, die parallel zu der Unterseite der oberen Elektrode ist, und sich zumindest ein Teil der Oberseite der unteren Elektrode mit keinem Teil der Unterseite der oberen Elektrode entlang der ersten Richtung überdeckt. Bei einigen Ausführungsformen überdecken sich nicht mehr als 60 % einer Fläche der Unterseite der oberen Elektrode mit einem Teil der Oberseite der unteren Elektrode entlang der ersten Richtung. Bei einigen Ausführungsformen überdeckt sich die Unterseite der oberen Elektrode nicht mit der Oberseite der unteren Elektrode entlang der ersten Richtung. Bei einigen Ausführungsformen umschließt die Datenspeicherschicht die Unterseite und Seitenwände der oberen Elektrode. Bei einigen Ausführungsformen weist die Unterseite der Datenspeicherschicht einen Vorsprung auf, der sich entlang einer Seitenwand der unteren Elektrode erstreckt. Bei einigen Ausführungsformen weist die Unterseite der oberen Elektrode einen Vorsprung auf, der sich zu der unteren Elektrode erstreckt. Bei einigen Ausführungsformen weist die Datenspeicherschicht eine dielektrische resistive Speicherschicht auf. Bei einigen Ausführungsformen weist die untere Elektrode eine angeschrägte Seitenwand auf, die einen spitzen Winkel mit der Oberseite der unteren Elektrode an einem Rand der unteren Elektrode bildet, der zu der Unterseite der oberen Elektrode zeigt, und die obere Elektrode weist eine angeschrägte Seitenwand auf, die einen stumpfen Winkel mit der Unterseite der oberen Elektrode an einem Rand der oberen Elektrode bildet, der zu der Oberseite der unteren Elektrode zeigt.
  • Einige Beispiele betreffen eine Speichervorrichtung. Die Speichervorrichtung weist Folgendes auf: einen Transistor mit einem ersten Source-/Drain-Bereich (S/D-Bereich) und einem zweiten S/D-Bereich; eine erste leitfähige Struktur in einer ersten dielektrischen Schicht, wobei die erste leitfähige Struktur mit dem ersten S/D-Bereich des Transistors elektrisch verbunden ist; eine zweite leitfähige Struktur in einer zweiten dielektrischen Schicht; und eine Datenspeicherschicht, die zwischen einer Oberseite der ersten leitfähigen Struktur und einer Unterseite der zweiten leitfähigen Struktur angeordnet ist, wobei sich die Oberseite der ersten leitfähigen Struktur entlang einer ersten Richtung von einem ersten Rand bis zu einem zweiten Rand erstreckt, sich die Unterseite der zweiten leitfähigen Struktur entlang der ersten Richtung von einem dritten Rand bis zu einem vierten Rand erstreckt und der vierte Rand in Bezug zu dem zweiten Rand in der ersten Richtung versetzt ist, sodass die Unterseite der zweiten leitfähigen Struktur den zweiten Rand überspannt. Bei einigen Ausführungsformen ist der dritte Rand in Bezug zu dem ersten Rand in der ersten Richtung versetzt. Bei einigen Ausführungsformen weist die Speichervorrichtung weiterhin Folgendes auf: eine zweite MEOL-Struktur in der ersten dielektrischen Schicht, wobei die zweite MEOL-Struktur mit dem zweiten S/D-Bereich des Transistors elektrisch verbunden ist; und eine erste Durchkontaktierung in der zweiten dielektrischen Schicht, wobei ein Mittelpunkt einer Unterseite der zweiten MEOL-Struktur im Wesentlichen zu einem Mittelpunkt einer Oberseite der ersten Durchkontaktierung ausgerichtet ist. Bei einigen Ausführungsformen ist die erste Richtung parallel zu einem Kanal des Transistors, der sich von dem zweiten S/D-Bereich bis zu dem ersten S/D-Bereich erstreckt, und die erste Durchkontaktierung ist in Bezug zu der zweiten leitfähigen Struktur in einer zweiten Richtung versetzt, die senkrecht zu der ersten Richtung ist. Bei einigen Ausführungsformen weist die Speichervorrichtung weiterhin Folgendes auf: eine Gatestruktur über dem Transistor zwischen dem ersten und dem zweiten S/D-Bereich; und eine zweite Durchkontaktierung, die mit der Gatestruktur elektrisch verbunden ist, wobei die zweite Durchkontaktierung zwischen der zweiten leitfähigen Struktur und der ersten Durchkontaktierung in der zweiten Richtung angeordnet ist.
  • Einige Beispiele betreffen ein Verfahren zum Herstellen einer Speichervorrichtung. Das Verfahren weist die folgenden Schritte auf: Herstellen einer ersten leitfähigen Struktur über einem Substrat; Herstellen einer Datenspeicherschicht über einem freiliegenden Teil einer Oberseite der ersten leitfähigen Struktur, wobei ein Mittelpunkt der Datenspeicherschicht von einem Mittelpunkt der Oberseite der ersten leitfähigen Struktur in einer ersten Richtung versetzt ist, die parallel zu der Oberseite der ersten leitfähigen Struktur ist; und Herstellen einer zweiten leitfähigen Struktur über der Datenspeicherschicht. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Herstellen einer dielektrischen Schicht über der ersten leitfähigen Struktur; und Erzeugen, in der dielektrischen Schicht, einer Öffnung, die den freiliegenden Teil der Oberseite der ersten leitfähigen Struktur freilegt, wobei ein Mittelpunkt der Öffnung von dem Mittelpunkt der Oberseite der ersten leitfähigen Struktur in der ersten Richtung versetzt ist und die Datenspeicherschicht und die zweite leitfähige Struktur in der Öffnung hergestellt werden. Bei einigen Ausführungsformen wird die erste leitfähige Struktur in einer Ätzstoppschicht angeordnet, und die Öffnung legt eine Oberseite der Ätzstoppschicht frei. Bei einigen Ausführungsformen erstreckt sich die Öffnung unter der Oberseite der ersten leitfähigen Struktur in die Ätzstoppschicht. Bei einigen Ausführungsformen wird die Datenspeicherschicht konform auf einer unteren Wand und Seitenwänden der Öffnung abgeschieden. Bei einigen Ausführungsformen hat eine Unterseite der zweiten leitfähigen Struktur keine Überdeckung mit einer Oberseite der ersten leitfähigen Struktur entlang der ersten Richtung. Bei einigen Ausführungsformen ist eine Seitenwand der zweiten leitfähigen Struktur von einer Seitenwand der ersten leitfähigen Struktur in der ersten Richtung versetzt.
  • Es dürfte wohlverstanden sein, dass in der vorliegenden Beschreibung sowie in den nachstehenden Ansprüchen die Begriffe „erste(r) / erstes“, „zweite(r) / zweites“, „dritte(r) / drittes“ usw. lediglich allgemeine Identifikatoren sind, die zur einfachen Beschreibung verwendet werden, um zwischen unterschiedlichen Elementen einer Figur oder einer Reihe von Figuren zu unterscheiden. An und für sich implizieren diese Begriffe keine zeitliche Reihenfolge oder konstruktive Nähe für diese Elemente, und sie sollen die entsprechenden Elemente in unterschiedlichen dargestellten Beispielen und/oder nicht-dargestellten Beispielen nicht beschreiben. Zum Beispiel braucht „eine erste dielektrische Schicht“, die in Verbindung mit einer ersten Figur beschrieben wird, nicht unbedingt einer „ersten dielektrischen Schicht“ zu entsprechen, die in Verbindung mit einer anderen Figur beschrieben wird, und sie braucht nicht unbedingt einer „ersten dielektrischen Schicht“ in einem nicht-dargestellten Beispiel zu entsprechen.

Claims (20)

  1. Speichervorrichtung (210, 324) mit: einer unteren Elektrode (104, 318), die über einem Substrat (302) angeordnet ist, wobei eine Oberseite (104A, 104B) der unteren Elektrode (104, 318) von dem Substrat (302) weg zeigt; einer oberen Elektrode (106, 320) über der unteren Elektrode (104, 318), wobei die obere Elektrode (106, 320) eine Unterseite (106A, 106B) hat, die zu dem Substrat (302) zeigt; und einer Datenspeicherschicht (102, 326), die zwischen der unteren Elektrode (104, 318) und der oberen Elektrode (106, 320) angeordnet ist, wobei zumindest ein Teil (106A) der Unterseite (106A, 106B) der oberen Elektrode (106, 320) sich mit keinem Teil der Oberseite (104A, 104B) der unteren Elektrode (104, 318) entlang einer ersten Richtung überdeckt, die parallel zu der Unterseite (106A, 106B) der oberen Elektrode (106, 320) ist, und zumindest ein Teil (104A) der Oberseite (104A, 104B) der unteren Elektrode (104, 318) sich mit keinem Teil der Unterseite (106A, 106B) der oberen Elektrode (106, 320) entlang der ersten Richtung überdeckt, wobei die untere Elektrode (104, 318) eine angeschrägte Seitenwand (104-I) aufweist, die einen spitzen Winkel (a) mit der Oberseite (104A, 104B) der unteren Elektrode (104, 318) an einem Rand (318-II) der unteren Elektrode (104, 318) bildet, der zu der Unterseite (106A, 106B) der oberen Elektrode (106, 320) zeigt.
  2. Speichervorrichtung (210, 324) nach Anspruch 1, wobei sich nicht mehr als 60 % der Fläche der Unterseite (106A, 106B) der oberen Elektrode (106, 320) mit einem Teil der Oberseite (104A, 104B) der unteren Elektrode (104, 318) entlang der ersten Richtung überdecken.
  3. Speichervorrichtung (200) nach Anspruch 2, wobei sich die Unterseite (106A) der oberen Elektrode (106) nicht mit der Oberseite (104A) der unteren Elektrode (104) entlang der ersten Richtung überdeckt.
  4. Speichervorrichtung (210, 324) nach einem der vorhergehenden Ansprüche, wobei die Datenspeicherschicht (102) die Unterseite (106A, 106B) und Seitenwände (106-I, 106-II) der oberen Elektrode (106, 320) umschließt.
  5. Speichervorrichtung (210, 324) nach einem der vorhergehenden Ansprüche, wobei die Unterseite der Datenspeicherschicht (102) einen Vorsprung (102A) aufweist, der sich entlang einer Seitenwand (104-I) der unteren Elektrode (104, 318) erstreckt.
  6. Speichervorrichtung (220) nach einem der vorhergehenden Ansprüche, wobei die Unterseite (106A, 106B) der oberen Elektrode (106) einen Vorsprung (106C) aufweist, der sich zu der unteren Elektrode (104) erstreckt.
  7. Speichervorrichtung (210, 324) nach einem der vorhergehenden Ansprüche, wobei die Datenspeicherschicht (102) eine dielektrische resistive Speicherschicht aufweist.
  8. Speichervorrichtung (210, 324) nach einem der vorhergehenden Ansprüche, wobei die obere Elektrode (106, 320) eine angeschrägte Seitenwand (106-II) aufweist, die einen stumpfen Winkel (β) mit der Unterseite (106A, 106B) der oberen Elektrode (106, 320) an einem Rand (320-I) der oberen Elektrode (106, 320) bildet, der zu der Oberseite (104A, 104B) der unteren Elektrode (104, 318) zeigt.
  9. Speichervorrichtung (300, 400, 410, 900, 1000) mit: einem Transistor, der einen ersten Source-/Drain-Bereich (304A), im Weiteren erster S/D-Bereich genannt, und einen zweiten S/D-Bereich (304B) aufweist; einer ersten leitfähigen Struktur (318) in einer ersten dielektrischen Schicht (310), wobei die erste leitfähige Struktur (318) mit dem ersten S/D-Bereich (304A) des Transistors elektrisch verbunden ist; einer zweiten leitfähigen Struktur (320) in einer zweiten dielektrischen Schicht (322); und einer Datenspeicherschicht (326), die zwischen einer Oberseite der ersten leitfähigen Struktur (318) und einer Unterseite der zweiten leitfähigen Struktur (320) angeordnet ist, wobei sich die Oberseite der ersten leitfähigen Struktur (318) entlang einer ersten Richtung von einem ersten Rand (318-I) bis zu einem zweiten Rand (318-II) erstreckt, sich die Unterseite der zweiten leitfähigen Struktur (320) entlang der ersten Richtung von einem dritten Rand (320-I) bis zu einem vierten Rand (320-II) erstreckt, und der vierte Rand (320-II) in Bezug zu dem zweiten Rand (318-II) in der ersten Richtung versetzt ist, sodass die Unterseite der zweiten leitfähigen Struktur (320) den zweiten Rand (318-II) überspannt, wobei die erste leitfähige Struktur (318) eine angeschrägte Seitenwand aufweist, die einen spitzen Winkel mit der Oberseite der ersten leitfähigen Struktur (318) an dem zweiten Rand (318-II) der Oberseite der ersten leitfähigen Struktur (318) bildet.
  10. Speichervorrichtung (300, 400, 410, 900, 1000) nach Anspruch 9, wobei der dritte Rand (320-I) in Bezug zu dem ersten Rand (318-I) in der ersten Richtung versetzt ist.
  11. Speichervorrichtung (300, 400, 410, 900, 1000) nach Anspruch 9 oder 10, die weiterhin Folgendes aufweist: eine dritte leitfähige Struktur (328) in der ersten dielektrischen Schicht (310), wobei die dritte leitfähige Struktur (328) mit dem zweiten S/D-Bereich (304B) des Transistors elektrisch verbunden ist; und eine erste Durchkontaktierung (330) in der zweiten dielektrischen Schicht (322), wobei ein Mittelpunkt einer Oberseite der dritten leitfähigen Struktur (328) im Wesentlichen zu einem Mittelpunkt einer Unterseite der ersten Durchkontaktierung (330) ausgerichtet ist.
  12. Speichervorrichtung (400, 410) nach Anspruch 11, wobei die erste Richtung parallel zu einem Kanal des Transistors ist, der sich von dem zweiten S/D-Bereich (304B) bis zu dem ersten S/D-Bereich (304A) erstreckt, und die erste Durchkontaktierung (330) in Bezug zu der zweiten leitfähigen Struktur (320) in einer zweiten Richtung versetzt ist, die senkrecht zu der ersten Richtung ist.
  13. Speichervorrichtung (410) nach Anspruch 12, die weiterhin Folgendes aufweist: eine Gatestruktur (312) über dem Transistor zwischen dem ersten (304A) und dem zweiten S/D-Bereich (304B); und eine zweite Durchkontaktierung (332), die mit der Gatestruktur (312) elektrisch verbunden ist, wobei die zweite Durchkontaktierung (332) zwischen der zweiten leitfähigen Struktur (320) und der ersten Durchkontaktierung (330) in der zweiten Richtung angeordnet ist.
  14. Verfahren (500, 700) zum Herstellen einer Speichervorrichtung (300, 400, 410, 900, 1000) mit den folgenden Schritten: Herstellen einer ersten leitfähigen Struktur (318) über einem Substrat (302), wobei die erste leitfähige Struktur (318) eine angeschrägte Seitenwand aufweist, die einen spitzen Winkel mit einer Oberseite der ersten leitfähigen Struktur (318) an einem Rand (318-II) der Oberseite der ersten leitfähigen Struktur (318) bildet; Herstellen einer Datenspeicherschicht (326) über einem freiliegenden Teil der Oberseite der ersten leitfähigen Struktur (318), wobei ein Mittelpunkt der Datenspeicherschicht (326) von einem Mittelpunkt der Oberseite der ersten leitfähigen Struktur (318) in einer ersten Richtung versetzt ist, die parallel zu der Oberseite der ersten leitfähigen Struktur (318) ist, und die Datenspeicherschicht (326) den Rand (318-II) der Oberseite der ersten leitfähigen Struktur (318) überspannt; und Herstellen einer zweiten leitfähigen Struktur (320) über der Datenspeicherschicht (326).
  15. Verfahren (500) nach Anspruch 14, das weiterhin Folgendes umfasst: Herstellen einer dielektrischen Schicht (322) über der ersten leitfähigen Struktur (318); und Erzeugen einer Öffnung (610) in der dielektrischen Schicht (322), die den freiliegenden Teil der Oberseite der ersten leitfähigen Struktur (318) freilegt, wobei ein Mittelpunkt der Öffnung (610) von dem Mittelpunkt der Oberseite der ersten leitfähigen Struktur (318) in der ersten Richtung versetzt ist und die Datenspeicherschicht (326) und die zweite leitfähige Struktur (320) in der Öffnung (610) hergestellt werden.
  16. Verfahren (500) nach Anspruch 15, wobei die erste leitfähige Struktur (318) in einer Ätzstoppschicht (316) angeordnet wird und die Öffnung (610) eine Oberseite der Ätzstoppschicht (316) freilegt.
  17. Verfahren (500) nach Anspruch 16, wobei sich die Öffnung (610) unter der Oberseite der ersten leitfähigen Struktur (318) in die Ätzstoppschicht (316) erstreckt.
  18. Verfahren (500) nach einem der Ansprüche 15 bis 17, wobei die Datenspeicherschicht (326) konform auf einer unteren Wand und Seitenwänden der Öffnung abgeschieden wird.
  19. Verfahren (500, 700) nach einem der Ansprüche 14 bis 18, wobei eine Unterseite der zweiten leitfähigen Struktur (320) keine Überdeckung mit einer Oberseite der ersten leitfähigen Struktur (318) entlang der ersten Richtung hat.
  20. Verfahren (500, 700) nach einem der Ansprüche 14 bis 19, wobei eine Seitenwand der zweiten leitfähigen Struktur (320) von einer Seitenwand der ersten leitfähigen Struktur (318) in der ersten Richtung versetzt ist.
DE102020122380.3A 2020-08-24 2020-08-27 Datenspeicherelement und herstellungsverfahren dafür Active DE102020122380B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/000,582 US11837611B2 (en) 2020-08-24 2020-08-24 Data storage element and manufacturing method thereof
US17/000,582 2020-08-24

Publications (1)

Publication Number Publication Date
DE102020122380B3 true DE102020122380B3 (de) 2021-12-30

Family

ID=78827288

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020122380.3A Active DE102020122380B3 (de) 2020-08-24 2020-08-27 Datenspeicherelement und herstellungsverfahren dafür

Country Status (5)

Country Link
US (2) US11837611B2 (de)
KR (1) KR20220025635A (de)
CN (1) CN113782669A (de)
DE (1) DE102020122380B3 (de)
TW (1) TWI782393B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856801B2 (en) * 2020-06-16 2023-12-26 Taiwan Semiconductor Manufacturing Company Limited Threshold voltage-modulated memory device using variable-capacitance and methods of forming the same
US11910722B2 (en) * 2021-12-06 2024-02-20 International Business Machines Corporation Subtractive top via as a bottom electrode contact for an embedded memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845533A (en) 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US20040166604A1 (en) 2003-02-25 2004-08-26 Samsung Electronics Co. Ltd. Phase changeable memory cells and methods of fabricating the same
US7205562B2 (en) 2002-12-13 2007-04-17 Intel Corporation Phase change memory and method therefor
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4868518B2 (ja) 2006-12-22 2012-02-01 シャープ株式会社 抵抗変化型不揮発性メモリ素子とその作製方法及び不揮発性半導体記憶装置
TWI326917B (en) * 2007-02-01 2010-07-01 Ind Tech Res Inst Phase-change memory
JP2009177073A (ja) 2008-01-28 2009-08-06 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US8541765B2 (en) * 2010-05-25 2013-09-24 Micron Technology, Inc. Resistance variable memory cell structures and methods
JP2012244017A (ja) 2011-05-20 2012-12-10 Panasonic Corp 不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置
US9985203B2 (en) 2013-11-15 2018-05-29 Taiwan Semiconductor Manufacturing Company Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making
US9553265B1 (en) * 2016-01-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device with data storage layer having increased height
US9853215B1 (en) * 2016-12-01 2017-12-26 Macronix International Co., Ltd. Resistance switching memory device and method of manufacturing the same
CN109671736B (zh) * 2017-10-13 2022-09-27 联华电子股份有限公司 半导体结构及其制作方法
JPWO2019203169A1 (ja) * 2018-04-17 2021-03-11 日本電気株式会社 半導体装置
US11031543B2 (en) 2018-10-23 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Via landing enhancement for memory device
US11522131B2 (en) * 2020-07-31 2022-12-06 Globalfoundries Singapore Pte Ltd Resistive memory device and methods of making such a resistive memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845533A (en) 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US7205562B2 (en) 2002-12-13 2007-04-17 Intel Corporation Phase change memory and method therefor
US20040166604A1 (en) 2003-02-25 2004-08-26 Samsung Electronics Co. Ltd. Phase changeable memory cells and methods of fabricating the same
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field

Also Published As

Publication number Publication date
KR20230007297A (ko) 2023-01-12
US20220059580A1 (en) 2022-02-24
CN113782669A (zh) 2021-12-10
US11837611B2 (en) 2023-12-05
TWI782393B (zh) 2022-11-01
US20230378202A1 (en) 2023-11-23
TW202209722A (zh) 2022-03-01
KR20220025635A (ko) 2022-03-03

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102021100089B4 (de) Dreidimensionale speichervorrichtung und verfahren
DE102020134613A1 (de) Speichervorrichtung und verfahren zur herstellung derselben
DE102006053159B4 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur
DE102019112891A1 (de) Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode
DE102018100023A1 (de) Resistive direktzugriffspeicherzelle (rram-zelle) mit ausgesparten seitenwänden der unteren elektrode
DE102019107906A1 (de) Untere Elektrodenstruktur in Speichervorrichtungen
DE102013103503A1 (de) Resistiver Direktzugriffsspeicher (RRAM) und Verfahren zu seiner Herstellung
DE102014107416A1 (de) Rram-zelle mit unterer elektrode
DE102019103777B4 (de) Verfahren zum Herstellen von Speicherzellen, die durch eine hohlraumfreie dielektrische Struktur getrennt sind, und zugehöriger integrierter Chip
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102020128421A1 (de) Durch Abstandhalter definierter Backendtransistor als Speicherauswahl
DE102019104255B4 (de) Speicherstruktur mit FeRAM-Vorrichtung und Verfahren zu deren Herstellung sowie ein integrierter Chip mit einer ersten FeRAM-Zelle und einer zweiten FeRAM-Zelle
DE102020133671A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102020124212B4 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102019116329A1 (de) Rram mit einer barriereschicht
DE102020122380B3 (de) Datenspeicherelement und herstellungsverfahren dafür
DE102019100488A1 (de) Rram-struktur
DE102020133183A1 (de) Back-end-of-line-selektor für speichervorrichtung
DE102011004757B4 (de) Vertikale Speichertransistoren mit einem sich frei einstellenden Körperpotential, die in Vollsubstratbauelementen hergestellt sind und vergrabene Abfrage- und Wortleitungen aufweisen und Verfahren zur Herstellung der Speichertransistoren
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102020124219A1 (de) Dreidimensionale Speichervorrichtung und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0045000000

Ipc: H10N0070000000