DE102019112891A1 - Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode - Google Patents

Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode Download PDF

Info

Publication number
DE102019112891A1
DE102019112891A1 DE102019112891.9A DE102019112891A DE102019112891A1 DE 102019112891 A1 DE102019112891 A1 DE 102019112891A1 DE 102019112891 A DE102019112891 A DE 102019112891A DE 102019112891 A1 DE102019112891 A1 DE 102019112891A1
Authority
DE
Germany
Prior art keywords
layer
over
forming
conductive
electrode via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019112891.9A
Other languages
English (en)
Inventor
Harry-Hak-Lay Chuang
Chen-Pin Hsu
Hung Cho Wang
Wen-Chun YOU
Sheng-Chang Chen
Tsun Chung Tu
Jiunyu Tsai
Sheng-Huang Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019112891A1 publication Critical patent/DE102019112891A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Abstract

Einige Ausführungsformen betreffen ein Verfahren zur Herstellung einer Speichervorrichtung. Das Verfahren enthält das Bilden einer ersten Maskierungsschicht, die über einer dielektrischen Schicht angeordnet ist, wobei die erste Maskierungsschicht Seitenwände aufweist, die eine Öffnung definieren, die oberhalb einer magnetoresistiven Direktzugriffsspeicher (MRAM)-Zelle angeordnet ist, die sich in einer eingebetteten Speicherregion befindet. Ein erster Ätzvorgang wird ausgeführt, um eine erste Durchkontaktierungsöffnung innerhalb der dielektrischen Schicht oberhalb der MRAM-Zelle zu bilden. Eine Obere-Elektroden-Durchkontaktierungsschicht wird über der MRAM-Zelle und der dielektrischen Schicht gebildet. Ein erster Planarisierungsprozess wird auf der Oberen-Elektroden-Durchkontaktierungsschicht ausgeführt, um einen Teil der Oberen-Elektroden-Durchkontaktierungsschicht zu entfernen und eine Obere-Elektroden-Durchkontaktierung zu definieren, die eine im Wesentlichen flache Oberseite hat.

Description

  • VERWEIS AUF EINE VERWANDTE ANWENDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung mit der Nummer 62/736,607, eingereicht am 26. September 2018, deren Inhalt hiermit durch Bezugnahme in vollem Umfang in den vorliegenden Text aufgenommen wird.
  • HINTERGRUND
  • Viele moderne elektronische Geräte enthalten elektronischen Speicher. Elektronischer Speicher kann flüchtiger Speicher oder nicht-flüchtiger Speicher sein. Nicht-flüchtiger Speicher ist in der Lage, seine gespeicherten Daten zu behalten, wenn kein Strom anliegt, wohingegen flüchtiger Speicher seine gespeicherten Daten verliert, wenn die Stromzufuhr verloren geht. Magnetoresistiver Direktzugriffsspeicher (MRAM) ist ein vielversprechender Kandidat für die nächste Generation nicht-flüchtiger elektronischer Speicher, weil er Vorteile gegenüber derzeitigem elektronischem Speicher besitzt. Im Vergleich zu derzeitigem nicht-flüchtigem Speicher, wie zum Beispiel Flash-Direktzugriffsspeicher, ist MRAM in der Regel schneller und höher belastbar. Im Vergleich zu derzeitigem flüchtigem Speicher, wie zum Beispiel dynamischem Direktzugriffsspeicher (DRAM) und statischem Direktzugriffsspeicher (SRAM), hat MRAM in der Regel eine ähnliche Leistung und Dichte, aber einen geringeren Stromverbrauch.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
    • 1 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen einer Speichervorrichtung, die eine MRAM-Zelle, die einen magnetischen Tunnelübergang (Magnetic Tunneling Junction, MTJ) hat, gemäß der vorliegenden Offenbarung enthält.
    • 2A-2B veranschaulichen Querschnittsansichten einiger Ausführungsformen eines integrierten Chips, der eine eingebettete Speicherregion enthält, die eine MRAM-Zelle umfasst, die eine Magnetic Tunneling Junction (MTJ) und eine Logikregion hat, gemäß der vorliegenden Offenbarung.
    • 3-14 veranschaulichen Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Bilden einer Speichervorrichtung, die eine eingebettete Speicherregion enthält, die eine MRAM-Zelle umfasst, die eine MTJ und eine Logikregion hat, gemäß der vorliegenden Offenbarung.
    • 15 veranschaulicht eine Methodologie in Flussdiagrammformat, die einige Ausführungsformen eines Verfahrens zum Bilden einer Speichervorrichtung veranschaulicht, die eine eingebettete Speicherregion enthält, die eine MRAM-Zelle umfasst, die eine MTJ und eine Logikregion hat, gemäß der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale dieser Offenbarung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet werden, und können auch Ausführungsformen enthalten, bei denen weitere Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente möglicherweise nicht in direktem Kontakt stehen. Des Weiteren kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • MRAM-Zellen sind allgemein innerhalb einer ILD-Struktur angeordnet, die gestapelte Interconnect-Schichten über einem Substrat umgibt. Eine magnetoresistive Direktzugriffsspeicher (MRAM)-Zelle enthält allgemein einen magnetischen Tunnelübergang (Magnetic Tunneling Junction, MTJ), der zwischen oberen und unteren Elektroden angeordnet ist. Die untere Elektrode ist mit den gestapelten Interconnect-Schichten durch eine Untere-Elektroden-Durchkontaktierung gekoppelt, während die obere Elektrode mit den gestapelten Interconnect-Schichten durch eine Obere-Elektroden-Durchkontaktierung gekoppelt ist. Bei der konventionellen MRAM-Zellen-Fertigung wird die Obere-Elektroden-Durchkontaktierung durch Ätzen eines Zwischenschichtdielektrikums (Inter-Layer Dielectric, ILD) ausgebildet, das über der oberen Elektrode angeordnet ist, um eine Öffnung über der oberen Elektrode zu bilden. Die Öffnung wird anschließend mit einem oder mehreren leitfähigen Materialien gefüllt. Eine Photoresist-Maske wird dann über dem leitfähigen Material ausgebildet und wird dafür verwendet, eine Obere-Elektroden-Durchkontaktierungs-Kontaktfläche auf der oberen Elektrode zu strukturieren. Die Obere-Elektroden-Durchkontaktierung wird anschließend mit einer darüberliegenden Metallschicht gekoppelt.
  • Es wurde festgestellt, dass nach dem Strukturieren eine Oberseite der Oberen-Elektroden-Durchkontaktierung eine V-Form aufweist, die eine Aussparung definiert, die Defektprobleme verursacht. Zum Beispiel die V-Form der Oberen-Elektroden-Durchkontaktierung kann zu einem erhöhten Widerstand führen, weil sich nicht-leitfähige Materialien innerhalb der Aussparung bilden, die durch die V-Form definiert wird. Die Erhöhung des Widerstandes kann durch Oxidation verursacht werden, die zwischen der Oberen-Elektroden-Durchkontaktierung und der darüberliegenden Metallschicht stattfindet, oder weil sich ein Dielektrikum zwischen der Oberen-Elektroden-Durchkontaktierung und der darüberliegenden Metallschicht bildet, und/oder weil eine Leerstelle zwischen der Oberen-Elektroden-Durchkontaktierung und der darüberliegenden Metallschicht zurückbleibt.
  • Die vorliegende Offenbarung betrifft in einigen Ausführungsformen ein Verfahren zum Bilden einer MRAM-Zelle, das einen chemisch-mechanischen Planarisierungsprozess ausführt, um eine Obere-Elektroden-Durchkontaktierung zu definieren, die eine flache Oberseite hat. Der neue Prozess beinhaltet das Bilden einer Öffnung über einer oberen Elektrode und das Füllen der Öffnung mit einer leitfähigen Materialschicht. Anstatt des Strukturierens der leitfähigen Materialschicht wird ein chemisch-mechanischer Planarisierungsprozess ausgeführt, um das leitfähige Material außerhalb der Öffnung zu entfernen und eine Obere-Elektroden-Durchkontaktierung zu definieren, die eine flache Oberseite hat. Dies entfernt die Defekte in Bezug auf die V-förmige Aussparung der Oberen-Elektroden-Durchkontaktierung und verhindert dadurch die Erhöhung des Widerstandes.
  • Wir wenden uns 1 zu, wo eine Querschnittsansicht einer Speichervorrichtung 100 gemäß einigen Ausführungsformen gezeigt ist. Die Speichervorrichtung 100 enthält ein Substrat 101 mit einer ersten Zwischenschicht-Dielektrikum (ILD)-Schicht 105, die über dem Substrat 101 angeordnet ist. Ein Transistor 102 befindet sich innerhalb des Substrats 101. Eine magnetoresistive Direktzugriffsspeicher (MRAM)-Zelle 111 ist mit dem Transistor 102 über einen leitfähigen Kontakt 104 verbunden. Der leitfähige Kontakt 104 ist unter einem Interconnect-Draht 106 angeordnet.
  • Die MRAM-Zelle 111 umfasst eine untere Elektrode 114, die über einer Unteren-Elektroden-Durchkontaktierung angeordnet ist, die eine untere Metallschicht 112 umfasst, die von einer unteren dielektrischen Schicht 108 umgeben ist. Die untere Metallschicht 112 ist von der unteren dielektrischen Schicht 108 durch eine Diffusionssperre 110 getrennt. Ein Abschnitt der unteren Elektrode 114 ist innerhalb der unteren dielektrischen Schicht 108 angeordnet. Die MRAM-Zelle 111 enthält des Weiteren eine obere Elektrode 120, die von der unteren Elektrode 114 durch einen magnetischen Tunnelübergang (Magnetic Tunneling Junction, MTJ) 116 getrennt ist. Eine Obere-Elektroden-Durchkontaktierung 122 ist über der oberen Elektrode 120 angeordnet. Die Obere-Elektroden-Durchkontaktierung 122 hat eine im Wesentlichen flache Oberseite (zum Beispiel eine flache Oberseite innerhalb einer Toleranz eines chemisch-mechanischen Planarisierungs (CMP)-Prozesses). Zum Beispiel variiert in einigen Ausführungsformen eine Höhe der Oberseite der Oberen-Elektroden-Durchkontaktierung 122 an jedem beliebigen Punkt innerhalb eines Bereichs von -25 Ängström bis +25 Ångström ausgehend von einer bündigen horizontalen Linie 123, die sich zwischen der im Wesentlichen flachen Oberseite der Oberen-Elektroden-Durchkontaktierung 122 und einer Unterseite der zweiten leitfähigen Durchkontaktierung 134 befindet. In anderen Ausführungsformen variiert eine Höhe der Oberseite der Oberen-Elektroden-Durchkontaktierung 122 an jedem beliebigen Punkt innerhalb eines Bereichs von -5 Ängström bis +5 Ängström ausgehend von der bündigen horizontalen Linie 123. In weiteren Ausführungsformen variiert eine Höhe der Oberseite der Oberen-Elektroden-Durchkontaktierung 122 an jedem beliebigen Punkt innerhalb eines Bereichs von ungefähr +10 % bis -10 % einer Dicke der Oberen-Elektroden-Durchkontaktierung 122 ausgehend von der bündigen horizontalen Linie 123. In einigen Ausführungsformen sind die Oberseite der Oberen-Elektroden-Durchkontaktierung 122 und eine Oberseite einer zweiten ILD-Schicht 128 koplanar. Zum Beispiel erstreckt sich eine bündige horizontale Linie entlang einer Oberseite der Oberen-Elektroden-Durchkontaktierung 122 und einer Oberseite der zweiten ILD-Schicht 128. In einigen Ausführungsformen ist die maximale Breite der Oberen-Elektroden-Durchkontaktierung 122 kleiner als die maximale Breite des MTJ 116.
  • Die obere Elektrode 120 und die MTJ 116 sind von einem Seitenwand-Abstandshalter 124 umgeben. In einigen Ausführungsformen kann der Seitenwand-Abstandshalter 124 Siliziumnitrid, Siliziumoxid, Siliziumcarbid oder dergleichen umfassen. Die Obere-Elektroden-Durchkontaktierung 122 und der Seitenwand-Abstandshalter 124 sind teilweise von einer Ätzstoppschicht 126 umgeben. In einigen Ausführungsformen kann die Ätzstoppschicht 126 kohlenstoffreiches Siliziumoxycarbid, Siliziumnitrid, Siliziumcarbid oder dergleichen umfassen. Die zweite ILD-Schicht 128 umgibt den Seitenwand-Abstandshalter 124, die Ätzstoppschicht 126 und die Obere-Elektroden-Durchkontaktierung 122.
  • Die MTJ 116 enthält eine untere ferromagnetische Elektrode 117 und eine obere ferromagnetische Elektrode 119, die voneinander durch eine Tunnelungssperrschicht 118 getrennt sind. In einigen Ausführungsformen kann die untere ferromagnetische Elektrode 117 eine feste oder „gepinnte“ magnetische Ausrichtung haben, während die obere ferromagnetische Elektrode 119 eine variable oder „freie“ magnetische Ausrichtung hat, die zwischen zwei oder mehr eigenständigen magnetischen Polaritäten gewechselt werden kann, die jeweils einen anderen Datenzustand repräsentieren, wie zum Beispiel einen anderen binären Zustand. In anderen Implementierungen kann die MTJ 116 jedoch vertikal „geflippt“ werden, so dass die untere ferromagnetische Elektrode eine „freie“ magnetische Ausrichtung hat, während die obere ferromagnetische Elektrode 119 eine „gepinnte“ magnetische Ausrichtung hat.
  • In einigen Ausführungsformen umfasst die obere ferromagnetische Elektrode 119 Eisen, Kobalt, Nickel, Eisen-Kobalt, Nickel-Kobalt, Kobalt-Eisenborid, Eisenborid, Eisen-Platin, Eisen-Palladium oder dergleichen. In einigen Ausführungsformen hat die obere ferromagnetische Elektrode 119 eine Dicke innerhalb eines Bereichs von ungefähr 50 Ångström bis ungefähr 200 Ängström. In einigen Ausführungsformen stellt die Tunnelungssperrschicht 118 eine elektrische Isolierung zwischen der oberen ferromagnetischen Elektrode 119 und der unteren ferromagnetischen Elektrode 117 bereit, während unter den richtigen Bedingungen weiterhin Elektronen durch die Tunnelungssperrschicht 118 hindurch tunneln können. Die Tunnelungssperrschicht 118 kann zum Beispiel Magnesiumoxid (MgO), Aluminiumoxid (zum Beispiel Al2O3), Nickeloxid, Gadoliniumoxid, Tantaloxid, Molybdänoxid, Titanoxid, Wolframoxid oder dergleichen umfassen. In einigen Ausführungsformen hat die Tunnelungssperrschicht 118 eine Dicke innerhalb eines Bereichs von ungefähr 5 Ångström bis ungefähr 50 Ångström. In einigen Ausführungsformen hat die untere ferromagnetische Elektrode 117 eine Dicke innerhalb eines Bereichs von ungefähr 50 Ångström bis ungefähr 200 Ängström.
  • Eine dritte ILD-Schicht 136 ist über der zweiten ILD-Schicht 128 angeordnet. Eine zweite leitfähige Durchkontaktierung 134 ist über der Oberen-Elektroden-Durchkontaktierung 122 angeordnet. In einigen Ausführungsformen kann die zweite leitfähige Durchkontaktierung 134 aus Kupfer, Aluminium oder dergleichen bestehen. Die zweite leitfähige Durchkontaktierung 134 berührt die im Wesentlichen flache Oberseite der Oberen-Elektroden-Durchkontaktierung 122 (zum Beispiel eine flache Oberseite innerhalb einer Toleranz eines chemisch-mechanischen Planarisierungs (CMP)-Prozesses). In einigen Ausführungsformen kann die zweite leitfähige Durchkontaktierung 134 kontinuierlich die im Wesentlichen flache Oberseite der Oberen-Elektroden-Durchkontaktierung 122 zwischen äußersten Seitenwänden der Oberen-Elektroden-Durchkontaktierung 134 von äußersten Seitenwänden der Oberen-Elektroden-Durchkontaktierung 122 (nicht gezeigt) berühren.
  • Weil die Oberseite der Oberen-Elektroden-Durchkontaktierung 122 im Wesentlichen flach ist, liegt die Obere-Elektroden-Durchkontaktierung 122 an der zweiten leitfähigen Durchkontaktierung 134 entlang einer Grenzfläche zwischen zwei leitfähigen Materialien an, wodurch ein niedriger Widerstand zwischen der Oberen-Elektroden-Durchkontaktierung 122 und der darüberliegenden zweiten leitfähigen Durchkontaktierung 134 ermöglicht wird. Ein erster leitfähiger Draht 138 ist über der zweiten leitfähigen Durchkontaktierung 134 angeordnet. In einigen Ausführungsformen kann der erste leitfähige Draht 138 zum Beispiel aus Kupfer bestehen. Der erste leitfähige Draht 138 ist von der dritten ILD-Schicht 136 umgeben und erstreckt sich an den Seitenwänden der zweiten leitfähigen Durchkontaktierung 134 vorbei.
  • 2A veranschaulicht eine Querschnittsansicht einiger zusätzlicher Ausführungsformen eines integrierten Chips 200a, der eine eingebettete Speicherregion 201a und eine Logikregion 201b aufweist. Der integrierte Chip 200a enthält ein Substrat 101. Das Substrat 101 kann zum Beispiel ein Volumensubstrat (zum Beispiel ein Volumensiliziumsubstrat) oder ein Silizium-auf-Isolator (SOI)-Substrat sein.
  • Ein Transistor 102 befindet sich innerhalb des Substrats 101 und der ersten ILD-Schicht 105. Der Transistor 102 besteht aus einer Gate-Elektrode 206, Transistorseitenwand-Abstandshaltern 208, einem Gate-Dielektrikum 204 und Source/Drain-Regionen 202. Ein Interconnect-Draht 106 ist mit dem Transistor 102 über einen leitfähigen Kontakt 104 verbunden. In einigen Ausführungsformen kann der leitfähige Kontakt 104 aus Wolfram, Kupfer, Aluminium oder dergleichen bestehen. In einigen Ausführungsformen kann der Interconnect-Draht 106 aus Kupfer, Aluminium oder dergleichen bestehen. In einigen Ausführungsformen können die im vorliegenden Text beschriebenen Kontakte, Durchkontaktierungen und Interconnect-Drähte des Weiteren Sperrschichten (zum Beispiel Diffusionssperrschichten) umfassen.
  • Eine dielektrische Schicht 210 ist über dem Interconnect-Draht 106 und der ersten ILD-Schicht 105 angeordnet. In einigen Ausführungsformen kann die dielektrische Schicht 210 Siliziumcarbid, Siliziumoxid, Siliziumoxycarbid oder dergleichen umfassen. In einigen Ausführungsformen hat die dielektrische Schicht 210 eine Dicke innerhalb eines Bereichs von ungefähr 50 Ångström bis 500 Ångström. Eine zweite Ätzstoppschicht 212 ist über der dielektrischen Schicht 210 angeordnet. Die zweite Ätzstoppschicht 212 kann ein anderes Material als die dielektrische Schicht 210 umfassen. In einigen Ausführungsformen kann die zweite Ätzstoppschicht 212 Silizium-reiches Oxid, Siliziumnitrid, Siliziumcarbid, Silizium-reiches Nitrid oder dergleichen umfassen. In einigen Ausführungsformen hat die zweite Ätzstoppschicht 212 eine Dicke innerhalb eines Bereichs von ungefähr 50 Ångström bis ungefähr 500 Ångström.
  • In der eingebetteten Speicherregion 201a ist eine obere dielektrische Schicht 214 über der zweiten Ätzstoppschicht 212 angeordnet. In einigen Ausführungsformen kann die obere dielektrische Schicht 214 das gleiche Material wie die dielektrische Schicht 210 umfassen. Zum Beispiel kann die obere dielektrische Schicht 214 Siliziumoxycarbid, kohlenstoffreiches Siliziumoxycarbid, Siliziumnitrid oder dergleichen umfassen. Eine zweite ILD-Schicht 128 ist über der oberen dielektrischen Schicht 214 angeordnet und umgibt einen Teil einer unteren Elektrode 114, einen magnetischen Tunnelübergang (Magnetic Tunneling Junction, MTJ) 116 und eine darüberliegende Obere-Elektroden-Durchkontaktierung 122. In einigen Ausführungsformen hat die zweite ILD-Schicht 128 eine Dicke innerhalb eines Bereichs von ungefähr 750 Ångström bis ungefähr 2000 Ångström. In einigen Ausführungsformen können die untere Elektrode 114 und die obere Elektrode 120 ein leitfähiges Material umfassen, wie zum Beispiel Titannitrid, Tantalnitrid, Titan, Tantal oder dergleichen. Eine Ätzstoppschicht 126 kann Seitenwände der Oberen-Elektroden-Durchkontaktierung 122 teilweise umgeben. In einigen Ausführungsformen kann eine Oberseite der Ätzstoppschicht 126 unter einer Oberseite der Oberen-Elektroden-Durchkontaktierung 122 liegen. In anderen Ausführungsformen kann die Oberseite der Ätzstoppschicht 126 auf die Oberseite der Oberen-Elektroden-Durchkontaktierung 122 ausgerichtet sein. Die untere Elektrode 114 ist unter der Obere-Elektroden-Durchkontaktierung 122 angeordnet. In einigen Ausführungsformen sind äußerste Seitenwände der Oberen-Elektroden-Durchkontaktierung 122 innerhalb äußerster Seitenwände der unteren Elektrode 114 angeordnet. In einigen Ausführungsformen hat die untere Elektrode 114 eine Dicke innerhalb eines Bereichs von ungefähr 50 Ångström bis ungefähr 500 Ångström und eine Breite innerhalb eines Bereichs von ungefähr 200 Ångström bis ungefähr 1500 Ångström.
  • In der Logikregion 201b ist eine zweite dielektrische Schicht 213 über der zweiten Ätzstoppschicht 212 angeordnet. In einigen Ausführungsformen kann die zweite dielektrische Schicht 213 Tetraethylorthosilkat (TEOS) (zum Beispiel plasmaverstärktes TEOS, partikelarmes TEOS usw.), ein Oxid (zum Beispiel Siliziumoxid, Siliziumdioxid usw.), ein Nitrid oder dergleichen umfassen. Eine vierte ILD-Schicht 215 ist über der zweiten dielektrischen Schicht 213 angeordnet. In einigen Ausführungsformen kann die vierte ILD-Schicht 215 ein anderes Material als die zweite ILD-Schicht 128 umfassen. Zum Beispiel kann in einigen Ausführungsformen die vierte ILD-Schicht 215 ein dielektrisches Material umfassen, das eine erste Dielektrizitätskonstante hat (zum Beispiel eine dielektrische Schicht mit niedrigem k-Wert), und die zweite ILD-Schicht 128 kann dielektrisches Material umfassen, das eine zweite Dielektrizitätskonstante hat (zum Beispiel eine dielektrische Schicht mit niedrigem k-Wert), die niedriger ist als die erste Dielektrizitätskonstante. Eine dritte leitfähige Durchkontaktierung 216 ist über dem Interconnect-Draht 106 angeordnet. In einigen Ausführungsformen kann die dritte leitfähige Durchkontaktierung 216 aus Kupfer, Aluminium oder dergleichen bestehen. Ein zweiter leitfähiger Draht 217 ist über der dritten leitfähigen Durchkontaktierung 216 angeordnet. In einigen Ausführungsformen kann der zweite leitfähige Draht 217 aus Kupfer, Aluminium oder dergleichen bestehen. Der zweite leitfähige Draht 217 ist von der vierten ILD-Schicht 215 umgeben und erstreckt sich vorbei an den Seitenwänden der dritten leitfähigen Durchkontaktierung 216. Eine bündige horizontale Linie erstreckt sich entlang einer Oberseite der Oberen-Elektroden-Durchkontaktierung 122 und einer Oberseite des zweiten leitfähigen Drahtes 217.
  • Eine dritte Ätzstoppschicht 218 ist über der zweiten ILD-Schicht 128 und der vierten ILD-Schicht 215 angeordnet. In einigen Ausführungsformen kann die dritte Ätzstoppschicht 218 Siliziumcarbid, Siliziumoxycarbid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen umfassen. In einigen Ausführungsformen hat die dritte Ätzstoppschicht 218 eine im Wesentlichen flache Unterseite, die sich über der Oberen-Elektroden-Durchkontaktierung 122 erstreckt. In einigen Ausführungsformen ist eine Gesamtheit der dritten Ätzstoppschicht 218 über der Oberen-Elektroden-Durchkontaktierung 122 angeordnet. Eine dritte dielektrische Schicht 220 ist über der dritten Ätzstoppschicht 218 angeordnet. In einigen Ausführungsformen kann die dritte dielektrische Schicht 220 TEOS (zum Beispiel plasmaverstärktes TEOS, partikelarmes TEOS usw.), ein Oxid (zum Beispiel Siliziumoxid, Siliziumdioxid usw.), ein Nitrid oder dergleichen umfassen. In einigen Ausführungsformen hat die dritte dielektrische Schicht 220 eine Dicke innerhalb eines Bereichs von ungefähr 50 Ångström bis ungefähr 500 Ångström. Eine fünfte ILD-Schicht 222 ist über der dritten dielektrischen Schicht 220 angeordnet. In einigen Ausführungsformen kann die fünfte ILD-Schicht 222 ein anderes Material als die zweite ILD-Schicht 128 umfassen, das die MRAM-Zelle 111 umgibt. Zum Beispiel kann in einigen Ausführungsformen die fünfte ILD-Schicht 222 ein dielektrisches Material umfassen, das eine dritte Dielektrizitätskonstante hat (zum Beispiel eine dielektrische Schicht mit niedrigem k-Wert), und die zweite ILD-Schicht 128 kann dielektrisches Material umfassen, das eine vierte Dielektrizitätskonstante hat (zum Beispiel eine dielektrische Schicht mit ultraniedrigem k-Wert), die niedriger ist als die dritte Dielektrizitätskonstante.
  • Eine bündige horizontale Linie erstreckt sich entlang der Oberseite der Oberen-Elektroden-Durchkontaktierung 122, einer Oberseite der zweiten ILD-Schicht 128, einer Oberseite der vierten ILD-Schicht 215 und der Oberseite des zweiten leitfähigen Drahtes 217. Eine zweite leitfähige Durchkontaktierung 134 ist über der Oberen-Elektroden-Durchkontaktierung 122 angeordnet. In einigen Ausführungsformen kann die zweite leitfähige Durchkontaktierung 134 aus Kupfer, Aluminium oder dergleichen bestehen. Die zweite leitfähige Durchkontaktierung 134 berührt die im Wesentlichen flache Oberseite der Oberen-Elektroden-Durchkontaktierung 122. Die zweite leitfähige Durchkontaktierung 134 kann von einer oder mehreren äußersten Seitenwänden der Oberen-Elektroden-Durchkontaktierung 122 um eine Distanz ungleich null eingerückt sein. In einigen Ausführungsformen kann eine unterste Fläche der zweiten leitfähigen Durchkontaktierung 134 über einer obersten Fläche der Oberen-Elektroden-Durchkontaktierung 122 angeordnet sein. Ein erster leitfähiger Draht 138 ist über der zweiten leitfähigen Durchkontaktierung 134 angeordnet. In einigen Ausführungsformen kann der erste leitfähige Draht 138 aus Kupfer, Aluminium oder dergleichen bestehen. Der erste leitfähige Draht 138 erstreckt sich von über der zweiten leitfähigen Durchkontaktierung 134 vorbei an einer oder mehreren äußersten Seitenwänden der zweiten leitfähigen Durchkontaktierung 134.
  • In einigen Ausführungsformen berührt eine unterste Fläche der zweiten leitfähigen Durchkontaktierung 134 eine oberste Fläche der Oberen-Elektroden-Durchkontaktierung 122. In einigen Ausführungsformen ist eine Breite der untersten Fläche der zweiten leitfähigen Durchkontaktierung 134 geringer als eine Breite der obersten Fläche der Oberen-Elektroden-Durchkontaktierung 122. In solchen Ausführungsformen berührt eine Unterseite der dritten Ätzstoppschicht 218 auch einen Abschnitt der obersten Fläche der Oberen-Elektroden-Durchkontaktierung 122. In einigen Ausführungsformen hat die dritte Ätzstoppschicht 218 eine Dicke innerhalb eines Bereichs von ungefähr 50 Ångström bis ungefähr 500 Ångström. Die Oberseite der zweiten ILD-Schicht 128 ist entlang einer horizontalen Ebene auf die Oberseite der Oberen-Elektroden-Durchkontaktierung 122 ausgerichtet.
  • In der Logikregion 201b ist die zweite leitfähige Durchkontaktierung 134 über dem zweiten leitfähigen Draht 217 angeordnet. Der erste leitfähige Draht 138 ist über der zweiten leitfähigen Durchkontaktierung 134 angeordnet. Der erste leitfähige Draht 138 ist von der fünften ILD-Schicht 222 umgeben und erstreckt sich vorbei an den Seitenwänden der zweiten leitfähigen Durchkontaktierung 134. In einigen Ausführungsformen können die erste ILD-Schicht 108, die zweite ILD-Schicht 128, die dritte ILD-Schicht 215 und/oder die fünfte ILD-Schicht 222 ein Oxid (zum Beispiel Siliziumoxid), Borsilikatglas (BSG), Phosphosilikatglas (PSG) oder dergleichen umfassen.
  • In einigen Ausführungsformen kann die MRAM-Zelle 111 innerhalb der eingebetteten Speicherregion 201a innerhalb eines Arrays enthalten sein, das mehrere MRAM-Zellen hat, die in Reihen und Spalten angeordnet sind. Eine Obere-Elektroden-Durchkontaktierung 122 einer ersten der mehreren MRAM-Zellen kann eine Oberseite haben, die eine Aussparung definiert, die direkt über einer MTJ angeordnet ist, während eine Obere-Elektroden-Durchkontaktierung 122 einer zweiten der mehreren MRAM-Zellen eine flache Oberseite haben kann (d. h. eine Fläche, die innerhalb einer Toleranz eines CMP-Prozesses flach ist). Die Aussparung innerhalb der ersten der mehreren MRAM-Zellen ist auf Unregelmäßigkeiten innerhalb eines CMP-Prozesses zurückzuführen, der zum Bilden der MRAM-Zellen verwendet wird.
  • 2B veranschaulicht eine Querschnittsansicht einiger alternativer Ausführungsformen eines integrierten Chips 200b, der eine eingebettete Speicherregion 201a und eine Logikregion 201b aufweist.
  • Der integrierte Chip 200b enthält MRAM-Zellen 111, die innerhalb einer eingebetteten Speicherregion 201a angeordnet sind. Die MRAM-Zellen 111 umfassen eine untere Elektrode 114, die über einer unteren Metallschicht 112 und einer Diffusionssperrschicht 112 angeordnet ist. In einigen Ausführungsformen umgibt die Diffusionssperrschicht 110 vollständig die untere Metallschicht 112. In einigen Ausführungsformen ist die untere Metallschicht 112 seitlich von einer Mitte der unteren Elektrode 114 versetzt.
  • Die MRAM-Zelle 111 umfasst des Weiteren eine MTJ 116 und eine darüberliegende obere Elektrode 120. Eine Obere-Elektroden-Durchkontaktierung 122 ist auf der oberen Elektrode 120 angeordnet. In einigen Ausführungsformen hat die Obere-Elektroden-Durchkontaktierung 122 eine im Wesentlichen flache Oberseite (zum Beispiel eine Oberseite, die innerhalb eines Bereichs von ungefähr +10 % bis ungefähr -10 % einer Dicke der Oberen-Elektroden-Durchkontaktierung 122 liegt, ausgehend von einer bündigen horizontalen Linie, die zwischen der im Wesentlichen flachen Oberseite der Oberen-Elektroden-Durchkontaktierung 122 und einer Unterseite einer zweiten leitfähigen Durchkontaktierung 134 angeordnet ist). In einigen Ausführungsformen kann sich die zweite leitfähige Durchkontaktierung 134 von direkt über der Oberen-Elektroden-Durchkontaktierung 122 bis seitlich vorbei an einer oder mehreren Seiten der Oberen-Elektroden-Durchkontaktierung 122 erstrecken. In einigen Ausführungsformen kann sich die zweite leitfähige Durchkontaktierung 134 unter einer Oberseite der Oberen-Elektroden-Durchkontaktierung 122 erstrecken.
  • 3-14 veranschaulichen Querschnittsansichten 300-1400 einiger Ausführungsformen eines Verfahrens zum Bilden einer Speichervorrichtung, die eine eingebettete Speicherregion, die eine MRAM-Zelle und die MTJ umfasst, und eine Logikregion gemäß der vorliegenden Offenbarung enthält. Obgleich die in den 3-14 gezeigten Querschnittsansichten 300-1400 mit Bezug auf ein Verfahren beschrieben sind, versteht es sich, dass die in den 3-14 gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr allein und separat von dem Verfahren stehen können. Obgleich die 3-14 als eine Reihe von Handlungen beschrieben sind, versteht es sich, dass diese Handlungen nicht einschränkend sind, weil die Reihenfolge der Handlungen in anderen Ausführungsformen geändert werden kann und die offenbarten Verfahren auch auf andere Strukturen angewendet werden können. In anderen Ausführungsformen können einige Handlungen, die veranschaulicht und/oder beschrieben sind, ganz oder teilweise weggelassen werden.
  • Wie in der Querschnittsansicht 300 von 3 gezeigt, wird eine erste ILD-Schicht 105 über einem Substrat 101 ausgebildet, und ein Interconnect-Draht 106 wird innerhalb der ersten ILD-Schicht 105 in der eingebetteten Speicherregion 201a und in der Logikregion 201b ausgebildet. Eine dielektrische Schicht 210 wird über dem Interconnect-Draht 106 und der ersten ILD-Schicht 105 ausgebildet. In einigen Ausführungsformen umfasst die dielektrische Schicht 210 SiC (Siliziumcarbid), das auf eine Dicke innerhalb eines Bereichs von ungefähr 200 Ängström bis ungefähr 300 Ångström ausgebildet wird. Eine zweite Ätzstoppschicht 212 wird über der dielektrischen Schicht 210 ausgebildet. In einigen Ausführungsformen umfasst die zweite Ätzstoppschicht 212 Silizium-reiches Oxid, das auf eine Dicke innerhalb eines Bereichs von ungefähr 150 Ångström bis ungefähr 250 Ångström ausgebildet wird. Eine obere dielektrische Schicht 214 wird über der zweiten Ätzstoppschicht 212 ausgebildet. In einigen Ausführungsformen umfasst die obere dielektrische Schicht 214 Siliziumoxycarbid oder kohlenstoffreiches Siliziumoxycarbid, das auf eine Dicke innerhalb eines Bereichs von ungefähr 50 Ångström bis ungefähr 500 Ångström ausgebildet wird.
  • Innerhalb der eingebetteten Speicherregion 201a wird eine MRAM-Zelle 111 über dem Interconnect-Draht 106 ausgebildet. Die MRAM-Zelle 111 enthält eine obere Elektrode 120, die von der unteren Elektrode 114 durch eine MTJ 116 getrennt ist, die eine untere ferromagnetische Elektrode 117 enthält, die von einer oberen ferromagnetischen Elektrode 119 durch eine Tunnelungssperrschicht 118 getrennt ist. In einigen Ausführungsformen können die untere Elektrode 114 und die obere Elektrode 120 ein leitfähiges Material umfassen, wie zum Beispiel Titannitrid, Tantalnitrid, Titan, Tantal oder eine Kombination eines oder mehrerer der oben genannten Materialien. In einigen Ausführungsformen hat die obere Elektrode 120 eine Dicke innerhalb eines Bereichs von ungefähr 300 Ångström bis ungefähr 800 Ångström. Seitenwände des MTJ 116 und/oder der oberen Elektrode 120 können in einem anderen Winkel als 90 Grad gewinkelt sein, relativ zu einer normalen Linie gemessen, die durch eine Oberseite der unteren Elektrode 114 verläuft. Die MTJ 116 und die obere Elektrode 120 sind von einem Seitenwand-Abstandshalter 124 umgeben. In einigen Ausführungsformen ist der Seitenwand-Abstandshalter 124 teilweise von einer Ätzstoppschicht 126 umgeben. Obgleich die MRAM-Zelle 111 in 3 so veranschaulicht ist, dass sie über einem ersten Interconnect-Draht liegt, versteht es sich, dass die MRAM-Zelle 111 in anderen Ausführungsformen auch an einer anderen Position innerhalb eines Back-End-of-Line (BEOL)-Metallisierungsstapels angeordnet werden kann (zum Beispiel kann die MRAM-Zelle 111 zwischen einem zweiten und einem dritten Interconnect-Draht, zwischen einem dritten und einem vierten Interconnect-Draht, usw. angeordnet werden). Eine zweite ILD-Schicht 128 wird über dem eingebetteten Speicher und der Logikregionen ausgebildet.
  • In einigen Ausführungsformen kann die MRAM-Zelle 111 gebildet werden, indem die obere dielektrische Schicht 214 selektiv geätzt wird, um eine Öffnung zu bilden, und anschließend ein leitfähiges Material (zum Beispiel ein Metall) innerhalb der Öffnung abgeschieden wird. Das leitfähige Material wird anschließend strukturiert, um die untere Elektrode 114 zu definieren. Ein unterer ferromagnetischer Elektrodenfilm, ein Tunnelsperrfilm, ein ferromagnetischer Elektrodenfilm und ein oberer Elektrodenfilm werden nacheinander über der unteren Elektrode 114 abgeschieden. Der untere ferromagnetische Elektrodenfilm, der Tunnelsperrfilm, der ferromagnetische Elektrodenfilm und der obere Elektrodenfilm werden anschließend gemäß einer Maskierungsschicht (zum Beispiel einer Hartmaskenschicht) strukturiert, um die obere Elektrode 120 und einen strukturierten MRAM-Stapel zu bilden, der die untere ferromagnetische Elektrode 117, die Tunnelungssperrschicht 118 und die obere ferromagnetische Elektrode 119 umfasst. Die Maskierungsschicht wird entfernt, und ein Seitenwand-Abstandshaltermaterial wird über dem strukturierten MRAM-Stapel und der oberen Elektrode 120 ausgebildet. Das Seitenwand-Abstandshaltermaterial wird anschließend geätzt, um den Seitenwand-Abstandshalter 124 entlang Seitenwänden des MTJ 116 zurückzulassen. Eine Ätzstoppschicht 126 wird über dem Seitenwand-Abstandshalter 124 ausgebildet, und die zweite ILD-Schicht wird abgeschieden über und um der Seitenwand-Abstandshalter 124 und die Ätzstoppschicht 126.
  • In einigen Ausführungsformen wird innerhalb der Logikregion 201b eine dielektrische Schutzschicht 301 über der zweiten ILD-Schicht 128 ausgebildet. In einigen Ausführungsformen umfasst die dielektrische Schutzschicht 301 Siliziumoxynitrid, die eine Dicke in einem Bereich von ungefähr 150 Ångström bis ungefähr 250 Ångström hat. Eine Maskierungsschicht 302 wird über der zweiten ILD-Schicht 128 ausgebildet. Die Maskierungsschicht 302 hat Seitenwände, die eine Öffnung 304 definieren, die oberhalb der oberen Elektrode 120 der MRAM-Zelle 111 angeordnet ist. Die Öffnung 304 an einer Oberseite der Maskierungsschicht 302 hat eine erste Breite, die Fläche am untersten Punkt der Öffnung 304 in der Maskierungsschicht 302 hat eine zweite Breite, und die erste Breite ist größer als die zweite Breite.
  • In einigen Ausführungsformen enthält die Maskierungsschicht 302 eine Photoresist-Maske. In anderen Ausführungsformen kann die Maskierungsschicht 302 eine Hartmaskenschicht (die zum Beispiel eine Nitridschicht umfasst) umfassen. In einigen Ausführungsformen kann die Maskierungsschicht 302 eine mehrschichtige Hartmaske umfassen. Zum Beispiel kann in einigen Ausführungsformen die Maskierungsschicht eine zweischichtige Hartmaske umfassen, die eine obere Schicht und eine untere Schicht aufweist. In einigen Ausführungsformen umfasst die untere Schicht eine Titannitrid (TiN)-Schicht, und die obere Schicht umfasst TEOS.
  • Wie in der Querschnittsansicht 400 von 4 gezeigt, wird ein Ätzprozess ausgeführt, um die Maskierungsschicht 302, die zweite ILD-Schicht 128, die Ätzstoppschicht 126, den Seitenwand-Abstandshalter 124 und die dielektrische Schutzschicht 301 zu ätzen. Weil die Öffnung 304 unter einer Oberseite der Maskierungsschicht 302 ausgespart wird, ätzt der Ätzprozess die zweite ILD-Schicht 208, die Ätzstoppschicht 126 und die Seitenwand-Abstandshalter 124, um eine Öffnung 402 zu bilden, die sich bis unter eine Oberseite der zweiten ILD-Schicht 402 erstreckt. Die Öffnung 402 legt eine Oberseite der oberen Elektrode 120 frei. Der Ätzprozess kann durch Inkontaktbringen der Maskierungsschicht (302 von 3), der zweiten ILD-Schicht 128, der Ätzstoppschicht 126, des Seitenwand-Abstandshalters 124 und der dielektrischen Schutzschicht 301 mit einem Ätzmittel 401 ausgeführt werden.
  • Wie in der Querschnittsansicht 500 von 5 gezeigt, wird eine Obere-Elektroden-Durchkontaktierungsschicht 502 innerhalb der Öffnung 402 oberhalb der oberen Elektrode 120 und über der zweiten ILD-Schicht 128 ausgebildet. In einigen Ausführungsformen kann die Obere-Elektroden-Durchkontaktierungsschicht 502 durch chemische Aufdampfung (CVD), wie zum Beispiel MOCVD, physikalische Aufdampfung (PVD), Atomschichtabscheidung (ALD), einen Plattierungsprozess (zum Beispiel einen Elektroplattierungsprozess) oder dergleichen gebildet werden. In einigen Ausführungsformen kann die Obere-Elektroden-Durchkontaktierungsschicht 502 Titan, Tantal, Titannitrid, Tantalnitrid oder dergleichen umfassen. Die Obere-Elektroden-Durchkontaktierungsschicht 502 hat eine Dicke in einem Bereich von ungefähr 50 Ångström bis ungefähr 2000 Ängström. Eine V-förmige Aussparung wird in einer Oberseite der Oberen-Elektroden-Durchkontaktierungsschicht 502 direkt oberhalb der oberen Elektrode 120 ausgebildet. In einigen Ausführungsformen ist eine Höhe h1 zwischen einer Oberseite der oberen Elektrode 120 und einer Oberseite der zweiten ILD-Schicht 128 geringer als die Höhe h2 zwischen der Oberseite der oberen Elektrode 120 und einem untersten Punkt der V-förmigen Aussparung. Zum Beispiel liegt die Höhe h1 in einem Bereich von ungefähr 50 Ångström bis 1000 Ångström. Die Höhe h2 liegt in einem Bereich von ungefähr 50 Ångström bis 2000 Ångström. Eine Differenz der Höhe Δh (Δh = | h2 - h1) liegt in einem Bereich von ungefähr 0 Ångström bis 1000 Ångström. In solchen Ausführungsformen liegt der unterste Punkt der V-förmigen Aussparung der Oberen-Elektroden-Durchkontaktierungsschicht 502 oberhalb einer Oberseite der zweiten ILD-Schicht 128. Eine Höhe h3 ist zwischen der Oberseite der Oberen-Elektroden-Durchkontaktierungsschicht 502 und dem untersten Punkt der V-förmigen Aussparung definiert. Die Höhe h3 liegt innerhalb eines Bereichs von ungefähr 0 Ångström bis 200 Ångström. In anderen Ausführungsformen ist die Höhe h1 größer als die Höhe h2 (nicht gezeigt). In einigen Ausführungsformen kann ein MRAM-Array mehrere MRAM-Zellen 111 umfassen, die eine obere Elektrode mit einer flachen Oberseite haben (die mit einer oberen Elektrode ausgebildet ist, die eine Höhe h1 < h2 hat), und kann eine oder mehrere MRAM-Zellen 111 umfassen, die eine obere Elektrode mit einer Oberseite haben, die eine Aussparung umfasst (die mit einer oberen Elektrode ausgebildet ist, die eine Höhe h1 > h2 hat).
  • Wie in der Querschnittsansicht 600 von 6 gezeigt, wird ein chemisch-mechanischer Planarisierungs (CMP)-Prozess entlang der Linie 602 ausgeführt, um einen Abschnitt der Oberen-Elektroden-Durchkontaktierungsschicht (zum Beispiel 502 von 5) zu entfernen und eine Obere-Elektroden-Durchkontaktierung 122 zu definieren. Die Linie 602 ist zwischen einer Unterseite der Oberen-Elektroden-Durchkontaktierungsschicht (502 von 5) und einer Oberseite der zweiten ILD-Schicht 128 in der Logikregion 201b definiert. Die Linie 602 ist eine flache horizontale Linie, die sich von der Logikregion 201b durch die eingebettete Speicherregion 201a erstreckt. Nachdem der Planarisierungsprozess vollendet ist, hat die Obere-Elektroden-Durchkontaktierung 122 eine Dicke innerhalb eines Bereichs von ungefähr 50 Ångström bis 1000 Ängström. Der CMP-Prozess planarisiert die Oberseite der Oberen-Elektroden-Durchkontaktierung 122 und der zweiten ILD-Schicht 128, so dass die Obere-Elektroden-Durchkontaktierung 122 eine im Wesentlichen flache Oberseite (zum Beispiel eine flache Oberseite innerhalb einer Toleranz eines CMP-Prozesses) hat. Eine bündige horizontale Linie erstreckt sich entlang der Oberseite der Oberen-Elektroden-Durchkontaktierung 122 und der Oberseite der zweiten ILD-Schicht 128. In einigen Ausführungsformen definiert die Oberseite der Oberen-Elektroden-Durchkontaktierung 122 eine Aussparung über der MRAM-Zelle 111. In einigen Ausführungsformen ist eine maximale Breite der Oberen-Elektroden-Durchkontaktierung 122 kleiner als die maximale Breite des MTJ 116.
  • In einigen Ausführungsformen ist die Linie 602 zwischen einer Oberseite der zweiten ILD-Schicht 128 und einer Oberseite der Ätzstoppschicht 126 (nicht gezeigt) definiert. In solchen Ausführungsformen planarisiert das CMP die Oberseite der Oberen-Elektroden-Durchkontaktierung 122 und der zweiten ILD-Schicht 128, und ein Abschnitt der zweiten ILD-Schicht 128 wird entfernt. Die Obere-Elektroden-Durchkontaktierung 122 hat eine im Wesentlichen flache Oberseite (zum Beispiel eine flache Oberseite innerhalb einer Toleranz eines CMP-Prozesses).
  • Wie in der Querschnittsansicht 700 von 7 gezeigt, wird eine vierte Ätzstoppschicht 702 über der zweiten ILD-Schicht 128 zum Beispiel durch chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), eine Atomschichtabscheidung (ALD) oder dergleichen ausgebildet. In einigen Ausführungsformen kann die vierte Ätzstoppschicht 702 eine Siliziumcarbidschicht umfassen, die eine Dicke in einem Bereich von ungefähr 150 Ångström bis ungefähr 250 Ångström hat. Eine zweite Maskierungsschicht 704 wird über der vierten Ätzstoppschicht 702 innerhalb der eingebetteten Speicherregion 201a ausgebildet. In einigen Ausführungsformen enthält die zweite Maskierungsschicht 704 eine Photoresist-Maske, aber kann auch eine Hartmaske sein, wie zum Beispiel eine Nitridmaske. In einigen Ausführungsformen wird die zweite Maskierungsschicht 704 durch chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD) oder dergleichen ausgebildet.
  • Wie in der Querschnittsansicht 800 von 8 gezeigt, werden die vierte Ätzstoppschicht 702, die zweite ILD-Schicht 128 und die obere dielektrische Schicht 214 innerhalb der Logikregion 201b entfernt. In einigen Ausführungsformen können die vierte Ätzstoppschicht 702, die zweite ILD-Schicht 128 und die obere dielektrische Schicht 214 entfernt werden, indem unmaskierte Teilen der vierten Ätzstoppschicht 702, der zweiten ILD-Schicht 128 und der oberen dielektrischen Schicht 214 mit einem Ätzmittel 802 innerhalb der Logikregion 201b, die nicht durch die zweite Maskierungsschicht 704 bedeckt ist, selektiv in Kontakt gebracht werden. In einigen Ausführungsformen kann die zweite Maskierungsschicht 704 innerhalb der eingebetteten Speicherregion 201a durch einen Ashing-Prozess oder durch ein Nassätzmittel (zum Beispiel Aceton) entfernt werden, nachdem der Ätzprozess vollendet ist.
  • Wie in der Querschnittsansicht 900 von 9 gezeigt, wird eine zweite dielektrische Schicht 213 über der zweiten Ätzstoppschicht 212 und der vierten Ätzstoppschicht 702 ausgebildet. In einigen Ausführungsformen kann die zweite dielektrische Schicht 213 eine TEOS-Schicht umfassen, die eine Dicke in einem Bereich von ungefähr 100 Ångström bis ungefähr 200 Ångström hat. Eine vierte ILD-Schicht 215 wird über der zweiten dielektrischen Schicht 213 ausgebildet. In einigen Ausführungsformen kann die vierte ILD-Schicht 215 ein anderes Material als eine zweite ILD-Schicht 128, die die MRAM-Zelle 111 umgibt, umfassen. Zum Beispiel kann in einigen Ausführungsformen die vierte ILD-Schicht 215 ein dielektrisches Material umfassen, das eine erste Dielektrizitätskonstante hat (zum Beispiel eine dielektrische Schicht mit niedrigem k-Wert), und die zweite ILD-Schicht 128 kann dielektrisches Material umfassen, das eine zweite Dielektrizitätskonstante hat (zum Beispiel eine dielektrische Schicht mit ultraniedrigem k-Wert), die niedriger ist als die erste Dielektrizitätskonstante. Die vierte ILD-Schicht 215 hat eine Dicke innerhalb eines Bereichs von ungefähr 1200 Ångström bis ungefähr 2300 Ångström. Eine obere dielektrische Schicht 902 wird über der vierten ILD-Schicht 215 ausgebildet. In einigen Ausführungsformen kann die obere dielektrische Schicht 902 eine TEOS-Schicht umfassen, die eine Dicke in einem Bereich von ungefähr 50 Ångström bis ungefähr 500 Ångström hat. Innerhalb der Logikregion 201b wird eine dritte Maskierungsschicht 904 über der oberen dielektrischen Schicht 902 ausgebildet. In einigen Ausführungsformen enthält die dritte Maskierungsschicht 904 eine positive Photoresist-Maske, die eine Dicke von ungefähr 2000 Ängström hat. Die positive Photoresist-Maske erlaubt eine bessere Steuerung der Überlagerung zwischen der Logikregion 201b und der eingebetteten Speicherregion 201a als ein negativer Photoresist. Zum Beispiel kann die positive Photoresist-Maske eine Überlagerung in einem Bereich von -30 nm bis +30 nm ermöglichen. Die Verwendung der positiven Photoresistmaske verhindert eine Beschädigung der vierten ILD-Schicht 215 in der Logikregion 201b.
  • Wie in der Querschnittsansicht 1000 von 10 gezeigt, werden die obere dielektrische Schicht 902, die vierte ILD-Schicht 215 und die zweite dielektrische Schicht 213 innerhalb der eingebetteten Speicherregion 201a entfernt. In einigen Ausführungsformen können die obere dielektrische Schicht 902, die vierte ILD-Schicht 215 und die zweite dielektrische Schicht 213 durch selektives Inkontaktbringen der oberen dielektrischen Schicht 902, der vierten ILD-Schicht 215 und der zweiten dielektrischen Schicht 213 mit einem Ätzmittel 1002 gemäß der dritten Maskierungsschicht 904 innerhalb der Logikregion 201b entfernt werden. In einigen Ausführungsformen kann die dritte Maskierungsschicht 904 eine oder mehrere der oberen dielektrischen Schicht 902, der vierten ILD-Schicht 215 und der zweiten dielektrischen Schicht 213 entlang eines Randes der Logikregion 201b und/oder der eingebetteten Speicherregion 201a überlappen. In solchen Ausführungsformen kann das Ätzmittel 1002 zu einem Vorsprung 1004 führen, der einen Überrest der vierten ILD-Schicht 215 umfasst, der zwischen der Logikregion 201b und der eingebetteten Speicherregion 201a übrig bleibt. In einigen Ausführungsformen kann der Vorsprung 1004 auch einen Überrest der zweiten dielektrischen Schicht 213 umfassen. In einigen Ausführungsformen umfasst der Vorsprung 1004 eine dreieckige Form. In einigen alternativen Ausführungsformen (nicht gezeigt) kann der Vorsprung 1004 in der Logikregion 201b oder zwischen der Logikregion 201b und der eingebetteten Speicherregion 201a angeordnet werden.
  • Wie in der Querschnittsansicht 1100 von 11 gezeigt, wird ein CMP-Prozess entlang der Linie 1102 ausgeführt, um den Vorsprung 1004 zu entfernen. Die Linie 1102 ist eine bündige horizontale Linie, die auf eine Oberseite der oberen dielektrischen Schicht 902 und eine Oberseite der vierten Ätzstoppschicht 702 ausgerichtet ist. In einigen Ausführungsformen kann der CMP-Prozess über einen Zeitraum von 5 Sekunden bis 30 Sekunden ausgeführt werden. Zum Beispiel wird in einer Ausführungsform der CMP-Prozess über ungefähr 10 Sekunden ausgeführt. In einigen Ausführungsformen werden ein Abschnitt der vierten Ätzstoppschicht 702 und ein Abschnitt der oberen dielektrischen Schicht 902 ebenfalls während des CMP-Prozesses entfernt.
  • Wie in der Querschnittsansicht 1200 von 12 gezeigt, wird eine vierte Maskierungsschicht 1202 über der eingebetteten Speicherregion 201a und der Logikregion 201b ausgebildet. In einigen Ausführungsformen enthält die vierte Maskierungsschicht 1202 eine Photoresist-Maske, kann aber auch eine Hartmaske sein, wie zum Beispiel eine Nitridmaske (zum Beispiel TiN). Die vierte Maskierungsschicht 1202 hat Seitenwände, die eine Öffnung definieren, die oberhalb des Interconnect-Drahtes 106 innerhalb der Logikregion 201b angeordnet ist. Ein Ätzprozess 1204 wird ausgeführt, um eine Öffnung 1206 zu bilden, die sich durch die vierte ILD-Schicht 215 erstreckt, um eine Oberseite des Interconnect-Drahtes 106 innerhalb der Logikregion 201b freizulegen.
  • Wie in der Querschnittsansicht 1300 von 13 gezeigt, ist die Öffnung 1206 mit einem leitfähigen Material gefüllt. Das Füllen der Öffnung 1206 mit einem leitfähigen Material bildet eine dritte leitfähige Durchkontaktierung 216 über dem Interconnect-Draht 106 innerhalb der Logikregion 201b. In einigen Ausführungsformen kann die dritte leitfähige Durchkontaktierung 216 zum Beispiel aus Kupfer bestehen. Das Füllen der Öffnung 1206 mit dem leitfähigen Material bildet auch einen zweiten leitfähigen Draht 217 über der dritten leitfähigen Durchkontaktierung 216. In einigen Ausführungsformen kann der zweite leitfähige Draht 217 zum Beispiel aus Kupfer bestehen. Der zweite leitfähige Draht 217 ist von der vierten ILD-Schicht 215 umgeben und erstreckt sich vorbei an den Seitenwänden der dritten leitfähigen Durchkontaktierung 216. Ein CMP-Prozess wird entlang der Linie 1302 ausgeführt, um das leitfähige Material von außerhalb der Öffnung 1206 zu entfernen und den zweiten leitfähigen Draht 217 zu definieren. Die Linie 1302 ist zwischen der zweiten ILD-Schicht 128 und der vierten Ätzstoppschicht 702 in der eingebetteten Speicherregion 201a und zwischen der vierten ILD-Schicht 215 und der oberen dielektrischen Schicht 902 in der Logikregion 201b angeordnet. Die Linie 1302 ist eine bündige horizontale Linie. Der CMP-Prozess kann auch die vierte Ätzstoppschicht 702, die obere dielektrische Schicht 902 und die vierte Maskierungsschicht 1202 entfernen. Der CMP-Prozess legt eine Oberseite der Oberen-Elektroden-Durchkontaktierung 122, die zweite ILD-Schicht 128, den zweiten leitfähigen Draht 217 und die vierte ILD-Schicht 215 frei. Eine bündige horizontale Linie erstreckt sich entlang einer Oberseite der Oberen-Elektroden-Durchkontaktierung 122 und einer Oberseite des zweiten leitfähigen Drahtes 217. Der zweite leitfähige Draht 217 ist von der vierten ILD-Schicht 215 umgeben und erstreckt sich vorbei an den Seitenwänden der dritten leitfähigen Durchkontaktierung 216.
  • Wie gezeigt in der Querschnittsansicht 1400 von 14, wird eine dritte Ätzstoppschicht 218 über der eingebetteten Speicherregion 201a und der Logikregion 201b ausgebildet. In einigen Ausführungsformen kann die dritte Ätzstoppschicht 218 eine Siliziumcarbidschicht umfassen, die eine Dicke innerhalb eines Bereichs von ungefähr 50 Ängström bis ungefähr 500 Ångström hat. Eine dritte dielektrische Schicht 220 wird über der dritten Ätzstoppschicht 218 ausgebildet. In einigen Ausführungsformen kann die dritte dielektrische Schicht 220 eine TEOS-Schicht umfassen, die eine Dicke innerhalb eines Bereichs von ungefähr 50 Ångström bis ungefähr 500 Ångström hat. Eine fünfte ILD-Schicht 222 wird über der dritten dielektrischen Schicht 220 ausgebildet. In einigen Ausführungsformen kann die fünfte ILD-Schicht 222 ein anderes Material als die zweite ILD-Schicht 128, die die MRAM-Zelle 111 umgibt, umfassen. Zum Beispiel kann in einigen Ausführungsformen die fünfte ILD-Schicht 222 ein dielektrisches Material umfassen, das eine dritte Dielektrizitätskonstante hat (zum Beispiel eine dielektrische Schicht mit niedrigem k-Wert), und die zweite ILD-Schicht 128 kann dielektrisches Material umfassen, das eine vierte Dielektrizitätskonstante hat (zum Beispiel eine dielektrische Schicht mit niedrigem k-Wert), die niedriger ist als die dritte Dielektrizitätskonstante. Eine fünfte Maskierungsschicht (nicht gezeigt) wird über der fünften ILD-Schicht 222 ausgebildet. Die fünfte Maskierungsschicht hat Seitenwände, die eine Öffnung definieren, die oberhalb des zweiten leitfähigen Drahtes 217 innerhalb der Logikregion 201b angeordnet ist, und eine Öffnung, die oberhalb der Oberen-Elektroden-Durchkontaktierung 122 innerhalb der eingebetteten Speicherregion 201a angeordnet ist. Ein Ätzprozess wird ausgeführt, um eine Oberseite des zweiten leitfähigen Drahtes 217 innerhalb der Logikregion 201b und die Oberseite der Oberen-Elektroden-Durchkontaktierung 122 innerhalb der eingebetteten Speicherregion 201a freizulegen.
  • Eine zweite leitfähige Durchkontaktierung 134 wird über dem zweiten leitfähigen Draht 217 innerhalb der Logikregion 201b und über der Oberen-Elektroden-Durchkontaktierung 122 innerhalb der eingebetteten Speicherregion 201a ausgebildet. In einigen Ausführungsformen kann die zweite leitfähige Durchkontaktierung 134 zum Beispiel aus Kupfer bestehen. Die zweite leitfähige Durchkontaktierung 134 berührt direkt die im Wesentlichen flache Oberseite der Oberen-Elektroden-Durchkontaktierung 122. Eine Unterseite der zweiten leitfähigen Durchkontaktierung 134 hat eine Breite innerhalb eines Bereichs von ungefähr 30 Nanometern bis ungefähr 90 Nanometern. Weil die Oberseite der Oberen-Elektroden-Durchkontaktierung 122 im Wesentlichen flach ist, liegt die Obere-Elektroden-Durchkontaktierung 122 an der zweiten leitfähigen Durchkontaktierung 134 entlang einer Grenzfläche zwischen zwei leitfähigen Materialien an, wodurch ein niedriger Widerstand zwischen der Oberen-Elektroden-Durchkontaktierung 122 und der darüberliegenden zweiten leitfähigen Durchkontaktierung 134 ermöglicht wird. Ein erster leitfähiger Draht 138 wird über der zweiten leitfähigen Durchkontaktierung 134 ausgebildet. In einigen Ausführungsformen kann der erste leitfähige Draht 138 zum Beispiel aus Kupfer bestehen. Der erste leitfähige Draht 138 ist von der fünften ILD-Schicht 222 umgeben und erstreckt sich vorbei an den Seitenwänden der zweiten leitfähigen Durchkontaktierung 134. In einigen Ausführungsformen wird dann ein CMP-Prozess auf der zweiten leitfähigen Durchkontaktierung 134 und der fünften ILD-Schicht 222 ausgeführt, um eine Oberseite der zweiten leitfähigen Durchkontaktierung 134 und der fünften ILD-Schicht 222 zu planarisieren.
  • 15 veranschaulicht ein Verfahren 1500 zum Bilden einer Speichervorrichtung gemäß einigen Ausführungsformen. Obgleich das Verfahren 1500 als eine Reihe von Handlungen oder Ereignissen veranschaulicht und/oder beschrieben ist, versteht es sich, dass das Verfahren nicht auf die veranschaulichten Reihenfolgen oder Handlungen beschränkt ist. Somit können in einigen Ausführungsformen die Handlungen in anderen Reihenfolgen ausgeführt werden, als veranschaulicht ist, und/oder können gleichzeitig ausgeführt werden. Des Weiteren können in einigen Ausführungsformen die veranschaulichten Handlungen oder Ereignisse in mehrere Handlungen oder Ereignisse unterteilt werden, die zu separaten Zeiten oder gleichzeitig mit anderen Handlungen oder Teilhandlungen ausgeführt werden können. In einigen Ausführungsformen können einige veranschaulichte Handlungen oder Ereignisse weggelassen werden, und andere nicht-veranschaulichte Handlungen oder Ereignisse können enthalten sein.
  • Bei 1502 wird eine dielektrische Schicht über einer MRAM-Vorrichtung innerhalb einer Speicherregion und über einer Elektrode innerhalb einer Logikregion ausgebildet. 3 veranschaulicht eine Querschnittsansicht 300, die einigen Ausführungsformen von Aktion 1502 entspricht.
  • Bei 1504 wird eine Durchkontaktierungsöffnung innerhalb der dielektrischen Schicht über der MRAM-Vorrichtung ausgebildet. 4 veranschaulicht eine Querschnittsansicht 400, die einigen Ausführungsformen von Aktion 1504 entspricht.
  • Bei 1506 wird eine obere Elektrodenschicht über der freiliegenden Fläche der MRAM-Vorrichtung und der Oberseite der dielektrischen Schicht ausgebildet. 5 veranschaulicht eine Querschnittsansicht 500, die einigen Ausführungsformen von Aktion 1506 entspricht.
  • Bei 1508 wird ein Planarisierungsprozess auf der oberen Elektrodenschicht ausgeführt, um eine Obere-Elektroden-Durchkontaktierung (Top Electrode Via, TEVA) zu bilden, Dielektrikum freizulegen und eine flache Oberfläche zurückzulassen. 6 veranschaulicht eine Querschnittsansicht 600, die einigen Ausführungsformen von Aktion 1508 entspricht.
  • Bei 1510 wird eine Ätzstoppschicht über der TEVA und der Oberfläche einer dielektrischen Schicht ausgebildet. 7 veranschaulicht eine Querschnittsansicht 600, die einigen Ausführungsformen von Aktion 1510 entspricht.
  • Bei 1512 wird eine Maskierungsschicht über der Ätzstoppschicht in der Speicherregion ausgebildet. 7 veranschaulicht eine Querschnittsansicht 700, die einigen Ausführungsformen von Aktion 1512 entspricht.
  • Bei 1514 werden die Ätzstoppschicht und die dielektrische Schicht in der Logikregion entfernt. In einigen Ausführungsformen 8 veranschaulicht eine Querschnittsansicht 800, die Aktion 1514 entspricht.
  • Bei 1516 wird eine Zwischenschicht-Dielektrikumschicht über der Logikregion und der Speicherregion gebildet. 9 veranschaulicht eine Querschnittsansicht 900, die einigen Ausführungsformen von Aktion 1516 entspricht.
  • Bei 1518 wird ein positiver Photoresist über der Logikregion ausgebildet. 9 veranschaulicht eine Querschnittsansicht 900, die einigen Ausführungsformen von Aktion 1518 entspricht.
  • Bei 1520 wird die Zwischenschicht-Dielektrikumschicht über der Speicherregion entfernt, wodurch ein Vorsprung zwischen der Logikregion und der Speicherregion zurückbleibt. 10 veranschaulicht eine Querschnittsansicht 1000, die einigen Ausführungsformen von Aktion 1520 entspricht.
  • Bei 1522 wird der Vorsprung zwischen der Logikregion und der Speicherregion entfernt. 11 veranschaulicht eine Querschnittsansicht 1100, die einigen Ausführungsformen von Aktion 1522 entspricht.
  • Bei 1524 wird eine Durchkontaktierungsöffnung innerhalb des Zwischenschicht-Dielektrikums über der Logikregion ausgebildet, und ein Metall wird in der Öffnung ausgebildet, um einen direkten Kontakt mit der Elektrode in der Logikregion herzustellen. 12-13 veranschaulichen Querschnittsansichten 1200-1300, die einigen Ausführungsformen von Aktion 1524 entsprechen.
  • Bei 1526 wird ein Planarisierungsprozess ausgeführt, um eine flache Oberfläche an der Oberseite der TEVA und dem Metall herzustellen. 13 veranschaulicht eine Querschnittsansicht 1300, die einigen Ausführungsformen von Aktion 1526 entspricht.
  • Bei 1528 wird eine zweite Zwischenschicht-Dielektrikumschicht über der Logikregion und der Speicherregion ausgebildet. 14 veranschaulicht eine Querschnittsansicht 1400, die einigen Ausführungsformen von Aktion 1528 entspricht.
  • Bei 1530 wird eine Durchkontaktierungsöffnung innerhalb des zweiten Zwischenschicht-Dielektrikums über der Logikregion und der Speicherregion ausgebildet. 14 veranschaulicht eine Querschnittsansicht 1400, die einigen Ausführungsformen von Aktion 1530 entspricht.
  • Bei 1532 wird ein zweites Metall in der Durchkontaktierungsöffnung ausgebildet, um einen direkten Kontakt mit der TEVA in der Speicherregion und dem Metall in der Logikregion herzustellen. 14 veranschaulicht eine Querschnittsansicht 1400, die einigen Ausführungsformen von Aktion 1532 entspricht.
  • Dementsprechend betrifft in einigen Ausführungsformen die vorliegende Offenbarung ein Verfahren zum Bilden einer MRAM-Zelle, das einen chemisch-mechanischen Planarisierungsprozess ausführt, um eine Obere-Elektroden-Durchkontaktierung zu definieren, die eine flache Oberseite hat.
  • In einigen Ausführungsformen betrifft die vorliegende Offenbarung ein Verfahren zur Herstellung einer Speichervorrichtung. Das Verfahren enthält Folgendes: Bilden einer ersten Maskierungsschicht, die über einer dielektrischen Schicht angeordnet ist, wobei die erste Maskierungsschicht Seitenwände hat, die eine Öffnung definieren, die oberhalb einer magnetoresistiven Direktzugriffsspeicher (MRAM)-Zelle angeordnet ist, die sich in einer eingebetteten Speicherregion befindet; Bilden einer ersten Durchkontaktierungsöffnung innerhalb der dielektrischen Schicht oberhalb der MRAM-Zelle; Bilden einer Obere-Elektroden-Durchkontaktierungsschicht über der MRAM-Zelle und der dielektrischen Schicht; und Ausführen eines ersten Planarisierungsprozesses auf der Oberen-Elektroden-Durchkontaktierungsschicht, um einen Teil der Oberen-Elektroden-Durchkontaktierungsschicht zu entfernen und eine Obere-Elektroden-Durchkontaktierung zu definieren, die eine im Wesentlichen flache Oberseite hat. In einer anderen Ausführungsform vor dem ersten Planarisierungsprozess definiert eine Oberseite der Oberen-Elektroden-Durchkontaktierungsschicht eine V-Form oberhalb der MRAM-Zelle. In einer anderen Ausführungsform liegt ein unterster Punkt der V-Form der Oberen-Elektroden-Durchkontaktierungsschicht oberhalb einer Oberseite der dielektrischen Schicht. In einer anderen Ausführungsform bewirkt das Ausführen des ersten Planarisierungsprozesses, dass sich die Oberseite der Oberen-Elektroden-Durchkontaktierung und die Oberseite der dielektrischen Schicht entlang einer horizontalen Ebene erstrecken. In einer anderen Ausführungsform die MRAM-Zelle enthält: eine untere Elektrode; einen magnetischen Tunnelübergang (Magnetic Tunneling Junction, MTJ), wobei eine Unterseite des MTJ in direktem Kontakt mit einer Oberseite der unteren Elektrode steht; und eine obere Elektrode, wobei eine Unterseite der oberen Elektrode in direktem Kontakt mit einer Oberseite des MTJ steht, wobei eine Oberseite der oberen Elektrode in direktem Kontakt mit einer Unterseite der Oberen-Elektroden-Durchkontaktierung steht. In einer anderen Ausführungsform ist eine Unterseite des MTJ breiter als die Oberseite der Oberen-Elektroden-Durchkontaktierung. In einer Ausführungsform enthält das Verfahren des Weiteren Folgendes: Bilden eines Zwischenschicht-Dielektrikums über der Oberen-Elektroden-Durchkontaktierung und der dielektrischen Schicht; Bilden einer leitfähigen Durchkontaktierung über der Oberen-Elektroden-Durchkontaktierung innerhalb des Zwischenschicht-Dielektrikums; und Bilden eines leitfähigen Drahtes oberhalb der leitfähigen Durchkontaktierung innerhalb des Zwischenschicht-Dielektrikums, wobei sich der leitfähige Draht vorbei an den Seitenwänden der leitfähigen Durchkontaktierung erstreckt. In einer Ausführungsform enthält das Verfahren des Weiteren Folgendes: Ausbilden der dielektrischen Schicht über einem Interconnect-Draht innerhalb einer Logikregion; Entfernen der dielektrischen Schicht in der Logikregion; Bilden eines Zwischenschicht-Dielektrikums über der Logikregion und der Speicher-Array-Region; Entfernen des Zwischenschicht-Dielektrikums über der Speicher-Array-Region, wobei ein Vorsprung, der einen Überrest des Zwischenschicht-Dielektrikums umfasst, zwischen der Logikregion und der Speicher-Array-Region zurückbleibt; und Ausführen eines zweiten Planarisierungsprozesses, um den Vorsprung zu entfernen. In einer Ausführungsform umfasst das Verfahren des Weiteren Folgendes: Bilden einer ersten leitfähigen Durchkontaktierung über dem Interconnect-Draht innerhalb des Zwischenschicht-Dielektrikums in der Logikregion; Bilden eines ersten leitfähigen Drahtes innerhalb des Zwischenschicht-Dielektrikums oberhalb der ersten leitfähigen Durchkontaktierung, wobei sich der erste leitfähige Draht vorbei an den Seitenwänden der ersten leitfähige Durchkontaktierung erstreckt; Ausführen eines dritten Planarisierungsprozesses auf dem Zwischenschicht-Dielektrikum und dem ersten leitfähigen Draht; Bilden eines zweiten Zwischenschicht-Dielektrikums über der Logikregion und der Speicher-Array-Region; Bilden einer zweiten leitfähigen Durchkontaktierung innerhalb des zweiten Zwischenschicht-Dielektrikums über dem ersten leitfähigen Draht während des Bildens einer dritten leitfähigen Durchkontaktierung innerhalb des zweiten Zwischenschicht-Dielektrikums über der Oberen-Elektroden-Durchkontaktierung; Bilden eines zweiten leitfähigen Drahtes innerhalb des zweiten Zwischenschicht-Dielektrikums über der zweiten leitfähigen Durchkontaktierung während des Bildens eines dritten leitfähigen Drahtes innerhalb des zweiten Zwischenschicht-Dielektrikums über der dritten leitfähigen Durchkontaktierung; und wobei sich der zweite leitfähige Draht vorbei an den Seitenwänden der zweiten leitfähigen Durchkontaktierung erstreckt, wobei sich der dritte leitfähige Draht vorbei an den Seitenwänden der dritten leitfähigen Durchkontaktierung erstreckt. In einer anderen Ausführungsform werden nach dem Ausführen des dritten Planarisierungsprozesses eine Oberseite des Zwischenschicht-Dielektrikums, eine Oberseite des ersten leitfähigen Drahtes, die Oberseite der Oberen-Elektroden-Durchkontaktierung und eine Oberseite der dielektrischen Schicht aufeinander ausgerichtet und treffen sich an einer im Wesentlichen bündigen horizontalen Linie.
  • In anderen Ausführungsformen der vorliegenden Offenbarung betrifft ein Verfahren zur Herstellung eine Speichervorrichtung. Das Verfahren enthält Folgendes: Bilden einer ersten Zwischenschicht-Dielektrikum (ILD)-Schicht oberhalb einer magnetoresistiven Direktzugriffsspeicher (MRAM)-Zelle, die sich in einer eingebetteten Speicherregion und oberhalb einer oberen dielektrischen Schicht befindet, die in einer Logikregion angeordnet ist, wobei sich die eingebettete Speicherregion neben der Logikregion befindet; selektives Ätzen der ersten ILD-Schicht, um Seitenwände zu bilden, die eine Öffnung in der ersten ILD-Schicht über der MRAM-Zelle definieren, wobei die Öffnung eine Oberseite der MRAM-Zelle freilegt; Bilden einer Obere-Elektroden-Durchkontaktierungsschicht innerhalb der Öffnung und über der ersten ILD-Schicht, wobei eine Oberseite der Oberen-Elektroden-Durchkontaktierungsschicht eine Aussparung oberhalb der MRAM-Zelle definiert; Ausführen eines ersten Planarisierungsprozesses auf der Oberen-Elektroden-Durchkontaktierungsschicht, um einen Teil der Oberen-Elektroden-Durchkontaktierungsschicht zu entfernen, die die Aussparung definiert; Ersetzen der ersten ILD-Schicht innerhalb der Logikregion durch eine zweite ILD-Schicht, die sich von der ersten ILD-Schicht unterscheidet; und Bilden eines Interconnect-Drahtes und einer Durchkontaktierung innerhalb der zweiten ILD-Schicht an Stellen, die seitlich von der MRAM-Zelle versetzt sind. In einer Ausführungsform liegt ein unterster Punkt der Aussparung oberhalb der Oberseite der ersten ILD-Schicht. In einer Ausführungsform sind die Oberseite der Oberen-Elektroden-Durchkontaktierung und eine Oberseite der ersten ILD-Schicht bündig. In einer Ausführungsform enthält das Verfahren des Weiteren Folgendes: Bilden einer Hartmaskenschicht über der ersten ILD-Schicht innerhalb der Logikregion und der eingebetteten Speicherregion; und selektives Ätzen der ersten ILD-Schicht gemäß der Hartmaskenschicht, wobei die Hartmaskenschicht aus positivem Photoresist besteht. In einer Ausführungsform enthält das Verfahren des Weiteren Folgendes: Bilden einer dritten ILD-Schicht über der Oberen-Elektroden-Durchkontaktierung und der ersten ILD-Schicht; Bilden einer leitfähigen Durchkontaktierung über der Oberen-Elektroden-Durchkontaktierung innerhalb der dritten ILD-Schicht; und Bilden eines leitfähigen Drahtes oberhalb der leitfähigen Durchkontaktierung innerhalb der dritten ILD-Schicht, wobei sich der leitfähige Draht vorbei an den Seitenwänden der leitfähigen Durchkontaktierung erstreckt. In einer Ausführungsform enthält das Ausbilden des Interconnect-Drahtes und der Durchkontaktierung innerhalb der zweiten ILD-Schicht Folgendes: Bilden der ersten ILD-Schicht über einem ersten leitfähigen Draht innerhalb einer Logikregion; Bilden der zweiten ILD-Schicht über der Logikregion und der eingebetteten Speicherregion; Bilden einer zweiten Maskierungsschicht über der zweiten ILD-Schicht innerhalb der Logikregion; Entfernen der zweiten ILD-Schicht über der eingebetteten Speicherregion, wobei ein Vorsprung, der einen Überrest des Zwischenschicht-Dielektrikums umfasst, zwischen der Logikregion und der eingebetteten Speicherregion zurückbleibt; und Ausführen eines zweiten Planarisierungsprozesses, um den Vorsprung zu entfernen. In einer Ausführungsform enthält das Verfahren des Weiteren das Bilden einer zweiten leitfähigen Durchkontaktierung über dem ersten leitfähigen Draht während des Bildens einer dritten leitfähigen Durchkontaktierung über der Oberen-Elektroden-Durchkontaktierungsschicht, wobei eine Breite einer Unterseite der dritten leitfähigen Durchkontaktierung kleiner ist als eine Breite der Oberseite der Oberen-Elektroden-Durchkontaktierungsschicht; und Bilden eines zweiten leitfähigen Drahtes über der zweiten leitfähigen Durchkontaktierung während des Bildens eines dritten leitfähigen Drahtes über der dritten leitfähigen Durchkontaktierung.
  • In weiteren Ausführungsformen betrifft die vorliegende Offenbarung eine integrierte Schaltung. Die integrierte Schaltung enthält: eine magnetoresistive Direktzugriffsspeicher (MRAM)-Zelle, die auf einem Halbleitersubstrat angeordnet ist; eine dielektrische Schicht, die über der MRAM-Zelle angeordnet ist; eine Obere-Elektroden-Durchkontaktierung innerhalb der dielektrischen Schicht, die über der MRAM-Zelle angeordnet ist, wobei eine Oberseite der Oberen-Elektroden-Durchkontaktierung flach ist; eine Zwischenschicht-Dielektrikumschicht, die über der MRAM-Zelle und der dielektrischen Schicht angeordnet ist; eine leitfähige Durchkontaktierung innerhalb der Zwischenschicht-Dielektrikumschicht, die über der Oberen-Elektroden-Durchkontaktierung angeordnet ist; und einen leitfähigen Draht, der über der leitfähigen Durchkontaktierung angeordnet ist, wobei sich der leitfähige Draht vorbei an den Seitenwänden der leitfähigen Durchkontaktierung erstreckt. In einer Ausführungsform sind die Oberseite der Oberen-Elektroden-Durchkontaktierung und eine Oberseite der dielektrischen Schicht bündig. In einer Ausführungsform ist eine Breite einer Oberseite der Oberen-Elektroden-Durchkontaktierung größer als eine Breite einer Unterseite der leitfähigen Durchkontaktierung.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (21)

  1. Beansprucht wird:
  2. Verfahren zur Herstellung einer Speichervorrichtung, das Folgendes umfasst: Bilden einer ersten Maskierungsschicht, die über einer dielektrischen Schicht angeordnet ist, wobei die erste Maskierungsschicht Seitenwände hat, die eine Öffnung definieren, die oberhalb einer magnetoresistiven Direktzugriffsspeicher (MRAM)-Zelle angeordnet ist, die sich in einer eingebetteten Speicherregion befindet; Bilden einer ersten Durchkontaktierungsöffnung innerhalb der dielektrischen Schicht oberhalb der MRAM-Zelle; Bilden einer Obere-Elektroden-Durchkontaktierungsschicht über der MRAM-Zelle und der dielektrischen Schicht; und Ausführen eines ersten Planarisierungsprozesses auf der Oberen-Elektroden-Durchkontaktierungsschicht, um einen Teil der Oberen-Elektroden-Durchkontaktierungsschicht zu entfernen und eine Obere-Elektroden-Durchkontaktierung zu definieren, die eine im Wesentlichen flache Oberseite hat.
  3. Verfahren nach Anspruch 1, wobei vor dem ersten Planarisierungsprozess eine Oberseite der Oberen-Elektroden-Durchkontaktierungsschicht eine V-Form oberhalb der MRAM-Zelle definiert.
  4. Verfahren nach Anspruch 2, wobei ein unterster Punkt der V-Form der Oberen-Elektroden-Durchkontaktierungsschicht oberhalb einer Oberseite der dielektrischen Schicht liegt.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei das Ausführen des ersten Planarisierungsprozesses bewirkt, dass sich die Oberseite der Oberen-Elektroden-Durchkontaktierung und die Oberseite der dielektrischen Schicht entlang einer horizontalen Ebene erstrecken.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei die MRAM-Zelle Folgendes umfasst: eine untere Elektrode; einen magnetischen Tunnelübergang (Magnetic Tunneling Junction, MTJ), wobei eine Unterseite des MTJ in direktem Kontakt mit einer Oberseite der unteren Elektrode steht; und eine obere Elektrode, wobei eine Unterseite der oberen Elektrode in direktem Kontakt mit einer Oberseite des MTJ steht, wobei eine Oberseite der oberen Elektrode in direktem Kontakt mit einer Unterseite der Oberen-Elektroden-Durchkontaktierung steht.
  7. Verfahren nach Anspruch 5, wobei eine Unterseite des MTJ breiter ist als die Oberseite der Oberen-Elektroden-Durchkontaktierung.
  8. Verfahren nach einem der vorangehenden Ansprüche, das des Weiteren Folgendes umfasst: Bilden eines Zwischenschicht-Dielektrikums über der Oberen-Elektroden-Durchkontaktierung und der dielektrischen Schicht; Bilden einer leitfähigen Durchkontaktierung über der Oberen-Elektroden-Durchkontaktierung innerhalb des Zwischenschicht-Dielektrikums; und Bilden eines leitfähigen Drahtes oberhalb der leitfähigen Durchkontaktierung innerhalb des Zwischenschicht-Dielektrikums, wobei sich der leitfähige Draht vorbei an den Seitenwänden der leitfähigen Durchkontaktierung erstreckt.
  9. Verfahren nach einem der vorangehenden Ansprüche, das des Weiteren Folgendes umfasst: Ausbilden der dielektrischen Schicht über einem Interconnect-Draht innerhalb einer Logikregion; Entfernen der dielektrischen Schicht in der Logikregion; Bilden eines Zwischenschicht-Dielektrikums über der Logikregion und der Speicher-Array-Region; Entfernen des Zwischenschicht-Dielektrikums über der Speicher-Array-Region, wobei ein Vorsprung, der einen Überrest des Zwischenschicht-Dielektrikums umfasst, zwischen der Logikregion und der Speicher-Array-Region zurückbleibt; und Ausführen eines zweiten Planarisierungsprozesses, um den Vorsprung zu entfernen.
  10. Verfahren nach Anspruch 8, das des Weiteren Folgendes umfasst: Bilden einer ersten leitfähigen Durchkontaktierung über dem Interconnect-Draht innerhalb des Zwischenschicht-Dielektrikums in der Logikregion; Bilden eines ersten leitfähigen Drahtes innerhalb des Zwischenschicht-Dielektrikums oberhalb der ersten leitfähigen Durchkontaktierung, wobei sich der erste leitfähige Draht vorbei an den Seitenwänden der ersten leitfähige Durchkontaktierung erstreckt; Ausführen eines dritten Planarisierungsprozesses auf dem Zwischenschicht-Dielektrikum und dem ersten leitfähigen Draht; Bilden eines zweiten Zwischenschicht-Dielektrikums über der Logikregion und der Speicher-Array-Region; Bilden einer zweiten leitfähigen Durchkontaktierung innerhalb des zweiten Zwischenschicht-Dielektrikums über dem ersten leitfähigen Draht während des Bildens einer dritten leitfähigen Durchkontaktierung innerhalb des zweiten Zwischenschicht-Dielektrikums über der Oberen-Elektroden-Durchkontaktierung; Bilden eines zweiten leitfähigen Drahtes innerhalb des zweiten Zwischenschicht-Dielektrikums über der zweiten leitfähigen Durchkontaktierung während des Bildens eines dritten leitfähigen Drahtes innerhalb des zweiten Zwischenschicht-Dielektrikums über der dritten leitfähigen Durchkontaktierung; und wobei sich der zweite leitfähige Draht vorbei an den Seitenwänden der zweiten leitfähigen Durchkontaktierung erstreckt, wobei sich der dritte leitfähige Draht vorbei an den Seitenwänden der dritten leitfähigen Durchkontaktierung erstreckt.
  11. Verfahren nach Anspruch 9, wobei nach dem Ausführen des dritten Planarisierungsprozesses eine Oberseite des Zwischenschicht-Dielektrikums, eine Oberseite des ersten leitfähigen Drahtes, die Oberseite der Oberen-Elektroden-Durchkontaktierung und eine Oberseite der dielektrischen Schicht aufeinander ausgerichtet werden und sich an einer im Wesentlichen bündigen horizontalen Linie treffen.
  12. Verfahren zur Herstellung einer Speichervorrichtung, das Folgendes umfasst: Bilden einer ersten Zwischenschicht-Dielektrikum (ILD)-Schicht oberhalb einer magnetoresistiven Direktzugriffsspeicher (MRAM)-Zelle, die sich in einer eingebetteten Speicherregion und oberhalb einer oberen dielektrischen Schicht befindet, die in einer Logikregion angeordnet ist, wobei sich die eingebettete Speicherregion neben der Logikregion befindet; selektives Ätzen der ersten ILD-Schicht, um Seitenwände zu bilden, die eine Öffnung in der ersten ILD-Schicht über der MRAM-Zelle definieren, wobei die Öffnung eine Oberseite der MRAM-Zelle freilegt; Bilden einer Obere-Elektroden-Durchkontaktierungsschicht innerhalb der Öffnung und über der ersten ILD-Schicht, wobei eine Oberseite der Oberen-Elektroden-Durchkontaktierungsschicht eine Aussparung oberhalb der MRAM-Zelle definiert; Ausführen eines ersten Planarisierungsprozesses auf der Oberen-Elektroden-Durchkontaktierungsschicht, um einen Teil der Oberen-Elektroden-Durchkontaktierungsschicht zu entfernen, die die Aussparung definiert; Ersetzen der ersten ILD-Schicht innerhalb der Logikregion durch eine zweite ILD-Schicht, die sich von der ersten ILD-Schicht unterscheidet; und Bilden eines Interconnect-Drahtes und einer Durchkontaktierung innerhalb der zweiten ILD-Schicht an Stellen, die seitlich von der MRAM-Zelle versetzt sind.
  13. Verfahren nach Anspruch 11, wobei ein unterster Punkt der Aussparung oberhalb der Oberseite der ersten ILD-Schicht liegt.
  14. Verfahren nach Anspruch 11 oder 12, wobei die Oberseite der Oberen-Elektroden-Durchkontaktierung und eine Oberseite der ersten ILD-Schicht bündig sind.
  15. Verfahren nach einem der Ansprüche 11 bis 13, das des Weiteren Folgendes umfasst: Bilden einer Hartmaskenschicht über der ersten ILD-Schicht innerhalb der Logikregion und der eingebetteten Speicherregion; und selektives Ätzen der ersten ILD-Schicht gemäß der Hartmaskenschicht, wobei die Hartmaskenschicht aus positivem Photoresist besteht.
  16. Verfahren nach einem der Ansprüche 11 bis 14, das des Weiteren Folgendes umfasst: Bilden einer dritten ILD-Schicht über der Oberen-Elektroden-Durchkontaktierung und der ersten ILD-Schicht; Bilden einer leitfähigen Durchkontaktierung über der Oberen-Elektroden-Durchkontaktierung innerhalb der dritten ILD-Schicht; und Bilden eines leitfähigen Drahtes oberhalb der leitfähigen Durchkontaktierung innerhalb der dritten ILD-Schicht, wobei sich der leitfähige Draht vorbei an den Seitenwänden der leitfähigen Durchkontaktierung erstreckt.
  17. Verfahren nach einem der Ansprüche 11 bis 15, wobei das Ausbilden des Interconnect-Drahtes und der Durchkontaktierung innerhalb des zweiten ILD-Schicht, Folgendes umfasst: Bilden der ersten ILD-Schicht über einem ersten leitfähigen Draht innerhalb einer Logikregion; Bilden der zweiten ILD-Schicht über der Logikregion und der eingebetteten Speicherregion; Bilden einer zweiten Maskierungsschicht über der zweiten ILD-Schicht innerhalb der Logikregion; Entfernen der zweiten ILD-Schicht über der eingebetteten Speicherregion, wobei ein Vorsprung, der einen Überrest des Zwischenschicht-Dielektrikums umfasst, zwischen der Logikregion und der eingebetteten Speicherregion zurückbleibt; und Ausführen eines zweiten Planarisierungsprozesses, um den Vorsprung zu entfernen.
  18. Verfahren nach Anspruch 16, das des Weiteren Folgendes umfasst: Bilden einer zweiten leitfähigen Durchkontaktierung über dem ersten leitfähigen Draht während des Bildens einer dritten leitfähigen Durchkontaktierung über der Oberen-Elektroden-Durchkontaktierungsschicht, wobei eine Breite einer Unterseite der dritten leitfähigen Durchkontaktierung kleiner ist als eine Breite der Oberseite der Oberen-Elektroden-Durchkontaktierungsschicht; und Bilden eines zweiten leitfähigen Drahtes über der zweiten leitfähigen Durchkontaktierung während des Bildens eines dritten leitfähigen Drahtes über der dritten leitfähigen Durchkontaktierung.
  19. Integrierte Schaltung, die Folgendes umfasst: eine magnetoresistive Direktzugriffsspeicher (MRAM)-Zelle, die auf einem Halbleitersubstrat angeordnet ist; eine dielektrische Schicht, die über der MRAM-Zelle angeordnet ist; eine Obere-Elektroden-Durchkontaktierung innerhalb der dielektrischen Schicht, die über der MRAM-Zelle angeordnet ist, wobei eine Oberseite der Oberen-Elektroden-Durchkontaktierung flach ist; eine Zwischenschicht-Dielektrikumschicht, die über der MRAM-Zelle und der dielektrischen Schicht angeordnet ist; eine leitfähige Durchkontaktierung innerhalb der Zwischenschicht-Dielektrikumschicht, die über der Oberen-Elektroden-Durchkontaktierung angeordnet ist; und einen leitfähigen Draht, der über der leitfähigen Durchkontaktierung angeordnet ist, wobei sich der leitfähige Draht vorbei an den Seitenwänden der leitfähigen Durchkontaktierung erstreckt.
  20. Integrierte Schaltung nach Anspruch 18, wobei die Oberseite der Oberen-Elektroden-Durchkontaktierung und eine Oberseite der dielektrischen Schicht bündig sind.
  21. Integrierte Schaltung nach Anspruch 18 oder 19, wobei eine Breite einer Oberseite der Oberen-Elektroden-Durchkontaktierung größer ist als eine Breite einer Unterseite der leitfähigen Durchkontaktierung.
DE102019112891.9A 2018-09-26 2019-05-16 Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode Pending DE102019112891A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862736607P 2018-09-26 2018-09-26
US62/736,607 2018-09-26
US16/408,815 2019-05-10
US16/408,815 US11075335B2 (en) 2018-09-26 2019-05-10 Techniques for MRAM MTJ top electrode connection

Publications (1)

Publication Number Publication Date
DE102019112891A1 true DE102019112891A1 (de) 2020-03-26

Family

ID=69725579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019112891.9A Pending DE102019112891A1 (de) 2018-09-26 2019-05-16 Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode

Country Status (5)

Country Link
US (3) US11075335B2 (de)
KR (1) KR102363097B1 (de)
CN (1) CN110957422B (de)
DE (1) DE102019112891A1 (de)
TW (1) TWI748236B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
US10741609B2 (en) * 2019-01-08 2020-08-11 International Business Machines Corporation Pre-patterned etch stop for interconnect trench formation overlying embedded MRAM structures
US10937945B2 (en) 2019-01-22 2021-03-02 International Business Machines Corporation Structured pedestal for MTJ containing devices
US10985312B2 (en) * 2019-06-13 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating magneto-resistive random-access memory (MRAM) devices with self-aligned top electrode via and structures formed thereby
CN112201746A (zh) * 2019-07-08 2021-01-08 联华电子股份有限公司 半导体元件及其制作方法
CN112447788B (zh) * 2019-09-03 2023-09-12 联华电子股份有限公司 磁阻式随机存取存储器
US11195993B2 (en) * 2019-09-16 2021-12-07 International Business Machines Corporation Encapsulation topography-assisted self-aligned MRAM top contact
US11133457B2 (en) * 2019-09-25 2021-09-28 International Business Machines Corporation Controllable formation of recessed bottom electrode contact in a memory metallization stack
US11462583B2 (en) * 2019-11-04 2022-10-04 International Business Machines Corporation Embedding magneto-resistive random-access memory devices between metal levels
CN113745401A (zh) * 2020-05-27 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
US11362030B2 (en) * 2020-05-29 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall spacer structure enclosing conductive wire sidewalls to increase reliability
US11355696B2 (en) * 2020-06-12 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction structures and related methods
US11723284B2 (en) * 2020-06-16 2023-08-08 Taiwan Semiconductor Manufacturing Company Limited Top-interconnection metal lines for a memory array device and methods for forming the same
US20230061985A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory device and formation method thereof
US20230136650A1 (en) * 2021-10-28 2023-05-04 International Business Machines Corporation Mram cell embedded in a metal layer
US11887641B2 (en) 2022-06-13 2024-01-30 International Business Machines Corporation Simultaneous electrodes for magneto-resistive random access memory devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784091B1 (en) 2003-06-05 2004-08-31 International Business Machines Corporation Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices
US8866242B2 (en) * 2011-11-10 2014-10-21 Qualcomm Incorporated MTJ structure and integration scheme
CN103187522B (zh) 2011-12-30 2015-04-08 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
US8456883B1 (en) 2012-05-29 2013-06-04 Headway Technologies, Inc. Method of spin torque MRAM process integration
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US9666790B2 (en) * 2015-07-17 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and corresponding devices for magnetic tunnel junction devices
US9502466B1 (en) * 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing
US10121964B2 (en) * 2015-09-23 2018-11-06 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device
US10454021B2 (en) * 2016-01-29 2019-10-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US10163981B2 (en) * 2016-04-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing method for RRAM technology

Also Published As

Publication number Publication date
US20210351345A1 (en) 2021-11-11
KR20200035847A (ko) 2020-04-06
US11075335B2 (en) 2021-07-27
TW202013780A (zh) 2020-04-01
US20220246843A1 (en) 2022-08-04
KR102363097B1 (ko) 2022-02-16
US20200098982A1 (en) 2020-03-26
CN110957422B (zh) 2023-09-26
TWI748236B (zh) 2021-12-01
CN110957422A (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
DE102019112891A1 (de) Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102017123365B4 (de) Verfahren zur herstellung einer homogenen oberen fläche einer unteren elektroden-durchkonraktierung (beva) für speicher
DE102018108798B4 (de) Elektrodenstruktur und Verfahren zum Verbessern von RRAM-Leistung
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102019114226A1 (de) Techniken zur verbindung von oberseiteneletrodendurchkontaktierungen von mram
DE102018100023A1 (de) Resistive direktzugriffspeicherzelle (rram-zelle) mit ausgesparten seitenwänden der unteren elektrode
DE102018100004A1 (de) Verfahren zum bilden einer bodenelektroden-durchkontaktierung mit flacher oberfläche (flat bottom electrode via - beva) für speicher
DE102015112860A1 (de) Herstellungstechniken und entsprechedne Vorrichtungen für Magnetic-Tunnel-Junction-Vorrichtungen
DE102019113486B4 (de) Neuartige hartmaske für mtj-strukturierung
DE102019127070A1 (de) Verfahren zum bilden einer speicherzelle
DE102019107906A1 (de) Untere Elektrodenstruktur in Speichervorrichtungen
DE102016117561A1 (de) Untere elektrode für rram-struktur
DE102014107416A1 (de) Rram-zelle mit unterer elektrode
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102013103503A1 (de) Resistiver Direktzugriffsspeicher (RRAM) und Verfahren zu seiner Herstellung
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102005032979A1 (de) Strukturieren eines magnetischen Tunnelübergang-Elements unter Verwendung von Nassätzen einer freien Schicht und unter Verwendung von Lift-Off-Techniken
DE102015120464A1 (de) Hochdichter resistiver direktzugriffsspeicher (rram)
DE102020124212B4 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102020133671A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102020124219A1 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102019127079A1 (de) Tunnelkontaktselektor-mram
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE102020105102A1 (de) Datenspeicherstruktur zur verbesserung der zuverlässigkeit von speicherzellen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027220000

Ipc: H10B0061000000