DE102018100004A1 - Verfahren zum bilden einer bodenelektroden-durchkontaktierung mit flacher oberfläche (flat bottom electrode via - beva) für speicher - Google Patents

Verfahren zum bilden einer bodenelektroden-durchkontaktierung mit flacher oberfläche (flat bottom electrode via - beva) für speicher Download PDF

Info

Publication number
DE102018100004A1
DE102018100004A1 DE102018100004.9A DE102018100004A DE102018100004A1 DE 102018100004 A1 DE102018100004 A1 DE 102018100004A1 DE 102018100004 A DE102018100004 A DE 102018100004A DE 102018100004 A1 DE102018100004 A1 DE 102018100004A1
Authority
DE
Germany
Prior art keywords
layer
beva
dielectric
conductive
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018100004.9A
Other languages
English (en)
Inventor
Hsia-Wei CHEN
Chih-Yang Chang
Chin-Chieh YANG
Jen-Sheng Yang
Sheng-Hung SHIH
Tung-Sheng Hsiao
Wen-Ting Chu
Yu-Wen LIAO
I-Ching Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018100004A1 publication Critical patent/DE102018100004A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Diverse Ausführungsformen der vorliegenden Anmeldung betreffen ein Verfahren zum Bilden einer flachen oberen Durchkontaktierungsoberfläche für einen Speicher sowie eine integrierte Schaltung (IC), die aus dem Verfahren resultiert. Bei einigen Ausführungsformen wird ein Ätzen in eine dielektrische Schicht ausgeführt, um eine Öffnung zu bilden. Eine Auskleidungsschicht, die die dielektrische Schicht der Auskleidung in der Öffnung bedeckt, wird gebildet. Eine Schicht des unteren Körpers, die die dielektrische Schicht bedeckt und einen Rest der Öffnung über der Auskleidungsschicht füllt, wird gebildet. Eine obere Oberfläche der Schicht des unteren Körpers und eine obere Oberfläche der Auskleidungsschicht werden bis unter eine obere Oberfläche der dielektrischen Schicht vertieft, um die Öffnung teilweise freizulegen. Eine homogene Schicht des oberen Körpers wird die dielektrische Schicht bedeckend und die Öffnung teilweise füllend gebildet. Eine Planarisierung wird in der homogenen Schicht des oberen Körpers ausgeführt, bis die dielektrische Schicht erreicht ist.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die vorläufige U.S.-Anmeldung Nr. 62/547 230 , eingereicht am 18. August 2017, deren Inhalt hiermit durch Verweis vollständig einbezogen wird.
  • STAND DER TECHNIK
  • Viele moderne elektronische Bauteile weisen einen nichtflüchtigen Speicher auf. Ein nichtflüchtiger Speicher ist ein elektronischer Speicher, der fähig ist, Daten in Abwesenheit von Leistung zu speichern. Einige vielversprechende Kandidaten für die nächste Generation nichtflüchtiger Speicher weisen resistive Direktzugriffsspeicher (Resistive Random-Access Memory - RRAM) und magnetoresistive Direktzugriffsspeicher (Magnetoresistive Random-Access Memory (MRAM) auf. RRAM und MRAM haben relativ einfache Strukturen und sind mit Herstellungsprozessen für komplementäre Metalloxidhalbleiter (CMOS)-Logik kompatibel.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung versteht man am besten aus der folgenden ausführlichen Beschreibung unter Heranziehung der begleitenden Figuren. Es wird betont, dass in Übereinstimmung mit der Standardpraxis der Industrie diverse Elemente nicht maßstabgerecht gezeichnet sind. Die Maße der diversen Merkmale können nämlich zur Klarheit der Besprechung willkürlich vergrößert oder verkleinert werden.
    • 1 veranschaulicht eine Querschnittansicht einiger Ausführungsformen einer integrierten Schaltung (IC), die eine Speicherzelle auf einer flachen Bodenelektroden-Durchkontaktierungsoberfläche umfassen.
    • 2 veranschaulicht eine Querschnittansicht einiger ausführlicherer Ausführungsformen der IC der 1.
    • 3 veranschaulicht eine Querschnittansicht einiger ausführlicherer Ausführungsformen der IC der 2.
    • Die 4 bis 6, 7A bis 7C, 8 bis 20 veranschaulichen eine Reihe von Querschnittansichten einiger Ausführungsformen eines Verfahrens zum Bilden einer IC, die eine Speicherzelle auf einer flachen oberen BEVA-Oberfläche umfassen.
    • 21 veranschaulicht ein Ablaufdiagramm einiger Ausführungsformen des Verfahrens der 4 bis 6, 7A bis 7C, 8 bis 20.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Umsetzen unterschiedlicher Merkmale dieser Offenbarung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Es sind dies natürlich nur Beispiele und sie bezwecken nicht, einschränkend zu sein. Das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung kann zum Beispiel Ausführungsformen aufweisen, bei welchen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen aufweisen, bei welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal eventuell nicht in direktem Kontakt sind. Außerdem kann die vorliegende Offenbarung Bezugszeichen und/oder Bezugsbuchstaben in den diversen Beispielen wiederholen. Diese Wiederholung soll der Einfachheit und der Klarheit dienen und schreibt selbst keine Beziehung zwischen den diversen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können räumliche Bezugsbegriffe, wie zum Beispiel „unterhalb“, „unter“, „niedriger“, „oberhalb“, „ober“ und dergleichen hier zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Elementen, wie sie in den FIG. veranschaulicht sind, zu beschreiben. Die räumlichen Bezugsbegriffe können bezwecken, unterschiedliche Ausrichtungen des Bauteils beim Gebrauch oder Betrieb zusätzlich zu der Ausrichtung, die in den FIG. abgebildet ist, einzuschließen. Das Gerät kann anders ausgerichtet sein (um 90 Grad gedreht oder an andere Ausrichtungen), und die räumlichen Bezugsdeskriptoren, die hier verwendet werden, werden entsprechend ausgelegt.
  • Gemäß einem Verfahren zum Bilden einer integrierten Schaltung (IC) wird eine dielektrische Bodenelektroden-Durchkontaktierungs- (BEVA)-Schicht gebildet, die einen Metalldraht einer Back-End-Of-Line (BEOL)-Leiterbahnstruktur bedeckt. Ein Ätzen wird in die dielektrische BEVA-Schicht ausgeführt, um eine BEVA-Öffnung zu bilden, die den Metalldraht freilegt. Eine metallische Sperrschicht wird gebildet, die die dielektrische BEVA-Schicht bedeckt und formangeglichen die BEVA-Öffnung derart auskleidet, dass die metallische Sperrschicht die BEVA-Öffnung teilweise füllt. Eine Metallschicht wird gebildet, die die metallische Sperrschicht bedeckt und einen Rest der BEVA-Öffnung über der metallischen Sperrschicht füllt. Eine Planarisierung wird in die Metallschicht und die metallische Sperrschicht ausgeführt, bis die dielektrische BEVA-Schicht erreicht wird, wodurch in der BEVA-Öffnung eine BEVA gebildet wird. Die BEVA umfasst einen BEVA-Körper, der aus der Metallschicht gebildet ist, und umfasst ferner eine BEVA-Auskleidung,.die den BEVA-Körper auskleidet und aus der metallischen Sperrschicht gebildet ist. Eine Speicherzelle wird dann direkt auf einer oberen Oberfläche der BEVA gebildet.
  • Eine Herausforderung bei dem Verfahren besteht darin, dass die Metallschicht und die metallische Sperrschicht unterschiedliche Härtewerte haben, so dass die Planarisierung die Metallschicht und die metallische Sperrschicht mit unterschiedlichen Raten entfernt. Die obere Oberfläche der BEVA ist folglich uneben oder rau. Eine obere Oberfläche des BEVA-Körpers kann zum Beispiel vertikal von einer oberen Oberfläche der BEVA-Auskleidung versetzt sein. Da die obere Oberfläche der BEVA uneben oder rau ist, ist das elektrische Feld über die Speicherzelle nicht gleichmäßig. Das ungleichmäßiger elektrische Feld kann wiederum zu dürftigem Ertrag und/oder ungleichmäßiger Leistung während der Bulk-Herstellung der IC führen. Da die Merkmalgrößen bei ICs weiterhin kleiner werden, werden auch die BEVAs und Speicherzellen kleiner, so dass die Gleichmäßigkeit des elektrischen Felds bei Speicherzellen zunehmend wichtiger werden wird.
  • Angesichts des oben Stehenden, betreffen diverse Ausführungsformen der vorliegenden Anmeldung ein Verfahren zum Bilden einer flachen oberen BEVA-Oberfläche für Speicher sowie einer IC, die aus dem Verfahren hervorgeht. Bei einigen Ausführungsformen wird ein Ätzen in eine dielektrische Schicht der Durchkontaktierung ausgeführt, um eine Öffnung zu bilden, die über einem leitfähigen Draht, der unter der dielektrischen Schicht der Durchkontaktierung liegt, liegt und sie freizulegen. Eine Durchkontaktierungsauskleidungsschicht wird gebildet, die die dielektrische Schicht der Durchkontaktierung und die Auskleidung in der Öffnung bedeckt. Die Durchkontaktierungsauskleidungsschicht füllt die Öffnung teilweise. Eine Schicht des unteren Durchkontaktierungskörpers wird gebildet, die die dielektrische Schicht der Durchkontaktierung bedeckt und einen Rest der Öffnung über der Durchkontaktierungsauskleidungsschicht füllt. Eine obere Fläche der unteren Durchkontaktierungskörperschicht und eine obere Oberfläche der Durchkontaktierungsauskleidungsschicht werden bis unter eine obere Oberfläche der dielektrischen Schicht der Durchkontaktierung vertieft, um die Öffnung teilweise freizulegen und um eine Durchkontaktierungsauskleidung und einen unteren Durchkontaktierungskörper in der Öffnung zu bilden. Eine obere Durchkontaktierungskörperschicht wird gebildet, die die dielektrische Schicht der Durchkontaktierung bedeckt und einen Abschnitt der Öffnung, der von dem Vertiefen freigelegt wird, füllt. Die obere Durchkontaktierungskörperschicht ist homogen. Eine Planarisierung wird in die obere Durchkontaktierungskörperschicht ausgeführt, bis die dielektrische Schicht der Durchkontaktierung erreicht wird, um einen oberen Durchkontaktierungskörper der Öffnung und über dem unteren Durchkontaktierungskörper und der Durchkontaktierungsauskleidung zu bilden. Gemeinsam definieren der obere Durchkontaktierungskörper, der untere Durchkontaktierungskörper und die Durchkontaktierungsauskleidung eine Durchkontaktierung in der Öffnung.
  • Da die obere Durchkontaktierungskörperschicht homogen ist, hat die obere Durchkontaktierungskörperschicht eine im Wesentlichen gleichmäßige Härte, und die Planarisierung entfernt die obere Durchkontaktierungskörperschicht mit einer im Wesentlichen gleichmäßigen Rate. Das wiederum bildet den oberen Durchkontaktierungskörper mit einer oberen Oberfläche, die homogen und flach oder im Wesentlichen flach ist. Da die oberen Oberflächen jeweils des unteren Durchkontaktierungskörpers und der Durchkontaktierungsauskleidung in die Öffnung vertieft sind, definiert die obere Oberfläche des oberen Durchkontaktierungskörpers ferner vollständig eine obere Oberfläche der Durchkontaktierung. Die obere Oberfläche der Durchkontaktierung ist daher homogen, und ist flach oder im Wesentlichen flach. Da die obere Oberfläche der Durchkontaktierung flach oder im Wesentlichen flach ist, kann das elektrische Feld, das über einer Speicherzelle direkt auf dem oberen Durchkontaktierungskörper erzeugt wird, gleichmäßig oder im Wesentlichen gleichmäßig sein.
  • Unter Bezugnahme auf 1 ist eine Querschnittansicht 100 einiger Ausführungsformen einer IC, die eine Speicherzelle 102 umfasst, bereitgestellt. Wie veranschaulicht, befindet sich die Speicherzelle 102 auf einer unteren dielektrischen Schicht 104 und einer BEVA 106. Die Speicherzelle 102 wechselt umkehrbar zwischen einem ersten Datenzustand und einem zweiten Datenzustand in Abhängigkeit von einer Spannung, die über die Speicherzelle 102 angelegt wird. Bei einigen Ausführungsformen ist die Speicherzelle 102 eine resistive Direktzugriffsspeicher (RRAM)-Zelle, eine magnetoresistive Direktzugriffsspeicher (MRAM)-Zelle oder ein anderer zweckdienlicher Speicherzellentyp. Ferner umfasst die Speicherzelle 102 bei einigen Ausführungsformen eine Bodenelektrode 108, ein Datenspeicherelement 110 und eine obere Elektrode 112.
  • Die Bodenelektrode 108 liegt über der unteren dielektrischen Schicht 104 und der BEVA 106. Bei einigen Ausführungsformen berührt die Bodenelektrode 108 direkt eine obere Oberfläche 106t in der BEVA 106 und/oder berührt direkt eine obere Oberfläche 104t der unteren dielektrischen Schicht 104. Die Bodenelektrode 108 kann zum Beispiel Tantalnitrid, Titannitrid, Platin, Iridium, Ruthenium, Wolfram, Silber, Kupfer, (ein) andere(s) geeignete(s) leitfähige(s) Material(ien) sein oder eine beliebige Kombination der oben genannten sein oder umfassen. Wie hier verwendet, kann ein Begriff (zum Beispiel leitfähiges Material) mit einem Suffix „(ien)“, „(s)“ zum Beispiel Singular oder Plural sein.
  • Das Datenspeicherelement 110 liegt über der Bodenelektrode 108, und die obere Elektrode liegt über dem Datenspeicherelement 110. Das Datenspeicherelement 110 wechselt umkehrbar zwischen einem ersten Datenzustand und einem zweiten Datenzustand in Abhängigkeit von einer Spannung, die über die Speicherzelle 102 angelegt wird. Bei einigen Ausführungsformen, bei welchen die Speicherzelle eine RRAM-Zelle ist, ist oder umfasst das Speicherelement 110 Hafniumoxid, (ein) andere(s) High-K-Dielektrikum/Dielektrika, (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten. Wie hier verwendet, ist ein High-K-Dielektrikum ein Dielektrikum mit einer Dielektrizitätskonstante κ größer oder gleich etwa 3,9, 5, 10, 15 oder 20. Bei einigen Ausführungsformen, bei welchen die Speicherzelle 102 eine MRAM-Zelle ist, ist oder umfasst das Datenspeicherelement 110 einen magnetischen Tunnelübergang (Magnetic Tunnel Junction - MTJ) oder eine andere zweckdienliche magnetische Datenspeicherstruktur. Die obere Elektrode 112 kann zum Beispiel Titannitrid, Tantalnitrid, Platin, Iridium, Wolfram, (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen.
  • Die untere dielektrische Schicht 104 trennt die Speicherzelle 102 von einem unteren Draht 114, der unter der Speicherzelle 102 und der BEVA 106 liegt. Die untere dielektrische Schicht 104 kann zum Beispiel Siliziumdioxid, Siliziumoxinitrid, ein Low-κ-Dielektrikum, Siliziumkarbid, Siliziumnitrid oder (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Wie hier verwendet, ist ein Low-κ-Dielektrikum ein Dielektrikum mit einer Dielektrizitätskonstante κ kleiner als etwa 3,9, 3, 2 oder 1. Der untere Draht 114 kann zum Beispiel Aluminium-Kupfer, Kupfer, Aluminium, (ein) beliebige(s) andere(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen.
  • Die BEVA 106 erstreckt sich von einem Boden der Speicherzelle 102 durch die untere dielektrische Schicht 104 zu dem unteren Draht 114. Bei einigen Ausführungsformen berührt die BEVA 106 direkt den unteren Draht 114 und/oder die obere Oberfläche 106t der BEVA 106 ist eben oder im Wesentlichen eben mit der oberen Oberfläche 104t der unteren dielektrische Schicht 104. Die obere Oberfläche 106t der BEVA 106 ist flach oder im Wesentlichen flach, so dass ein elektrisches Feld, das über die Speicherzelle 102 unter Verwenden der BEVA 106 erzeugt wird, gleichmäßig oder im Wesentlichen gleichmäßig ist. Ferner ist die obere Oberfläche der BEVA 106 homogen (zum Beispiel ein einziges Material). Bei einigen Ausführungsformen erstreckt sich die obere Oberfläche 106t der BEVA 106 kontinuierlich von einer ersten Seitenwand 106s1 der BEVA 106 zu einer zweiten Seitenwand 106s2 der BEVA 106, wobei die erste und die zweite Seitenwand 106s1, 106s2 auf entgegengesetzten Seiten der BEVA 106 sind und Seitenwände der unteren dielektrischen Schicht 104 kontaktieren.
  • Die BEVA 106 umfasst eine BEVA-Auskleidung 106l, einen unteren BEVA-Körper 106lb und einen oberen BEVA-Körper 106ub. Der obere BEVA-Körper 106ub liegt über dem unteren BEVA-Körper 106lb und der BEVA-Auskleidung 106l und definiert die obere Oberfläche 106t der BEVA 106. Ferner definieren der untere BEVA-Körper 106lb und der obere BEVA-Körper 106ub gemeinsam einen BEVA-Körper derart, dass der untere BEVA-Körper 106lb der obere BEVA-Körper 106ub auch Segmente eines BEVA-Körpers genannt werden können. Bei einigen Ausführungsformen berührt der obere BEVA-Körper 106ub direkt eine obere Oberfläche 106t2 des unteren BEVA-Körpers 106lb. Der obere BEVA Körper 106ub und der untere BEVA-Körper 106lb können jeweils zum Beispiel Aluminium, Kupfer, Aluminium-Kupfer, Wolfram, (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen.
  • Bei einigen Ausführungsformen besteht der obere BEVA-Körper 106ub aus demselben Material wie der untere BEVA-Körper 106lb, und/oder ist in den unteren BEVA-Körper 106lb integriert. Bei anderen Ausführungsformen besteht der obere BEVA-Körper 106ub aus einem unterschiedlichen Material von dem unteren BEVA-Körper 106lb. Bei einigen Ausführungsformen ist der obere BEVA-Körper 106ub völlig homogen (zum Beispiel aus einem einzigen Material), und/oder der untere BEVA-Körper 106lb ist völlig homogen (zum Beispiel aus einem einzigen Material). Bei einigen Ausführungsformen besteht der obere BEVA-Körper 106ub aus demselben Material wie die Bodenelektrode 108 und/oder ist in die untere Bodenelektrode 108 integriert. Der obere BEVA-Körper 106ub und die Bodenelektrode 108 können von derselben Abscheidung gebildet werden. Bei anderen Ausführungsformen besteht der obere BEVA-Körper 106ub aus einem unterschiedlichen Material von dem der Bodenelektrode 108.
  • Die BEVA-Auskleidung 106l schalt eine Unterseite des unteren BEVA-Körpers 106lb ein, um eine Bodenoberfläche des unteren BEVA-Körpers 106lb und Seitenwände des unteren BEVA-Körpers 106lb auszukleiden. Die BEVA-Auskleidung 106l blockiert Material aus dem unteren BEVA-Körper 106lb vom Diffundieren oder anderen Herausbewegen aus dem unteren BEVA-Körper 106lb, und kann zum Beispiel Titannitrid, Titan, Tantalnitrid, Tantal, (ein) andere(s) zweckdienliche(s) leitfähige(s) Sperrmaterial(ien) für den unteren BEVA-Körper 106lb oder eine beliebige Kombination der oben genannten sein oder umfassen. Bei einigen Ausführungsformen ragt die BEVA-Auskleidung 106l zu einer Stelle oberhalb der oberen Oberfläche 106t2 des unteren BEVA-Körpers 106lb vor. Ferner kleidet die BEVA-Auskleidung 106l bei einigen Ausführungsformen Seitenwände des oberen BEVA-Körpers 106ub teilweise aus.
  • Eine obere dielektrische Schicht 116 bedeckt die untere dielektrische Schicht 104 und die Speicherzelle 102, und nimmt weiter einen oberen Draht 118 und eine TEVA 120 auf. Die obere dielektrische Schicht 116 kann zum Beispiel Siliziumdioxid, ein Low-κ-Dielektrikum, Siliziumkarbid, Siliziumnitrid, (ein) andere(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Der obere Draht 118 kann zum Beispiel Aluminium-Kupfer, Kupfer, Aluminium, (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen.
  • Die TEVA 120 liegt direkt zwischen dem oberen Draht 118 und der Speicherzelle 102 und erstreckt sich von dem oberen Draht 118 durch die obere dielektrische Schicht 116 zu der Speicherzelle 102. Bei einigen Ausführungsformen ist die TEVA 120 homogen (zum Beispiel ein einziges Material). Bei anderen Ausführungsformen ist die TEVA 120 heterogen und umfasst einen TEVA-Körper 120b und eine TEVA-Auskleidung 120l. Der TEVA-Körper 120b kann zum Beispiel Kupfer, Aluminium-Kupfer, Aluminium, Wolfram, (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen. Die TEVA-Auskleidung 120l blockiert Material des TEVA-Körpers 120b vom Diffundieren oder anderen Herausbewegen aus der TEVA 120, und kann zum Beispiel Titannitrid, Tantalnitrid, Tantal, Tantalnitrid, (ein) andere(s) zweckdienliche(s) leitfähige(s) Sperrmaterial(ien) für den TEVA-Körper 120b oder eine beliebige Kombination der oben genannten sein oder umfassen. Bei einigen Ausführungsformen, bei welchen die TEVA 120 heterogen ist, ist eine obere Oberfläche 120t der TEVA 120 heterogen und ist rau oder uneben.
  • Unter Bezugnahme auf 2, ist eine Querschnittansicht 200 einiger ausführlicherer Ausführungsformen der IC der 1 bereitgestellt. Wie veranschaulicht, liegt der untere Draht 114 innerhalb einer unteren dielektrischen Zwischenschicht (ILD) 202. Die untere ILD-Schicht 202 kann zum Beispiel Siliziumdioxid, Siliziumoxinitrid, ein Low-κ-Dielektrikum, Siliziumnitrid oder (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Bei einigen Ausführungsformen umfasst der untere Draht 114 einen unteren Körper des unteren Drahts 114b und eine Auskleidung des unteren Drahts 114l. Der Körper des unteren Drahts 114b kann zum Beispiel Aluminium-Kupfer, Kupfer, Aluminium, ein anderes zweckdienliches Metall, (ein) andere(s) zweckdienliche(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen. Die Auskleidung des unteren Drahts 114l schalt eine Unterseite des Körpers des unteren Drahts 114b derart ein, dass eine Bodenoberfläche des Körpers des unteren Drahts 114b und Seitenwände des Körpers des unteren Drahts 114b ausgekleidet werden. Ferner blockiert die Auskleidung des unteren Drahts 114l Material aus dem Körper des unteren Drahts 114b am Diffundieren oder anderen Herausbewegen aus dem Körper des unteren Drahts 114b. Die Auskleidung des unteren Drahts 114l kann zum Beispiel Tantal, Titan, Titannitrid, Tantalnitrid, (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) für den Körper des unteren Drahts 114b oder eine beliebige Kombination der oben genannten sein oder umfassen.
  • Eine dielektrische BEVA-Schicht 204 liegt über dem unteren Draht 114 und der unteren ILD-Schicht 202 und nimmt die BEVA 106 auf. Bei einigen Ausführungsformen umfasst die dielektrische BEVA-Schicht 204 eine untere dielektrische BEVA-Schicht 204l und eine obere dielektrische BEVA-Schicht 204u, die über der unteren dielektrischen BEVA-Schicht 204l liegt. Ferner sind bei einigen Ausführungsformen die obere und die untere dielektrische BEVA-Schicht 204u, 204l unterschiedliche Materialien. Die obere und die untere dielektrische BEVA-Schicht 204u, 204l können zum Beispiel Siliziumkarbid, Siliziumnitrid, (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Bei einigen Ausführungsformen ist oder umfasst die obere dielektrische BEVA-204u Siliziumnitrid, ein anderes zweckdienliches Nitrid oder ein anderes zweckdienliches Dielektrikum, und/oder die untere dielektrische BEVA Schicht 204l besteht aus Siliziumkarbid oder einem anderen zweckdienlichen Dielektrikum.
  • Die BEVA 106 erstreckt sich durch die dielektrische BEVA-204 von dem unteren Draht 114 zu der Speicherzelle 102. Bei einigen Ausführungsformen ist eine Breite W der BEVA 106 von dem unteren Draht 114 zu einer Schnittfläche zwischen der unteren und oberen dielektrischen BEVA-Schicht 204u, 204l gleichmäßig oder im Wesentlichen gleichmäßig. Ferner nimmt bei einigen Ausführungsformen die Breite W der BEVA 106 kontinuierlich von der Schnittfläche zu der oberen Oberfläche 106t der BEVA 106 zu. Die BEVA 106 umfasst die BEVA-Auskleidung 106l, den unteren Körper der BEVA 106lb und den oberen BEVA-Körper 106ub. Der obere BEVA-Körper 106ub liegt über dem unteren BEVA-Körper 106lb und definiert die obere Oberfläche 106t der BEVA 106. Die BEVA-Auskleidung 106l schalt eine Unterseite des unteren Körpers der BEVA ein. Die obere Oberfläche 106t der BEVA 106 stützt die Speicherzelle 102 und ist flach oder im Wesentlichen flach, um ein gleichmäßiges oder im Wesentlichen gleichmäßiges elektrisches Feld über die Speicherzelle 102 zu fördern. Ferner ist die obere Oberfläche 106t der BEVA 106 auch homogen.
  • Die Speicherzelle 102 wechselt umkehrbar zwischen einem ersten Datenzustand und einem zweiten Datenzustand in Abhängigkeit von einer Spannung, die über die Speicherzelle 102 angelegt wird, und kann zum Beispiel eine RRAM-Zelle, eine MRAM-Zelle oder ein anderer zweckdienlicher Speicherzellentyp sein. Bei einigen Ausführungsformen, bei welchen die Speicherzelle 102 eine RRAM-Zelle ist, ist das Datenspeicherelement 110 der Speicherzelle 102 normalerweise isolierend. Das Datenspeicherelement 110 kann jedoch gemacht werden, um durch leitfähige Fäden 110f, die in dem Datenspeicherelement 110 gebildet sind, durch Anlegen einer geeigneten Spannung über die Speicherzelle 102 zu leiten. Zur leichteren Veranschaulichung ist nur einer der leitfähigen Fäden 110f mit 110f benannt. Sobald die leitfähigen Fäden 110f gebildet sind, können die leitfähigen Fäden 110f durch Anlegen einer entsprechenden Spannung über die Speicherzelle 102 zurückgesetzt (zum Beispiel gebrochen werden, was in einem hohen Widerstand resultiert) oder gesetzt werden (zum Beispiel neu gebildet werden, was in einem niedrigeren Widerstand resultiert). Der niedrige und der hohe Widerstand können verwendet werden, um ein digitales Signal (das heißt „1“ oder „0“) anzugeben, wodurch Datenspeicherung erlaubt wird.
  • Eine Hartmaske 206 liegt über der Speicherzelle 102, und ein Abstandhalter 208 liegt über dem Datenspeicherelement 100 der Speicherzelle 102. Der Abstandhalter 208 umfasst ein Paar von Segmenten, die jeweils an gegenüberliegende Seitenwände der oberen Elektrode 112 der Speicherzelle 102 grenzen. Bei einigen Ausführungsformen grenzen die Segmente jeweils an gegenüberliegende Seitenwände der Hartmaske 206, die jeweils mit den gegenüberliegenden Seitenwänden der oberen Elektrode 112 ausgerichtet sind. Bei einigen Ausführungsformen erstreckt sich der Abstandhalter 208 seitlich entlang von Seitenwänden der oberen Elektrode 112 in einem geschlossenen Pfad, um die obere Elektrode 112 vollständig zu umschließen. Zu bemerken ist, dass das innerhalb der Querschnittansicht 200 der 2 nicht sichtbar ist. Bei einigen Ausführungsformen ist der Abstandhalter 208 in eine obere Oberfläche des Datenspeicherelements 110 (zum Beispiel aufgrund von Überätzen) versenkt. Die Hartmaske 206 und der Abstandhalter 208 können jeweils zum Beispiel Siliziumnitrid, Siliziumoxid, Siliziumoxinitrid oder (ein) andere(s) geeignete(s) leitfähige(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen.
  • Eine Deckschicht 210 kleidet Seitenwände der Speicherzelle 102 und Seitenwände des Abstandhalters 208 aus und liegt ferner über der Hartmaske 206 und der dielektrischen BEVA-Schicht 204. Ferner liegt eine Bauteil-ILD-Schicht 212 über der Deckschicht 210 und der dielektrischen BEVA-Schicht 204. Die Deckschicht 210 kann zum Beispiel Siliziumoxid, (ein) andere(s) zweckdienliche(s) Oxid(e), (ein) andere(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Die Bauteil-ILD-Schicht 212 kann zum Beispiel Siliziumdioxid, ein Low-κ-Dielektrikum, Siliziumnitrid, (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen.
  • Der obere Draht 118 liegt über der Speicherzelle 102 und der Bauteil-ILD-Schicht 212 innerhalb einer oberen ILD-Schicht 214. Die obere ILD-Schicht 214 kann zum Beispiel Siliziumdioxid, ein Low-κ-Dielektrikum, Siliziumnitrid, (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Bei einigen Ausführungsformen umfasst der obere Draht 118 einen Körper des oberen Drahts 118b und eine Auskleidung des oberen Drahts 118l. Der Körper des oberen Drahts 118b kann zum Beispiel Aluminium-Kupfer, Kupfer, Aluminium, (ein) andere(s) zweckdienliche(s) Metall(e), (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen. Die Auskleidung des oberen Drahts 118l schalt eine Unterseite des Körpers des oberen Drahts 118b derart ein, dass eine Bodenoberfläche des Körpers des oberen Drahts 118b und Seitenwände des Körpers des oberen Drahts 118b ausgekleidet werden. Ferner blockiert die Auskleidung des oberen Drahts 118l Material aus dem Körper des oberen Drahts 118b vom Diffundieren oder anderen Herausbewegen aus dem Körper des oberen Drahts 118b, und kann zum Beispiel Tantal, Titan, Titannitrid, Tantalnitrid oder (ein) andere(s) zweckdienliche(s) Sperrmaterial(ien) für den Körper des oberen Drahts 118b oder eine beliebige Kombination der oben genannten sein oder umfassen.
  • Die TEVA 120 ist in der Bauteil-ILD-Schicht 212 und erstreckt sich von dem oberen Draht 118 durch die Bauteil-ILD-Schicht 212 zu der Speicherzelle 102. Bei einigen Ausführungsformen erstreckt sich die TEVA 120 durch die Deckschicht 210 und die Hartmaskenschicht 206 und/oder ist in eine Oberseite der oberen Elektrode 112 der Speicherzelle 102 versenkt. Die TEVA 120 umfasst einen TEVA-Körper 120b und eine TEVA-Auskleidung 120l. Die TEVA-Auskleidung 120l schalt eine Unterseite des TEVA-Körpers 120b ein und blockiert Material des TEVA-Körpers 120b vom Migrieren aus der TEVA 120 heraus.
  • Unter Bezugnahme auf 3, ist eine erweiterte Querschnittansicht 300 einiger Ausführungsformen der IC der 2 bereitgestellt. Die Querschnittansicht 200 der 2 kann zum Beispiel innerhalb der Box BX genommen werden. Wie veranschaulicht, weist die IC einen Speicherbereich 302 und einen Logikbereich 304 auf. Der Speicherbereich 302 nimmt die Speicherzelle 102 auf. Die Speicherzelle 102 ruht auf der BEVA 106 und liegt unter der TEVA 120. Die BEVA 106 hat eine obere Oberfläche, die homogen ist. Ferner ist die obere Oberfläche der BEVA 106 flach oder im Wesentlichen flach, um ein gleichmäßiges elektrisches Feld über die Speicherzelle 102 zu bilden.
  • Bei einigen Ausführungsformen ist die Speicherzelle 102 eine von vielen Speicherzellen, die eine Speicherzellenanordnung (nicht benannt) in dem Speicherbereich 302 definieren. Bei einigen Ausführungsformen ist jede Speicherzelle der Speicherzellenanordnung wie die Speicherzelle 102 unter Bezugnahme auf 1 und/oder 2 gezeigt und beschrieben. Bei einigen Ausführungsformen ruht jede Speicherzelle der Speicherzellenanordnung auf einer BEVA und liegt unter einer TEVA. Jede TEVA der Speicherzellenanordnung kann zum Beispiel sein wie die TEVA 120 unter Bezugnahme auf 1 und/oder 2 gezeigt und beschrieben ist. Jede BEVA der Speicherzellenanordnung kann zum Beispiel sein wie die BEVA 106 unter Bezugnahme auf 1 und/oder 2 gezeigt und beschrieben ist, um ein gleichmäßiges oder im Wesentlichen gleichmäßiges elektrisches Feld über eine entsprechende Speicherzelle zu bilden. Bei einigen Ausführungsformen liegt jede Speicherzelle der Speicherzellenanordnung über einem Zugriffsbauteil 306 und ist mit ihm elektrisch gekoppelt. Das Zugriffsbauteil 306 erleichtert den Zugriff auf oder die Auswahl einer entsprechenden Speicherzelle in der Speicherzellenanordnung und kann zum Beispiel ein isolierter Feldeffekttransistor (Insulated Field-Effect-Transistor - IGFET), ein Metalloxid-Halbleiter-Feldeffekttransistor (Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFET) oder ein anderer zweckdienlicher Halbleiterbauteiltyp sein.
  • Der Logikbereich 304 nimmt ein Logikbauteil 308 auf. Das Logikbauteil 308 kann zum Beispiel ein IGFET, ein MOSFET oder ein anderer zweckdienlicher Halbleiterbauteiltyp sein. Bei einigen Ausführungsformen ist das Logikbauteil 308 eines von vielen Logikbauteilen, die eine im Logikkern (nicht benannt) definieren. Bei einigen solchen Ausführungsformen wird der Betrieb des Logikkerns von der Speicherzellenanordnung gestützt oder unterstützt und/oder die Speicherzellenanordnung ist eingebetteter Speicher. Ferner unterstützt das Logikbauteil 308 bei einigen Ausführungsformen den Betrieb der Speicherzelle 102 und/oder der Speicherzellenanordnung. Das Logikbauteil 308 kann zum Beispiel das Lesen und/oder Schreiben von Daten zu / von der Speicherzelle 102 und/oder der Speicherzellenanordnung erleichtern.
  • Zusätzlich zu der Speicherzelle 102 und dem Logikbauteil 308, umfasst die IC ferner ein Halbleitersubstrat 310 und eine BEOL-Leiterbahnstruktur 312. Das Halbleitersubstrat 310 trägt das Logikbauteil 308 und definiert es teilweise, und bei einigen Ausführungsformen das Zugriffsbauteil 306. Bei einigen Ausführungsformen stützt das Halbleitersubstrat 310 einen Logikkern, der das Logikbauteil 308 aufweist, und definiert ihn teilweise. Das Halbleitersubstrat 310 kann zum Beispiel ein Bulk-Siliziumsubstrat, ein Silizium-auf-Isolator (Semiconductor-On-Insulator - SOI)-Substrat oder ein anderer zweckdienlicher Halbleitersubstrattyp sein. Die BEOL-Leiterbahnstruktur 312 liegt über dem Halbleitersubstrat 310 und nimmt die Speicherzelle 102 auf. Bei einigen Ausführungsformen liegt über der BEOL-Leiterbahnstruktur 312 ferner eine Speicherzellenanordnung, die die Speicherzelle 102 aufweist, und nimmt sie auf. Die BEOL-Leiterbahnstruktur 312 umfasst einen dielektrischen Stapel und eine Vielzahl leitfähiger Merkmale.
  • Der dielektrische Stapel umfasst eine untere ILD-Schicht 202, die das Halbleitersubstrat 310 und das Logikbauteil 308 bedeckt. Bei einigen Ausführungsformen bedeckt die untere ILD-Schicht 202 ferner das Zugriffsbauteil 306. Der dielektrische Stapel umfasst ferner eine dielektrische BEVA-Schicht 204, die die untere ILD-Schicht 202 bedeckt, eine Bauteil-ILD-Schicht 212, die die dielektrische BEVA-Schicht 204 bedeckt, und eine obere ILD-Schicht 214, die die Bauteil-ILD-Schicht 212 bedeckt.
  • Die leitfähigen Merkmale sind in dem dielektrischen Stapel gestapelt, um leitfähige Pfade, die die Speicherzelle 102, das Logikbauteil 308 und andere Bauteile der IC (zum Beispiel das Zugriffsbauteil 306) miteinander verbinden, zu definieren. Das leitfähige Merkmal weist den unteren Draht 114, den oberen Draht 118, die BEVA 106 und die TEVA 120 auf. Ferner weisen die leitfähigen Merkmale eine Vielzahl zusätzlicher Durchkontaktierungen 314 und eine Vielzahl zusätzlicher Drähte 316 auf. Die zusätzlichen Durchkontaktierungen 314 und die zusätzlichen Drähte 316 können zum Beispiel Wolfram, Kupfer, Aluminium-Kupfer, Aluminium, (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen.
  • Während die oben stehende Besprechung der 1 bis 3 den Speicher auf der BEVA 106 betraf, muss man zu schätzen wissen, dass andere Typen elektronischer Bauteile auf der BEVA 106 sein können. Zum Beispiel können sich ein Metall-Isolator-Metall (Metal-Insulator-Metal - MIM)-Kondensator, ein anderer zweckdienlicher Typ von MIM-Struktur oder ein anderer zweckdienlicher Typ elektronischen Bauteils auf der BEVA 106 befinden.
  • Unter Bezugnahme auf die 4 bis 6, 7A bis 7C, 8 bis 20 wird eine Reihe von Querschnittansichten 400 bis 600, 700A bis 700C, 800 bis 2000 einiger Ausführungsformen eines Verfahrens zum Bilden einer IC, die eine Speicherzelle auf einer flachen oberen BEVA-Oberfläche bilden, bereitgestellt. Die IC kann zum Beispiel die IC der 2 sein.
  • Wie von der Querschnittansicht 400 der 4 veranschaulicht, wird ein Substrat 402 bereitgestellt oder gebildet. Das Substrat 402 umfasst eine untere ILD-Schicht 202 und einen unteren Draht 114. Ferner umfasst das Substrat 402 bei einigen Ausführungsformen das Halbleitersubstrat 310 der 3, einen Abschnitt der Leiterbahnstruktur 312 der 3, der sich unter der dielektrischen BEVA-Schicht 204 befindet, das Zugriffsbauteil 306 der 3, das Logikbauteil 308 der 3 oder eine beliebige Kombination der oben genannten. Die untere ILD-Schicht 202 kann zum Beispiel Siliziumnitrid, Siliziumoxid, eine Low-κ-Dielektrikumschicht, (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Der untere Draht 114 ist in eine Oberseite der unteren ILD-Schicht 202 vertieft, so dass eine obere Oberfläche des unteren Drahts 114 mit einer oberen Oberfläche der unteren ILD-Schicht 202 eben oder im Wesentlichen eben ist. Der untere Draht 114 kann zum Beispiel Titannitrid, Tantal, Tantalnitrid, Titan, Aluminium, Aluminium-Kupfer, Kupfer, (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen. Bei einigen Ausführungsformen ist der untere Draht 114 heterogen (zum Beispiel aus mehreren Materialien) und umfasst einen Körper des unteren Drahts 114b und eine Auskleidung des unteren Drahts 114l. Die Auskleidung des unteren Drahts 114l schalt eine Unterseite des Körpers des unteren Drahts 114b ein und blockiert Material des Körpers des unteren Drahts 114b vom Migrieren zu der umgebenden Struktur. Die Auskleidung des unteren Drahts 114l kann zum Beispiel Titan, Tantal, Titannitrid, Tantalnitrid, (ein)andere(s) zweckdienliche(s) Sperrmaterial(ien) für den Körper des unteren Drahts 114b oder eine beliebige Kombination der oben genannten sein oder umfassen. Der Körper des unteren Drahts 114 kann zum Beispiel Kupfer, Aluminium-Kupfer, Aluminium, (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen.
  • Wie von der Querschnittansicht 400 der 4 veranschaulicht, wird eine dielektrische BEVA-Schicht 204, die das Substrat 402 bedeckt, gebildet. Die dielektrische BEVA-Schicht 204 kann zum Beispiel Siliziumkarbid, Siliziumnitrid, Siliziumoxid, Siliziumoxinitrid, (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Bei einigen Ausführungsformen umfasst die dielektrische BEVA-Schicht 204 eine untere dielektrische BEVA-Schicht 204l und eine obere dielektrische BEVA-Schicht 204u, die die untere dielektrische BEVA-Schicht 204l bedeckt. Die untere dielektrische BEVA-Schicht 204l kann zum Beispiel Siliziumkarbid oder ein anderes zweckdienliches Dielektrikum sein oder umfassen, und/oder die obere dielektrische BEVA-Schicht 204u kann zum Beispiel Siliziumnitrid oder ein anderes geeignetes Dielektrikum sein oder umfassen. Bei einigen Ausführungsformen umfasst ein Prozess zum Bilden der dielektrischen BEVA-Schicht 204 chemische Gasphasenabscheidung (Chemical Vapor Deposition - CVD), physische Gasphasenabscheidung (Physical Vapor Deposition - PVD), einen oder einige andere zweckdienliche Abscheidungsprozesse oder eine beliebige Kombination der oben genannten. Wie hier verwendet, kann ein Begriff (zum Beispiel Prozess) mit einem Suffix „(e)“ zum Beispiel Singular oder Plural sein.
  • Wie von der Querschnittansicht 500 der 5 veranschaulicht, wird ein erstes Ätzen in die dielektrische BEVA-Schicht 204 ausgeführt, um eine BEVA-Öffnung 502, die über dem unteren Draht 114 liegt und ihn freilegt, zu bilden. Bei einigen Ausführungsformen hat die obere dielektrische BEVA-Schicht 204u nach dem Vollenden des ersten Ätzens ein Paar schräger Seitenwände 204s in der BEVA-Öffnung 502 und jeweils auf entgegengesetzten Seiten der BEVA-Öffnung 502, während die untere dielektrische BEVA-Schicht 204l ein Paar vertikaler oder im Wesentlichen vertikaler Seitenwände 204v in der BEVA-Öffnung 502 und jeweils auf den entgegengesetzten Seiten hat.
  • Bei einigen Ausführungsformen umfasst ein Prozess zum Ausführen des ersten Ätzens das Bilden einer Fotolackmaske 504 auf der dielektrischen BEVA-Schicht 204. Die Fotolackmaske 504 kann zum Beispiel durch Abscheiden einer Fotolackschicht auf der dielektrischen BEVA-Schicht 204 und durch Strukturieren der Fotolackschicht mit einem Layout der BEVA-Öffnung 502 gebildet werden. Das Abscheiden kann zum Beispiel durch Rotationsbeschichten oder einen anderen zweckdienlichen Abscheidungsprozess ausgeführt werden, und/oder das Strukturieren kann zum Beispiel durch Fotolithografie oder einen anderen zweckdienlichen Strukturierungsprozess ausgeführt werden. Ein oder mehr erste Ätzmittel werden auf die obere dielektrische BEVA-Schicht 204u aufgebracht, bis die untere dielektrische BEVA-Schicht 204l von dem/den ersten Ätzmittel(n) erreicht wird, um die BEVA-Öffnung 502 teilweise zu bilden. Ein oder mehr zweite Ätzmittel werden auf die untere dielektrische BEVA-Schicht 204l durch die BEVA-Öffnung 502, wie sie teilweise gebildet ist, aufgebracht, bis der untere Draht 114 von dem/den zweiten Ätzmittel(n) erreicht wird, um das Bilden der BEVA-Öffnung 502 abzuschließen. Die Fotolackmaske 504 wird anschließend entfernt.
  • Wie von der Querschnittansicht 600 der 6 veranschaulicht, wird eine BEVA-Auskleidungsschicht 602 gebildet, die die dielektrische BEVA-Schicht 204 bedeckt, und wird ferner gebildet, indem die BEVA-Öffnung 502 ausgekleidet wird (siehe 5), um die BEVA-Öffnung 502 teilweise zu füllen. Bei einigen Ausführungsformen kleidet die BEVA-Auskleidungsschicht 602 die BEVA-Öffnung 502 formangeglichen aus. Die BEVA-Auskleidungsschicht 602 ist leitfähig und, bei einigen Ausführungsformen, ist sie homogen (zum Beispiel aus einem einzigen Material). Die BEVA-Auskleidungsschicht 602 kann zum Beispiel Titan, Titannitrid, Tantal, Tantalnitrid, (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen. Ferner kann die BEVA-Auskleidungsschicht 602 zum Beispiel durch CVD, PVD, (einen) andere(n) zweckdienliche(n) Abscheidungsprozess(se) oder eine beliebige Kombination der oben genannten gebildet werden.
  • Wie von der Querschnittansicht 600 der 6 veranschaulicht, wird eine Schicht des unteren BEVA-Körpers 604 gebildet, die die dielektrische BEVA-Schicht 204 bedeckt, und die einen Rest der BEVA-Öffnung 502 (siehe 5) über der BEVA-Auskleidungsschicht 602 weiter füllt. Die Schicht des unteren BEVA-Körpers 604 ist leitfähig und, bei einigen Ausführungsformen, ist sie homogen (zum Beispiel aus einem einzigen Material). Ferner besteht die Schicht des unteren BEVA-Körpers 604 aus einem von der BEVA-Auskleidungsschicht 602 unterschiedlichen Material, und hat bei einigen Ausführungsformen einen unterschiedlichen Härtewert als der der BEVA-Auskleidungsschicht 602. Die Schicht des unteren BEVA-Körpers 604 kann zum Beispiel Kupfer, Aluminium-Kupfer, Aluminium, Wolfram, (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen. Bei einigen Ausführungsformen ist die BEVA-Auskleidungsschicht 602 ein Sperrmaterial für die Schicht des unteren BEVA-Körpers 604 oder umfasst es anderswie, um Material der Schicht des unteren BEVA-Körpers 604 daran zu hindern, durch die BEVA-Auskleidungsschicht 602 zu der umgebenden Struktur zu migrieren. Die Schicht des unteren BEVA-Körpers 604 kann zum Beispiel durch CVD, PVD, Sputtern, stromloses Galvanisieren, elektrochemisches Galvanisieren, (einen) andere(n) zweckdienliche(n) Beschichtungs- oder Abscheidungsprozess(e) oder durch eine beliebige Kombination der oben genannten gebildet werden.
  • Wie von der Querschnittansicht 700A der 7A veranschaulicht, wird eine erste Planarisierung in eine obere Oberfläche 604t der Schicht des unteren BEVA-Körpers 604 ausgeführt, um die obere Oberfläche 604t abzuflachen oder im Wesentlichen abzuflachen, und um die obere Oberfläche 604t zu vertiefen. Ferner stoppt die erste Planarisierung, bevor sie die BEVA-Auskleidungsschicht 602 erreicht, so dass die BEVA-Auskleidungsschicht 602 vollständig von der Schicht des unteren BEVA-Körpers 604 beim Abschließen der ersten Planarisierung bedeckt bleibt. Die erste Planarisierung kann zum Beispiel durch ein chemisch-mechanisches Polieren (Chemical Mechanical Polishing - CMP) oder einen anderen zweckdienlichen Planarisierungsprozess ausgeführt werden.
  • Alternativ, wie von der Querschnittansicht 700B der 7B veranschaulicht, stoppt die erste Planarisierung auf der BEVA-Auskleidungsschicht 602, so dass die BEVA-Auskleidungsschicht 602 beim Abschließen der ersten Planarisierung freigelegt ist. Ferner ist die obere Oberfläche 604t der Schicht des unteren BEVA-Körpers 604 bei einigen Ausführungsformen vertikal von einer oberen Oberfläche 602t der BEVA-Auskleidungsschicht 602 versetzt. Der vertikale Versatz kann zum Beispiel auf unterschiedliche Härten zwischen der Schicht des unteren BEVA-Körpers 604 und der BEVA-Auskleidungsschicht 602 zurückzuführen sein. Insbesondere können die unterschiedlichen Härten zum Beispiel verursachen, dass die Schicht des unteren BEVA-Körpers 604 und die BEVA-Auskleidungsschicht 602 mit unterschiedlichen Raten während der ersten Planarisierung entfernt werden, wodurch der vertikale Versatz verursacht wird.
  • Alternativ, wie von der Querschnittansicht 700B der 7B veranschaulicht, stoppt die erste Planarisierung auf der BEVA-Auskleidungsschicht 204, so dass die BEVA-Auskleidungsschicht 204 beim Abschließen der ersten Planarisierung freigelegt ist. Ferner vertieft die erste Planarisierung die obere Oberfläche 602t der BEVA-Auskleidungsschicht 602 zusätzlich. Wie in 7B, ist die obere Oberfläche 604t der Schicht des unteren BEVA-Körpers 604 von der oberen Oberfläche 602t der BEVA-Auskleidungsschicht 602 zum Beispiel aufgrund unterschiedlicher Härten zwischen der Schicht des unteren BEVA-Körpers 604 und der BEVA-Auskleidungsschicht 602 vertikal versetzt.
  • Wie man zu schätzen weiß, sind die 7A bis 7B alternative Ausführungsformen des/derselben Prozessschritt(e) (zum Beispiel die erste Planarisierung). Daher geht das Verfahren bei einigen Ausführungsformen von 6 zu 8 über eine beliebige der 7A bis 7C. Das Verfahren kann zum Beispiel von 6 zu 8 über 7A gehen. Als ein anderes Beispiel, kann das Verfahren von 6 zu 8 über 7B gehen. Als noch ein anderes Beispiel, kann das Verfahren von 6 zu 8 über 7C gehen. Bei einigen Ausführungsformen ist der Unterschied zwischen den 7A bis 7C die Menge der Halbleiterstruktur der 6, die von der ersten Planarisierung entfernt wird. Eine erste Menge der Halbleiterstruktur der 6 kann zum Beispiel bei 7A entfernt werden, eine zweite Menge des Halbleitersubstrats der 6 kann bei 7B entfernt werden, und eine dritte Menge des Halbleitersubstrats der 6 kann bei 7C entfernt werden, wobei die dritte Menge größer ist als die zweite Menge, die größer ist als die erste Menge. Bei alternativen Ausführungsformen geht das Verfahren von dem/den Prozessschritt(en) der 6 zu dem/den Prozessschritt(en) der 8 ohne den/die Prozessschritt(e) der 7A bis 7C. Mit anderen Worten kann die erste Planarisierung der 7A bis 7C bei alternativen Ausführungsformen weggelassen werden.
  • Wie von der Querschnittansicht 800 der 8 veranschaulicht, wird ein zweites Ätzen in die Schicht des unteren BEVA-Körpers 604 (siehe 6, 7A, 7B oder 7C) und die BEVA-Auskleidungsschicht 602 (siehe 6, 7A, 7B oder 7C) ausgeführt, um die Schicht des unteren BEVA-Körpers 604 und die BEVA-Auskleidungsschicht 602 zurückzuätzen. Das zweite Ätzen vertieft die obere Oberfläche 604t der Schicht des unteren BEVA-Körpers 604 (siehe 6, 7A, 7B oder 7C) und der oberen Oberfläche 602t der BEVA-Auskleidungsschicht 602 (siehe 6, 7A, 7B oder 7C) zu Stellen, die unterhalb einer oberen Oberfläche 204t der dielektrischen BEVA-Schicht 204 beabstandet sind, wodurch die BEVA-Öffnung 502 teilweise freigelegt und eine BEVA-Auskleidung 106l und ein unterer BEVA-Körper 106lb gebildet werden. Bei einigen Ausführungsformen liegt die obere Oberfläche 602t der BEVA-Auskleidungsschicht 602 über der oberen Oberfläche 604t der Schicht des unteren BEVA-Körpers 604. Bei einigen Ausführungsformen liegt die obere Oberfläche 602t der BEVA-Auskleidungsschicht 602 eben zu der oberen Oberfläche 604t der Schicht des unteren BEVA-Körpers 604. Bei einigen Ausführungsformen liegt die obere Oberfläche 602t der BEVA-Auskleidungsschicht 602 unter der oberen Oberfläche 604t der Schicht des unteren BEVA-Körpers 604. Die BEVA-Auskleidung 106l wird aus der BEVA-Auskleidungsschicht 602 gebildet, und der untere BEVA-Körper 1061b wird aus der unteren Schicht des BEVA-Körpers 604 gebildet. Bei einigen Ausführungsformen vertieft das zweite Ätzen auch die obere Oberfläche 204t der dielektrischen BEVA-Schicht 204 (wenngleich mit einer langsameren Rate als die Schicht des unteren BEVA-Körpers 604 und die BEVA-Auskleidungsschicht 602), um eine Stärke T der dielektrischen BEVA Schicht 204 zu verringern.
  • Das zweite Ätzen wird durch ein Ätzmittel ausgeführt, das bevorzugt die Schicht des unteren BEVA-Körpers 604 und die BEVA-Auskleidungsschicht 602 in Bezug auf die dielektrische BEVA-Schicht 204 ätzt, so dass die dielektrische BEVA-Schicht 204 minimal geätzt wird. Das Ätzmittel kann zum Beispiel eine erste Ätzrate für die Schicht des unteren BEVA-Körpers 604, eine zweite Ätzrate für die BEVA-Auskleidungsschicht 602 und eine dritte Ätzrate für die dielektrische BEVA-Schicht 204 haben, wobei die erste und die zweite Ätzrate größer sind als die dritte Ätzrate. Bei einigen Ausführungsformen sind die erste und die zweite Ätzrate gleich. Bei einigen Ausführungsformen ist die erste Ätzrate größer als die zweite Ätzrate. Bei einigen Ausführungsformen ist die erste Ätzrate kleiner als die zweite Ätzrate. Bei einigen Ausführungsformen sind die erste(n) Ätzraten zwischen etwa 3 bis 15 Mal größer als die zweite(n) Ätzrate(n), zwischen etwa 1 bis 20 Mal größer als die zweite(n) Ätzrate(n), zwischen etwa 1 bis 5 Mal größer als die zweite(n) Ätzrate(n), zwischen etwa 13 bis 27 Mal größer als die zweite(n) Ätzrate(n) oder eine beliebige andere zweckdienliche Beziehung zwischen der ersten und der zweiten Ätzrate. Die zweite Ätzrate kann zum Beispiel ein Nassätzen oder ein Trockenätzen sein. Bei einigen Ausführungsformen umfasst das Ätzmittel des zweiten Ätzens Wasserstoffperoxid, (eine) andere zweckdienliche chemische Lösung(en) oder eine beliebige Kombination der oben genannten. Bei anderen Ausführungsformen umfasst das Ätzmittel des zweiten Ätzens Ionen oder (ein) andere(s) zweckdienliche(s) Trockenätzmittel.
  • Bei einigen Ausführungsformen erfolgt das zweite Ätzen ausgehend von einer beliebigen der 7A bis 7C. Das zweite Ätzen kann zum Beispiel von 7A ausgehen. Als ein anderes Beispiel kann das zweite Ätzen zum Beispiel von 7B ausgehen. Als noch ein anderes Beispiel kann das zweite Ätzen zum Beispiel von 7C ausgehen. Bei einigen Ausführungsformen wird in Abhängigkeit davon, von welchen der 7A bis 7C 8 ausgeht, die Ätzzeit für das zweite Ätzen variiert. Ferner ist bei einigen Ausführungsformen die Ätzzeit für das zweite Ätzen umgekehrt proportional zu der Menge der Halbleiterstruktur der 6, die von der ersten Planarisierung der 7A bis 7B entfernt wird. Das zweite Ätzen hat zum Beispiel eine erste Ätzzeit, wenn es von 7A ausgeht, eine zweite Ätzzeit, wenn es von 7B ausgeht, und eine dritte Ätzzeit, wenn es von 7C ausgeht, wobei die dritte Ätzzeit kleiner ist als die zweite Ätzzeit, die kleiner ist als die erste Ätzzeit.
  • Wie von der Querschnittansicht 900 der 9 veranschaulicht, wird eine Schicht des oberen BEVA-Körpers 902 gebildet, die die dielektrische BEVA-Schicht 204 bedeckt, und die ferner einen Abschnitt der BEVA-Öffnung 502 (siehe 8), der durch das zweite Ätzen freigelegt wird, füllt. Die Schicht des oberen BEVA-Körpers 902 ist leitfähig und ist homogen (zum Beispiel aus einem einzigen Material). Bei einigen Ausführungsformen besteht die Schicht des oberen BEVA-Körpers 902 aus demselben Material wie die Schicht des unteren BEVA-Körpers 106lb. Bei anderen Ausführungsformen besteht die Schicht des oberen BEVA-Körpers 902 aus einem unterschiedlichen Material von dem der Schicht des unteren BEVA-Körpers 106lb. Die Schicht des oberen BEVA-Körpers 902 kann zum Beispiel dasselbe Material sein wie die BEVA-Auskleidung 106l oder ein anderes zweckdienliches Sperrmaterial für den unteren BEVA-Körper 106lb. Die Schicht des oberen BEVA-Körpers 902 kann zum Beispiel Kupfer, Aluminium-Kupfer, Aluminium, Wolfram, (ein) andere(s) zweckdienliche(s) Metall(e) oder andere(s) zweckdienliche(s) leitfähige(s) Material(ien) sein. Die Schicht des oberen BEVA-Körper 902 kann zum Beispiel durch CVD, PVD, Sputtern, stromloses Galvanisieren, elektrochemisches Galvanisieren, (einen) andere(n) zweckdienliche(n) Beschichtungs- oder Abscheidungsprozess(e) oder durch eine beliebige Kombination der oben genannten gebildet werden.
  • Wie von der Querschnittansicht 1000 der 10 veranschaulicht, wird eine zweite Planarisierung in die Schicht des oberen BEVA-Körpers 902 (siehe 9) ausgeführt, bis die dielektrische BEVA-Schicht 204 erreicht ist, um einen oberen BEVA-Körper 106ub aus der Schicht des oberen BEVA-Körpers 902 zu bilden. Die zweite Planarisierung kann zum Beispiel durch ein chemisch-mechanisches Polieren (CMP) oder einen anderen zweckdienlichen Planarisierungsprozess ausgeführt werden. Der obere BEVA-Körper 106ub liegt in der BEVA-Öffnung 502 (siehe 8) und liegt über dem unteren BEVA Körper 1061b und der BEVA-Auskleidung 106l. Ferner definieren der obere BEVA-Körper 106ub, der untere BEVA-Körper 106lb und die BEVA-Auskleidung 106l gemeinsam eine BEVA 106 in der BEVA-Öffnung 502, und der obere BEVA-Körper 106ub definiert individuell eine obere Oberfläche 106t der BEVA 106.
  • Die obere Oberfläche 106t der BEVA 106 ist homogen, weil die obere Oberfläche 106t aus der Schicht des oberen BEVA-Körpers 902 gebildet ist, und weil die Schicht des oberen BEVA-Körpers 902 homogen ist. Ähnlich ist die obere Oberfläche 106t der BEVA 106 ist flach oder im Wesentlichen flach, weil die obere Oberfläche 106t aus der Schicht des oberen BEVA-Körpers 902 gebildet ist, und weil die Schicht des oberen BEVA-Körpers 902 homogen ist. Insbesondere weil die Schicht des oberen BEVA-Körpers 902 homogen ist, hat sie eine im Wesentlichen durchgehend gleichmäßige Härte und daher eine im Wesentlichen gleichmäßige Entfernungsrate während der zweiten Planarisierung. Die zweite Planarisierung entfernt daher gleichmäßig oder im Wesentlichen gleichmäßig Material von der Schicht des oberen BEVA-Körpers 902, um die obere Oberfläche 106t der BEVA 106 flach oder im Wesentlichen flach zu bilden. Da die obere Oberfläche 106t der BEVA 106 flach oder im Wesentlichen flach ist, ist das elektrische Feld, das über eine Speicherzelle, die anschließend auf der BEVA 106 gebildet wird, gleichmäßig oder im Wesentlichen gleichmäßig.
  • Wie von der Querschnittansicht 1100 der 11 veranschaulicht, werden eine Bodenelektrodenschicht 1102, eine Datenspeicherschicht 1104 und eine obere Elektrodenschicht 1106 auf der BEVA 106 und der dielektrischen BEVA-Schicht 204 gebildet. Die Bodenelektrodenschicht 1102 wird die dielektrische BEVA-Schicht 204 und die BEVA 106 bedeckend gebildet. Die Datenspeicherschicht 1104 wird die Bodenelektrodenschicht 1102 bedeckend gebildet. Die obere Elektrodenschicht 1106 wird die Datenspeicherschicht 1104 bedeckend gebildet. Die Bodenschicht und die Schicht der oberen Elektrode 1102, 1106 sind leitfähig und können zum Beispiel Metalle, Metallnitride oder (ein) beliebige(s) zweckdienliche(s) andere(s) leitfähige(s) Material(ien) bilden. Die Datenspeicherschicht 1104 wechselt umkehrbar zwischen einem ersten Datenzustand (zum Beispiel einem ersten Widerstand) und einem zweiten Datenzustand (zum Beispiel einem zweiten Widerstand) in Abhängigkeit von einer Spannung, die über die Datenspeicherschicht 1104 angelegt wird. Bei einigen Ausführungsformen, bei welchen die in Herstellung befindliche Speicherzelle eine RRAM-Zelle ist, kann die Datenspeicherschicht 1104 zum Beispiel Hafniumoxid, (ein) andere(s) zweckdienliche(s) High-κ-Dielektrikum/Dielektrika oder (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika sein oder umfassen. Bei einigen Ausführungsformen, bei welcher die in Herstellung befindliche Speicherzelle eine MRAM-Zelle ist, kann die Datenspeicherschicht 1104 zum Beispiel eine MTJ-Schicht oder eine andere zweckdienliche magnetische Speicherstruktur sein oder umfassen. Die MTJ kann zum Beispiel eine erste ferromagnetische Schicht, eine Isolierschicht, die über der ersten ferromagnetischen Schicht und einer zweiten ferromagnetischen Schicht, die über der Isolierschicht liegt, umfassen. Bei einigen Ausführungsformen werden die Schichten der Boden- und oberen Elektrode 1102, 1106 und die Datenspeicherschicht 1104 durch CVD, PVD, stromloses Galvanisieren, elektrochemisches Galvanisieren, Sputtern, (einen) andere(n) zweckdienliche(n) Beschichtungs- oder Abscheidungsprozess(e) oder durch eine beliebige Kombination der oben genannten gebildet.
  • Wie von der Querschnittansicht 1200 der 12 veranschaulicht, wird eine Hartmaskenschicht 206 einen Speicherzellenbereich der Schicht 1106 der oberen Elektrode (siehe 11), die über der BEVA 106 liegt, bedeckend gebildet. Die Hartmaske 206 kann zum Beispiel Siliziumnitrid, (ein) andere(s) zweckdienliche(s) Nitrid(e), (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Die Hartmaske 200 kann zum Beispiel durch Abscheiden einer Hartmaskenschicht auf der Schicht 1106 der oberen Elektrode 1106 und durch Strukturieren der Hartmaskenschicht in die Hartmaske 206 gebildet werden. Das Abscheiden kann zum Beispiel durch CVD, PVD oder einen anderen zweckdienlichen Abscheidungsprozess ausgeführt werden, und/oder das Strukturieren kann zum Beispiel durch Verwenden eines Fotolithografie-/Ätzprozesses oder eines anderen zweckdienlichen Strukturierungsprozess ausgeführt werden.
  • Wie von der Querschnittansicht 500 der 12 veranschaulicht, wird ein drittes Ätzen in die Schicht 1106 der oberen Elektrode (siehe 11) mit der Hartmaske 206 an Ort und Stelle ausgeführt, um eine obere Elektrode 112, die unter der Hartmaske 206 liegt, zu bilden. Bei einigen Ausführungsformen dient die Datenspeicherschicht 1104 als eine Ätzstoppschicht für das dritte Ätzen und/oder das dritte Ätzen erstreckt sich in die Datenspeicherschicht 1104 hinaus, um die Datenspeicherschicht 1104 teilweise zu ätzen.
  • Wie von der Querschnittansicht 1300 der 13 veranschaulicht, wird eine Abstandsschicht 1302 die Struktur der 12 bedeckend und auskleidend gebildet. Bei einigen Ausführungsformen wird die Abstandsschicht 1302 formangeglichen gebildet und/oder wird durch CVD, PVD, (einen) andere(n) zweckdienliche(n) Abscheidungsprozess(e) oder eine beliebige Kombination der oben genannten gebildet. Die Abstandsschicht 1302 kann zum Beispiel Siliziumnitrid, (ein) andere(s) zweckdienliche(s) Nitrid(e), (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen.
  • Wie von der Querschnittansicht 1400 der 14 veranschaulicht, wird ein viertes Ätzen in die Abstandsschicht 1302 (siehe 13) ausgeführt, um die Abstandsschicht 1302 zurückzuätzen und einen Abstandhalter 208 aus der Abstandhalterschicht 1302 zu bilden. Der Abstandhalter 208 umfasst ein Paar von Segmenten jeweils auf entgegengesetzten Seitenwänden der oberen Elektrode 112. Ferner liegen bei einigen Ausführungsformen die Segmente jeweils auf entgegengesetzten Seitenwänden der Hartmaske 206, und/oder die entgegengesetzten Seitenwände der Hartmaske 206 sind jeweils mit entgegengesetzten Seitenwänden der oberen Elektrode 112 eben. Bei einigen Ausführungsformen erstreckt sich der Abstandhalter 208 seitlich entlang von Seitenwänden der oberen Elektrode 112 in einem geschlossenen Pfad, um die obere Elektrode 112 vollständig zu umschließen. Zu bemerken ist, dass das innerhalb der Querschnittansicht 1400 der 14 nicht sichtbar ist. Ein Prozess zum Ausführen des vierten Ätzens kann zum Beispiel das Aufbringen eines oder mehrerer Ätzmittes auf die Abstandsschicht 1302 umfassen, um horizontale Segmente der Abstandsschicht 1302 zu entfernen, ohne vertikale Segmente der Abstandsschicht 1302 zu entfernen, so dass mindestens eines der vertikalen Segmente dem Abstandhalter 208 entspricht.
  • Wie von der Querschnittansicht 1500 der 15 veranschaulicht, wird ein fünftes Ätzen in die Datenspeicherschicht 1104 (siehe 14) und die Schicht 1102 der Bodenelektrode (siehe 14) mit dem Abstandhalter 208 und der Hartmaske 206 an Ort und Stelle ausgeführt, um ein Datenspeicherelement 110 und eine Bodenelektrode 108 zu bilden. Das Datenspeicherelement 110 liegt unter der oberen Elektrode 112 und wird von der Datenspeicherschicht 1104 gebildet. Die Bodenelektrode 108 liegt unter dem Datenspeicherelement 110 und wird aus der Schicht 1102 der Bodenelektrode gebildet. Ein Prozess zum Ausführen des fünften Ätzens kann zum Beispiel das Aufbringen eines oder mehrerer Ätzmittel auf der Datenspeicherschicht 1104 und der Schicht 1102 der Bodenelektrode umfassen, bis die dielektrische BEVA-Schicht 204 von dem/den Ätzmittel(n) erreicht wird. Der Abstandhalter 208 und die Hartmaske 206 definieren gemeinsam eine Maske für das fünfte Ätzen, und die dielektrische BEVA-Schicht 204 dient als eine Ätzstoppschicht.
  • Wie von der Querschnittansicht 1600 der 16 veranschaulicht, wird eine Deckschicht 210, die die dielektrische BEVA-Schicht 304, den Abstandhalter 208 und die Hartmaske 206 bedeckt, gebildet. Ferner wird die Deckschicht 210 gebildet, indem Seitenwände des Abstandhalters 208, Seitenwände des Datenspeicherelements 110 und Seitenwände der Bodenelektrode 108 ausgekleidet werden. Die Deckschicht 210 kann zum Beispiel Siliziumnitrid, (ein) andere(s) zweckdienliche(s) Nitrid(e), (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Bei einigen Ausführungsformen wird die Abstandsschicht 210 formangeglichen gebildet und/oder wird durch CVD, PVD, (einen) andere(n) geeignete(n) Abscheidungsprozess(e) oder eine beliebige Kombination der oben genannten gebildet.
  • Wie von der Querschnittansicht 1600 der 16 veranschaulicht, wird eine Bauteil-ILD-Schicht 212, die die Deckschicht 210 bedeckt, gebildet. Ferner wird die Bauteil-ILD-Schicht 312 mit einer oberen Oberfläche gebildet, die eben oder im Wesentlichen eben ist. Die Bauteil-ILD-Schicht 212 kann zum Beispiel Siliziumoxid, ein Low-κ-Dielektrikum, (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Bei einigen Ausführungsformen umfasst ein Prozess zum Bilden der Bauteil-ILD-Schicht 212 das Abscheiden der Bauteil-ILD-Schicht, die die Deckschicht 210 bedeckt, und anschließend das Ausführen einer Planarisierung in die obere Oberfläche der Bauteil-ILD-Schicht 212. Die Bauteil-ILD-Schicht 212 kann zum Beispiel durch CVD, PVD, Sputtern, (einen) andere(n) zweckdienlichen Abscheidungsprozess(se) oder eine beliebige Kombination der oben genannten abgeschieden werden. Die Planarisierung kann zum Beispiel durch ein CMP oder einen anderen zweckdienlichen Planarisierungsprozess ausgeführt werden.
  • Wie von der Querschnittansicht 1700 der 17 veranschaulicht, wird ein sechstes Ätzen in die Bauteil-ILD-Schicht 212, die Deckschicht 210 und die Hartmaske 206 ausgeführt, um eine TEVA-Öffnung 1702, die über der oberen Elektrode 112 liegt und sie freilegt, zu bilden. Bei einigen Ausführungsformen umfasst ein Prozess zum Ausführen des sechsten Ätzens das Bilden einer Fotolackmaske 1704 auf der Bauteil-ILD-Schicht 212. Die Fotolackmaske 1704 kann zum Beispiel durch Abscheiden einer Fotolackschicht auf der Bauteil-ILD-Schicht 212 und durch Strukturieren der Fotolackschicht mit einem Layout der TEVA-Öffnung 1702 gebildet werden. Das Abscheiden kann zum Beispiel durch Rotationsbeschichten oder einen anderen zweckdienlichen Abscheidungsprozess ausgeführt werden, und/oder das Strukturieren kann zum Beispiel durch Fotolithografie oder einen anderen zweckdienlichen Strukturierungsprozess ausgeführt werden. Ein oder mehr Ätzmittel werden dann auf die Bauteil-ILD-Schicht 212, die Deckschicht 210 und die Hartmaske 206 mit der Fotolackmaske 1704 an Ort und Stelle aufgebracht, und die Fotolackmaske 1704 wird anschließend entfernt.
  • Wie von der Querschnittansicht 1800 der 18 veranschaulicht, wird eine TEVA-Schicht 1802 gebildet, die die Bauteil-ILD-Schicht 212 bedeckt und die TEVA-Öffnung 1702 füllt (siehe 17). Die TEVA-Schicht 1802 umfasst eine TEVA-Auskleidungsschicht 1802l und eine TEVA-Körperschicht 1802b. Die TEVA-Auskleidungsschicht 1802l bedeckt die Bauteil-ILD-Schicht 212 und kleidet die TEVA-Öffnung 1702 aus, um die TEVA-Öffnung 1702 teilweise zu füllen. Bei einigen Ausführungsformen kleidet die TEVA-Auskleidungsschicht 1802l die TEVA-Öffnung 1702 formangeglichen aus. Die TEVA-Körperschicht 1802b bedeckt die TEVA-Auskleidungsschicht 1802l und füllt einen Rest der TEVA-Öffnung 1702 über der TEVA-Auskleidungsschicht 1802l. Die TEVA-Auskleidungsschicht 1802l besteht aus einem Material, das von der TEVA-Körperschicht 1802b unterschiedlich ist, und hat eine Härte, die von der der TEVA-Körperschicht 1802b unterschiedlich ist. Ferner blockiert die TEVA-Auskleidungsschicht 1802l Material der TEVA-Körperschicht 1802b am Migrieren zu umgebender Struktur. Die TEVA-Körperschicht 1802b kann zum Beispiel Wolfram, Kupfer, Aluminium-Kupfer, Aluminium, (ein) andere(s) Metall(e) oder andere(s) zweckdienliche(s) leitfähige(s) Material(ien) sein oder umfassen. Die TEVA-Auskleidungsschicht 1802L kann zum Beispiel Titan, Tantal, Titannitrid, Tantalnitrid oder ein anderes geeignetes Sperrmaterial für die TEVA-Körperschicht 1802 b sein oder umfassen. Die TEVA-Auskleidungsschicht 1802l und die TEVA-Körperschicht 1802b können zum Beispiel durch CVD, PVD, stromloses Galvanisieren, elektrochemisches Galvanisieren, (einen) andere(n) zweckdienliche(n) Beschichtungs- oder Abscheidungsprozess(e) oder durch eine beliebige Kombination der oben genannten gebildet werden.
  • Wie von der Querschnittansicht 1900 der 19 veranschaulicht, wird eine dritte Planarisierung in eine Oberseite der TEVA-Schicht 1802 (siehe 18) ausgeführt, die eine Oberseite der TEVA-Auskleidungsschicht 1802l (siehe 18) und eine Oberseite der TEVA-Körperschicht 1802b (siehe 18) aufweist, bis die Bauteil-ILD-Schicht 212 erreicht ist, um eine TEVA 120 in der TEVA-Öffnung 1702 (siehe 17) zu bilden. Die TEVA 120 umfasst einen TEVA-Körper 120b und eine TEVA-Auskleidung 120l. Der TEVA-Körper 120b wird aus der TEVA-Körperschicht 1802b gebildet, und die TEVA-Auskleidung 120l wird auf der TEVA-Auskleidungsschicht 1802l gebildet. Ferner schalt die TEVA-Auskleidung 120l eine Unterseite des TEVA-Körpers 120b ein, so dass eine Bodenoberfläche des TEVA-Körpers 120b und Seitenwände des TEVA-Körpers 120b ausgekleidet werden. Die dritte Planarisierung kann zum Beispiel durch ein CMP oder einen anderen zweckdienlichen Planarisierungsprozess ausgeführt werden.
  • Da die TEVA 120 sowohl aus der TEVA-Auskleidungsschicht 1802l als auch aus der TEVA-Körperschicht 1802b gebildet wird, und weil die TEVA-Auskleidungsschicht 1802l und die TEVA-Körperschicht 1802b unterschiedliche Materialien sind, ist die TEVA 120 heterogen (zum Beispiel aus mehreren Materialien) und hat eine obere Oberfläche 120t, die heterogen ist. Da die TEVA-Auskleidungsschicht 1802l und die TEVA-Körperschicht 1802b ferner unterschiedliche Materialien sind, haben die TEVA-Auskleidungsschicht 1802l und die TEVA-Körperschicht 1802b ferner unterschiedliche Härten und folglich unterschiedliche Entfernungsraten während der dritten Planarisierung. Die dritte Planarisierung entfernt Material folglich ungleichmäßig von der TEVA-Auskleidungsschicht 1802l und der TEVA-Körperschicht 1802b. Das wiederum bildet die TEVA 120 derart, dass die obere Oberfläche 120t der TEVA 120 rau oder uneben ist.
  • Wie von der Querschnittansicht 2000 der 20 veranschaulicht, werden eine obere ILD-Schicht 214 und ein oberer Draht 118 auf der Bauteil-ILD-Schicht 212 und der TEVA 120 gebildet. Die obere ILD-Schicht 214 kann zum Beispiel Siliziumnitrid, Siliziumoxid, eine LOW-κ-Dielektrikumschicht, (ein) andere(s) zweckdienliche(s) Dielektrikum/Dielektrika oder eine beliebige Kombination der oben genannten sein oder umfassen. Der obere Draht 118 ist in einen Boden der oberen ILD-Schicht 214 vertieft, so dass eine Bodenoberfläche des oberen Drahts 118 mit einer Bodenoberfläche der oberen ILD-Schicht 214 eben oder im Wesentlichen eben ist. Ferner liegt der obere Draht 118 über der TEVA 120 und ist elektrisch mit ihr gekoppelt. Der obere Draht 118 kann zum Beispiel Titannitrid, Tantal, Tantalnitrid, Titan, Aluminium, Aluminium-Kupfer, Kupfer, (ein) andere(s) zweckdienliche(s) leitfähige(s) Material(ien) oder eine beliebige Kombination der oben genannten sein oder umfassen. Bei einigen Ausführungsformen ist der obere Draht 118 heterogen (zum Beispiel aus mehreren Materialien) und umfasst einen Körper des oberen Drahts 118b und eine Auskleidung des oberen Drahts 118l. Der Körper des oberen Drahts 118b kann zum Beispiel Kupfer, Aluminium-Kupfer, Aluminium oder ein anderes zweckdienliches leitfähiges Material sein oder umfassen. Die Auskleidung des oberen Drahts 118l schalt einen Körper des oberen Drahts 118b ein und blockiert Material des Körpers des oberen Drahts 118b vom Migrieren zu der umgebenden Struktur. Die Auskleidung des oberen Drahts 118l kann zum Beispiel Titan, Tantal, Titannitrid, Tantalnitrid oder ein anderes geeignetes Sperrmaterial für den Körper des oberen Drahts 118b sein.
  • Bei einigen Ausführungsformen, bei welchen das Datenspeicherelement 110 einem RRAM entspricht, wird eine Bildungsspannung über das Datenspeicherelement 110 von der Bodenelektrode 108 zu der oberen Elektrode 112 angelegt, um einen oder mehr leitfähige Fäden (nicht gezeigt) in dem Datenspeicherelement 110 zu bilden. Beispiele des/der leitfähigen Fäden sind in 2 gezeigt (siehe die leitfähigen Fäden 11of in 2).
  • Unter Bezugnahme auf 21, ist ein Ablaufdiagramm 2100 einiger Ausführungsformen des Verfahrens der 4 bis 6, 7A bis 7C, 8 bis 20 bereitgestellt.
  • Bei 2102 wird eine dielektrische BEVA-Schicht, die ein Substrat bedeckt, gebildet. Siehe zum Beispiel 4. Das Substrat umfasst eine untere ILD-Schicht und einen unteren Draht. Der untere Draht ist in eine Oberseite einer unteren ILD-Schicht 202 vertieft, so dass eine obere Oberfläche des unteren Drahts mit einer oberen Oberfläche der unteren ILD-Schicht eben oder im Wesentlichen eben ist. Die untere ILD-Schicht und der untere Draht können zum Beispiel Komponenten einer BEOL-Leiterbahnstruktur sein.
  • Bei 2104 wird ein erstes Ätzen in die dielektrische BEVA-Schicht ausgeführt, um eine BEVA-Öffnung, die über dem unteren Draht liegt und ihn freilegt, zu bilden. Siehe zum Beispiel 5.
  • Bei 2106 werden eine BEVA-Auskleidungsschicht und eine Schicht des unteren BEVA-Körpers die dielektrische BEVA-Schicht bedeckend und die BEVA-Öffnung füllend gebildet. Siehe zum Beispiel 6. Die BEVA-Auskleidungsschicht kleidet die BEVA-Öffnung aus, um die BEVA-Öffnung teilweise zu füllen, und die untere Schicht des BEVA-Körpers füllt einen Rest der BEVA-Öffnung über der BEVA-Auskleidungsschicht. Die Schicht des unteren BEVA-Körpers ist leitfähig und bei einigen Ausführungsformen homogen. Die BEVA-Auskleidung ist leitfähig und blockiert Material der Schicht des unteren BEVA-Körpers am Migrieren (zum Beispiel Diffundieren) aus der BEVA-Öffnung heraus.
  • Bei 2108 werden eine obere Oberfläche der BEVA-Auskleidungsschicht und eine obere Oberfläche der Schicht des unteren BEVA-Körpers vertieft, um eine BEVA-Auskleidung und einen unteren BEVA-Körper in der BEVA-Öffnung zu bilden und die BEVA-Öffnung teilweise freizulegen. Siehe zum Beispiel 7A bis 7C und 8. Das Vertiefen kann zum Beispiel durch eine Planarisierung gefolgt von einem Rückätzen ausgeführt werden.
  • Bei 2110 wird eine BEVA-Körperschicht, die die dielektrische BEVA-Schicht bedeckt und einen freigelegten Abschnitt der BEVA-Öffnung füllt, gebildet. Siehe zum Beispiel 9. Die Schicht des oberen BEVA-Körpers ist homogen.
  • Bei 2112 wird eine Planarisierung in die Schicht des oberen BEVA-Körpers ausgeführt, bis die dielektrische BEVA-Schicht erreicht wird, um einen oberen BEVA-Körper in der BEVA-Öffnung zu bilden. Siehe zum Beispiel 10. Die BEVA-Auskleidung, der obere BEVA-Körper und der untere BEVA-Körper definieren eine BEVA mit einer oberen Oberfläche, die homogen ist, und die flach oder im Wesentlichen flach ist. Die obere Oberfläche der BEVA ist flach oder im Wesentlichen flach, weil die obere Oberfläche aus der Schicht des oberen BEVA-Körpers gebildet wird. Insbesondere weil die Schicht des oberen BEVA-Körpers homogen ist, wird die Schicht des oberen BEVA-Körpers mit einer gleichmäßigen oder im Wesentlichen gleichmäßigen Rate während der Planarisierung entfernt, wodurch die obere Oberfläche der BEVA flach oder im Wesentlichen flach gebildet wird. Da die obere Oberfläche der BEVA flach oder im Wesentlichen flach ist, ist ein elektrisches Feld, das unter Verwenden der BEVA erzeugt wird, gleichmäßig oder im Wesentlichen gleichmäßig.
  • Bei 2114 wird eine Speicherzelle auf der BEVA gebildet. Siehe zum Beispiel 11 bis 15. Die Speicherzelle kann zum Beispiel eine RRAM-Zelle, eine MRAM-Zelle oder ein anderer zweckmäßiger Speicherzellentyp sein. Bei anderen Ausführungsformen wird ein anderer elektronischer Bauteiltyp auf der BEVA gebildet, wie zum Beispiel ein Metall-Isolator-Metall (Metal-Insulator-Metal - MIM)-Kondensator oder ein anderer zweckdienlicher elektronischer Bauteiltyp.
  • Bei 2116 wird eine Bauteil-ILD-Schicht gebildet, die die Speicherzelle und die dielektrische BEVA-Schicht bedeckt. Siehe zum Beispiel 16.
  • Bei 2118 wird eine TEVA gebildet, die sich durch die Bauteil-ILD-Schicht zu einer oberen Elektrode der Speicherzelle erstreckt. Siehe zum Beispiel 17 bis 19.
  • Bei 2120 werden eine obere ILD-Schicht und ein obere Draht auf der Bauteil-ILD-Schicht und der TEVA gebildet. Siehe zum Beispiel 20. Der obere Draht liegt über der TEVA und ist in einen Boden der oberen ILD-Schicht derart vertieft, dass eine Bodenoberfläche des oberen Drahts mit einer Bodenoberfläche der oberen ILD-Schicht eben oder im Wesentlichen eben ist. Die obere ILD-Schicht und der obere Draht können zum Beispiel Komponenten einer BEOL-Leiterbahnstruktur sein.
  • Obwohl das Ablaufdiagramm 2100 der 21 hier als eine Reihe von Handlungen oder Ereignissen veranschaulicht und beschrieben ist, wird man zu schätzen wissen, dass die veranschaulichte Reihenfolge solcher Handlungen oder Ereignisse nicht in einem einschränkenden Sinn auszulegen ist. Einige Handlungen können zum Beispiel in unterschiedlichen Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen auftreten, die von den hier veranschaulichten und/oder beschriebenen getrennt sind. Ferner sind eventuell nicht alle veranschaulichten Handlungen erforderlich, um einen oder mehr Aspekte oder Ausführungsformen der Beschreibung umzusetzen, und eine oder mehr der Handlungen, die hier abgebildet sind, können bei einer oder mehr separaten Handlungen und/oder Phasen ausgeführt werden.
  • Bei einigen Ausführungsformen betrifft die vorliegende Anmeldung daher eine integrierte Schaltung, die Folgendes aufweist: einen leitfähigen Draht; eine dielektrische Durchkontaktierungsschicht, die über dem leitfähigen Draht liegt; eine Durchkontaktierung, die sich durch die dielektrische Durchkontaktierungsschicht zu dem leitfähigen Draht erstreckt, wobei die Durchkontaktierung einen leitfähigen Körper und eine leitfähige Auskleidung aufweist, wobei die leitfähige Auskleidung eine Unterseite des leitfähigen Körpers einschalt und eine obere Oberfläche hat, die unter eine obere Fläche der Durchkontaktierung vertieft ist, und wobei der leitfähige Körper über der oberen Oberfläche der leitfähigen Auskleidung hängt und die obere Oberfläche der Durchkontaktierung definiert, und eine Speicherzelle direkt auf der oberen Oberfläche der Durchkontaktierung. Bei einigen Ausführungsformen erstreckt sich die obere Oberfläche der Durchkontaktierung kontinuierlich von einer ersten Seitenwand der Durchkontaktierung zu einer zweiten Seitenwand der Durchkontaktierung, wobei die erste und die zweite Seitenwand der Durchkontaktierung auf entgegengesetzten Seiten der Durchkontaktierung liegen und die dielektrische Durchkontaktierungsschicht direkt kontaktieren. Bei einigen Ausführungsformen weist die Speicherzelle eine Bodenelektrode, ein Datenspeicherelement, das über der Bodenelektrode liegt, und eine obere Elektrode auf, die über dem Speicherelement liegt, wobei eine Bodenoberfläche der Bodenelektrode die obere Oberfläche der Durchkontaktierung und eine obere Oberfläche der dielektrischen Durchkontaktierungsschicht direkt berührt. Bei einigen Ausführungsformen ist die leitfähige Auskleidung kontinuierlich und berührt direkt Seitenwände der dielektrischen Durchkontaktierungsschicht und Seitenwände des leitfähigen Körpers, wobei die leitfähige Auskleidung eine obere Oberfläche hat, die unter die obere Oberfläche der leitfähigen Auskleidung vertieft ist, und wobei der leitfähige Körper die obere Oberfläche der leitfähigen Auskleidung und die obere Oberfläche der leitfähigen Auskleidung direkt berührt. Bei einigen Ausführungsformen berührt die leitfähige Auskleidung den leitfähigen Draht direkt. Bei einigen Ausführungsformen blockiert die leitfähige Auskleidung Diffundieren von Material aus dem leitfähigen Körper zu der dielektrischen Durchkontaktierungsschicht und dem leitfähigen Draht. Bei einigen Ausführungsformen weist die dielektrische Durchkontaktierungsschicht eine untere dielektrische Schicht und eine obere dielektrische Schicht, die über der unteren dielektrischen Schicht liegt und sie direkt berührt, auf, wobei eine Breite der Durchkontaktierung kontinuierlich von der oberen Oberfläche der Durchkontaktierung zu einer Schnittfläche zwischen der unteren und der oberen dielektrischen Schicht abnimmt, und wobei die Breite der Durchkontaktierung von der Schnittfläche zu dem leitfähigen Draht im Wesentlichen gleichmäßig ist. Bei einigen Ausführungsformen ist die obere Oberfläche der Durchkontaktierung homogen. Bei einigen Ausführungsformen weist der leitfähige Körper Kupfer auf, wobei die leitfähige Auskleidung Titannitrid, Titan, Tantalnitrid oder Tantal aufweist.
  • Bei anderen Ausführungsformen betrifft die vorliegende Anmeldung ein Verfahren zum Bilden einer integrierten Schaltung, wobei das Verfahren Folgendes aufweist: Ausführen eines Ätzens in eine dielektrische Durchkontaktierungsschicht, um eine Öffnung zu bilden, die über einem leitfähigen Draht liegt und ihn freilegt, der unter der dielektrischen Durchkontaktierungsschicht liegt; Bilden einer Durchkontaktierungsauskleidungsschicht, die die dielektrische Durchkontaktierungsschicht bedeckt und die Öffnung auskleidet, wobei die Durchkontaktierungsauskleidungsschicht die Öffnung teilweise füllt; Bilden einer Schicht des unteren Durchkontaktierungskörpers, die die dielektrische Durchkontaktierungsschicht bedeckt und einen Rest der Öffnung über der Durchkontaktierungsauskleidungsschicht füllt; Vertiefen einer oberen Oberfläche der Schicht des unteren Durchkontaktierungskörpers und einer oberen Oberfläche der Durchkontaktierungsauskleidungsschicht bis unter eine obere Oberfläche der dielektrischen Durchkontaktierungsschicht, um die Öffnung teilweise freizulegen, und eine Durchkontaktierungsauskleidung und einen unteren Durchkontaktierungskörper in der Öffnung zu bilden; Bilden einer Schicht des oberen Durchkontaktierungskörpers, die die dielektrische Durchkontaktierungsschicht bedeckt, und Füllen eines Abschnitts der Öffnung, die durch das Vertiefen freigelegt wird, und Ausführen einer Planarisierung in die Schicht des oberen Durchkontaktierungskörpers, bis die dielektrische Durchkontaktierungsschicht erreicht ist, um einen oberen Durchkontaktierungskörper in der Öffnung zu bilden. Bei einigen Ausführungsformen definieren der untere Durchkontaktierungskörper, der obere Durchkontaktierungskörper und die Durchkontaktierungsauskleidung gemeinsam eine Durchkontaktierung in der Öffnung, wobei der obere Durchkontaktierungskörper eine obere Oberfläche der Durchkontaktierung vollständig definiert. Bei einigen Ausführungsformen besteht die Schicht des oberen Durchkontaktierungskörpers aus einem einzigen Material. Bei einigen Ausführungsformen weist das Vertiefen Folgendes auf: Ausführen einer zweiten Planarisierung in die obere Oberfläche der Schicht des unteren Durchkontaktierungskörpers, und Ausführen eines zweiten Ätzens in die obere Oberfläche der Schicht des unteren Durchkontaktierungskörpers und der oberen Oberfläche der Durchkontaktierungsauskleidungsschicht, um eine Durchkontaktierungsauskleidung und den unteren Durchkontaktierungskörper zu bilden. Bei einigen Ausführungsformen stoppt die zweite Planarisierung, bevor sie die Durchkontaktierungsauskleidungsschicht und die dielektrische Durchkontaktierungsschicht erreicht, so dass die Durchkontaktierungsauskleidungsschicht von der Schicht des unteren Durchkontaktierungskörpers außerhalb der Öffnung beim Abschließen der zweiten Planarisierung bedeckt ist. Bei einigen Ausführungsformen stoppt die zweite Planarisierung auf der Durchkontaktierungsauskleidungsschicht, bevor sie die dielektrische Durchkontaktierungsschicht erreicht, so dass die Durchkontaktierungsauskleidungsschicht von der Schicht des unteren Durchkontaktierungskörpers außerhalb der Öffnung beim Abschließen der zweiten Planarisierung bedeckt ist. Bei einigen Ausführungsformen stoppt die zweite Planarisierung auf der dielektrischen Durchkontaktierungsschicht, wobei die obere Oberfläche der Durchkontaktierungsauskleidungsschicht vertikal von der oberen Oberfläche der Schicht des unteren Durchkontaktierungskörpers beim Abschließen der zweiten Planarisierung versetzt ist. Bei einigen Ausführungsformen wird das zweite Ätzen unter Verwenden eines Ätzmittels ausgeführt, das Schicht des unteren Durchkontaktierungskörpers und die Durchkontaktierungsauskleidungsschicht mit einer schnelleren Rate ätzt als die dielektrische Durchkontaktierungsschicht. Bei einigen Ausführungsformen berührt die Durchkontaktierungsauskleidungsschicht Seitenwände der dielektrischen Durchkontaktierungsschicht in der Öffnung, wobei die Schicht des unteren Durchkontaktierungskörpers die Durchkontaktierungsauskleidungsschicht direkt berührt und von der dielektrischen Durchkontaktierungsschicht durch die Durchkontaktierungsauskleidungsschicht beabstandet ist. Bei einigen Ausführungsformen berührt die Schicht des oberen Durchkontaktierungskörpers direkt Seitenwände der dielektrischen Durchkontaktierungsschicht, Seitenwände der Durchkontaktierungsauskleidung, eine obere Oberfläche der Durchkontaktierungsauskleidung und eine obere Oberfläche des unteren Durchkontaktierungskörpers in der Öffnung.
  • Bei anderen Ausführungsformen betrifft die vorliegende Anmeldung eine andere integrierte Schaltung, die Folgendes aufweist: einen leitfähigen Draht; eine dielektrische Durchkontaktierungsschicht, die über dem leitfähigen Draht liegt; eine Durchkontaktierung, die sich durch die dielektrische Durchkontaktierungsschicht zu dem leitfähigen Draht erstreckt, wobei die Durchkontaktierung einen leitfähigen Körper und eine leitfähige Auskleidung aufweist, wobei der leitfähige Körper ein Paar erster Seitenwände und ein Paar zweiter Seitenwände aufweist, wobei die ersten Seitenwände oberhalb der zweiten Seitenwände sind und jeweils auf entgegengesetzten Seiten der Durchkontaktierung liegen, wobei die zweiten Seitenwände jeweils auf den entgegengesetzten Seiten der Durchkontaktierung liegen, wobei sich die leitfähige Auskleidung kontinuierlich von einer Bodenkante einer der ersten Seitenwände entlang der zweiten Seitenwände zu einer Bodenkante der anderen der ersten Seitenwände erstreckt, und eine Speicherzelle direkt auf der Durchkontaktierung.
  • Oben Stehendes umreißt die Merkmale mehrerer Ausführungsformen derart, dass der Fachmann die Aspekte der vorliegenden Offenbarung besser versteht. Der Fachmann sollte zu schätzen wissen, dass er die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Konzipieren oder Ändern anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erzielen derselben Vorteile der Ausführungsformen, die hier eingeführt werden, verwenden kann. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Schutzbereich der vorliegenden Offenbarung abweichen, und dass er diverse Änderungen, Ersetzungen und Abänderungen hier ohne Abweichen vom Geist und Schutzbereich der vorliegenden Offenbarung ausführen kann.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62547230 [0001]

Claims (20)

  1. Integrierte Schaltung (IC) die Folgendes umfasst: einen leitfähigen Draht; eine dielektrische Durchkontaktierungsschicht, die über dem leitfähigen Draht liegt; eine Durchkontaktierung, die sich durch die dielektrische Durchkontaktierungsschicht zu dem leitfähigen Draht erstreckt, wobei die Durchkontaktierung einen leitfähigen Körper und eine leitfähige Auskleidung umfasst, wobei die leitfähige Auskleidung eine Unterseite des leitfähigen Körpers einschalt und eine obere Oberfläche hat, die unter eine obere Oberfläche der Durchkontaktierung vertieft ist, und wobei der leitfähige Körper über der oberen Oberfläche der leitfähigen Auskleidung hängt und die obere Oberfläche der Durchkontaktierung definiert, und eine Speicherzelle direkt auf der oberen Oberfläche der Durchkontaktierung.
  2. IC nach Anspruch 1, wobei sich die obere Oberfläche der Durchkontaktierung kontinuierlich von einer ersten Seitenwand der Durchkontaktierung zu einer zweiten Seitenwand der Durchkontaktierung erstreckt, und wobei die erste und die zweite Seitenwand der Durchkontaktierung auf entgegengesetzten Seiten der Durchkontaktierung liegen und die dielektrische Durchkontaktierungsschicht direkt berühren.
  3. IC nach Anspruch 1 oder 2, wobei die Speicherzelle eine Bodenelektrode, ein Datenspeicherelement, das über der Bodenelektrode liegt, und eine obere Elektrode, die über dem Datenspeicherelement liegt, aufweist, und wobei eine Bodenoberfläche der Bodenelektrode die obere Oberfläche der Durchkontaktierung und eine obere Oberfläche der dielektrischen Durchkontaktierungsschicht direkt berührt.
  4. IC nach einem der vorhergehenden Ansprüche, wobei die leitfähige Auskleidung kontinuierlich ist und Seitenwände der dielektrischen Durchkontaktierungsschicht und Seitenwände des leitfähigen Körpers direkt berührt, wobei die leitfähige Auskleidung eine obere Oberfläche hat, die unter die obere Oberfläche der leitfähigen Auskleidung vertieft ist, und wobei der leitfähige Körper die obere Oberfläche der leitfähigen Auskleidung und die obere Oberfläche der leitfähigen Auskleidung direkt berührt.
  5. IC nach einem der vorhergehenden Ansprüche, wobei die leitfähige Auskleidung den leitfähigen Draht direkt berührt.
  6. IC nach einem der vorhergehenden Ansprüche, wobei die leitfähige Auskleidung Diffundieren von Material aus dem leitfähigen Körper zu der dielektrischen Durchkontaktierungsschicht und dem leitfähigen Draht blockiert.
  7. IC nach einem der vorhergehenden Ansprüche, wobei die dielektrische Durchkontaktierungsschicht eine untere dielektrische Schicht und eine obere dielektrische Schicht umfasst, die die untere dielektrische Schicht direkt berühren, wobei eine Breite der Durchkontaktierung kontinuierlich von der oberen Oberfläche der Durchkontaktierung zu einer Schnittfläche zwischen der unteren und oberen dielektrischen Schicht abnimmt, und wobei die Breite der Durchkontaktierung von der Schnittfläche zu dem leitfähigen Draht im Wesentlichen gleichmäßig ist.
  8. IC nach einem der vorhergehenden Ansprüche, wobei die obere Oberfläche der Durchkontaktierung homogen ist.
  9. IC nach einem der vorhergehenden Ansprüche, wobei der leitfähige Körper Kupfer umfasst, und wobei die leitfähige Auskleidung Titannitrid, Titan, Tantalnitrid oder Tantal umfasst.
  10. Verfahren zum Bilden einer integrierten Schaltung, wobei das Verfahren Folgendes umfasst: Ausführen eines Ätzens in eine dielektrische Durchkontaktierungsschicht, um eine Öffnung zu bilden, die über einem leitfähigen Draht liegt, der unter der dielektrischen Schicht der Durchkontaktierung liegt, und ihn freilegt; Bilden einer Durchkontaktierungsauskleidungsschicht, die die dielektrische Durchkontaktierungsschicht bedeckt und die Öffnung auskleidet, wobei die Durchkontaktierungsauskleidungsschicht die Öffnung teilweise füllt; Bilden einer Schicht des unteren Durchkontaktierungskörpers, die die dielektrische Durchkontaktierungsschicht bedeckt und einen Rest der Öffnung über der Durchkontaktierungsauskleidungsschicht füllt; Vertiefen einer oberen Oberfläche der Schicht des unteren Durchkontaktierungskörpers und einer oberen Oberfläche der Durchkontaktierungsauskleidungsschicht bis unter eine obere Oberfläche der dielektrischen Durchkontaktierungsschicht, um die Öffnung teilweise freizulegen, und um eine Durchkontaktierungsauskleidung und einen unteren Durchkontaktierungskörper in der Öffnung zu bilden; Bilden einer Schicht des oberen Durchkontaktierungskörpers, die die dielektrische Durchkontaktierungsschicht bedeckt und einen Abschnitt der Öffnung, der die von dem Vertiefen freigelegt wird, füllt, und Ausführen einer Planarisierung in die Schicht des oberen Durchkontaktierungskörpers, bis die dielektrische Durchkontaktierungsschicht erreicht ist, um einen oberen Durchkontaktierungskörper in der Öffnung zu bilden.
  11. Verfahren nach Anspruch 10, wobei der untere Durchkontaktierungskörper, der obere Durchkontaktierungskörper und die Durchkontaktierungsauskleidung gemeinsam eine Durchkontaktierung in der Öffnung definieren, und wobei der obere Durchkontaktierungskörper eine obere Oberfläche der Durchkontaktierung vollständig definiert.
  12. Verfahren nach Anspruch 10 oder 11, wobei die Schicht des oberen Durchkontaktierungskörpers aus einem einzigen Material besteht.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Vertiefen Folgendes umfasst: Ausführen einer zweiten Planarisierung in die obere Oberfläche der Schicht des unteren Durchkontaktierungskörpers, und Ausführen eines zweiten Ätzens in die obere Oberfläche der Schicht des unteren Durchkontaktierungskörpers und der oberen Oberfläche der Durchkontaktierungsauskleidungsschicht, um eine Durchkontaktierungsauskleidung und den unteren Durchkontaktierungskörper zu bilden.
  14. Verfahren nach Anspruch 13, wobei die zweite Planarisierung stoppt, bevor sie die Durchkontaktierungsauskleidungsschicht und die dielektrische Durchkontaktierungsschicht erreicht, so dass die Durchkontaktierungsauskleidungsschicht von der Schicht des unteren Durchkontaktierungskörpers außerhalb der Öffnung beim Abschließen der zweiten Planarisierung bedeckt ist.
  15. Verfahren nach Anspruch 13, wobei die zweite Planarisierung auf der Durchkontaktierungsauskleidungsschicht stoppt, bevor sie die dielektrische Durchkontaktierungsschicht erreicht, so dass die Durchkontaktierungsauskleidungsschicht von der Schicht des unteren Durchkontaktierungskörpers außerhalb der Öffnung beim Abschließen der zweiten Planarisierung bedeckt ist.
  16. Verfahren nach Anspruch 13, wobei die zweite Planarisierung auf der dielektrischen Durchkontaktierungsschicht stoppt, und wobei die obere Oberfläche der Durchkontaktierungsauskleidungsschicht vertikal von der oberen Oberfläche der Schicht des unteren Durchkontaktierungskörpers beim Abschließen der zweiten Planarisierung versetzt ist.
  17. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 16, wobei das zweite Ätzen unter Verwenden eines Ätzmittels ausgeführt wird, das die Schicht des unteren Durchkontaktierungskörpers und die Durchkontaktierungsauskleidungsschicht mit einer schnelleren Rate ätzt als die dielektrische Durchkontaktierungsschicht.
  18. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 17, wobei die Durchkontaktierungsauskleidungsschicht Seitenwände der dielektrischen Durchkontaktierungsschicht in der Öffnung direkt berührt, und wobei die Schicht des unteren Durchkontaktierungskörpers die Durchkontaktierungsauskleidungsschicht direkt berührt und von der dielektrischen Durchkontaktierungsschicht durch die Durchkontaktierungsauskleidungsschicht beabstandet ist.
  19. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 18, wobei die Schicht des oberen Durchkontaktierungskörpers direkt Seitenwände der dielektrischen Durchkontaktierungsschicht, Seitenwände der Durchkontaktierungsauskleidung, eine obere Oberfläche der Durchkontaktierungsauskleidung und eine obere Oberfläche des unteren Durchkontaktierungskörpers in der Öffnung berührt.
  20. Integrierte Schaltung, die Folgendes umfasst: einen leitfähigen Draht; eine dielektrische Durchkontaktierungsschicht, die über dem leitfähigen Draht liegt; eine Durchkontaktierung, die sich durch die dielektrische Durchkontaktierungsschicht zu dem leitfähigen Draht erstreckt, wobei die Durchkontaktierung einen leitfähigen Körper und eine leitfähige Auskleidung umfasst, wobei der leitfähige Körper ein Paar erster Seitenwände und ein Paar zweiter Seitenwände umfasst, wobei die ersten Seitenwände über den zweiten Seitenwänden liegen und jeweils auf entgegengesetzten Seiten der Durchkontaktierung sind, wobei die zweiten Seitenwände jeweils auf den entgegengesetzten Seiten der Durchkontaktierung sind, wobei die zweiten Seitenwände seitlich zwischen und seitlich beabstandet von den ersten Seitenwänden liegen, und wobei sich die leitfähige Auskleidung kontinuierlich von einer Bodenkante einer der ersten Seitenwände entlang der zweiten Seitenwände zu einer Bodenkante einer anderen der ersten Seitenwände erstreckt, und eine Speicherzelle direkt auf der Durchkontaktierung.
DE102018100004.9A 2017-08-18 2018-01-01 Verfahren zum bilden einer bodenelektroden-durchkontaktierung mit flacher oberfläche (flat bottom electrode via - beva) für speicher Pending DE102018100004A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762547230P 2017-08-18 2017-08-18
US62/547,230 2017-08-18
US15/823,012 2017-11-27
US15/823,012 US10566519B2 (en) 2017-08-18 2017-11-27 Method for forming a flat bottom electrode via (BEVA) top surface for memory

Publications (1)

Publication Number Publication Date
DE102018100004A1 true DE102018100004A1 (de) 2019-02-21

Family

ID=65361608

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018100004.9A Pending DE102018100004A1 (de) 2017-08-18 2018-01-01 Verfahren zum bilden einer bodenelektroden-durchkontaktierung mit flacher oberfläche (flat bottom electrode via - beva) für speicher

Country Status (5)

Country Link
US (5) US10566519B2 (de)
KR (1) KR102006569B1 (de)
CN (1) CN109411503B (de)
DE (1) DE102018100004A1 (de)
TW (1) TWI683419B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923492B2 (en) * 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10622551B2 (en) * 2017-11-29 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and devices for magnetic tunnel junction devices
US10734579B2 (en) * 2018-01-03 2020-08-04 International Business Machines Corporation Protuberant contacts for resistive switching devices
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10522740B2 (en) * 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US11088323B2 (en) * 2018-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode last scheme for memory cell to prevent metal redeposit
US10943983B2 (en) * 2018-10-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits having protruding interconnect conductors
US20220013719A1 (en) * 2018-11-21 2022-01-13 The Research Foundation For The State University Of New York Resistive random access memory device
US11158640B2 (en) * 2019-04-22 2021-10-26 Micron Technology, Inc. Apparatus comprising compensation capacitors and related memory devices and electronic systems
CN112018146B (zh) 2019-05-31 2024-01-05 联华电子股份有限公司 磁阻式随机存取存储器
US11227994B2 (en) 2019-06-17 2022-01-18 Hefei Reliance Memory Limited Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same
US11282788B2 (en) 2019-07-25 2022-03-22 International Business Machines Corporation Interconnect and memory structures formed in the BEOL
US11107989B2 (en) * 2019-08-05 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with magnetic layers for reset operation
US11195751B2 (en) 2019-09-13 2021-12-07 International Business Machines Corporation Bilayer barrier for interconnect and memory structures formed in the BEOL
US11133457B2 (en) * 2019-09-25 2021-09-28 International Business Machines Corporation Controllable formation of recessed bottom electrode contact in a memory metallization stack
US11121308B2 (en) * 2019-10-15 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall spacer structure for memory cell
US11158574B2 (en) 2019-12-24 2021-10-26 Globalfoundries U.S. Inc. Methods of forming a conductive contact structure to an embedded memory device on an IC product and a corresponding IC product
US11121087B2 (en) * 2019-12-24 2021-09-14 Globalfoundries U.S. Inc. Methods of forming a conductive contact structure to an embedded memory device on an IC product and a corresponding IC product
US11245072B2 (en) * 2019-12-26 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-change memory and method of forming same
US11121315B2 (en) * 2020-01-03 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure improving reliability of top electrode contact for resistance switching RAM having cells of varying height
CN113192929B (zh) 2020-01-14 2023-07-25 联华电子股份有限公司 电阻式存储器结构及其制作方法
CN113471244B (zh) * 2020-03-30 2023-09-12 联华电子股份有限公司 半导体元件及其制作方法
US11302630B2 (en) 2020-04-08 2022-04-12 International Business Machines Corporation Electrode-via structure
US11411180B2 (en) 2020-04-28 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method
CN113517393B (zh) * 2020-04-28 2024-05-28 台湾积体电路制造股份有限公司 相变存储器件及其形成方法
US11574929B2 (en) 2020-05-28 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3D ferroelectric memory
DE102020132926A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. 3d ferroelektrischer speicher
US20210399207A1 (en) * 2020-06-23 2021-12-23 Taiwan Semiconductor Manufacturing Company Limited Memory cell with low resistance top electrode contact and methods for forming the same
US11985825B2 (en) 2020-06-25 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. 3D memory array contact structures
US11495618B2 (en) 2020-07-30 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
CN112736198B (zh) * 2020-12-31 2023-06-02 上海集成电路装备材料产业创新中心有限公司 一种阻变存储器及其制备方法
US11769791B2 (en) * 2021-01-27 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. High capacitance MIM device with self aligned spacer
US11716856B2 (en) 2021-03-05 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6086777A (en) 1998-07-02 2000-07-11 Advanced Micro Devices, Inc. Tantalum barrier metal removal by using CF4 /o2 plasma dry etch
US7189626B2 (en) * 2004-11-03 2007-03-13 Micron Technology, Inc. Electroless plating of metal caps for chalcogenide-based memory devices
KR20060074757A (ko) * 2004-12-28 2006-07-03 주식회사 하이닉스반도체 반도체소자의 제조방법
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
WO2013094169A1 (ja) * 2011-12-19 2013-06-27 パナソニック株式会社 不揮発性記憶装置及びその製造方法
US9123706B2 (en) * 2011-12-21 2015-09-01 Intel Corporation Electroless filled conductive structures
JP2014127566A (ja) * 2012-12-26 2014-07-07 Panasonic Corp 不揮発性記憶装置の製造方法および不揮発性記憶装置
US9514983B2 (en) 2012-12-28 2016-12-06 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
KR20150053088A (ko) * 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
KR102104061B1 (ko) 2013-11-15 2020-04-23 삼성전자 주식회사 금속 패턴 및 압전 패턴을 포함하는 반도체 소자
JP6391009B2 (ja) * 2014-03-17 2018-09-19 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶素子の製造方法
US9502466B1 (en) * 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing
US10109674B2 (en) * 2015-08-10 2018-10-23 Qualcomm Incorporated Semiconductor metallization structure
US10043852B2 (en) * 2015-08-11 2018-08-07 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
US10586102B2 (en) 2015-08-18 2020-03-10 Qualcomm Incorporated Systems and methods for object tracking
US9847481B2 (en) 2015-10-27 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing on top electrode of RRAM
US10043705B2 (en) * 2016-12-05 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of forming thereof
KR20180082709A (ko) * 2017-01-10 2018-07-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN109411503B (zh) 2022-02-18
US11751485B2 (en) 2023-09-05
US10566519B2 (en) 2020-02-18
US10763426B2 (en) 2020-09-01
US20220093849A1 (en) 2022-03-24
KR102006569B1 (ko) 2019-08-01
CN109411503A (zh) 2019-03-01
KR20190019815A (ko) 2019-02-27
US20190386204A1 (en) 2019-12-19
US11201281B2 (en) 2021-12-14
TW201913960A (zh) 2019-04-01
US20200357981A1 (en) 2020-11-12
TWI683419B (zh) 2020-01-21
US20220085280A1 (en) 2022-03-17
US11844286B2 (en) 2023-12-12
US20190058109A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
DE102018100004A1 (de) Verfahren zum bilden einer bodenelektroden-durchkontaktierung mit flacher oberfläche (flat bottom electrode via - beva) für speicher
DE102017123365B4 (de) Verfahren zur herstellung einer homogenen oberen fläche einer unteren elektroden-durchkonraktierung (beva) für speicher
DE102018120840B4 (de) Halbleiterspeichervorrichtungen mit Stapelstruktur und Datenspeicherelement
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102019112891A1 (de) Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode
DE102018100023A1 (de) Resistive direktzugriffspeicherzelle (rram-zelle) mit ausgesparten seitenwänden der unteren elektrode
DE112012001220B4 (de) Halbleiterstruktur mit lokaler zu einer Gate-Struktur selbstjustierten Zwischenverbindungsstruktur und statische Speicherzelle diese beinhaltend und Verfahren diese zu bilden
DE102018122524A1 (de) Struktur und Verfahren zum Freilegen von Speicherzellen mit unterschiedlichen Größen
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE102019114226A1 (de) Techniken zur verbindung von oberseiteneletrodendurchkontaktierungen von mram
DE102019113486B4 (de) Neuartige hartmaske für mtj-strukturierung
DE102020130890A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102015120464A1 (de) Hochdichter resistiver direktzugriffsspeicher (rram)
DE102019127070A1 (de) Verfahren zum bilden einer speicherzelle
DE102020126631B4 (de) Speicheranordnungen enthaltend Dummy-Bereiche und Verfahren zu ihrer Herstellung
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE102021110537A1 (de) Stapelbarer 3D-Speicher und Verfahren zum Herstellen
DE102012224274A1 (de) Nanodraht-Floating-Gate-Transistor
DE102020132537A1 (de) Dreidimensionale Speichervorrichtung und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000