CN113192929B - 电阻式存储器结构及其制作方法 - Google Patents
电阻式存储器结构及其制作方法 Download PDFInfo
- Publication number
- CN113192929B CN113192929B CN202010035925.5A CN202010035925A CN113192929B CN 113192929 B CN113192929 B CN 113192929B CN 202010035925 A CN202010035925 A CN 202010035925A CN 113192929 B CN113192929 B CN 113192929B
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- width
- plug
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 148
- 239000002184 metal Substances 0.000 claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 133
- 102100032937 CD40 ligand Human genes 0.000 description 14
- 101000868215 Homo sapiens CD40 ligand Proteins 0.000 description 14
- 102100026234 Cytokine receptor common subunit gamma Human genes 0.000 description 12
- 101001055227 Homo sapiens Cytokine receptor common subunit gamma Proteins 0.000 description 12
- 101000864342 Homo sapiens Tyrosine-protein kinase BTK Proteins 0.000 description 7
- 101000621427 Homo sapiens Wiskott-Aldrich syndrome protein Proteins 0.000 description 7
- 102100029823 Tyrosine-protein kinase BTK Human genes 0.000 description 7
- 102100023034 Wiskott-Aldrich syndrome protein Human genes 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- -1 silicon carbide nitride Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种电阻式存储器结构及其制作方法，其中该电阻式存储器结构包含一基底，基底分为一存储器区和一逻辑元件区，一金属插塞位于存储器区内，一电阻式存储器设置于金属插塞上并且接触金属插塞，其中电阻式存储器包含一上电极、一可变电阻层和一下电极，可变电阻层位于上电极和下电极之间，可变电阻层具有一第一下表面，下电极具有一第一上表面，第一下表面和第一上表面的形状和面积相同并且第一下表面仅部分重叠且接触第一上表面。
Description
技术领域
本发明涉及一种电阻式存储器结构及其制作方法，特别是涉及一种上电极仅覆盖部分下电极的电阻式存储器及其制作方法。
背景技术
电阻式存储器(Resistive Random Access Memory,RRAM))是一种非挥发性存储器的类型，提供下列优点：小的存储单元尺寸、超高速操作、低功率操作、高耐久性以及CMOS相容性。
电阻式存储器是主要的操作原理是利用金属氧化物的阻值会随着所加外加偏压而改变进而产生不同的阻值来存储数据，而如何辨别内部存储的值，则由内部的阻值高低来做分别。
然而传统上在制作电阻式存储器时，会影响到逻辑元件区内金属内连线的高度以及金属介电层的厚度，造成逻辑元件区内金属内连线的电容值和阻值和原始设计的不同。
发明内容
有鉴于此，本发明提供一种电阻式存储器的制作方法，在制作电阻式存储器的同时，不会影响到逻辑元件区内金属内连线的原始设计的高度。
根据本发明的一优选实施例，一种电阻式存储器结构包含一基底，基底分为一存储器区和一逻辑元件区，一金属插塞位于存储器区内，一电阻式存储器设置于金属插塞上并且接触金属插塞，其中电阻式存储器包含一上电极、一可变电阻层和一下电极，可变电阻层位于上电极和下电极之间，可变电阻层具有一第一下表面，下电极具有一第一上表面，第一下表面和第一上表面的形状和面积相同并且第一下表面仅部分重叠且接触第一上表面。
根据本发明的另一优选实施例，一种电阻式存储器结构的制作方法，包含提供一金属介电层在一基底上，然后形成一金属插塞穿透金属介电层，接着形成一介电层覆盖金属介电层，之后形成一开口在介电层中并由开口曝露出金属插塞，再形成一下电极覆盖介电层并填满开口，然后进行一平坦化制作工艺，移除在开口之外的下电极，在平坦化制作工艺之后，形成一可变电阻层覆盖下电极，最后形成一上电极覆盖可变电阻层，其中可变电阻层具有一下表面，下电极具有一上表面，下表面和上表面的形状和面积相同并且下表面仅部分重叠且接触上表面。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1为本发明的一优选实施例所绘示的一种电阻式存储器结构的示意图；
图2为图1中的电阻式存储器的分解图；
图3为图1中下电极和可变电阻层的上视图；
图4至图10为本发明的一优选实施例所绘示的电阻式存储器结构的制作方法的示意图。
主要元件符号说明
10 基底 12 晶体管
14 栅极结构 16 漏极
18 源极 20 晶体管
22 栅极结构 24 源极/漏极掺杂区
26 漏极插塞 28 源极插塞
30 插塞 32 电阻式存储器
34 下电极 34b 第一上表面
36 可变电阻层 36a 第一下表面
36b 第二上表面 38 上电极
38a 第二下表面 40 介电层
42 光掩模 44 开口
46 平坦化制作工艺 48 介电层
50 开口 A 框线
ILD 层间介电层 IMD1 第一金属介电层
IMD2 第二金属介电层 IMD3 第三金属介电层
IMD4 第四金属介电层 L 逻辑元件区
M 存储器区 M1a 第一漏极金属层
M1b 第一源极金属层 M1c 第一金属层
M2a 第二漏极金属层 M2c 第二金属层
M3c 第三金属层 M4a 第四漏极金属层
M4c 第四金属层 SL 源极线
V1a 第一漏极插塞 V1b 第一源极插塞
V1c 第一插塞 V2c 第二插塞
V3c 第三插塞 W 金属插塞
W1 第一宽度 W2 第二宽度
W3 第三宽度 100 电阻式存储器结构
具体实施方式
图1为根据本发明的一优选实施例所绘示的一种电阻式存储器结构。图2为图1中的电阻式存储器的分解图。图3为图1中的下电极和可变电阻层的上视图。
如图1所示，一种电阻式存储器结构100包含一基底10，基底10划分为一存储器区M和一逻辑元件区L，一晶体管12设置于基底10的存储器区M，晶体管12包含一栅极结构14、一漏极16和一源极18，一晶体管20置于基底10的逻辑元件区L，晶体管20包含一栅极结构22和二个源极/漏极掺杂区24。一层间介电层ILD覆盖基底10的存储器区M和逻辑元件区L、晶体管12和晶体管20，一第一金属介电层IMD1接触并覆盖层间介电层ILD，一第二金属介电层IMD2接触并覆盖第一金属介电层IMD1，一第三金属介电层IMD3接触并覆盖第二金属介电层IMD2，一第四金属介电层IMD4接触并覆盖第三金属介电层IMD3。
一漏极插塞26穿透层间介电层ILD接触漏极16，一源极插塞28穿透层间介电层ILD接触源极18，一插塞30穿透层间介电层ILD接触一源极/漏极掺杂区24。一第一漏极金属层M1a和一第一源极金属层M1b埋入于存储器区M的第一金属介电层IMD1，一第一金属层M1c埋入于逻辑元件区L的第一金属介电层IMD1，第一漏极金属层M1a接触漏极插塞26，第一源极金属层M1b接触源极插塞28，第一金属层M1c接触插塞30。第一金属介电层IMD1在存储器区M和在逻辑元件区L的厚度相同。
一第一漏极插塞V1a、一第二漏极金属层M2a、一第一源极插塞V1b和一源极线SL埋入于存储器区M的第二金属介电层IMD2，一第一插塞V1c和一第二金属层M2c埋入于逻辑元件区L的第二金属介电层IMD2。第二金属介电层IMD2在存储器区M和在逻辑元件区L的厚度相同。第一漏极插塞V1a接触第一漏极金属层M1a，第二漏极金属层M2a接触第一漏极插塞V1a，第一源极插塞V1b接触第一源极金属层M1b，源极线SL接触第一源极插塞V1b，第一插塞V1c接触第一金属层M1c，第二金属层M2c接触第一插塞V1c。
一金属插塞W设置于存储器区M内的第三金属介电层IMD3，一第二插塞V2c和一第三金属层M3c设置于逻辑元件区L内的第三金属介电层IMD3中，金属插塞W接触第二漏极金属层M2a，第二插塞V2c接触第二金属层M2c，第三金属层M3c接触第二插塞V2c。
一电阻式存储器32设置于存储器区M内的第四金属介电层IMD4中并且接触金属插塞W，电阻式存储器32包含一上电极38、一可变电阻层36和一下电极34，可变电阻层36位于上电极38和下电极34之间，请同时参阅图1、图2和图3，可变电阻层36具有一第一下表面36a，第一下表面36a和基底10的上表面平行，下电极34具有一第一上表面34b，第一下表面36a和第一上表面34b的形状和面积相同，由图3所示第一下表面36a仅部分重叠且接触第一上表面34b，图3中由左上向右下的斜线即标示了下电极34和可变电阻层36重叠的位置，此外，第一上表面34b具有一第一宽度W1，第一下表面36a具有一第二宽度W2，第一宽度W1等于第二宽度W2，第一宽度W1和第二宽度W2平行，第一宽度W1仅部分重叠第二宽度W2，根据本发明的一优选实施例50％至95％的第一宽度W1和第二宽度W2重叠。
请再度参阅图1和图2，上电极38具有一第二下表面38a，可变电阻层36具有一第二上表面36b，第二下表面38a接触并完全重叠第二上表面36b。此外第二下表面38a和第二上表面36b的面积相同，形状也相同。也就是说，上电极38的上表面和下表面、可变电阻层36的上表面和下表面和下电极34的上表面和下表面，这六个表面彼此的面积和形状都相同，上电极38和可变电阻层36完全重叠，但下电极34却和可变电阻层36以及上电极38不完全重叠，而有右左偏移。如此一来，因为下电极34却和可变电阻层36之间的接触面积变小，但操作电流相同，当电阻式存储器32进行操作时，可使得下电极34和可变电阻层36之间所形成的通道(filaments)的电流密度增加，电流密度是指单位面积内的电流量，当电流密度增加时，电阻式存储器32的操作效能会变好。
一第四漏极金属层M4a设置在存储器区M的第四金属介电层IMD4中，并且覆盖并接触电阻式存储器32的上电极38。一第三插塞V3c和一第四金属层M4c设置在逻辑元件区L内的第四金属介电层IMD4中，第三插塞V3c接触第三金属层M3c，第四金属层M4c覆盖并接触第三插塞V3c。
根据本发明的一优选实施例，电阻式存储器32的总高度加上第四漏极金属层M4a的高度等于金属插塞W的高度。
层间介电层IDL、第一金属介电层IMD1、第二金属介电层IMD2、第三金属介电层IMD3和第四金属介电层IMD4可以各自为氧化硅、氮化硅、氮碳化硅、氮氧化硅、氮碳氧化硅或其它低介电常数(例如介电常数小于2.5的材料)，基底10可以为一硅基底、一锗基底、一砷化镓基底、一硅锗基底、一磷化铟基底、一氮化镓基底、一碳化硅基底或是一硅覆绝缘基底。
上电极38和下电极34的材料层可以各自包含氮化钛、氮化钽、钇或是其它导电材料，可变电阻层36包含多层的材料层，例如氧化钽、氧化铪或氧化钛等金属氧化物。
漏极插塞26、源极插塞28、插塞30、第一漏极金属层M1a、第一源极金属层M1b、第一金属层M1c、第一漏极插塞V1a、第二漏极金属层M2a、第一源极插塞V1b、源极线SL、第一插塞V1c、第二金属层M2c、金属插塞W、第二插塞V2c、一第三金属层M3c、第三插塞V3c、第四金属层M4和第四漏极金属层M4a可以各自为铜、铝或钨。根据本发明的优选实施例，金属插塞W为钨。
值得注意的是：本发明的第二插塞V2c的高度加上第三金属层M3c的高度等于金属插塞W的高度，而第二插塞V2c的高度加上第三金属层M3c的高度等于第三金属介电层IMD3的厚度，金属插塞W的高度也等于第三金属介电层IMD3的厚度，第三金属介电层IMD3的厚度在存储器区M和在逻辑元件区L都相同。此外，第三插塞V3c的高度加上第四金属层M4c的高度等于电阻式存储器32的高度加上第四漏极金属层M4a的高度，另外，第三插塞V3c的高度加上第四金属层M4c的高度等于第四金属介电层IMD4的厚度，电阻式存储器32的高度加上第四漏极金属层M4a的高度等于第四金属介电层IMD4的厚度，第四金属介电层IMD4的厚度在存储器区M和在逻辑元件区L都相同。也就是说，即使在本发明的存储器区M的第四金属介电层IMD4内设置了电阻式存储器32，在第三金属介电层IMD3内设置了金属插塞W，在逻辑元件区L的第三金属介电层IMD3和第四金属介电层IMD4内的金属内连线(例如第二插塞V2c、第三金属层M3c、第三插塞V3c和第四金属层M4c)，其高度会和原始设计相同，不需因为设置电阻式存储器32和金属插塞W而配合修改高度，如此，就不会影响到逻辑元件区内对金属内连线原始设定的电容值和电阻值。
图4至图10为根据本发明的一优选实施例所绘示的电阻式存储器结构的制作方法。图4至图10所示例的制作方法，即是图1中框线A中的电阻式存储器和金属插塞的制作方法，其中相同功能和相同位置的元件将使用相同的标号，相关的元件材料说明请参阅图1的说明。
如图4所示，首先提供一第三金属介电层IMD3在一基底10上(请参阅图1获得基底10的位置)，然后形成一金属插塞W穿透第三金属介电层IMD3，如图5所示，形成一介电层40覆盖第三金属介电层IMD3，然后利用一光掩模42图案化介电层40，也就是通过光刻蚀刻制作工艺在介电层40中形成一开口44，并由开口44中曝露出金属插塞W。如图6所示，形成一下电极34覆盖介电层40并填满开口44，如图7所示，进行一平坦化制作工艺46，移除在开口44之外的下电极34，使得下电极34的第一上表面34b和介电层40的上表面切齐。
如图8所示在平坦化制作工艺46之后，形成一可变电阻层36覆盖下电极34，可变电阻层36包含形成多层的材料层，例如氧化钽、氧化铪或氧化钛等金属氧化物，然后形成一上电极38覆盖可变电阻层34和介电层40，如图9所示，利用图案化下电极34时所使用的光掩模42，图案化可变电阻层36和上电极38，使得可变电阻层36的第二宽度W2、上电极38的第三宽度W3和下电极34的第一宽度W1相同，值得注意的是：可变电阻层36和上电极38两者完全重叠，但可变电阻层36和上电极38两者都未对齐下电极34，也就是说，即使采用同一光掩模42，在图案化可变电阻层36和上电极38时光掩模42相对于基底10的位置，与在图案化下电极34时光掩模42相对于基底10的位置不同。如此一来，如图2所示，可变电阻层36具有一第一下表面36a，下电极34具有一第一上表面34b，第一下表面36a和第一上表面34b的形状和面积相同并且第一下表面36a仅部分重叠且接触第一上表面34b。至此本发明的电阻式存储器32和金属插塞W已经完成。如图10所示，形成一介电层48覆盖介电层40，介电层48和介电层40共同构成第四金属介电层IMD4，之后在介电层48中形成一开口50，然后形成一第四漏极金属层M4a填满开口50。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (12)
1.一种电阻式存储器结构，其特征在于，包含：
基底，分为存储器区和逻辑元件区；
金属插塞，位于该存储器区内；以及
电阻式存储器，设置于该金属插塞上并且接触该金属插塞，其中该电阻式存储器包含上电极、可变电阻层和下电极，该可变电阻层位于该上电极和该下电极之间，该可变电阻层具有第一下表面，该下电极具有第一上表面，该第一下表面和该第一上表面的形状和面积相同并且该第一下表面仅部分重叠且接触该第一上表面；
其中该第一上表面具有第一宽度，该第一下表面具有第二宽度，该第一宽度等于该第二宽度，该第一宽度和该第二宽度平行，该第一宽度仅部分重叠该第二宽度，其中50%至95%的该第一宽度和该第二宽度重叠。
2.如权利要求1所述的电阻式存储器结构，其中该上电极具有第二下表面，该可变电阻层具有第二上表面，该第二下表面接触并完全重叠该第二上表面。
3.如权利要求1所述的电阻式存储器结构，另包含：
第三金属介电层，覆盖该存储器区和该逻辑元件区，其中该金属插塞穿透该存储器区内的该第三金属介电层；
第四金属介电层，覆盖该第三金属介电层并且覆盖该存储器区和该逻辑元件区，其中该电阻式存储器埋入于该第四金属介电层；
第二插塞，设置在该逻辑元件区内的该第三金属介电层中；
第三金属层，覆盖并接触该第二插塞，其中该第三金属层设置于该第三金属介电层中；
第三插塞，设置在该逻辑元件区内的该第四金属介电层中；
第四金属层，覆盖并接触该第三插塞，其中该第四金属层设置于该第四金属介电层中；以及
第四漏极金属层，覆盖并接触该电阻式存储器的上电极。
4.如权利要求3所述的电阻式存储器结构，其中该第二插塞的高度加上该第三金属层的高度等于该金属插塞的高度。
5.如权利要求3所述的电阻式存储器结构，其中该第三插塞的高度加上该第四金属层的高度等于该电阻式存储器的高度加上该第四漏极金属层的高度。
6.如权利要求3所述的电阻式存储器结构，另包含第一晶体管，置于该基底的该逻辑元件区，其中该第一晶体管电连接该第二插塞、该第三金属层、该第三插塞和该第四金属层。
7.如权利要求3所述的电阻式存储器结构，其中该电阻式存储器的高度加上该第四漏极金属层的高度等于该金属插塞的高度。
8.如权利要求1所述的电阻式存储器结构，另包含第二晶体管，设置于该基底的该存储器区，其中该第二晶体管的漏极电连接该金属插塞和该电阻式存储器。
9.如权利要求1所述的电阻式存储器结构，其中该第一下表面和该基底的上表面平行。
10.一种电阻式存储器结构的制作方法，包含：
提供金属介电层在基底上；
形成金属插塞穿透该金属介电层；
形成介电层覆盖该金属介电层；
形成开口在介电层中并由该开口曝露出该金属插塞；
形成下电极覆盖该介电层并填满该开口；
进行平坦化制作工艺，移除在该开口之外的该下电极；
在该平坦化制作工艺之后，形成可变电阻层覆盖该下电极；以及
形成上电极覆盖该可变电阻层，其中该可变电阻层具有下表面，该下电极具有上表面，该下表面和该上表面的形状和面积相同并且该下表面仅部分重叠且接触该上表面；
其中该上表面具有第一宽度，该下表面具有第二宽度，该第一宽度等于该第二宽度，该第一宽度和该第二宽度平行，该第一宽度仅部分重叠该第二宽度，其中50%至95%的该第一宽度和该第二宽度重叠。
11.如权利要求10所述的电阻式存储器结构的制作方法，其中该开口的形成步骤包含利用光掩模图案化该介电层以形成该开口。
12.如权利要求11所述的电阻式存储器结构的制作方法，其中形成该上电极和该可变电阻层的步骤包含：
在该平坦化制作工艺之后，形成该可变电阻层覆盖该介电层和该下电极；
形成该上电极覆盖该可变电阻层和该介电层；以及
利用该光掩模图案化该可变电阻层和该上电极，使得该可变电阻层的宽度、该上电极的宽度和该下电极的宽度相同。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010035925.5A CN113192929B (zh) | 2020-01-14 | 2020-01-14 | 电阻式存储器结构及其制作方法 |
| US16/794,194 US11257864B2 (en) | 2020-01-14 | 2020-02-18 | RRAM structure with only part of variable resistive layer covering bottom electrode and method of fabricating the same |
| US17/571,519 US11632888B2 (en) | 2020-01-14 | 2022-01-09 | RRAM structure with only part of variable resistive layer covering bottom electrode and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010035925.5A CN113192929B (zh) | 2020-01-14 | 2020-01-14 | 电阻式存储器结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113192929A CN113192929A (zh) | 2021-07-30 |
| CN113192929B true CN113192929B (zh) | 2023-07-25 |
Family
ID=76763624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010035925.5A Active CN113192929B (zh) | 2020-01-14 | 2020-01-14 | 电阻式存储器结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US11257864B2 (zh) |
| CN (1) | CN113192929B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11411181B2 (en) | 2020-03-30 | 2022-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase-change memory device and method |
| TWI775138B (zh) * | 2020-09-03 | 2022-08-21 | 力晶積成電子製造股份有限公司 | 複合型記憶體結構 |
| US11751405B2 (en) | 2020-09-25 | 2023-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and method for fabricating the same |
| US11894267B2 (en) * | 2021-01-05 | 2024-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating integrated circuit device |
| US11825753B2 (en) * | 2021-08-19 | 2023-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell, integrated circuit, and manufacturing method of memory cell |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2011024455A1 (ja) * | 2009-08-28 | 2013-01-24 | パナソニック株式会社 | 半導体記憶装置の製造方法 |
| CN105321931A (zh) * | 2014-06-04 | 2016-02-10 | 瑞萨电子株式会社 | 半导体器件 |
| US10157951B2 (en) * | 2017-01-13 | 2018-12-18 | Samsung Electronics Co., Ltd. | CMOS image sensor (CIS) including MRAM (magnetic random access memory) |
| CN109755269A (zh) * | 2017-11-01 | 2019-05-14 | 三星电子株式会社 | 可变电阻存储器件 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707182B1 (ko) * | 2005-02-18 | 2007-04-13 | 삼성전자주식회사 | 상전이 메모리 소자 및 제조방법 |
| KR100657956B1 (ko) * | 2005-04-06 | 2006-12-14 | 삼성전자주식회사 | 다치 저항체 메모리 소자와 그 제조 및 동작 방법 |
| KR100842903B1 (ko) * | 2005-06-10 | 2008-07-02 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| JP5256138B2 (ja) * | 2009-07-23 | 2013-08-07 | 株式会社サムソン | 加熱殺菌装置 |
| KR101617381B1 (ko) * | 2009-12-21 | 2016-05-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 형성 방법 |
| CN102332454B (zh) * | 2010-07-15 | 2013-04-10 | 复旦大学 | 一次可编程存储单元、存储器及其制备方法 |
| US9331277B2 (en) * | 2013-01-21 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | One transistor and one resistive random access memory (RRAM) structure with spacer |
| KR102097150B1 (ko) * | 2013-02-01 | 2020-04-03 | 엘지디스플레이 주식회사 | 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법 |
| US9974175B2 (en) * | 2013-04-29 | 2018-05-15 | Samsung Display Co., Ltd. | Electronic component, electric device including the same, and bonding method thereof |
| US11457531B2 (en) * | 2013-04-29 | 2022-09-27 | Samsung Display Co., Ltd. | Electronic component, electric device including the same, and bonding method thereof |
| KR102077525B1 (ko) * | 2013-07-30 | 2020-02-14 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조 방법 |
| US20160172428A1 (en) * | 2014-12-11 | 2016-06-16 | Lg Display Co., Ltd. | Flexible display device with corrosion resistant printed circuit film |
| US9847481B2 (en) * | 2015-10-27 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal landing on top electrode of RRAM |
| TWI699914B (zh) | 2016-09-08 | 2020-07-21 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
| TWI681541B (zh) * | 2016-10-19 | 2020-01-01 | 聯華電子股份有限公司 | 具記憶體結構之半導體元件及其製造方法 |
| KR102455038B1 (ko) * | 2017-04-12 | 2022-10-17 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| US10158072B1 (en) * | 2017-05-31 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Step height reduction of memory element |
| US10566519B2 (en) * | 2017-08-18 | 2020-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a flat bottom electrode via (BEVA) top surface for memory |
| US10686014B2 (en) * | 2018-06-26 | 2020-06-16 | International Business Machines Corporation | Semiconductor memory device having a vertical active region |
| US11088203B2 (en) * | 2019-07-29 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D RRAM cell structure for reducing forming and set voltages |
-
2020
- 2020-01-14 CN CN202010035925.5A patent/CN113192929B/zh active Active
- 2020-02-18 US US16/794,194 patent/US11257864B2/en active Active
-
2022
- 2022-01-09 US US17/571,519 patent/US11632888B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2011024455A1 (ja) * | 2009-08-28 | 2013-01-24 | パナソニック株式会社 | 半導体記憶装置の製造方法 |
| CN105321931A (zh) * | 2014-06-04 | 2016-02-10 | 瑞萨电子株式会社 | 半导体器件 |
| US10157951B2 (en) * | 2017-01-13 | 2018-12-18 | Samsung Electronics Co., Ltd. | CMOS image sensor (CIS) including MRAM (magnetic random access memory) |
| CN109755269A (zh) * | 2017-11-01 | 2019-05-14 | 三星电子株式会社 | 可变电阻存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210217813A1 (en) | 2021-07-15 |
| US11257864B2 (en) | 2022-02-22 |
| US11632888B2 (en) | 2023-04-18 |
| US20220130903A1 (en) | 2022-04-28 |
| CN113192929A (zh) | 2021-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113192929B (zh) | 电阻式存储器结构及其制作方法 | |
| US10749108B2 (en) | Logic compatible RRAM structure and process | |
| TWI594405B (zh) | 積體電路及其製造方法 | |
| CN104659050B (zh) | Rram器件的顶电极阻挡层 | |
| US9431604B2 (en) | Resistive random access memory (RRAM) and method of making | |
| CN106611816B (zh) | Rram装置与其形成方法 | |
| CN100565882C (zh) | 半导体器件制造方法 | |
| US20140203236A1 (en) | One transistor and one resistive random access memory (rram) structure with spacer | |
| TW201810749A (zh) | 半導體元件及其製作方法 | |
| US11437568B2 (en) | Memory device and methods of making such a memory device | |
| WO2007102341A1 (ja) | 抵抗変化型素子、半導体装置、およびその製造方法 | |
| KR20200140993A (ko) | 배리어층을 갖는 rram | |
| US6069383A (en) | Flash memory and method for fabricating the same | |
| TWI726757B (zh) | 反熔絲元件 | |
| US20070285962A1 (en) | Phase change memory device and fabrication method thereof | |
| US11289157B1 (en) | Memory device | |
| CN101132051A (zh) | 半导体存储器件及其制造方法 | |
| US7569909B2 (en) | Phase change memory devices and methods for manufacturing the same | |
| CN114122254A (zh) | 具有多个输入端子的电阻式存储器元件 | |
| CN113629098B (zh) | 电阻式存储器装置 | |
| TWI739399B (zh) | 電阻式隨機存取記憶體裝置及其形成方法 | |
| US11785868B2 (en) | Semiconductor structure and method of forming the same | |
| CN116096217A (zh) | 可变电阻式存储器结构及其制作方法 | |
| CN219499931U (zh) | 半导体器件 | |
| US11641789B2 (en) | Memory cells and methods for forming memory cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |