CN106611816B - Rram装置与其形成方法 - Google Patents

Rram装置与其形成方法 Download PDF

Info

Publication number
CN106611816B
CN106611816B CN201610043803.4A CN201610043803A CN106611816B CN 106611816 B CN106611816 B CN 106611816B CN 201610043803 A CN201610043803 A CN 201610043803A CN 106611816 B CN106611816 B CN 106611816B
Authority
CN
China
Prior art keywords
layer
oxygen storage
storage layer
conductive oxygen
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610043803.4A
Other languages
English (en)
Other versions
CN106611816A (zh
Inventor
陈达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN106611816A publication Critical patent/CN106611816A/zh
Application granted granted Critical
Publication of CN106611816B publication Critical patent/CN106611816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种RRAM装置与其形成方法,包括:底电极,位于氧化物层中;多个介电凸块,位于氧化物层上,且底电极位于相邻的两个介电凸块之间;电阻转态层,顺应性地位于介电凸块、氧化物层、与底电极上;导电储氧层,位于电阻转态层上;以及氧扩散阻障层,位于导电储氧层上。由于本发明的介电凸块可增加相邻的MIM堆叠的导电储氧层中的来自电阻转态层氧原子的迁移路径,甚至截断相邻的MIM堆叠的导电储氧层,因此可有效改善相邻MIM堆叠互相干扰的问题。

Description

RRAM装置与其形成方法
技术领域
本发明关于RRAM装置,更特别关于其MIM堆叠结构与其形成方法。
背景技术
电阻式非挥发性存储器(RRAM)因具有功率消耗低、操作电压低、写入擦除时间短、耐久度长、存储时间长、非破坏性读取、多状态存储、元件工艺简单、及可微缩性等优点,所以成为新兴非挥发性存储器的主流。电阻式非挥发性存储器的基本结构为底电极、电阻转态层及顶电极构成的金属-绝缘体-金属(metal-insulator-metal,MIM)叠层结构,且电阻式非挥发性存储器的电阻转换(resistive switching,RS)阻值特性为元件的重要特性。一般为了形成MIM堆叠的阵列,往往形成整层的底电极层、电阻转态层、与顶电极层后,再以光刻工艺搭配刻蚀工艺图案化上述层状物以定义多个MIM堆叠。然而刻蚀工艺往往会损伤MIM堆叠的侧壁而劣化MIM堆叠的性质。
综上所述,目前亟需新的RRAM装置及其制造方法,以改善上述缺点。
发明内容
为了解决刻蚀工艺往往会损伤MIM堆叠的侧壁而劣化MIM堆叠的性质的问题,本发明实施例提供一种RRAM装置与其形成方法。
本发明一实施例提供的RRAM装置,包括:底电极,位于氧化物层中;多个介电凸块,位于氧化物层上,且底电极位于相邻的两个介电凸块之间,其中该些介电凸块的底面高于该些底电极的底面;电阻转态层,顺应性地位于介电凸块、氧化物层、与底电极上;导电储氧层,位于电阻转态层上;以及氧扩散阻障层,位于导电储氧层上,其中该导电储氧层与该些介电凸块之间隔有部分该氧扩散阻障层。
本发明一实施例提供的RRAM装置的形成方法,包括:形成底电极于氧化物层中;形成多个介电凸块于氧化物层上,且底电极位于相邻的两个介电凸块之间,其中该些介电凸块的底面高于该些底电极的底面;顺应性地形成电阻转态层于介电凸块、氧化物层、与底电极上;形成导电储氧层于电阻转态层上;以及形成氧扩散阻障层于导电储氧层上,其中该导电储氧层与该些介电凸块之间隔有部分该氧扩散阻障层。
由于本发明的介电凸块可增加相邻的MIM堆叠的导电储氧层中的来自电阻转态层氧原子的迁移路径,甚至截断相邻的MIM堆叠的导电储氧层,因此可有效改善相邻MIM堆叠互相干扰的问题。
附图说明
图1是本发明一实施例中,MIM堆叠的示意图。
图2是本发明一实施例中,MIM堆叠的示意图。
图3是本发明一实施例中,MIM堆叠的示意图。
图4A至图4C是本发明一实施例中,MIM堆叠的工艺示意图。
图5A至图5B是本发明一实施例中,MIM堆叠的工艺示意图。
图6A至图6B是本发明一实施例中,MIM堆叠的工艺示意图。
附图标号:
8 晶体管
8D 漏极
8G 栅极
8S 源极
10 基板
11 氧化物层
13 底电极
14 介电凸块
15 电阻转态层
16、18 氧扩散阻障层
17 导电储氧层
18A TiN层
18B TiON层
18C TiN层
具体实施方式
为解决已知工艺造成的问题,可采用图1所示的结构。首先形成晶体管于基板10上。在一实施例中,栅极8G形成于基板10上,而源极8S与漏极8D形成于基板10中并与栅极8G的两侧相邻。值得注意的是,上述晶体管8仅用以说明而非局限本发明。接着形成氧化物层11于基板10与晶体管上,并以光刻工艺搭配刻蚀工艺形成开口于氧化物层11中,以露出部份漏极8D。沉积底电极层于氧化物层11上及开口中,再以平坦化工艺移除氧化物层11其上表面上的底电极层,即形成底电极13以接触晶体管8(如漏极8D)。之后形成整层的电阻转态层15、导电储氧层17(如Ti)、与氧扩散阻障层18(比如TiN层18A/TiON层18B/TiN层18C)于氧化物层11及底电极13上。氧扩散阻障层18为导电结构,其TiN层18C可作为顶电极。
图1所示的结构可避免已知工艺中,图案化底电极层、电阻转态层、与顶电极层以定义MIM堆叠时,刻蚀损伤MIM堆叠侧壁的缺点。然而上述结构中,相邻的MIM堆叠极易互相干扰。举例来说,当施加写入电压至右侧底电极13时,理论上只有对应右侧底电极13的电阻转态层15的氧原子会迁移至对应右侧底电极13的导电储氧层17中。然而对应右侧底电极13的电阻转态层15的氧原子可能迁移至对应左侧底电极13的导电储氧层17,干扰左侧MIM堆叠的状态。在底电极13之间的距离越小的情况下,上述干扰的问题会越严重。
在另一实施例中,采用介电凸块解决上述氧原子迁移所造成的干扰问题。如图2所示,先提供基板10如硅基板,并形成晶体管8于基板10上。接着形成氧化物层11于基板10上。在一实施例中,氧化物层11可为氧化硅,其形成方法可为热氧化法、化学气相沉积法、或其他合适方法。接着以光刻工艺搭配刻蚀工艺形成开口于氧化物层11中以露出晶体管8的漏极8D,再沉积底电极层于氧化物层11上及开口中。在一实施例中,底电极层可为铝、钛、氮化钛(TiN)、或上述组合,其形成方法可为电子束真空蒸镀(E-beam evaporation)、溅镀法(sputtering)、或物理气相沉积(PVD)。接着以平坦化工艺移除氧化物层11其上表面上的底电极层,即形成底电极13,其接触晶体管8的漏极8D。在一实施例中,底电极13的厚度即氧化物层11的厚度介于10nm与100nm之间,其与氧化物层11的厚度相同。底电极13的顶部边缘通常具有斜角(未图示),有利于避免锐角边缘造成的高电场与电流累积。
接着形成介电凸块14于氧化物层11上。如图2所示,某一底电极13位于两个相邻的介电凸块14之间。然而可以理解的是,某一介电凸块14亦位于两个相邻的底电极13之间。换言之,底电极13与介电凸块14交错排列。介电凸块14可于x方向与y方向围绕底电极13,且可相连成格状。上述介电凸块的形成方法为形成整层的介电层于底电极13及氧化物层11上,再以光刻工艺搭配刻蚀工艺图案化介电层以定义介电凸块14。在一实施例中,介电层与介电凸块14的材料为氧化铝(Al2O3)、氮化硅、氧化硅、氮氧化硅、或类似物。
接着顺应性地形成电阻转态层15于介电凸块14、氧化物层11、与底电极13上。在一实施例中,电阻转态层15的材质可为氧化铪、氧化钛、氧化钨、氧化钽、或氧化锆。在一实施例中,电阻转态层15的形成方法可为原子层沉积(ALD)。
接着顺应性地形成氧扩散阻障层16于但阻转态层15上。在一实施例中,氧扩散阻障层16的形成方法为ALD。氧扩散阻障层16可视情况形成,且某些实施例可省略氧扩散阻障层。
接着顺应性地形成导电储氧层17于氧扩散阻障层16上。在一实施例中,导电储氧层17可为铝、钛、或上述组合,其形成方法可为电子束真空蒸镀、溅镀法、或PVD。在一实施例中,底电极13与导电储氧层17的材质不同,比如底电极13为氮化钛而导电储氧层17为钛。
接着顺应性地形成TiN层18A于导电储氧层17上,再毯覆性地形成TiON层18B于TiN层18A上,最后再形成TiN层18C于TiON层18B上。上述TiN层18A、TiON层18B、与TiN层18C即组成氧扩散阻障层18,可避免导电储氧层17中的氧(来自电阻转态层15)向上逃逸出导电储氧层17。在此实施例中,TiON层18B的厚度介于5nm至8nm之间,而TiN层18A与18C的厚度介于9nm至12nm之间。若TiON层18B过薄,则无法有效避免自电阻转态层15迁移至导电储氧层17的氧,在未施加电压的状态下向上逃逸出导电储氧层17的问题。若TiON层18B过厚,则会大幅增加整个MIM堆叠的电阻而增加RRAM装置的驱动电压,甚至使RRAM装置失效。在一实施例中,TiN层18A与18C与TiON层18B的形成方法可为电子束真空蒸镀、溅镀法、或PVD。虽然图示中的TiN层18C具有平坦上表面,但实际上亦可具有不平坦的上表面。在另一实施例中,TiN层18A可取代为厚度介于0.3nm至0.6nm之间的氧化铝层,而TiON层18B可取代为厚度介于9nm至12nm的TiN层。上述氧化铝层的形成方法可为ALD。若氧化铝层过薄,则无法有效避免自电阻转态层15迁移至导电储氧层17的氧,在未施加电压的状态下向上逃逸出导电储氧层17的问题。若氧化铝层过厚,则会大幅增加整个MIM堆叠的电阻而增加RRAM装置的驱动电压,甚至使RRAM装置失效。
由于介电凸块14的存在,自对应某一底电极13的电阻转态层15迁移至导电储氧层17中的氧原子,无法如图1的结构般轻易迁移至对应相邻的底电极13的导电储氧层17。简言之,介电凸块14可有效改善相邻MIM堆叠的干扰问题。
图3与图2类似,差别在于介电凸块14与部份(非全部)的底电极13重叠。图3的结构可进一步减少主动区的面积,进而降低MIM堆叠的漏电流与驱动电压。可以理解的是,TiN层18A可取代为厚度介于0.3nm至0.6nm之间的氧化铝层,而TiON层18B可取代为厚度介于9nm至12nm的TiN层。为了进一步避免某一MIM堆叠的导电储氧层17的氧原子(来自电阻转态层15)迁移至相邻的MIM堆叠的导电储氧层17,可采用图4A至图4C的工艺形成MIM堆叠如下。首先,形成晶体管8于基板10上,形成氧化物层于晶体管8与基板10上,并形成底电极13于基板10上的氧化物层11中以接触晶体管8的漏极8D。接着形成介电凸块14于氧化物层11上。之后顺应性地依序形成电阻转态层15、氧扩散阻障层16、导电储氧层17、与TiN层18A于介电凸块14、氧化物层11、与底电极13上,如图4A所示。接着以平坦化工艺如CMP移除超出氧扩散阻障层16的顶部的导电储氧层17与TiN层18A,直到露出电阻转态层15上的氧扩散阻障层16,如图4B所示。之后毯覆性地形成TiON层18B于导电储氧层17、TiN层18A、与露出的氧扩散阻障层16上,如图4C所示。接着形成TiN层18C于TiON层18B上,且TiN层18C可作为此MIM堆叠的顶电极,如图4C所示。上述结构的材料与形成方法与前述类似,在此不赘述。与图2相较,图4C中不同MIM堆叠的导电储氧层17被介电凸块14截断,可进一步避免相邻的MIM堆叠互相干扰。
在一实施例中,形成晶体管8于基板10上,形成氧化物层于晶体管8与10上,形成底电极13于基板10上的氧化物层11中以接触晶体管8的漏极8D,接着形成介电凸块14于氧化物层11上。底电极13位于两个相邻的介电凸块14之间。之后顺应性地依序形成电阻转态层15、氧扩散阻障层16、导电储氧层17、与TiN层18A于介电凸块14、氧化物层11、与底电极13上,如图4A所示。接着以平坦化工艺如CMP移除超出氧扩散阻障层16的顶部的导电储氧层17与TiN层18A,直到露出介电凸块14上的氧扩散阻障层16,如图4B所示。接着以TiN层18A作为刻蚀掩膜,并刻蚀移除TiN层18A未覆盖的导电储氧层17,如图5A所示。之后毯覆性地形成TiON层18B于TiN层18A与氧扩散阻障层16上,再形成TiN层18C于TiON层18B上,且TiN层18C可作为此MIM堆叠的顶电极,如图5B所示。上述结构的材料与形成方法与前述类似,在此不赘述。在图5B中,不同MIM堆叠的导电储氧层17被介电凸块14截断,且导电储氧层17与介电凸块14之间隔有部份氧扩散阻障层18(TiON层18B)与氧扩散阻障层16,可进一步避免相邻的MIM堆叠互相干扰。此外,上述工艺进一步缩小导电储氧层17的面积(主动区面积),可降低MIM堆叠的漏电流与驱动电压。
在一实施例中,形成晶体管8于基板10上,形成氧化物层11于晶体管8与基板10上,形成底电极13于氧化物层11中以接触晶体管8的漏极8D,并形成介电凸块14于氧化物层11与部份底电极13上。之后顺应性地依序形成电阻转态层15、氧扩散阻障层16、导电储氧层17、与TiN层18A于介电凸块14、氧化物层11、与底电极13上,如图6A所示。接着以平坦化工艺如CMP移除超出氧扩散阻障层16的顶部的导电储氧层17,直到露出介电凸块14上的氧扩散阻障层16,如图6A所示。接着以光刻工艺搭配刻蚀工艺,移除一侧的导电储氧层17与TiN层18A,如图6A所示。接着毯覆性地形成TiON层18B于上述结构上,再形成TiN层18C于TiON层18B上,且TiN层18C可作为此MIM堆叠的顶电极,如图6B所示。上述结构的材料与形成方法与前述类似,在此不赘述。在图6B中,不同MIM堆叠的导电储氧层17被介电凸块14截断,可进一步避免相邻的MIM堆叠互相干扰。此外,上述工艺进一步缩小导电储氧层17的面积(主动区面积),可降低MIM堆叠的漏电流与驱动电压。
综上所述,本发明的多个实施例的MIM堆叠结构具有底电极13位于基板10上的氧化物层11中,多个介电凸块14位于氧化物层11上,且底电极13夹设于介电凸块14之间。上述MIM堆叠结构亦包含电阻转态层15、氧扩散阻障层16、与导电储氧层17顺应性地依序形成于介电凸块14、氧化物层11、与底电极13上。上述MIM堆叠结构亦包含氧扩散阻障层18于导电储氧层17上。由于介电凸块14可增加相邻的MIM堆叠的导电储氧层17中的氧原子(来自电阻转态层15)的迁移路径,甚至截断相邻的MIM堆叠的导电储氧层17,因此可有效改善相邻MIM堆叠互相干扰的问题。
可以理解的是,TiN层18C(作为顶电极)可经由顶电极接触插塞(未图示)或直接连接至外部电路或电子元件。在一实施例中,上述底电极13、电阻转态层15、导电储氧层17、与氧扩散阻障层18组成的MIM堆叠可用于RRAM装置。
虽然本发明已以数个实施例揭露于上,然其并非用以限定本发明,任何本领域相关人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书为准。

Claims (10)

1.一种RRAM装置,其特征在于,包括:
一底电极,位于一氧化物层中;
多个介电凸块,位于该氧化物层上,且该底电极位于相邻的两个介电凸块之间,其中该些介电凸块的底面高于该些底电极的底面;
一电阻转态层,顺应性地位于该介电凸块、该氧化物层、与该底电极上;
一导电储氧层,位于该电阻转态层上;以及
一氧扩散阻障层,位于该导电储氧层上,其中该导电储氧层与该些介电凸块之间隔有部分该氧扩散阻障层。
2.如权利要求1所述的RRAM装置,其特征在于,该些介电凸块相连成格状。
3.如权利要求1所述的RRAM装置,其特征在于,该介电凸块的组成为氧化铝或氮化硅。
4.如权利要求1所述的RRAM装置,其特征在于,更包括另一氧扩散阻障层位于该电阻转态层与该导电储氧层之间。
5.如权利要求1所述的RRAM装置,其特征在于,该介电凸块截断该导电储氧层。
6.一种RRAM装置的形成方法,其特征在于,包括:
形成一底电极于一氧化物层中;
形成多个介电凸块于该氧化物层上,且该底电极位于相邻的两个介电凸块之间,其中该些介电凸块的底面高于该些底电极的底面;
顺应性地形成一电阻转态层于该介电凸块、该氧化物层、与该底电极上;
形成一导电储氧层于该电阻转态层上;以及
形成一氧扩散阻障层于该导电储氧层上,其中该导电储氧层与该些介电凸块至少之一之间隔有部分该氧扩散阻障层。
7.如权利要求6所述的RRAM装置的形成方法,其特征在于,形成该导电储氧层的步骤包括:
顺应性地形成该导电储氧层于该电阻转态层上;
移除该些介电凸块之间的部分该导电储氧层。
8.如权利要求6所述的RRAM装置的形成方法,其特征在于,形成该导电储氧层的步骤包括:
顺应性地形成该导电储氧层于该电阻转态层上;
顺应性地形成另一氧扩散阻障层于该导电储氧层上;
进行一平坦化工艺,移除超出该电阻转态层顶部的部份该导电储氧层与超出该电阻转态层顶部的部份该另一氧扩散阻障层;
移除该些介电凸块之间的部分该导电储氧层。
9.如权利要求8所述的RRAM装置的形成方法,其特征在于,移除该些介电凸块之间的部分该导电储氧层的步骤包括:
移除保留的另一氧扩散阻障层未覆盖的导电储氧层。
10.如权利要求8所述的RRAM装置的形成方法,其特征在于,移除该些介电凸块之间的部分该导电储氧层的步骤包括:
移除部份该导电储氧层与部份该另一氧扩散阻障层,且保留的部份该导电储氧层与相邻的两个介电凸块中的一者紧邻,并与相邻的两个介电凸块中的另一者相隔一段距离。
CN201610043803.4A 2015-10-22 2016-01-22 Rram装置与其形成方法 Active CN106611816B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/920,635 US10230047B2 (en) 2015-10-22 2015-10-22 RRAM device and method for manufacturing the same
US14/920,635 2015-10-22

Publications (2)

Publication Number Publication Date
CN106611816A CN106611816A (zh) 2017-05-03
CN106611816B true CN106611816B (zh) 2020-07-10

Family

ID=58559108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610043803.4A Active CN106611816B (zh) 2015-10-22 2016-01-22 Rram装置与其形成方法

Country Status (3)

Country Link
US (2) US10230047B2 (zh)
CN (1) CN106611816B (zh)
TW (1) TWI584508B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108156746A (zh) * 2016-12-06 2018-06-12 华邦电子股份有限公司 多层电路板及其制造方法
CN108878643B (zh) * 2017-05-10 2021-09-03 旺宏电子股份有限公司 半导体结构及其形成方法
US11038108B2 (en) * 2019-05-24 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Step height mitigation in resistive random access memory structures
US11211555B2 (en) * 2019-07-17 2021-12-28 Globalfoundries Singapore Pte. Ltd. Memory device and a method for forming the memory device
US11600664B2 (en) 2020-01-16 2023-03-07 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming memory devices
US11502250B2 (en) 2020-05-26 2022-11-15 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming memory devices
CN113889569A (zh) * 2020-07-02 2022-01-04 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
TWI747366B (zh) * 2020-07-08 2021-11-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
US11424407B2 (en) 2020-09-02 2022-08-23 Winbond Electronics Corp. Resistive random access memory and method of manufacturing the same
US11770985B2 (en) * 2020-09-21 2023-09-26 Winbond Electronics Corp. Resistive random access memory and method of fabricating the same
CN112420921B (zh) * 2020-10-28 2023-09-12 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法
TWI726830B (zh) * 2020-12-02 2021-05-01 華邦電子股份有限公司 電阻式記憶體
TWI744165B (zh) 2021-01-06 2021-10-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
TWI740787B (zh) 2021-03-09 2021-09-21 華邦電子股份有限公司 半導體結構及其形成方法
TWI761193B (zh) * 2021-04-28 2022-04-11 華邦電子股份有限公司 電阻式隨機存取記憶單元及其製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960013B1 (ko) * 2008-07-24 2010-05-28 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US8362454B2 (en) * 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
US8198620B2 (en) * 2009-12-14 2012-06-12 Industrial Technology Research Institute Resistance switching memory
KR20110132125A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 형성방법
US8569172B1 (en) * 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8389971B2 (en) 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
CN102683584B (zh) 2011-03-18 2014-04-02 中国科学院微电子研究所 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法
US9627443B2 (en) * 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
CN103021950A (zh) * 2011-09-20 2013-04-03 复旦大学 基于阻变栅介质的嵌入式存储器的制备方法
US8796102B1 (en) * 2012-08-29 2014-08-05 Crossbar, Inc. Device structure for a RRAM and method
TWI473235B (zh) * 2012-11-13 2015-02-11 Macronix Int Co Ltd 應用單極可程式金屬化晶胞之記憶體裝置、積體電路與其製造方法
US9203022B2 (en) * 2013-07-23 2015-12-01 Globalfoundries Inc. Resistive random access memory devices with extremely reactive contacts
US9040951B2 (en) 2013-08-30 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9112148B2 (en) * 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9257641B2 (en) * 2013-11-08 2016-02-09 Industrial Technology Research Institute Via structure, memory array structure, three-dimensional resistance memory and method of forming the same
US9172036B2 (en) * 2013-11-22 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode blocking layer for RRAM device
CN104810473B (zh) * 2014-01-23 2017-11-24 华邦电子股份有限公司 电阻式存储器及其制造方法
US20150214480A1 (en) * 2014-01-28 2015-07-30 Winbond Electronics Corp. Resistive random-access memory and method for fabricating the same
US9178144B1 (en) * 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9178000B1 (en) * 2014-04-29 2015-11-03 Intermolecular, Inc. Resistive random access memory cells having shared electrodes with transistor devices
TWI563502B (en) * 2015-04-27 2016-12-21 Winbond Electronics Corp Resistive random access memory

Also Published As

Publication number Publication date
US10230047B2 (en) 2019-03-12
US20190140170A1 (en) 2019-05-09
CN106611816A (zh) 2017-05-03
US20170117463A1 (en) 2017-04-27
TWI584508B (zh) 2017-05-21
TW201715764A (zh) 2017-05-01
US10497865B2 (en) 2019-12-03

Similar Documents

Publication Publication Date Title
CN106611816B (zh) Rram装置与其形成方法
US9985203B2 (en) Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making
US9806255B1 (en) Resistive random access memory and method of forming the same
CN106158899A (zh) 改进电阻式随机存取存储器(RRAM)的保持性能的高k方案
US9716223B1 (en) RRAM device and method for manufacturing the same
TWI401831B (zh) 包括一打開容積之選擇元件,包括其之記憶體元件及系統,及形成其之方法
US8987695B2 (en) Variable resistance memory device and method for fabricating the same
TWI612565B (zh) 電阻式隨機存取記憶體裝置
US20210217813A1 (en) Rram structure and method of fabricating the same
KR102661235B1 (ko) 데이터 스토리지 엘리먼트 및 그 제조 방법
US10283563B2 (en) Resistive memory cell having a compact structure
TW201633579A (zh) 具有用於經減少之導電路徑區域/經增強之電場之間隔物區域之電阻式記憶體單元
TWI552316B (zh) 電阻式非揮發性記憶體裝置及其製造方法
US20190088874A1 (en) Non-volatile memory devices, rram devices and methods for fabricating rram devices with magnesium oxide insulator layers
US9577189B2 (en) Method for forming RRAM cell including V-shaped structure
KR102086626B1 (ko) 자기 정렬 박막 트랜지스터 및 그 제조 방법
US11778932B2 (en) Resistive random access memory and manufacturing method thereof
US10811603B2 (en) Resistive random access memory
TWI503964B (zh) 電阻式非揮發性記憶體裝置
US11785868B2 (en) Semiconductor structure and method of forming the same
CN111430537B (zh) 电阻式随机存取存储器
KR102467857B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
US11316106B2 (en) Resistive random access memory and manufacturing method thereof
TWI734516B (zh) 電阻式隨機存取記憶體及其製造方法
US20240081158A1 (en) Rram structure and fabricating method of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant