TWI744165B - 電阻式隨機存取記憶體及其製造方法 - Google Patents

電阻式隨機存取記憶體及其製造方法 Download PDF

Info

Publication number
TWI744165B
TWI744165B TW110100451A TW110100451A TWI744165B TW I744165 B TWI744165 B TW I744165B TW 110100451 A TW110100451 A TW 110100451A TW 110100451 A TW110100451 A TW 110100451A TW I744165 B TWI744165 B TW I744165B
Authority
TW
Taiwan
Prior art keywords
layer
vacancy
oxygen
electrode layer
random access
Prior art date
Application number
TW110100451A
Other languages
English (en)
Other versions
TW202228133A (zh
Inventor
許博硯
吳伯倫
蔡世寧
郭澤綿
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW110100451A priority Critical patent/TWI744165B/zh
Priority to US17/392,268 priority patent/US11793095B2/en
Application granted granted Critical
Publication of TWI744165B publication Critical patent/TWI744165B/zh
Publication of TW202228133A publication Critical patent/TW202228133A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種電阻式隨機存取記憶體,包括:第一電極層與第二電極層,彼此相對設置;可變電阻層,位於所述第一電極層與所述第二電極層之間;氧交換層,位於所述可變電阻層與所述第二電極層之間;空缺提供層,位於環繞於所述氧交換層的中間側壁周圍;以及空缺驅動電極層,位於所述空缺提供層上,環繞於所述氧交換層的上側壁周圍。

Description

電阻式隨機存取記憶體及其製造方法
本發明是有關於一種記憶體及其製造方法,且特別是有關於一種電阻式隨機存取記憶體(resistive random access memory,RRAM)及其製造方法。
RRAM具有操作速度快、低功耗等優點,因而成為近年來廣為研究的一種非揮發性記憶體。RRAM在進行設置(SET)操作時,對電阻式隨機存取記憶體施加正電壓,可變電阻層中的氧離子在受正電壓吸引離開可變電阻層後會進入氧交換層,可變電阻層將產生氧空缺(oxygen vacancy)而形成絲狀物(filament)並呈現導通狀態,此時可變電阻層由高電阻狀態(High Resistance State,HRS)轉換到低電阻狀態(Low Resistance State,LRS)。當RRAM單元10進行重置(RESET)操作時,對電阻式隨機存取記憶施加負偏壓,氧交換層中的氧離子會回到可變電阻層之中,使絲狀物斷裂並呈現非導通狀態,此時可變電阻層由LRS轉換到HRS。然而,若是可變電阻層之中所產生的氧空缺不足時,將導致低電阻狀態 (LRS)的電流量不足。此外,可變電阻層之中部分的絲狀物很可能在後續的烘烤製程中被損毀,而造成電阻式隨機存取記憶體在操作時無法具有足夠的電流。雖然,在電阻式隨機存取記憶體施加較高的操作電壓可驅動較多的氧空缺,然而卻會造成較大的耗電量。
本發明提供一種電阻式隨機存取記憶體及其製造方法,可以使得電阻式隨機存取記憶體具有足夠的電流,避免使用過大的操作電壓,以降低耗電量。
本發明的實施例提供一種電阻式隨機存取記憶體包括第一電極層與第二電極層,彼此相對設置;可變電阻層,位於所述第一電極層與所述第二電極層之間;氧交換層,位於所述可變電阻層與所述第二電極層之間;空缺提供層,位於環繞於所述氧交換層的中間側壁周圍;以及空缺驅動電極層,位於所述空缺提供層上,環繞於所述氧交換層的上側壁周圍。
本發明的實施例還提供一種電阻式隨機存取記憶體的製造方法,包括在第一電極層上形成可變電阻層;在所述可變電阻層上形成空缺提供層;在所述空缺提供層上形成空缺驅動電極層;在所述空缺驅動電極層中形成第一開口;於所述第一開口中形成第一氧阻擋層;在所述第一氧阻擋層與所述空缺提供層中形成第二開口;於所述第二開口中形成氧交換層;於所述空缺驅動 電極層以及所述氧交換層上形成第二氧阻擋層;以及於所述第二氧阻擋層上形成第二電極層。
基於上述,本發明提供一種電阻式隨機存取記憶體及其製造方法,藉由空缺驅動電極層以及空缺提供層的設置可以增加氧空缺,使得電阻式隨機存取記憶體具有足夠的電流,避免使用過大的操作電壓,以降低耗電量。
10:RRAM單元
99:介電層
100:介層窗插塞
102:第一電極層
104:可變電阻層
106、106a:空缺阻擋層
108:空缺提供層
110:空缺驅動電極層
114、114a:第一氧阻擋層
112、115:開口
116、116a:氧交換層
118:第二氧阻擋層
120:第二電極層
圖1A至1G是依照本發明的實施例的一種電阻式隨機存取記憶體的製造流程的剖面示意圖。
請參照圖1G,電阻式隨機存取記憶體(RRAM)單元10包括第一電極102、可變電阻層104、第二電極120、空缺阻擋層106、空缺提供層108、空缺驅動電極層110、氧交換層116a、第一氧阻擋層114a以及第二氧阻擋層118。
第一電極102可與下方的導電特徵例如是介層窗插塞(via plug)100連接。介層窗插塞100例如是形成在基底上的金屬內連線結構的介電層99之中的任一介層窗插塞。介層窗插塞100例如是與最接近基底的第一層金屬層接觸的第一層介層窗插塞相同高度的介層窗插塞。基底可為半導體基底或半導體上覆絕 緣體(SOI)基底。基底與第一層金屬層之間可以包括其他的元件,例如是電晶體。
第一電極層102與第二電極120相對應設置。第一電極層102與第二電極120的材料可包括金屬、金屬氮化物、其他材料或其組合。第一電極層102與第二電極120的材料例如是氮化鈦(TiN)、氮化鉭(TaN)、氮化鈦鋁(TiAlN)、鈦鎢(TiW)合金、鉑(Pt)、銥(Ir)、釕(Ru)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、鋯(Zr)、鉿(Hf)、鎳(Ni)、銅(Cu)、鈷(Co)、鐵(Fe)、釓(Gd)、錳(Mo)、石墨或上述材料的組合,其形成方法可例如是物理氣相沈積法或化學氣相沈積法。第一電極層102與第二電極120可以是單層或是多層。第一電極層102與第二電極120的厚度並無特別限制,但通常在5奈米(nm)至500奈米之間。
可變電阻層104位於第一電極層102與第二電極120之間。可變電阻層104可具有以下特性:當施加正電壓於電阻式隨機存取記憶體時,氧離子受正電壓的吸引離開可變電阻層104而產生氧空缺,形成絲狀物並呈現導通狀態,此時可變電阻層104由高電阻狀態(HRS)轉換到低電阻狀態(LRS)。而當施加負偏壓於電阻式隨機存取記憶體時,會有氧離子進入可變電阻層104,使絲狀物斷裂並呈現非導通狀態,此時可變電阻層104由LRS轉換到HRS。一般來說,可變電阻層104由HRS轉換到LRS稱作設置(後稱SET)操作,而可變電阻層104由LRS轉換到HRS稱作重置(後稱RESET)操作。可變電阻層104的材料並無特別限制, 只要是可以透過電壓的施予改變其自身電阻的材料都可以使用。在本實施方式中,可變電阻層104的材料包括金屬氧化物,例如氧化鉿(HfO2)、氧化鉭(Ta2O5)、氧化鈦(TiO2)、氧化鎂(MgO)、氧化鎳(NiO)、氧化鈮(Nb2O5)、氧化鋁(Al2O3)、氧化釩(V2O5)、氧化鎢(WO3)、氧化鋅(ZnO)或氧化鈷(CoO),形成方法例如是化學氣相沉積法或是原子層沈積法。在本實施方式中,可變電阻層104的氧含量可為約75原子百分比(at%)至約100原子百分比。可變電阻層104的厚度例如是2nm到10nm。
氧交換層116a位於可變電阻層104與第二電極120之間。氧交換層116a的頂面積小於第二電極120的底面積,且氧交換層116a的底面積小於可變電阻層104的頂面積。氧交換層116a可以是比空缺驅動電極層110以及可變電阻層104更容易和氧鍵結的材料。氧交換層116a的材料可包括未完全氧化的金屬氧化物。換言之,氧交換層116a本身為含氧離子的金屬層。在本實施方式中,氧交換層116a的材料例如可包括TiO2-x、HfO2-x或TaO2-x,其中x為0.2至0.7。氧交換層116a的形成方法例如是化學氣相沉積法或是原子層沈積法。
第一氧阻擋層114a與第二氧阻擋層118環繞包覆氧交換層116a的頂面與上側壁。第一氧阻擋層114a側向環繞氧交換層116a的上側壁,位於第二氧阻擋層118與空缺提供層108之間,以及氧交換層116a的上側壁與空缺驅動電極層110之間。第二氧阻擋層118覆蓋氧交換層116a的頂面、第一氧阻擋層114a的頂 面以及空缺驅動電極層110的頂面。在本實施方式中,當RRAM單元10進行RESET操作時,第一氧阻擋層114a與第二氧阻擋層118可以阻擋氧交換層116a中的氧離子擴散至第二電極120以及空缺驅動電極層110。第一氧阻擋層114a與第二氧阻擋層118可包括介電常數大於3的高介電常數的介電材料層,例如是氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鋯(ZrO2)或其組合。
空缺提供層108側向環繞氧交換層116a的中間側壁,其可提供空缺給氧交換層116a。空缺提供層108的材料可包括未完全氧化的金屬氧化物。換言之,空缺提供層108本身為含氧離子的金屬層。空缺提供層108的材料可包括TiOx、TaOx、HfOx、Ta2O5-x或TaO2-x,其中x為0.2至1.8,厚度例如是5nm至50nm。空缺提供層108的形成方法例如是化學氣相沉積法或是原子層沈積法。
空缺驅動電極層110位於空缺提供層108上方以及第二電極120下方,並且間隔第一氧阻擋層114a側向環繞氧交換層116a的上側壁。空缺驅動電極層110可以驅動下方的空缺提供層108之中的空缺,使其經由氧交換層116a的中間側壁進入氧交換層116a之中。相較於氧交換層116a與空缺提供層108,空缺驅動電極層110較不易和氧鍵結。空缺驅動電極層110又可稱為惰性空缺驅動電極層110。空缺驅動電極層110可以是單層或是多層。空缺驅動電極層110包括導體材料。導體材料可以是金屬或是金屬氮化物,例如是鉑、銥、釕、銠、鎢、鈦、鉿、鉭、氮化鉿、氮化鉭、氮化鈦、氮化鎢,或其組合,形成方法例如是物理氣相沉積 法。在一實施例中,空缺驅動電極層110的頂面與第一氧阻擋層114a的頂面以及氧交換層116a的頂面共平面。空缺驅動電極層110的底面與第一氧阻擋層114a的底面共平面。空缺驅動電極層110的厚度例如是10nm至100nm。
空缺阻擋層106位於空缺提供層108下方以及可變電阻層104上方,且側向環繞在氧交換層116a的下側壁周圍。空缺阻擋層106可以阻擋空缺提供層108之中的空缺向下擴散,限制空缺提供層108的空缺行經的路經。空缺提供層108的空缺的行經路徑是經由氧交換層116a的中間側壁進入氧交換層116a,再往下行徑至可變電阻層104之中。空缺阻擋層106的材料包括介電材料。空缺阻擋層106的介電常數大於4且小於第一氧阻擋層114a與第二氧阻擋層118的介電常數。介電材料例如是含矽的介電材料。含矽的介電材料例如是矽的氮化物、矽的碳化物或其組合。含矽的介電材料例如是氮化矽、碳化矽、碳氮化矽(SiCN)、碳氮氧化矽(SiCON)或其組合。空缺阻擋層106的形成方法例如是化學氣相沉積法或是原子層沈積法。
當RRAM單元10進行形成操作(forming operate)時,在第二電極120施加正電壓,使得可變電阻層104中的氧離子受正電壓吸引離開可變電阻層104後進入氧交換層116a,並在可變電阻層104產生氧空缺,而形成絲狀物電流。此外,在第二電極120施加正電壓時,空缺驅動電極層110也會驅動下方的空缺提供層108之中的空缺經由氧交換層116a的中間側壁進入氧交換層 116a,再往下行徑至可變電阻層104之中,而形成額外的絲狀物電流。換言之,RRAM單元10的電流除了來自可變電阻層104本身氧離子離開所形成的空缺之外,還包括來自空缺提供層108之中的空缺,因此,RRAM單元10具有足夠的電流量。
RRAM單元10的製造方法可以參照圖1A至圖1G說明如下。在本文中,相同或相似的構件使用相同或相似的元件符號,且可以採用相同的材料或方法來形成。舉例來說,第一電極層102與102a的構件可以採用相同的材料或方法來形成。
參照圖1A,在已形成介層窗插塞100以及介電層99的基底(未示出)上依序形成第一電極層102、可變電阻層104、空缺阻擋層106、空缺提供層108以及空缺驅動電極層110。
參照圖1B,進行微影與蝕刻製程,以圖案化空缺驅動電極層110,進在空缺驅動電極層110中形成開口112。開口112的底面裸露出空缺提供層108。
參照圖1C,於開口112中形成第一氧阻擋層114。第一氧阻擋層114的形成方法例如是在空缺驅動電極層110上以及開口112之中形成第一氧阻擋材料層,然後再進行平坦化製程,以移除開口112以外的第一氧阻擋材料層。平坦化製程例如是回蝕刻製程或是化學機械研磨製程。
參照圖1D,在第一氧阻擋層114、空缺提供層108以及空缺阻擋層106之中形成開口115,並留下第一氧阻擋層114a在開口115的上側壁。開口115的形成方法可以採用微影與蝕刻法, 以圖案化第一氧阻擋層114、空缺提供層108以及空缺阻擋層106。開口115也可以採用以下的方法來形成。對第一氧阻擋層114進行非等向性蝕刻製程,以形成氧阻擋間隙壁,即第一氧阻擋層114a。之後,以氧阻擋間隙壁(第一氧阻擋層114a)以及空缺驅動電極層110為硬罩幕,進行蝕刻製程,移除部分的空缺提供層108以及部分的空缺阻擋層106,以形成開口115。
參照圖1E與圖1F,在空缺驅動電極層110與第一氧阻擋層114a上以及開口115之中形成氧交換層116。然後,進行平坦化製程,以移除開口115以外的氧交換層116,使氧交換層116留在開口115之中,並使得空缺驅動電極層110與第一氧阻擋層114a裸露出來。平坦化製程例如是回蝕刻製程或是化學機械研磨製程。
參照圖1G,在空缺驅動電極層110與第一氧阻擋層114a上形成第二氧阻擋層118與第二電極層120。之後,對第二電極層120、第二氧阻擋層118、空缺驅動電極層110、空缺提供層108、空缺阻擋層106、可變電阻層104以及第一電極層102,以形成電阻式隨機存取記憶體單元10。
本發明實施例之電阻式隨機存取記憶體及其製造方法,藉由空缺驅動電極層以及空缺提供層的設置可以增加可變電阻層的空缺,進而增加電阻式隨機存取記憶體的電流,避免使用過大的操作電壓,以降低耗電量。此外,由於在初始階段電阻式隨機存取記憶體已具有高的電流,因此,縱使有部分的絲狀物在後續的烘烤 製程中被損毀,電阻式隨機存取記憶體在操作時仍可以具有足夠的電流。
10:RRAM單元
99:介電層
100:介層窗插塞
102:第一電極層
104:可變電阻層
106:空缺阻擋層
108:空缺提供層
110:空缺驅動電極層
114a:第一氧阻擋層
116a:氧交換層
118:第二氧阻擋層
120:第二電極層

Claims (11)

  1. 一種電阻式隨機存取記憶體,包括:第一電極層與第二電極層,彼此相對設置;可變電阻層,位於所述第一電極層與所述第二電極層之間;氧交換層,位於所述可變電阻層與所述第二電極層之間;空缺提供層,位於環繞於所述氧交換層的中間側壁周圍;以及空缺驅動電極層,位於所述空缺提供層上,環繞於所述氧交換層的上側壁周圍。
  2. 如請求項1所述的電阻式隨機存取記憶體,其中所述空缺提供層的材料包括TiOx、TaOx、HfOx、Ta2O5-x或TaO2-x,其中x為0.2至1.8。
  3. 如請求項1所述的電阻式隨機存取記憶體,其中所述空缺驅動電極層的材料包括鉑、銥、釕、銠、鎢、鈦、鉿、鉭、氮化鉿、氮化鉭、氮化鈦、氮化鎢,或其組合。
  4. 如請求項1所述的電阻式隨機存取記憶體,更包括空缺阻擋層,位於所述可變電阻層與所述空缺提供層之間,環繞所述所述氧交換層的下側壁周圍。
  5. 如請求項1所述的電阻式隨機存取記憶體,更包括:第一氧阻擋層,位於所述氧交換層的所述上側壁與所述空缺驅動電極層之間;以及 第二氧阻擋層,位於所述第二電極層與所述空缺驅動電極層之間以及所述第二電極層與所述氧交換層之間。
  6. 一種電阻式隨機存取記憶體的製造方法,包括:在第一電極層上形成可變電阻層;在所述可變電阻層上形成空缺提供層;在所述空缺提供層上形成空缺驅動電極層;在所述空缺驅動電極層中形成第一開口;於所述第一開口中形成第一氧阻擋層;在所述第一氧阻擋層、所述空缺提供層中形成第二開口;於所述第二開口中形成氧交換層;於所述空缺驅動電極層以及所述氧交換層上形成第二氧阻擋層;以及於所述第二氧阻擋層上形成第二電極層。
  7. 如請求項6所述的電阻式隨機存取記憶體的製造方法,其中所述空缺提供層的材料包括TiOx、TaOx、HfOx、Ta2O5-x或TaO2-x,其中x為0.2至1.8。
  8. 如請求項6所述的電阻式隨機存取記憶體的製造方法,其中所述空缺驅動電極層的材料包括鉑、銥、釕、銠、鎢、鈦、鉿、鉭、氮化鉿、氮化鉭、氮化鈦、氮化鎢,或其組合。
  9. 如請求項6所述的電阻式隨機存取記憶體的製造方法,更包括: 在所述可變電阻層上形成所述空缺提供層之前,在所述可變電阻層上形成空缺阻擋層;以及在所述第一氧阻擋層、所述空缺提供層以及所述空缺阻擋層中形成所述第二開口。
  10. 如請求項9所述的電阻式隨機存取記憶體的製造方法,其中在所述第一氧阻擋層、所述空缺提供層以及所述空缺阻擋層中形成所述第二開口的方法包括進行微影與蝕刻製程,以圖案化所述第一氧阻擋層、所述空缺提供層以及所述空缺阻擋層。
  11. 如請求項9所述的電阻式隨機存取記憶體的製造方法,其中在所述第一氧阻擋層、所述空缺提供層以及所述空缺阻擋層中形成所述第二開口的方法包括:對所述第一氧阻擋層進行非等向性蝕刻製程,以形成氧阻擋間隙壁;以及以所述氧阻擋間隙壁以及所述空缺驅動電極層為硬罩幕,進行蝕刻製程,以移除部分的所述空缺提供層以及部分的所述空缺阻擋層。
TW110100451A 2021-01-06 2021-01-06 電阻式隨機存取記憶體及其製造方法 TWI744165B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110100451A TWI744165B (zh) 2021-01-06 2021-01-06 電阻式隨機存取記憶體及其製造方法
US17/392,268 US11793095B2 (en) 2021-01-06 2021-08-03 Resistive random access memory and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110100451A TWI744165B (zh) 2021-01-06 2021-01-06 電阻式隨機存取記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI744165B true TWI744165B (zh) 2021-10-21
TW202228133A TW202228133A (zh) 2022-07-16

Family

ID=80782750

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100451A TWI744165B (zh) 2021-01-06 2021-01-06 電阻式隨機存取記憶體及其製造方法

Country Status (2)

Country Link
US (1) US11793095B2 (zh)
TW (1) TWI744165B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110291066A1 (en) * 2010-06-01 2011-12-01 In-Gyu Baek Nonvolatile Memory Devices Having Cells with Oxygen Diffusion Barrier Layers Therein and Methods of Manufacturing the Same
TWI553926B (zh) * 2015-10-29 2016-10-11 華邦電子股份有限公司 電阻式記憶體及其製造方法
TW201724600A (zh) * 2015-06-27 2017-07-01 英特爾股份有限公司 用於可變電阻式隨機存取記憶體(rram)裝置中絲定位、邊緣效應降低以及形成/交換電壓降低的技術
US10504963B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM memory cell with multiple filaments
US20200052200A1 (en) * 2017-06-26 2020-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance rram performance
US10847721B2 (en) * 2018-03-15 2020-11-24 SK Hynix Inc. Nonvolatile memory device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884346B2 (en) * 2006-03-30 2011-02-08 Panasonic Corporation Nonvolatile memory element and manufacturing method thereof
KR20100082604A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 가변저항 메모리 장치 및 그의 형성 방법
KR20110076394A (ko) * 2009-12-29 2011-07-06 삼성전자주식회사 상변화 메모리 장치
US8437173B2 (en) * 2010-03-19 2013-05-07 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
JP5537524B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 抵抗変化メモリ
WO2013054506A1 (ja) * 2011-10-11 2013-04-18 パナソニック株式会社 半導体記憶素子の製造方法
US9130167B2 (en) * 2012-03-29 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US10656799B2 (en) * 2014-05-02 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
US10230047B2 (en) 2015-10-22 2019-03-12 Winbond Electronics Corp. RRAM device and method for manufacturing the same
US9773975B1 (en) 2016-03-22 2017-09-26 Winbond Electronics Corp. Resistive random access memory
US11145737B2 (en) * 2017-09-26 2021-10-12 Intel Corporation Selector devices
US10804464B2 (en) * 2017-11-24 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming memory device with diffusion barrier and capping layer
US20220085427A1 (en) * 2019-01-16 2022-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10727404B1 (en) * 2019-01-23 2020-07-28 International Business Machines Corporation Tunable resistive element
JPWO2021009591A1 (zh) * 2019-07-12 2021-01-21
US11482667B2 (en) * 2019-12-31 2022-10-25 SK Hynix Inc. Nonvolatile memory device having a resistance change layer and a plurality of electrode pattern layers
KR20210107304A (ko) * 2020-02-24 2021-09-01 삼성전자주식회사 수직형 가변 저항 메모리 장치 및 수직형 가변 저항 메모리 장치의 동작 방법
US20210408375A1 (en) * 2020-06-29 2021-12-30 Intel Corporation Transition metal dichalcogenide (tmd) layer stack for transistor applications and methods of fabrication
US20220199783A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Transition metal dichalcogenide nanosheet transistors and methods of fabrication
CN115697030A (zh) * 2021-07-26 2023-02-03 合肥睿科微电子有限公司 阻变存储器及其操作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110291066A1 (en) * 2010-06-01 2011-12-01 In-Gyu Baek Nonvolatile Memory Devices Having Cells with Oxygen Diffusion Barrier Layers Therein and Methods of Manufacturing the Same
TW201724600A (zh) * 2015-06-27 2017-07-01 英特爾股份有限公司 用於可變電阻式隨機存取記憶體(rram)裝置中絲定位、邊緣效應降低以及形成/交換電壓降低的技術
TWI553926B (zh) * 2015-10-29 2016-10-11 華邦電子股份有限公司 電阻式記憶體及其製造方法
US20200052200A1 (en) * 2017-06-26 2020-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance rram performance
US10504963B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM memory cell with multiple filaments
US10847721B2 (en) * 2018-03-15 2020-11-24 SK Hynix Inc. Nonvolatile memory device

Also Published As

Publication number Publication date
US11793095B2 (en) 2023-10-17
TW202228133A (zh) 2022-07-16
US20220216401A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
TWI686926B (zh) 電阻性隨機存取記憶體裝置及其形成方法
CN109786549B (zh) 电阻式随机存取存储器器件
US7867814B2 (en) Resistance memory element and method of manufacturing the same
TW201725682A (zh) 積體電路
TWI405331B (zh) 電阻切換式記憶體
US11770985B2 (en) Resistive random access memory and method of fabricating the same
KR102316925B1 (ko) 신규한 저항성 랜덤 액세스 메모리 디바이스
US20220223651A1 (en) Memory device
US20230422638A1 (en) Method of fabricating resistive random access memory cell
TWI553926B (zh) 電阻式記憶體及其製造方法
TWI744165B (zh) 電阻式隨機存取記憶體及其製造方法
US20220085288A1 (en) Rram bottom electrode
TWI747366B (zh) 電阻式隨機存取記憶體及其製造方法
US11864473B2 (en) Resistive random-access memory device and method of fabricating the same
CN115117236A (zh) 电阻式随机存取存储器及其制造方法
CN114005851A (zh) 电阻式随机存取存储器及其制造方法
CN113557613A (zh) 非易失性存储装置及其制造方法
US20220399497A1 (en) Filament-metal oxide channel exchange resistive memory device
CN115347115A (zh) 电阻式随机存取存储单元及其制造方法
CN108288671B (zh) 具一存储器结构的半导体元件
TW202114161A (zh) 非揮發性記憶體及其製造方法
TW201826581A (zh) 具一記憶體結構之半導體元件