CN115347115A - 电阻式随机存取存储单元及其制造方法 - Google Patents

电阻式随机存取存储单元及其制造方法 Download PDF

Info

Publication number
CN115347115A
CN115347115A CN202110522097.2A CN202110522097A CN115347115A CN 115347115 A CN115347115 A CN 115347115A CN 202110522097 A CN202110522097 A CN 202110522097A CN 115347115 A CN115347115 A CN 115347115A
Authority
CN
China
Prior art keywords
layer
oxygen storage
electrode
forming
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110522097.2A
Other languages
English (en)
Inventor
许博砚
吴伯伦
郭泽绵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202110522097.2A priority Critical patent/CN115347115A/zh
Publication of CN115347115A publication Critical patent/CN115347115A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明提供一种电阻式随机存取存储单元及其制造方法,所述电阻式随机存取存储单元包括第一电极、氧存储层、可变电阻层以及第二电极。第一电极位于介电层上,包括主体部,在第一方向延伸;以及多个延伸部,与主体部的侧壁连接,在第二方向延伸,第二方向与第一方向垂直。氧存储层覆盖第一电极。可变电阻层,位于第一电极层与氧存储层之间。第二电极,位于氧存储层的顶面上方以及氧存储层的上侧壁周围。

Description

电阻式随机存取存储单元及其制造方法
技术领域
本发明涉及一种存储器及其制造方法,尤其是涉及一种电阻式随机存取存储(resistive random access memory,RRAM)单元及其制造方法。
背景技术
RRAM具有操作速度快、低功耗等优点,因而成为近年来广为研究的一种非易失性存储器。RRAM在进行设置(SET)操作时,对电阻式随机存取存储器施加正电压,可变电阻层中的氧离子在受正电压吸引离开可变电阻层后会进入氧存储层,可变电阻层将产生氧空缺(oxygen vacancy)而形成导电丝(filament)并呈现导通状态,此时可变电阻层由高电阻状态(High Resistance State,HRS)转换到低电阻状态(Low Resistance State,LRS)。当RRAM单元进行重置(RESET)操作时,对电阻式随机存取存储器施加负偏压,氧存储层中的氧离子会回到可变电阻层中,使导电丝断裂并呈现非导通状态,此时可变电阻层由LRS转换到HRS。然而,若是可变电阻层中所产生的氧空缺不足时,将导致低电阻状态(LRS)的电流量不足。虽然,在电阻式随机存取存储器使用较厚的可变电阻层并施加较高的操作电压可驱动较多的氧空缺,然而却会造成较大的耗电量。若是为了避免使用过高的操作电压,则必须增加可变电阻层与第一电极的接触面积来增加电流量,如此将会占用过多的芯片面积。
发明内容
本发明是针对一种电阻式随机存取存储器及其制造方法,使得电阻式随机存取存储器具有足够的电流,避免使用过大的操作电压,以降低耗电量。
根据本发明的实施例,提供一种电阻式随机存取存储单元及其制造方法,可以减少电阻式随机存取存储单元所占用的芯片面积以及提升氧交换效率。
根据本发明的实施例,提供一种电阻式随机存取存储单元,包括第一电极、氧存储层、可变电阻层以及第二电极。第一电极位于介电层上,包括主体部,在第一方向延伸;以及多个延伸部,与所述主体部的侧壁连接,在第二方向延伸,第二方向与第一方向垂直。氧存储层覆盖第一电极。可变电阻层,位于第一电极层与氧存储层之间。第二电极,位于氧存储层的顶面上方以及氧存储层的上侧壁周围。
根据本发明的实施例,还提供一种电阻式随机存取存储单元的制造方法,包括:在第一介电层上形成由多个第一导体层与多个第一牺牲层交替堆叠的堆叠层;图案化堆叠层,以形成图案的堆叠层;在图案的堆叠层周围形成第二牺牲层;在图案的堆叠层中形成穿过多个第一导体层与多个第一牺牲层的开口;于开口中形成第二导体层,第二导体层与多个第一导体层形成第一电极;移除多个第一牺牲层与第二牺牲层;于第一电极的表面与第一介电层的顶面上形成可变电阻层与氧存储层;图案化氧存储层,以形成图案化的氧存储层,裸露出可变电阻层;于可变电阻层以及图案化的氧存储层上形成第二介电层;以及在第二介电层中形成第二电极,第二电极覆盖图案化的氧存储层的顶面与上侧壁。
基于上述,本发明提供一种电阻式随机存取存储器及其制造方法,可以使得电阻式随机存取存储器具有足够的电流,避免使用过大的操作电压,以降低耗电量。此外,还可以减少电阻式随机存取存储单元所占用的芯片面积。另外,还可以提升氧交换效率。
附图说明
图1A至图1M是依照本发明的实施例的一种电阻式随机存取存储器的制造流程的剖面示意图。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
请参照图1M,电阻式随机存取存储器(RRAM)单元100包括第一电极26、可变电阻层28、氧存储层(oxygen reservoir layer,ORL)30a、扩散阻障层32、第二电极40以及刻蚀停止层34。
RRAM单元100位于介电层10之上。介电层10可以是衬底上方的内层介电层或层间介电层。导体特征可以是导线或是介层窗。衬底可为半导体衬底或半导体上覆绝缘体(SOI)衬底。衬底与导体特征之间可以包括其他的装置,例如是晶体管。
第一电极层26为堆叠结构SK。第一电极层26包括主体部MP与多个延伸部EP。主体部MP在方向D2上延伸,方向D2与介电层10的表面垂直。主体部MP的底面可与介电层10之中的导体特征(未示出)电性连接。多个延伸部EP在方向D1上延伸,方向D1与介电层10的表面平行。在一些实施例中,多个延伸部EP包括下延伸部14a与间隔堆叠在下延伸部14a上方的上延伸部18a。下延伸部14a包括第一延伸部14a1与第二延伸部14a2,相对应设置在主体部MP的下侧壁且与主体部MP的侧壁连接。上延伸部18a位于下延伸部14a上方,其包括第三延伸部18a1与第四延伸部18a2,相对应设置在主体部MP的上侧壁且与主体部MP的侧壁连接。第三延伸部18a1与第四延伸部18a2分别间隔堆叠在第一延伸部14a1与第二延伸部14a2上方。第三延伸部18a1与第四延伸部18a2的顶面可以与主体部MP的顶面共平面。
可变电阻层28覆盖第一电极26的表面以及介电层10的表面。可变电阻层28例如是共形层,覆盖第一电极26的主体部MP的顶面与侧壁以及延伸部14a、18a的顶面、侧壁与底面。可变电阻层28还位于氧存储层30a的底面、扩散阻障层32的底面以及刻蚀停止层34的底面与介电层10的顶面之间。
氧存储层30a位于介电层10上,且覆盖可变电阻层28。氧存储层30a可包括盖部CP与多个突出部PP。盖部CP大致呈倒U型。多个突出部PP,自盖部CP的内侧壁朝向第一电极26的主体部MP突出。多个突出部PP包括下突出部LP与上突出部UP。下突出部LP包括相对的第一突岀部LP1与第二突出部LP2。第一突岀部LP1位于第一电极26的第一延伸部14a1与主体部MP以及介电层10所围的空间之中。第二突岀部LP2位于第一电极26的第二延伸部14a2与主体部MP以及介电层10所围的空间之中。第三突岀部UP1位于第一电极26的第一延伸部14a1、主体部MP与第三延伸部18a1所围的空间之中。第四突岀部UP2位于第一电极26的第二延伸部14a2、主体部MP与第四延伸部18a2所围的空间之中。
扩散阻障层32覆盖在氧存储层30a的盖部CP的顶面与外侧壁。扩散阻障层32例如是共形层。扩散阻障层32的剖面呈倒U型。
刻蚀停止层34覆盖在扩散阻障层32的下侧壁与介电层10上的可变电阻层28的顶面。刻蚀停止层34的剖面呈L型。
第二电极40位于氧存储层30a的顶面上方以及氧存储层30a的上侧壁周围的扩散阻障层32上以及刻蚀停止层34的顶面上。
当施加正电压于RRAM单元100的第二电极40时,氧离子受正电压的吸引离开可变电阻层28而存储于氧存储层30a中,并且在可变电阻层28中产生氧空缺而形成导电丝,而呈现导通状态,此时可变电阻层28由高电阻状态(HRS)转换到低电阻状态(LRS),此操作通常称为设置(后称SET)。而当施加负偏压于RRAM单元100的第二电极40时,氧存储层30a中的氧离子进入可变电阻层28与导电丝结合,使导电丝断裂并呈现非导通状态,此时可变电阻层28由LRS转换到HRS,此操作通常称作重置(后称RESET)。
第一电极层26与第二电极40的材料可包括金属、金属氮化物、其他材料或其组合。例如是氮化钛(TiN)、氮化钽(TaN)、氮化钛铝(TiAlN)、钛钨(TiW)合金、铂(Pt)、铱(Ir)、钌(Ru)、钛(Ti)、钨(W)、钽(Ta)、铝(Al)、锆(Zr)、铪(Hf)、镍(Ni)、铜(Cu)、钴(Co)、铁(Fe)、钆(Gd)、锰(Mn)、石墨或上述材料的组合。第一电极层26与第二电极40可以是单层或是多层。
可变电阻层28的材料包括金属氧化物,例如氧化铪(HfO2)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化镁(MgO)、氧化镍(NiO)、氧化铌(Nb2O5)、氧化铝(Al2O3)、氧化钒(V2O5)、氧化钨(WO3)、氧化锌(ZnO)或氧化钴(CoO)。在本实施方式中,可变电阻层28的氧含量可为约75原子百分比(at%)至约100原子百分比。可变电阻层28的厚度例如是2纳米到10纳米。
氧存储层30a的材料可包括金属,例如是钛(Ti)、钽(Ta)、铪(Hf)或铝(Al)。
扩散阻障层32可以在RRAM单元100进行RESET操作时,阻挡可变电阻层28中的氧离子扩散至第二电极40。扩散阻障层32可包括介电常数大于4的高介电常数的介电材料层,例如是氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)或其组合。
当RRAM单元进行形成操作(forming operate)时,在第二电极40施加正电压,使得可变电阻层28中的氧离子受正电压吸引离开可变电阻层28后进入氧存储层30a,并在可变电阻层28产生氧空缺,而形成导电丝电流。由于可变电阻层28并不会太厚,因此,可以降低形成电压,以应用于低功率的装置。
RRAM单元的制造方法可以参照图1A至图1M说明如下。
参照图1A,在已形成介电层10的衬底(未示出)上形成堆叠层11。堆叠层11包括牺牲层12、导体层14、牺牲层16以及导体层18。牺牲层12与16例如是氧化硅。导体层14与18例如是上述的适合用来形成第一电极层26的材料。
参照图1B,进行光刻与刻蚀工艺,以图案化堆叠层11,形成图案的堆叠层11a。图案化的堆叠层11a包括导体层18a、牺牲层16a、导体层14a以及牺牲层12a。
参照图1C,于图案的堆叠层11a周围形成牺牲层20。牺牲层20的材料可与牺牲层12、14的材料相同或相似,例如是氧化硅。牺牲层20可以采用化学气相沉积法沉积,之后再经由平坦化工艺,例如是回刻蚀或是化学机械抛光工艺平坦化。牺牲层20也可以采用旋涂的方式形成。
参照图1D,进行光刻与刻蚀工艺,以形成开口22。开口22穿过导体层18a、牺牲层16a、导体层14a与牺牲层12a,裸露出介电层10中的导电特征。
参照图1E,在开口22中回填导体层24。导体层24例如是上述适合用来形成第一电极层26的材料。导体层24的形成方法例如是在牺牲层20上以及开口22之中沉积导体材料层,然后再经由化学机械抛光法进行平坦化,以移除牺牲层20上多余的部分。
参照图1F,移除牺牲层20、16a与14a。裸露出的导体层24、18a与14a形成第一电极26。第一电极26为堆叠结构SK。导体层24可做为堆叠结构SK的主体部MP。导体层18a与14a可做为堆叠结构SK的延伸部EP。导体层18a又可称为上延伸部18a。导体层14a又可称为下延伸部14a。下延伸部14a包括第一延伸部14a1与第二延伸部14a2。上延伸部18a包括第三延伸部18a1与第四延伸部18a2
参照图1G与图1H,在第一电极26以及介电层10上依序形成可变电阻层28与氧存储层30。氧存储层30还填入上延伸部18a的主体部MP与介电层10之间的空间,并填入下延伸部14a、主体部MP与上延伸部18a之间的空间。
参照图1I,进行光刻与刻蚀工艺,以图案化氧存储层30,形成氧存储层30a。氧存储层30a覆盖第一电极26上的可变电阻层28与介电层10上的部分的可变电阻层28,裸露出介电层10上的另一部分的可变电阻层28。
参照图1J,在氧存储层30a与可变电阻层28上形成扩散阻障层32。扩散阻障层32覆盖在氧存储层30a的顶面与侧壁。之后,在扩散阻障层32上以及可变电阻层28上形成刻蚀停止层34。
参照图1K,于刻蚀停止层34上形成介电层36。介电层36的材料例如是氧化硅。
参照图1L,进行光刻与刻蚀工艺,以移除部分的介电层36以及部分的刻蚀停止层34,形成开口38。在进行刻蚀的过程中,先以刻蚀停止层34为停止层,待裸露出刻蚀停止层34的顶面之后,再以时间控制刻蚀移除部分的刻蚀停止层34,直至扩散阻障层32的顶面裸露出来。
参照图1M,于开口38中填入导体层。导体层的材料包括适合用来形成第二电极40的材料。例如,在介电层36上以及开口38之中形成导体材料层,之后再经由平坦化工艺,例如是回刻蚀或是化学机械抛光工艺平坦化。
第一电极26是垂直的堆叠结构SK,因此可以节省电阻式随机存取存储器所占用的芯片面积。
可变电阻层28环绕在具有垂直堆叠结构的第一电极26上。由于第一电极26具有极高的表面积,因此以薄的可变电阻层28即可以形成足够的氧空缺,进而增加电阻式随机存取存储器的电流。因此不需要为了增加氧空缺而增加可变电阻层28的厚度,故可以避免使用过大的操作电压,以降低耗电量。
由于在图案化氧存储层30时,并未刻蚀下方的可变电阻层28,因此,可变电阻层28突出于氧存储层30a的侧壁,可变电阻层28的末端远离氧存储层30a,因此可以避免可变电阻层28末端形成漏电的路径。
由于氧存储层30a包覆在可变电阻层28与第一电极26的周围,因此可以提升氧交换的效率。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种电阻式随机存取存储单元,其特征在于,包括:
第一电极,位于介电层上,包括:
主体部,在第一方向延伸;以及
多个延伸部,与所述主体部的侧壁连接,在第二方向延伸,所述第二方向与所述第一方向垂直;
氧存储层,覆盖所述第一电极;
可变电阻层,位于所述第一电极层与所述氧存储层之间;以及
第二电极,位于所述氧存储层的顶面上方以及所述氧存储层的上侧壁周围。
2.根据权利要求1所述的电阻式随机存取存储单元,其中所述多个延伸部包括:
多个下延伸部,位于所述主体部的下侧壁上;以及
多个上延伸部,位于所述多个下延伸部上方以及所述主体部的上侧壁上。
3.根据权利要求1所述的电阻式随机存取存储单元,其中所述氧存储层包括:
盖部,覆盖所述第一电极;以及
多个突出部,从所述盖部的内侧壁朝向所述主体部的侧壁延伸。
4.根据权利要求3所述的电阻式随机存取存储单元,还包括扩散阻障层覆盖所述氧存储层的所述盖部的顶面与外侧壁。
5.根据权利要求4所述的电阻式随机存取存储单元,还包括刻蚀停止层位于所述扩散阻障层的下侧壁与所述介电层上方。
6.根据权利要求5所述的电阻式随机存取存储单元,其中所述可变电阻层还位于所述氧存储层的底面、所述扩散阻障层的底面以及所述刻蚀停止层的底面与所述介电层的顶面之间。
7.一种的电阻式随机存取存储单元的制造方法,其特征在于,包括:
在第一介电层上形成由多个第一导体层与多个第一牺牲层交替堆叠的堆叠层;
图案化所述堆叠层,以形成图案的堆叠层;
在所述图案的堆叠层周围形成第二牺牲层;
在图案的堆叠层中形成穿过所述多个第一导体层与所述多个第一牺牲层的开口;
在所述开口中形成第二导体层,所述第二导体层与所述多个第一导体层形成第一电极;
移除所述多个第一牺牲层与所述第二牺牲层;
在所述第一电极的表面与所述第一介电层的顶面上形成可变电阻层与氧存储层;
图案化所述氧存储层,以形成图案化的氧存储层,裸露出所述可变电阻层;
在所述可变电阻层以及所述图案化的氧存储层上形成第二介电层;以及
在所述第二介电层中形成第二电极,所述第二电极覆盖所述图案化的氧存储层的顶面与上侧壁。
8.根据权利要求7所述的电阻式随机存取存储单元的制造方法,还包括:
在形成所述第二介电层之前,在所述图案化的氧存储层的所述顶面与侧壁以及所述可变电阻层上形成扩散阻障层。
9.根据权利要求8所述的电阻式随机存取存储单元的制造方法,还包括:
在形成所述第二介电层之前,在所述扩散阻障层与所述可变电阻层上形成刻蚀停止层。
10.根据权利要求9所述的电阻式随机存取存储单元的制造方法,其中在所述第二介电层中形成所述第二电极包括:
以所述刻蚀停止层为停止层,图案化所述第二介电层;
移除部分所述刻蚀停止层,直至所述扩散阻障层的顶面裸露出来;以及
在所述开口之中形成导体材料层。
CN202110522097.2A 2021-05-13 2021-05-13 电阻式随机存取存储单元及其制造方法 Pending CN115347115A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110522097.2A CN115347115A (zh) 2021-05-13 2021-05-13 电阻式随机存取存储单元及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110522097.2A CN115347115A (zh) 2021-05-13 2021-05-13 电阻式随机存取存储单元及其制造方法

Publications (1)

Publication Number Publication Date
CN115347115A true CN115347115A (zh) 2022-11-15

Family

ID=83977987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110522097.2A Pending CN115347115A (zh) 2021-05-13 2021-05-13 电阻式随机存取存储单元及其制造方法

Country Status (1)

Country Link
CN (1) CN115347115A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463372B (en) * 1998-07-30 2001-11-11 United Microelectronics Corp Capacitor structure for DRAM and the manufacturing method thereof
US6376326B1 (en) * 2000-09-28 2002-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing DRAM capacitor
JP2010067585A (ja) * 2008-09-11 2010-03-25 Oak Kk フラッシュランプの製造方法
CN104576926A (zh) * 2013-10-25 2015-04-29 华邦电子股份有限公司 电阻式存储器及其制造方法
US20150171142A1 (en) * 2013-12-16 2015-06-18 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory device and method for manufacturing the same
CN106972038A (zh) * 2016-01-14 2017-07-21 台湾积体电路制造股份有限公司 集成电路及形成电阻式随机存取存储器单元的方法
TWI602178B (zh) * 2016-04-19 2017-10-11 華邦電子股份有限公司 電阻式隨機存取記憶體
KR20200058133A (ko) * 2018-11-19 2020-05-27 한국과학기술연구원 저항성 메모리 장치 및 그것의 제조 방법
US20200343445A1 (en) * 2019-04-26 2020-10-29 Intel Corporation Resistive random-access memory devices and methods of fabrication

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463372B (en) * 1998-07-30 2001-11-11 United Microelectronics Corp Capacitor structure for DRAM and the manufacturing method thereof
US6376326B1 (en) * 2000-09-28 2002-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing DRAM capacitor
JP2010067585A (ja) * 2008-09-11 2010-03-25 Oak Kk フラッシュランプの製造方法
CN104576926A (zh) * 2013-10-25 2015-04-29 华邦电子股份有限公司 电阻式存储器及其制造方法
US20150171142A1 (en) * 2013-12-16 2015-06-18 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory device and method for manufacturing the same
CN106972038A (zh) * 2016-01-14 2017-07-21 台湾积体电路制造股份有限公司 集成电路及形成电阻式随机存取存储器单元的方法
TWI602178B (zh) * 2016-04-19 2017-10-11 華邦電子股份有限公司 電阻式隨機存取記憶體
KR20200058133A (ko) * 2018-11-19 2020-05-27 한국과학기술연구원 저항성 메모리 장치 및 그것의 제조 방법
US20200343445A1 (en) * 2019-04-26 2020-10-29 Intel Corporation Resistive random-access memory devices and methods of fabrication

Similar Documents

Publication Publication Date Title
US11024802B2 (en) Method of fabricating resistive memory
US10014469B2 (en) Resistive random access memory and manufacturing method thereof
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
JP5636081B2 (ja) 不揮発性記憶装置およびその製造方法
US8987695B2 (en) Variable resistance memory device and method for fabricating the same
JP2010177257A (ja) 半導体装置及びその製造方法
KR20100078943A (ko) 저항성 램 소자의 제조방법
US20230422638A1 (en) Method of fabricating resistive random access memory cell
US11770985B2 (en) Resistive random access memory and method of fabricating the same
US20230397513A1 (en) Method for manufacturing resistive random access memory
US11864473B2 (en) Resistive random-access memory device and method of fabricating the same
CN115347115A (zh) 电阻式随机存取存储单元及其制造方法
CN111403599B (zh) 一种半导体结构及其制备方法
TWI744165B (zh) 電阻式隨機存取記憶體及其製造方法
TWI747366B (zh) 電阻式隨機存取記憶體及其製造方法
CN114005851A (zh) 电阻式随机存取存储器及其制造方法
CN113013327B (zh) 电阻式随机存取存储器及其制造方法
CN112635660B (zh) 非易失性存储器及其制造方法
CN115117236A (zh) 电阻式随机存取存储器及其制造方法
US11189660B2 (en) Non-volatile memory and method of fabricating the same
US11770987B2 (en) Resistive random-access memory and method for fabricating the same
CN118042846A (zh) 电阻式随机存取存储器及其制作方法
KR20130120701A (ko) 가변 저항 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination