JP2010177257A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】下部電極を構成する貴金属電極に変形が発生することを防止し、正常な形状の立体セルを形成する。
【解決手段】半導体装置は、半導体基板１０の上に形成され、開口部１８０を有する層間絶縁膜１６０と、開口部１８０の少なくとも側壁上に形成された密着層２４０と、開口部１８０の底面上及び少なくとも密着層２４０の側面上に形成された第１の下部電極２６０と、第１の下部電極２６０の上に形成された強誘電体膜又は高誘電体膜３６０と、強誘電体膜又は高誘電体膜３６０の上に形成された上部電極３４０とを備えている。第１の下部電極２６０は、開口部１８０から突出する突出部２６０ａを有し、強誘電体膜又は高誘電体膜３６０は、突出部２６０ａを覆うように形成され、上部電極３４０は、強誘電体膜又は高誘電体膜３６０を覆うように形成されている。
【選択図】図１

Description

本発明は、容量絶縁膜に強誘電体膜又は高誘電体膜を用いる半導体装置及びその製造方法に関し、特に立体構造を有するメモリセルに関する。

近年、電子マネー等の発達により、動作電圧が低く、高速で読み書きが可能な不揮発性メモリ装置に対する需要が高まっている。この特性を有する不揮発性メモリ装置として、高誘電体膜又は強誘電体膜を容量絶縁膜とする不揮発性メモリ装置が用いられて来たが、近年の用途の広がりと共に、単位面積あたりのメモリ容量を増やすことが必須となっている。この為、メモリセルの投影面積を増やさず、電荷量の形成に寄与する面積を増やすために、従来のプレーナ型セルに代わって、立体型のセルの開発が盛んに行われている。従来の立体セル及びその製造方法については、例えば特許文献１に開示されている。

しかしながら、微細化が進むにつれ、この従来の立体セルの構造でも蓄積電荷量が十分ではなくなってきている。そこで、同じ投影面積でもさらに大きな電荷量を得るために、例えば、図７（ａ）及び（ｂ）に示すように、立体セルの周囲を形成している層間絶縁膜１６の一部をエッチングし、立体セルの下部電極２６の外側の側面の一部を露出して下部電極２６の両面が共に電荷量の増大に寄与する構造が特許文献２に開示されている。
特開２００１−２１０８０２号公報 特開２００２−２１７３８８号公報

一方、容量絶縁膜として強誘電体膜を用いる場合、強誘電体膜を結晶化させる酸素雰囲気における熱処理工程である急速熱酸化（Rapid Thermal Oxidation：ＲＴＯ）工程が必須である。図７（ｂ）に示す立体セルにおいては、一般に層間絶縁膜の材料として用いられているシリコン酸化膜の場合、図８に示すように、シリコン酸化膜と強誘電体メモリに一般に使用される貴金属電極とでは温度変化に対する線膨張係数が大きく異なる。

このため、図７（ｃ）に示すように、酸化シリコンからなる層間絶縁膜１６と貴金属からなる下部電極２６との間において剥離が発生し、この剥離が原因となって下部電極２６が変形し、正常なメモリセルが形成できないという問題がある。

そこで、本発明は、前記従来の問題に鑑み、その目的は、立体セルの周囲を形成している層間絶縁膜の一部をエッチングし、立体セルの下部電極の外側の側面の一部を露出して下部電極の両側面とも電荷の形成に寄与する構造の立体セルにおいて、下部電極を構成する金属電極に変形が発生することを防止し、正常な形状の立体セルを形成して、投影面積を変えることなく電荷容量を増やすことができる半導体装置を得られるようにすることにある。

前記の目的を達成するために、本発明は、半導体装置を、層間絶縁膜と下部電極との間に密着層を設ける構成とする。

具体的には、本発明に係る第１の半導体装置は、半導体基板の上に形成され、開口部を有する層間絶縁膜と、開口部の少なくとも側壁上に形成された密着層と、開口部の底面上及び少なくとも密着層の側面上に形成された第１の下部電極と、第１の下部電極の上に形成された強誘電体又は高誘電体からなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極とを備え、第１の下部電極は、開口部から突出する突出部を有し、容量絶縁膜は、第１の下部電極及び密着層のうち少なくとも第１の下部電極の突出部を覆うように形成され、上部電極は、突出部に形成された容量絶縁膜を覆うように形成されていることを特徴とする。

本発明の第１の半導体装置によると、層間絶縁膜と下部電極との間に形成した密着層により、ＲＴＯ処理を行っても層間絶縁膜と下部電極とが剥離せず、正常な立体セル形状を維持することができる。

本発明の第１の半導体装置において、密着層は、開口部から突出するように形成され、第１の下部電極は、密着層の側面上に形成され、容量絶縁膜は、第１の下部電極及び密着層における開口部から突出した突出部を覆うように形成されていることが好ましい。

また、本発明の第１の半導体装置において、密着層は、開口部の側壁上にのみ形成され、第１の下部電極の突出部は、密着層の上端から突出しており、容量絶縁膜は、第１の下部電極の突出部を直接に覆うように形成されていることが好ましい。

本発明に係る第２の半導体装置は、半導体基板の上に形成され、開口部を有する層間絶縁膜と、開口部の少なくとも側壁上に形成されると共に、層間絶縁膜の上方に突出する突出部を有する密着層と、開口部の底面上及び密着層の側面上に形成された第１の下部電極と、第１の下部電極の上に形成された第２の下部電極と、第２の下部電極の上に形成された強誘電体又は高誘電体からなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極とを備え、第２の下部電極は、第１の下部電極の上から密着層における突出部の外側の側面上にまで延伸して形成され、容量絶縁膜は、突出部に形成されている第２の下部電極を覆うように形成され、上部電極は、突出部に形成されている容量絶縁膜を覆うように形成されていることを特徴とする。

本発明の第２の半導体装置によると、層間絶縁膜と下部電極との間に形成した密着層により、ＲＴＯ処理を行っても層間絶縁膜と下部電極とが剥離せず、正常な立体セル形状を維持することができる。

本発明の第１の半導体装置及び第２の半導体装置は、層間絶縁膜の開口部の底面上で且つ下部電極の下に形成された酸素バリア膜をさらに備えていることが好ましい。

本発明の第１の半導体装置及び第２の半導体装置は、層間絶縁膜における開口部の下側部分に形成され、第１の下部電極と電気的に接続されるコンタクトプラグをさらに備えていることが好ましい。

本発明の第１の半導体装置及び第２の半導体装置において、第１の下部電極における突出部の長さは、第１の下部電極における突出部の長さと層間絶縁膜の開口部の側壁に対向する部分の長さとの和の３分の１以下であることが好ましい。

本発明の第１の半導体装置及び第２の半導体装置において、密着層は、酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなることが好ましい。

本発明の第１の半導体装置及び第２の半導体装置において、第１の下部電極及び上部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか１つ又はそれらのうちの２つ以上の積層膜からなることが好ましい。

本発明の第２の半導体装置において、第２の下部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなることが好ましい。

本発明の第１の半導体装置及び第２の半導体装置において、強誘電体は、一般式がＡＢＯ_３（但し、ＡとＢとは異なる元素）で表されるペロブスカイト構造を有する化合物であることが好ましい。

この場合、元素Ａは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも１つであり、元素Ｂは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも１つであることが好ましい。

本発明に係る半導体装置の製造方法は、半導体基板の上に第１の層間絶縁膜を形成する工程（ａ）と、第１の層間絶縁膜に半導体基板と接続されるコンタクトプラグを形成する工程（ｂ）と、コンタクトプラグを覆うように、第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程（ｃ）と、第２の層間絶縁膜に、コンタクトプラグを露出する開口部を形成する工程（ｄ）と、開口部の少なくとも側壁上に密着層を形成する工程（ｅ）と、開口部の底面上及び密着層の側面上に第１の下部電極を形成する工程（ｆ）と、第２の層間絶縁膜における開口部の周縁部の上部を除去することにより、密着層の一部及び第１の下部電極の一部を第２の層間絶縁膜の上方に突出させる工程（ｇ）と、開口部内において第１の下部電極に沿うと共に、密着層における第２の層間絶縁膜の上方に突出した部分の外側の側面上にまで延伸するように第２の下部電極を形成する工程（ｈ）と、開口部内において第２の下部電極に沿うと共に、密着層における第２の層間絶縁膜の上方に突出した部分の第２の下部電極の外側の側面上にまで延伸するように強誘電体又は高誘電体からなる容量絶縁膜を形成する工程（ｉ）と、開口部内において容量絶縁膜に沿うと共に、密着層における前記第２の層間絶縁膜の上方に突出した部分の容量絶縁膜の外側の側面上にまで延伸するように上部電極を形成する工程（ｊ）と、上部電極を含む第２の層間絶縁膜の上に第３の層間絶縁膜を形成する工程（ｋ）と、工程（ｋ）の後に、半導体基板を酸化雰囲気で熱処理して容量絶縁膜を結晶化する工程（ｌ）とを備えていることを特徴とする。

本発明に係る半導体装置の製造方法によると、層間絶縁膜と下部電極との間に密着層を形成することにより、ＲＴＯ処理を行っても層間絶縁膜と下部電極とが剥離せず、正常な立体セル形状を維持することができる。

本発明の半導体装置の製造方法において、工程（ｂ）と工程（ｃ）との間に、コンタクトプラグを覆うように酸素バリア膜を形成する工程（ｍ）をさらに備え、工程（ｄ）において、コンタクトプラグを露出する代わりに、酸素バリア膜を露出することが好ましい。

本発明の半導体装置の製造方法は、工程（ｇ）において、密着層及び第１の下部電極における第２の層間絶縁膜の上方に突出した部分の長さが、密着層及び第１の下部電極における層間絶縁膜の上方に突出した部分の長さと層間絶縁膜の開口部の側壁に対向する部分の長さとの和の３分の１以下となるように、第２の層間絶縁膜における開口部の周縁部の上部を除去することが好ましい。

本発明の半導体装置の製造方法において、密着層は、酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなることが好ましい。

本発明の半導体装置の製造方法において、第１の下部電極、第２の下部電極及び上部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなることが好ましい。

本発明の半導体装置の製造方法において、強誘電体は、一般式がＡＢＯ_３（但し、ＡとＢとは異なる元素）で表されるペロブスカイト構造を有する化合物であることが好ましい。

この場合、元素Ａは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも１つであり、元素Ｂは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも１つであることが好ましい。

本発明の半導体装置及びその製造方法によると、層間絶縁膜と下部電極との間に形成した密着層により、ＲＴＯ処理を行っても層間絶縁膜と下部電極とが剥離せず、正常な立体セル形状を維持することができる。その結果、高歩留まり且つ高い信頼性がある半導体装置を得ることができる。

（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について、図１を参照しながら説明する。図１は本発明に係る第１の実施形態に係る半導体装置の断面構成を示している。

図１に示すように、素子分離領域２０とシリサイド領域３０を有する半導体基板１０の上には、厚さが６００ｎｍのシリコン酸化膜からなる第１の層間絶縁膜４０が形成されている。第１の層間絶縁膜４０の上には、第１の層間絶縁膜４０からの水素の侵入により強誘電体膜が還元されて容量素子の特性が劣化するのを防ぐために、厚さが５０ｎｍ〜１５０ｎｍのシリコン窒化膜からなる水素バリア膜１００が形成されている。また、水素バリア膜１００及び第１の層間絶縁膜４０を貫通してシリサイド領域３０を露出するコンタクトホールが形成されている。コンタクトホールには、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）からなる密着層及びタングステン−化学気相成長（Ｗ−Chemical Vapor Deposition：Ｗ−ＣＶＤ）法によって埋め込まれたタングステンからなるコンタクトプラグ１２０が形成されている。コンタクトプラグ１２０の上には、コンタクトプラグ１２０を被覆するように、例えば、白金（Ｐｔ）／酸化イリジウム（ＩｒＯ_２）／イリジウム（Ｉｒ）／窒化チタンアルミニウム（ＴｉＡｌＮ）からなる積層膜である導電性の酸素バリア膜１４０が形成されている。ここで、酸素バリア膜１４０を構成する積層膜の膜厚は１００ｎｍ〜３００ｎｍとする。また、隣接する酸素バリア膜１４０の間を埋め込むように第２の層間絶縁膜１６０が形成され、酸素バリア膜１４０の上には立体メモリセルを形成するためのホール（開口部）１８０が形成されている。

ホール１８０内の第２の層間絶縁膜１６０の側壁上に、第２の層間絶縁膜１６０と後に形成する第１の下部電極２６０との密着性を向上させるための厚さが２０ｎｍ〜１００ｎｍの密着層２４０が形成されている。ここで、密着層２４０はホール１８０の上方に突出して形成されている。密着層２４０は酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなることが好ましい。

ホール１８０内の密着層２４０及び酸素バリア膜１４０に沿うように、導電膜からなる第１の下部電極２６０が形成されており、密着層２４０と同様にホール１８０の上方に突出する突出部２６０ａが形成されている。ここで、この導電膜は、貴金属を主とする材料、例えば白金（Ｐｔ）を用い、膜厚を２０ｎｍ〜１５０ｎｍとする。また、突出部２６０ａの長さは、第１の下部電極２６０における、突出部２６０ａの長さと第２の層間絶縁膜１６０のホール１８０の側壁に対向する部分の長さとの和の３分の１以下であることが好ましい。

第１の下部電極２６０の上に例えば厚さが３０ｎｍ〜１００ｎｍのＢｉ_４Ｔｉ_３Ｏ_１２（略称ＢｉＴ）からなる強誘電体膜３６０が形成されている。ここで強誘電体膜３６０は、密着層２４０及び第１の下部電極２６０の上部、すなわち凸状に突出した突出部２６０ａの外側部分を覆うように形成されている。強誘電体膜３６０は、ＢｉＴの他に一般式がＡＢＯ_３（但し、ＡとＢとは異なる元素）で表されるペロブスカイト構造を有する化合物を用いてもよい。またこの場合、元素Ａは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも１つであり、元素Ｂは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも１つであることが好ましい。

強誘電体膜３６０の上には、貴金属を主材料とし、例えば厚さが２０ｎｍ〜１５０ｎｍの白金（Ｐｔ）からなる上部電極３４０が形成されている。ここで、上部電極３４０は、密着層２４０及び第１の下部電極２６０の突出部２６０ａを覆うように形成された強誘電体膜３６０をさらに覆うように形成されている。第１の下部電極２６０及び上部電極３４０は白金の他に、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム又はオスミウムの酸化物、酸化イリジウム、酸化ルテニウム及び酸化銀のうちのいずれか１つ又はそれらのうちの２つ以上の積層膜を材料としてもよい。さらには、酸化鉄を用いてもよい。

第２の層間絶縁膜１６０及び上部電極３４０の上には、第３の層間絶縁膜３８０が形成されている。

以上のように第１の実施形態に係る半導体装置によると、第２の層間絶縁膜１６０と第１の下部電極２６０との間に密着層２４０が設けられているため、強誘電体膜を用いる不揮発性メモリ装置に必須のＲＴＯを行っても、第１の下部電極２６０が第２の層間絶縁膜１６０から剥がれない。このため、電極の上部の一部が露出している立体セルの第１の下部電極２６０が、剥離による引っ張り応力を受けず、正常な立体セルを形成することができる。その結果、高歩留まりで且つ高い信頼性を有する半導体装置を得ることができる。

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図２を参照しながら説明する。図２は本発明に係る第２の実施形態に係る半導体装置の断面構成を示している。

図２において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。第１の実施形態との相違点は次の通りである。

図２に示すように、ホール１８０内の第２の層間絶縁膜１６０の側壁上に、第２の層間絶縁膜１６０と後に形成する第１の下部電極２６０との密着性を向上させるための厚さが２０ｎｍ〜１００ｎｍの密着層２４０が形成されている。ここで、密着層２４０は第２の層間絶縁膜１６０の側壁上にのみ形成され、ホール１８０の上方に突出しないように形成されている。密着層２４０は酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなることが好ましい。

ホール１８０内の密着層２４０及び酸素バリア膜１４０に沿うように、導電膜からなる第１の下部電極２６０が形成されており、第１の下部電極２６０は、密着層２４０の側面上だけでなく、ホール１８０の上方に突出し、突出部２６０ａが形成されている。ここで、この導電膜は、貴金属を主とする材料、例えば白金（Ｐｔ）を用い、膜厚を２０ｎｍ〜１５０ｎｍとする。また、突出部２６０ａの長さは、第１の下部電極２６０における、第２の層間絶縁膜１６０の上方に突出部２６０ａの長さと第２の層間絶縁膜１６０のホール１８０の側壁に対向する部分の長さとの和の３分の１以下であることが好ましい。

第１の下部電極２６０の上に例えば厚さが３０ｎｍ〜１００ｎｍのＢｉＴからなる強誘電体膜３６０が形成されている。ここで強誘電体膜３６０は、第１の下部電極２６０の上部、すなわち凸状に突出した突出部２６０ａの外側部分を覆うように形成されている。強誘電体膜３６０は、ＢｉＴの他に一般式がＡＢＯ_３（但し、ＡとＢとは異なる元素）で表されるペロブスカイト構造を有する化合物を用いてもよい。またこの場合、元素Ａは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも１つであり、元素Ｂは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも１つであることが好ましい。

強誘電体膜３６０の上には、貴金属を主材料とし、例えば厚さが２０ｎｍ〜１５０ｎｍの白金（Ｐｔ）からなる上部電極３４０が形成されている。ここで、上部電極３４０は、第１の下部電極２６０の突出部２６０ａを覆うように形成された強誘電体膜３６０をさらに覆うように形成されている。第１の下部電極２６０及び上部電極３４０は白金の他に、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム又はオスミウムの酸化物、酸化イリジウム、酸化ルテニウム及び酸化銀のうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜を材料としてもよい。さらには、酸化鉄を用いてもよい。

第２の層間絶縁膜１６０及び上部電極３４０の上には、第３の層間絶縁膜３８０が形成されている。

以上のように第２の実施形態に係る半導体装置によると、第２の層間絶縁膜１６０と第１の下部電極２６０との間に密着層２４０が設けられているため、強誘電体膜を用いる不揮発性メモリ装置に必須のＲＴＯを行っても、第１の下部電極２６０が第２の層間絶縁膜１６０から剥がれない。このため、電極の上部の一部が露出している立体セルの第１の下部電極２６０が、剥離による引っ張り応力を受けず、正常な立体セルを形成することができる。その結果、高歩留まりで且つ高い信頼性を有する半導体装置を得ることができる。また、第１の実施形態と異なり強誘電体膜３６０は、第１の下部電極２６０に対して、密着層２４０を挟まない構造となるため、強誘電体膜の膜厚が薄くなるのと同様の効果が現れると想定される。強誘電体膜３６０と膜厚が同一の密着層２４０を形成した場合は、第１の下部電極２６０の一部の両面を容量形成に寄与させる場合、密着層２４０を挟む第１の実施形態と比べて、電化量増大の効果は２倍となる。

（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について、図３を参照しながら説明する。図３は本発明に係る第３の実施形態に係る半導体装置の断面構成を示している。

図３において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。第１の実施形態との相違点は次の通りである。

図３に示すように、第１の下部電極２６０の上に例えば白金からなる第２の下部電極２８０が形成されている。ここで第２の下部電極２８０は、密着層２４０及び第１の下部電極２６０の上部、すなわち凸状に突出した突出部２４０ａの外側部分を覆うように形成されている。

第２の下部電極２８０の上に例えば厚さが３０ｎｍ〜１００ｎｍのＢｉＴからなる強誘電体膜３６０が形成されている。ここで強誘電体膜３６０は、密着層２４０及び第１の下部電極２６０の突出部２４０ａを覆うように形成された第２の下部電極２８０をさらに覆うように形成されている。強誘電体膜３６０は、ＢｉＴの他に一般式がＡＢＯ_３（但し、ＡとＢとは異なる元素）で表されるペロブスカイト構造を有する化合物を用いてもよい。またこの場合、元素Ａは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも１つであり、元素Ｂは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも１つであることが好ましい。

強誘電体膜３６０の上には、貴金属を主材料とし、例えば厚さが２０ｎｍ〜１５０ｎｍの白金（Ｐｔ）からなる上部電極３４０が形成されている。ここで、上部電極３４０は、密着層２４０及び第１の下部電極２６０の突出部２４０ａを覆うように形成された第２の下部電極２８０及び強誘電体膜３６０をさらに覆うように形成されている。第１の下部電極２６０、第２の下部電極２８０及び上部電極３４０は白金の他に、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム又はオスミウムの酸化物、酸化イリジウム、酸化ルテニウム及び酸化銀のうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜を材料としてもよい。さらには、酸化鉄を用いてもよい。

以上のように第３の実施形態に係る半導体装置によると、第２の層間絶縁膜１６０と第１の下部電極２６０との間に密着層２４０が設けられているため、強誘電体膜を用いる不揮発性メモリ装置に必須のＲＴＯを行っても、第１の下部電極２６０が第２の層間絶縁膜１６０から剥がれない。このため、電極上部の一部が露出している立体セルの第１の下部電極２６０と第２の下部電極２８０とが、剥離による引っ張り応力を受けず、正常な立体セルを形成することができる。その結果、高歩留まりで且つ高い信頼性を有する半導体装置及びその製造方法を提供することができる。

次に、本発明の第３の実施形態に係る半導体装置の製造方法について、図４（ａ）〜（ｃ）ならびに図５（ａ）及び（ｂ）を参照しながら説明する。

まず、図４（ａ）に示すように、素子分離領域２０とシリサイド領域３０を有する半導体基板１０の上に、膜厚が６００ｎｍの酸化シリコンからなる第１の層間絶縁膜４０を堆積し、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法を用いて上面を平坦化する。次に、第１の層間絶縁膜４０の上に、第１の層間絶縁膜４０からの水素の侵入により強誘電体膜が還元されて容量素子の特性が劣化するのを防ぐために、膜厚が５０ｎｍ〜１５０ｎｍの窒化シリコンからなる水素バリア膜１００を堆積する。次に、リソグラフィ法とドライエッチ法を用いて、水素バリア膜１００及び第１の層間絶縁膜４０を貫通してシリサイド領域３０を露出するコンタクトホールを形成する。次に、コンタクトホールをＴｉ／ＴｉＮ密着層及びＷ−ＣＶＤによって埋め込み、水素バリア膜１００上に形成されたＴｉ／ＴｉＮ密着層及びＷ−ＣＶＤをＣＭＰ法により除去して、コンタクトプラグ１２０を形成する。

次に、コンタクトプラグ１２０を被覆するように、例えば、Ｐｔ／ＩｒＯ_２／Ｉｒ／ＴｉＡｌＮからなる積層膜を堆積し、リソグラフィ法とドライエッチ法とを用いて所望の形状の導電性の酸素バリア膜１４０を形成する。ここで、酸素バリア膜１４０の積層膜の膜厚は１００ｎｍ〜３００ｎｍとする。次に、半導体基板１０の上に、隣接する酸素バリア膜１４０の間を埋め込むとともにそれらを覆うように、膜厚が１０００ｎｍの第２の層間絶縁膜１６０を堆積し、ＣＭＰ法により表面を平坦化する。

次に、リソグラフィ法とドライエッチ法とを用いて、酸素バリア膜１４０の上の所望の領域に、立体メモリセルを形成するためのホール１８０を形成する。

次に、図４（ｂ）に示すように、ホール１８０内に沿うと共に第２の層間絶縁膜１６０の上を覆うように、第２の層間絶縁膜１６０と後に形成する第１の下部電極２６０との密着性を向上させるための密着層２４０を２０ｎｍ〜１００ｎｍの厚さに堆積する。次に、半導体基板１０の全面にレジストを塗布し、レジストと密着層２４０とのエッチング選択比が１：１に近い条件においてドライエッチングによる全面エッチバックを行い、ホール１８０内の側壁上以外に堆積した密着層２４０を除去して、ホール１８０内の側壁上にのみ密着層２４０を残す。

次に、ホール１８０内の密着層２４０及び酸素バリア膜１４０に沿うと共に第２の層間絶縁膜１６０の上面を覆うように、第１の下部電極２６０となる導電膜を堆積する。ここで、この導電膜は、貴金属を主とする材料、例えば白金（Ｐｔ）を用い、膜厚を２０ｎｍ〜１５０ｎｍとする。その後、例えばＣＭＰ法により、第２の層間絶縁膜１６０の上の導電膜を除去してホール１８０の底面及び側面を覆う第１の下部電極２６０を形成する。

次に、図４（ｃ）に示すように、第２の層間絶縁膜１６０におけるホール１８０の周辺部分の上部をエッチング除去して、密着層２４０及び第１の下部電極２６０の上部を凸状に突出するように露出させ、突出部２４０ａを形成する。このとき、図６（ａ）に示すように、以降に形成する第２の下部電極２８０の一部の両面を容量形成に寄与させる構成とすると、立体メモリセルのコンケイブの高さの１０分の１に相当する膜厚分の第２の層間絶縁膜１６０を除去すれば、コンケイブの直径が３００ｎｍ、コンケイブの高さが６００ｎｍの立体セルを形成した場合、電荷量の増加に寄与する立体セルの表面積として１０％増加する。また、図６（ｂ）に示すように、立体メモリセルのコンケイブの高さの３分の１に相当する膜厚分の第２の層間絶縁膜１６０を除去すれば、３０％増加する。さらに、図６（ｃ）に示すように、立体メモリセルのコンケイブの高さの２分の１に相当する膜厚分の第２の層間絶縁膜１６０を除去すれば、４４％増加する。上記の効果は、レイアウト変更を伴う投影面積を拡大することなく得ることができる。

なお、ホール１８０の直径が１μｍ以下の微細な構造になると、第１の下部電極２６０をさらに薄くする必要が生じるため、第２の層間絶縁膜１６０を除去する量は、上記したホール１８０の高さの３分の１相当以下であることが望ましい。

次に、図５（ａ）に示すように、半導体基板１０の上の積層構造体の上に、貴金属を主材料とする第２の下部電極２８０となる、例えば厚さが２０ｎｍ〜１５０ｎｍの白金（Ｐｔ）を堆積し、続いて、強誘電体膜３６０となる、例えば厚さが３０ｎｍ〜１００ｎｍのＢｉＴを堆積する。その後、さらに、貴金属を主材料とする上部電極３４０となる、例えば厚さが２０ｎｍ〜１５０ｎｍの白金（Ｐｔ）を堆積する。

次に、リソグラフィ法で所望のパターンを形成し、ドライエッチング法によって強誘電体膜３６０と上部電極３４０との不要な部分を除去して、ホール１８０の内部に形成された第２の下部電極２８０の上から、密着層２４０及び第１の下部電極２６０の上部、すなわち凸状に突出した突出部２４０ａの外側の側面上に形成された第２の下部電極２８０の上に至る領域を覆うように強誘電体膜３６０と上部電極３４０とを形成する。このようにして、立体メモリセルが完成する。

次に、図５（ｂ）に示すように、メモリセルの上に厚さが５０ｎｍ〜３００ｎｍの第３の層間絶縁膜３８０を堆積する。その後、ＲＴＯを行い、強誘電体膜３６０を結晶化して強誘電体特性を発現させる。

以上のように第３の実施形態に係る半導体装置の製造方法によると、第２の層間絶縁膜１６０と第１の下部電極２６０との間に密着層２４０を設けることにより、強誘電体膜を用いる不揮発性メモリ装置に必須のＲＴＯを行っても、第１の下部電極２６０が第２の層間絶縁膜１６０から剥がれない。このため、電極の上部の一部が露出している立体セルの第１の下部電極２６０と第２の下部電極２８０とが、剥離による引っ張り応力を受けず、正常な立体セルを形成することができる。その結果、高歩留まりで且つ高い信頼性を有する半導体装置を得ることができる。

また、本実施形態においては、下部電極を第１の下部電極２６０と第２の下部電極２８０との２層構造としたが、図１に示すように、下部電極を第１の下部電極２６０のみとし、密着層２４０及び第１の下部電極２６０の上部である凸状に突出した突出部２４０ａの外側の面を強誘電体膜３６０で直接覆う構造としても構わない。この時、強誘電体膜として、ＢｉＴ膜を用いた場合、密着層２４０は、Ｔｉ又はＩｒを含まない材料であることが必須である。例えば、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化ルテニウム及びルテニウムのうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなることが好ましい。

また、図１の構造とした場合には、第１の下部電極２６０の上部に対して密着層２４０を挟む構造となるため、強誘電体膜３６０の膜厚が厚くなるのと同等である。従って、強誘電体膜３６０と膜厚が同一の密着層２４０を形成した場合は、第１の下部電極２６０の上部の両面を容量形成に寄与させる場合、密着層２４０を挟まない場合と比べて、電荷量増大の効果は半分となる。

また、本実施形態においては、密着層２４０を、第２の層間絶縁膜１６０から露出している第１の下部電極２６０の部分においても形成しているが、図２に示すように、密着層２４０を、第２の層間絶縁膜１６０と対向する第１の下部電極２６０の部分にのみ設けても構わない。

また、本実施形態においては、密着層２４０をホール１８０の側面上にのみ形成し底面上には形成していないが、密着層２４０として導電性の材料を選択すればホール１８０の底面（酸素バリア膜１４０と第１の下部電極２６０との間）に設けても構わない。

なお、本実施形態において、第１の下部電極２６０、第２の下部電極２８０及び上部電極３４０の材料の貴金属として白金（Ｐｔ）を用いたが、他の貴金属として、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、金（Ａｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）若しくはオスミウム（Ｏｓ）の酸化物、酸化イリジウム（ＩｒＯ_２ ）、酸化ルテニウム（ＲｕＯ_２）又は酸化銀（Ａｇ_２Ｏ）等でも同様の効果を得ることができ、また、これらの膜の積層構造としても良い。さらには、酸化鉄（Ｆｅ_２Ｏ_３、Ｆｅ_３Ｏ_４）を用いてもよい。

また、本実施形態において、強誘電体膜３６０としてＢｉＴを用いたが、他の強誘電体膜３６０として、一般式がＡＢＯ_３（但し、ＡとＢとは異なる元素である。）で表されるペロブスカイト構造を有する化合物ならば同様の効果を得ることができる。ここで、元素Ａは、例えば、鉛（Ｐｂ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、カルシウム（Ｃａ）、ランタン（Ｌａ）、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、マグネシウム（Ｍｇ）及びビスマス（Ｂｉ）からなる群より選択される少なくとも１つであり、元素Ｂは、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、タングステン（Ｗ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）及びモリブデン（Ｍｏ）からなる群より選択される少なくとも１つである。

また、本実施形態において、密着層２４０として酸化チタン（ＴｉＯ_ｘ）を用いたが、他の密着層２４０の材料として、窒化チタン（ＴｉＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、酸窒化チタンアルミニウム（ＴｉＡｌＯＮ）、窒化チタン（ＴｉＮ）、酸化イリジウム（ＩｒＯ_ｘ）、イリジウム（Ｉｒ）、酸化ルテニウム（ＲｕＯ_ｘ）又はルテニウム（Ｒｕ）でも同様の効果を得ることができ、また、これらの積層構造としてもよい。なお、ここで酸化イリジウム及び酸化ルテニウムの一般式におけるｘは正の実数である。

本発明の半導体装置及びその製造方法は、下部電極を構成する貴金属電極に変形が発生することを防止し、正常な形状の立体セルを形成して、同じ投影面積のままで電荷容量を増やすことができる。特に、立体セルの周囲を形成している層間絶縁膜の一部をエッチングし、立体セルの下部電極の外側の側面の一部を露出して下部電極の両側とも電荷量形成に寄与する構造の立体セルにおいて有用である。

本発明の第１の実施形態に係る半導体装置を示す断面図である。 本発明の第２の実施形態に係る半導体装置を示す断面図である。 本発明の第３の実施形態に係る半導体装置を示す断面図である。（ｂ）〜（ｆ）は本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は本発明に係る半導体装置の断面図であり、それぞれ第２の層間絶縁膜の高さが異なる場合を示した図である。 （ａ）〜（ｃ）は従来例に係る半導体装置及びその製造方法を示す断面図である。 本発明の実施形態及び従来例で使用した材料の膨張率の温度依存性を示すグラフである。

１０ 半導体基板
２０ 素子分離領域
３０ シリサイド領域
４０ 第１の層間絶縁膜
１００ 水素バリア膜
１２０ コンタクトプラグ
１４０ 酸素バリア膜
１６０ 第２の層間絶縁膜
１８０ ホール（開口部）
２４０ 密着層
２４０ａ 突出部
２６０ 第１の下部電極
２６０ａ 突出部
２８０ 第２の下部電極
３４０ 上部電極
３６０ 強誘電体膜
３８０ 第３の層間絶縁膜

Claims (19)

1. 半導体基板の上に形成され、開口部を有する層間絶縁膜と、
   前記開口部の少なくとも側壁上に形成された密着層と、
   前記開口部の底面上及び少なくとも前記密着層の側面上に形成された第１の下部電極と、
   前記第１の下部電極の上に形成された強誘電体又は高誘電体からなる容量絶縁膜と、
   前記容量絶縁膜の上に形成された上部電極とを備え、
   前記第１の下部電極は、前記開口部から突出する突出部を有し、
   前記容量絶縁膜は、前記第１の下部電極及び密着層のうち少なくとも前記第１の下部電極の前記突出部を覆うように形成され、
   前記上部電極は、前記突出部に形成された前記容量絶縁膜を覆うように形成されていることを特徴とする半導体装置。
2. 前記密着層は、前記開口部から突出するように形成され、
   前記第１の下部電極は、前記密着層の側面上に形成され、
   前記容量絶縁膜は、前記第１の下部電極及び密着層における前記開口部から突出した突出部を覆うように形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記密着層は、前記開口部の側壁上にのみ形成され、
   前記第１の下部電極の前記突出部は、前記密着層の上端から突出しており、
   前記容量絶縁膜は、前記第１の下部電極の前記突出部を直接に覆うように形成されていることを特徴とする請求項１に記載の半導体装置。
4. 半導体基板の上に形成され、開口部を有する層間絶縁膜と、
   前記開口部の少なくとも側壁上に形成されると共に、前記層間絶縁膜の上方に突出する突出部を有する密着層と、
   前記開口部の底面上及び前記密着層の側面上に形成された第１の下部電極と、
   前記第１の下部電極の上に形成された第２の下部電極と、
   前記第２の下部電極の上に形成された強誘電体又は高誘電体からなる容量絶縁膜と、
   前記容量絶縁膜の上に形成された上部電極とを備え、
   前記第２の下部電極は、前記第１の下部電極の上から前記密着層における前記突出部の外側の側面上にまで延伸して形成され、
   前記容量絶縁膜は、前記突出部に形成されている前記第２の下部電極を覆うように形成され、
   前記上部電極は、前記突出部に形成されている前記容量絶縁膜を覆うように形成されていることを特徴とする半導体装置。
5. 前記層間絶縁膜の前記開口部の底面上で且つ前記下部電極の下に形成された酸素バリア膜をさらに備えていることを特徴とする請求項１〜４のうちのいずれか１項に記載の半導体装置。
6. 前記層間絶縁膜における前記開口部の下側部分に形成され、前記第１の下部電極と電気的に接続されるコンタクトプラグをさらに備えていることを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体装置。
7. 前記第１の下部電極における前記突出部の長さは、前記第１の下部電極における前記突出部の長さと前記層間絶縁膜の開口部の側壁に対向する部分の長さとの和の３分の１以下であることを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体装置。
8. 前記密着層は、酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置。
9. 前記第１の下部電極及び前記上部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置。
10. 前記第２の下部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなることを特徴とする請求項４に記載の半導体装置。
11. 前記強誘電体は、一般式がＡＢＯ_３（但し、ＡとＢとは異なる元素）で表されるペロブスカイト構造を有する化合物であることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置。
12. 前記元素Ａは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも１つであり、
    前記元素Ｂは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも１つであることを特徴とする請求項１１に記載の半導体装置。
13. 半導体基板の上に第１の層間絶縁膜を形成する工程（ａ）と、
    前記第１の層間絶縁膜に前記半導体基板と接続されるコンタクトプラグを形成する工程（ｂ）と、
    前記コンタクトプラグを覆うように、前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程（ｃ）と、
    前記第２の層間絶縁膜に、前記コンタクトプラグを露出する開口部を形成する工程（ｄ）と、
    前記開口部の少なくとも側壁上に密着層を形成する工程（ｅ）と、
    前記開口部の底面上及び前記密着層の側面上に第１の下部電極を形成する工程（ｆ）と、
    前記第２の層間絶縁膜における前記開口部の周縁部の上部を除去することにより、前記密着層の一部及び前記第１の下部電極の一部を前記第２の層間絶縁膜の上方に突出させる工程（ｇ）と、
    前記開口部内において前記第１の下部電極に沿うと共に、前記密着層における前記第２の層間絶縁膜の上方に突出した部分の外側の側面上にまで延伸するように第２の下部電極を形成する工程（ｈ）と、
    前記開口部内において前記第２の下部電極に沿うと共に、前記密着層における前記第２の層間絶縁膜の上方に突出した部分の前記第２の下部電極の外側の側面上にまで延伸するように強誘電体又は高誘電体からなる容量絶縁膜を形成する工程（ｉ）と、
    前記開口部内において前記容量絶縁膜に沿うと共に、前記密着層における前記第２の層間絶縁膜の上方に突出した部分の前記容量絶縁膜の外側の側面上にまで延伸するように上部電極を形成する工程（ｊ）と、
    前記上部電極を含む前記第２の層間絶縁膜の上に第３の層間絶縁膜を形成する工程（ｋ）と、
    前記工程（ｋ）の後に、前記半導体基板を酸化雰囲気で熱処理して前記容量絶縁膜を結晶化する工程（ｌ）とを備えていることを特徴とする半導体装置の製造方法。
14. 前記工程（ｂ）と前記工程（ｃ）との間に、前記コンタクトプラグを覆うように酸素バリア膜を形成する工程（ｍ）をさらに備え、
    前記工程（ｄ）において、前記コンタクトプラグを露出する代わりに、前記酸素バリア膜を露出することを特徴とする請求項１３に記載の半導体装置の製造方法。
15. 前記工程（ｇ）において、前記密着層及び第１の下部電極における前記第２の層間絶縁膜の上方に突出した部分の長さが、前記密着層及び第１の下部電極における前記層間絶縁膜の上方に突出した部分の長さと前記層間絶縁膜の開口部の側壁に対向する部分の長さとの和の３分の１以下となるように、前記第２の層間絶縁膜における前記開口部の周縁部の上部を除去することを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
16. 前記密着層は、酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなる請求項１３〜１５のうちのいずれか１項に記載の半導体装置の製造方法。
17. 前記第１の下部電極、前記第２の下部電極及び前記上部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか１つ、又はそれらのうちの２つ以上の積層膜からなることを特徴とする請求項１３〜１５のうちのいずれか１項に記載の半導体装置の製造方法。
18. 前記強誘電体は、一般式がＡＢＯ_３（但し、ＡとＢとは異なる元素）で表されるペロブスカイト構造を有する化合物であることを特徴とする請求項１３〜１５のうちのいずれか１項に記載の半導体装置の製造方法。
19. 前記元素Ａは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも１つであり、
    前記元素Ｂは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも１つであることを特徴とする請求項１８に記載の半導体装置の製造方法。

Images