TWI761193B - 電阻式隨機存取記憶單元及其製造方法 - Google Patents

電阻式隨機存取記憶單元及其製造方法 Download PDF

Info

Publication number
TWI761193B
TWI761193B TW110115318A TW110115318A TWI761193B TW I761193 B TWI761193 B TW I761193B TW 110115318 A TW110115318 A TW 110115318A TW 110115318 A TW110115318 A TW 110115318A TW I761193 B TWI761193 B TW I761193B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
oxygen storage
variable resistance
random access
Prior art date
Application number
TW110115318A
Other languages
English (en)
Other versions
TW202243130A (zh
Inventor
許博硯
吳伯倫
郭澤綿
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW110115318A priority Critical patent/TWI761193B/zh
Priority to US17/465,840 priority patent/US11800815B2/en
Application granted granted Critical
Publication of TWI761193B publication Critical patent/TWI761193B/zh
Publication of TW202243130A publication Critical patent/TW202243130A/zh
Priority to US18/463,268 priority patent/US20230422638A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

一種電阻式隨機存取記憶單元，包括第一電極、氧儲存層、可變電阻層以及第二電極。第一電極位於介電層上，包括主體部，在第一方向延伸；以及多個延伸部，與主體部的側壁連接，在第二方向延伸，第二方向與第一方向垂直。氧儲存層覆蓋第一電極。可變電阻層，位於第一電極層與氧儲存層之間。第二電極，位於氧儲存層的頂面上方以及氧儲存層的上側壁周圍

Description

電阻式隨機存取記憶單元及其製造方法
本發明是有關於一種記憶體及其製造方法，特別是有關於一種電阻式隨機存取記憶（resistive random access memory，RRAM）單元及其製造方法。
RRAM具有操作速度快、低功耗等優點，因而成為近年來廣為研究的一種非揮發性記憶體。RRAM在進行設置（SET）操作時，對電阻式隨機存取記憶體施加正電壓，可變電阻層中的氧離子在受正電壓吸引離開可變電阻層後會進入氧儲存層，可變電阻層將產生氧空缺（oxygen vacancy）而形成導電絲（filament）並呈現導通狀態，此時可變電阻層由高電阻狀態（High Resistance State，HRS）轉換到低電阻狀態（Low Resistance State，LRS）。當RRAM單元進行重置（RESET）操作時，對電阻式隨機存取記憶施加負偏壓，氧儲存層中的氧離子會回到可變電阻層中，使導電絲斷裂並呈現非導通狀態，此時可變電阻層由LRS轉換到HRS。然而，若是可變電阻層中所產生的氧空缺不足時，將導致低電阻狀態（LRS）的電流量不足。雖然，在電阻式隨機存取記憶體使用較厚的可變電阻層並施加較高的操作電壓可驅動較多的氧空缺，然而卻會造成較大的耗電量。若是為了避免使用過高的操作電壓，則必須增加可變電阻層與第一電極的接觸面積來增加電流量，如此將會佔用過多的晶片面積。
本發明提供一種電阻式隨機存取記憶體及其製造方法，使得電阻式隨機存取記憶體具有足夠的電流，避免使用過大的操作電壓，以降低耗電量。 本發明提供一種電阻式隨機存取記憶單元及其製造方法，可以減少電阻式隨機存取記憶體單元所佔用的晶片面積以及提升氧交換效率。
本發明的實施例提供一種電阻式隨機存取記憶單元，包括第一電極、氧儲存層、可變電阻層以及第二電極。第一電極位於介電層上，包括主體部，在第一方向延伸；以及多個延伸部，與所述主體部的側壁連接，在第二方向延伸，第二方向與第一方向垂直。氧儲存層覆蓋第一電極。可變電阻層，位於第一電極層與氧儲存層之間。第二電極，位於氧儲存層的頂面上方以及氧儲存層的上側壁周圍。 本發明的實施例還提供一種電阻式隨機存取記憶單元的製造方法，包括：在第一介電層上形成由多個第一導體層與多個第一犧牲層交替堆疊的堆疊層；圖案化堆疊層，以形成圖案的堆疊層；在圖案的堆疊層周圍形成第二犧牲層；在圖案的堆疊層中形成穿過多個第一導體層與多個第一犧牲層的開口；於開口中形成第二導體層，第二導體層與多個第一導體層形成第一電極；移除多個第一犧牲層與第二犧牲層；於第一電極的表面與第一介電層的頂面上形成可變電阻層與氧儲存層；圖案化氧儲存層，以形成圖案化的氧儲存層，裸露出可變電阻層；於可變電阻層以及圖案化的氧儲存層上形成第二介電層；以及在第二介電層中形成第二電極，第二電極覆蓋圖案化的氧儲存層的頂面與上側壁。
基於上述，本發明提供一種電阻式隨機存取記憶體及其製造方法，可以使得電阻式隨機存取記憶體具有足夠的電流，避免使用過大的操作電壓，以降低耗電量。此外，還可以減少電阻式隨機存取記憶體單元所佔用的晶片面積。另外，還可以提升氧交換效率。
請參照圖1M，電阻式隨機存取記憶體（RRAM）單元100包括第一電極26、可變電阻層28、氧儲存層（oxygen reservoir layer，ORL）30a、擴散阻障層32、第二電極40以及蝕刻停止層34。
RRAM單元100位於介電層10之上。介電層10可以是基底上方的內層介電層或層間介電層。導體特徵可以是導線或是介層窗。基底可為半導體基底或半導體上覆絕緣體（SOI）基底。基底與導體特徵之間可以包括其他的元件，例如是電晶體。
第一電極層26為堆疊結構SK。第一電極層26包括主體部MP與多個延伸部EP。主體部MP在方向D2上延伸，方向D2與介電層10的表面垂直。主體部MP的底面可與介電層10之中的導體特徵（未示出）電性連接。多個延伸部EP在方向D1上延伸，方向D1與介電層10的表面平行。在一些實施例中，多個延伸部EP包括下延伸部14a與間隔堆疊在下延伸部14a上方的上延伸部18a。下延伸部14a包括第一延伸部14a 1與第二延伸部14a 2，相對應設置在主體部MP的下側壁且與主體部MP的側壁連接。上延伸部18a位於下延伸部14a上方，其包括第三延伸部18a 1與第四延伸部18a 2，相對應設置在主體部MP的上側壁且與主體部MP的側壁連接。第三延伸部18a 1與第四延伸部18a 2分別間隔堆疊在第一延伸部14a 1與第二延伸部14a 2上方。第三延伸部18a 1與第四延伸部18a 2的頂面可以與主體部MP的頂面共平面。
可變電阻層28覆蓋第一電極26的表面以及介電層10的表面。可變電阻層28例如是共形層，覆蓋第一電極26的主體部MP的頂面與側壁以及延伸部14a、18a的頂面、側壁與底面。可變電阻層28還位於氧儲存層30a的底面、擴散阻障層32的底面以及蝕刻停止層34的底面與介電層10的頂面之間。
氧儲存層30a位於介電層10上，且覆蓋可變電阻層28。氧儲存層30a可包括蓋部CP與多個突出部PP。蓋部CP大致呈倒U型。多個突出部PP，自蓋部CP的內側壁朝向第一電極26的主體部MP突出。多個突出部PP包括下突出部LP與上突出部UP。下突出部LP包括相對的第一突岀部LP 1與第二突出部LP 2。第一突岀部LP 1位於第一電極26的第一延伸部14a 1與主體部MP以及介電層10所圍的空間之中。第二突岀部LP 2位於第一電極26的第二延伸部14a 2與主體部MP以及介電層10所圍的空間之中。第三突岀部UP 1位於第一電極26的第一延伸部14a 1、主體部MP與第三延伸部18a 1所圍的空間之中。第四突岀部UP 2位於第一電極26的第二延伸部14a 2、主體部MP與第四延伸部18a 2所圍的空間之中。
擴散阻障層32覆蓋在氧儲存層30a的蓋部CP的頂面與外側壁。擴散阻障層32例如是共形層。擴散阻障層32的剖面呈倒U型。
蝕刻停止層34覆蓋在擴散阻障層32的下側壁與介電層10上的可變電阻層28的頂面。蝕刻停止層34的剖面呈L型。
第二電極40位於氧儲存層30a的頂面上方以及氧儲存層30a的上側壁周圍的擴散阻障層32上以及蝕刻停止層34的頂面上。
當施加正電壓於RRAM單元100的第二電極40時，氧離子受正電壓的吸引離開可變電阻層28而儲存於氧儲存層30a中，並且在可變電阻層28中產生氧空缺而形成導電絲，而呈現導通狀態，此時可變電阻層28由高電阻狀態（HRS）轉換到低電阻狀態（LRS），此操作通常稱為設置（後稱SET）。而當施加負偏壓於RRAM單元100的第二電極40時，氧儲存層30a中的氧離子進入可變電阻層28與導電絲結合，使導電絲斷裂並呈現非導通狀態，此時可變電阻層28由LRS轉換到HRS，此操作通常稱作重置（後稱RESET）。
第一電極層26與第二電極40的材料可包括金屬、金屬氮化物、其他材料或其組合。例如是氮化鈦（TiN）、氮化鉭（TaN）、氮化鈦鋁（TiAlN）、鈦鎢（TiW）合金、鉑（Pt）、銥（Ir）、釕（Ru）、鈦（Ti）、鎢（W）、鉭（Ta）、鋁（Al）、鋯（Zr）、鉿（Hf）、鎳（Ni）、銅（Cu）、鈷（Co）、鐵（Fe）、釓（Gd）、錳（Mn）、石墨或上述材料的組合。第一電極層26與第二電極40可以是單層或是多層。
可變電阻層28的材料包括金屬氧化物，例如氧化鉿（HfO 2）、氧化鉭（Ta 2O 5）、氧化鈦（TiO 2）、氧化鎂（MgO）、氧化鎳（NiO）、氧化鈮（Nb 2O 5）、氧化鋁（Al 2O 3）、氧化釩（V 2O 5）、氧化鎢（WO 3）、氧化鋅（ZnO）或氧化鈷（CoO），。在本實施方式中，可變電阻層28的氧含量可為約75原子百分比（at%）至約100原子百分比。可變電阻層28的厚度例如是2奈米到10奈米。
氧儲存層30a的材料可包括金屬，例如是鈦（Ti）、鉭（Ta）、鉿（Hf）或鋁（Al）。
擴散阻障層32可以在RRAM單元100進行RESET操作時，阻擋可變電阻層28中的氧離子擴散至第二電極40。擴散阻障層32可包括介電常數大於4的高介電常數的介電材料層，例如是氧化鋁（Al 2O 3）、氧化鉿（HfO 2）、氧化鋯（ZrO 2）或其組合。
當RRAM單元進行形成操作（forming operate）時，在第二電極40施加正電壓，使得可變電阻層28中的氧離子受正電壓吸引離開可變電阻層28後進入氧儲存層30a，並在可變電阻層28產生氧空缺，而形成導電絲電流。由於可變電阻層28並不會太厚，因此，可以降低形成電壓，以應用於低功率的元件。
RRAM單元的製造方法可以參照圖1A至圖1M說明如下。
參照圖1A，在已形成介電層10的基底（未示出）上形成堆疊層11。堆疊層11包括犧牲層12、導體層14、犧牲層16以及導體層18。犧牲層12與16例如是氧化矽。導體層14與18例如是上述的適合用來形成第一電極層26的材料。
參照圖1B，進行微影與蝕刻製程，以圖案化堆疊層11，形成圖案的堆疊層11a。圖案化的堆疊層11a包括導體層18a、犧牲層16a、導體層14a以及犧牲層12a。
參照圖1C，於圖案的堆疊層11a周圍形成犧牲層20。犧牲層20的材料可與犧牲層12、14的材料相同或相似，例如是氧化矽。犧牲層20可以採用化學氣相沉積法沉積，之後再經由平坦化製程，例如是回蝕刻或是化學機械研磨製程平坦化。犧牲層20也可以採用旋塗的方式形成。
參照圖1D，進行微影與蝕刻製程，以形成開口22。開口22穿過導體層18a、犧牲層16a、導體層14a與犧牲層12a，裸露出介電層10中的導電特徵。
參照圖1E，在開口22中回填導體層24。導體層24例如是上述適合用來形成第一電極層26的材料。導體層24的形成方法例如是在犧牲層20上以及開口22之中沉積導體材料層，然後再經由化學機械研磨法進行平坦化，以移除犧牲層20上多餘的部分。
參照圖1F，移除犧牲層20、16a與14a。裸露出的導體層24、18a與14a形成第一電極26。第一電極26為堆疊結構SK。導體層24可做為堆疊結構SK的主體部MP。導體層18a與14a可做為堆疊結構SK的延伸部EP。導體層18a又可稱為上延伸部18a。導體層14a又可稱為下延伸部14a。下延伸部14a包括第一延伸部14a 1與第二延伸部14a 2。上延伸部18a包括第三延伸部18a 1與第四延伸部18a 2。
參照圖1G與圖1H，在第一電極26以及介電層10上依序形成可變電阻層28與氧儲存層30。氧儲存層30還填入上延伸部18a的主體部MP與介電層10之間的空間，並填入下延伸部14a、主體部MP與上延伸部18a之間的空間。
參照圖1I，進行微影與蝕刻製程，以圖案化氧儲存層30，形成氧儲存層30a。氧儲存層30a覆蓋第一電極26上的可變電阻層28與介電層10上的部分的可變電阻層28，裸露出介電層10上的另一部分的可變電阻層28。
參照圖1J，在氧儲存層30a與可變電阻層28上形成擴散阻障層32。擴散阻障層32覆蓋在氧儲存層30a的頂面與側壁。之後，在擴散阻障層32上以及可變電阻層28上形成蝕刻停止層34。
參照圖1K，於蝕刻停止層34上形成介電層36。介電層36的材料例如是氧化矽。
參照圖1L，進行微影與蝕刻製程，以移除部分的介電層36以及部分的蝕刻停止層34，形成開口38。在進行蝕刻的過程中，先以蝕刻停止層34為停止層，待裸露出蝕刻停止層34的頂面之後，再以時間控制蝕刻移除部分的蝕刻停止層34，直至擴散阻障層32的頂面裸露出來。
參照圖1M，於開口38中填入導體層。導體層的材料包括適合用來形成第二電極40的材料。例如，在介電層36上以及開口38之中形成導體材料層，之後再經由平坦化製程，例如是回蝕刻或是化學機械研磨製程平坦化。
第一電極26是垂直的堆疊結構SK，因此可以節省電阻式隨機存取記憶體所占用的晶片面積。
可變電阻層28環繞在具有垂直堆疊結構的第一電極26上。由於第一電極26具有極高的表面積，因此以薄的可變電阻層28即可以形成足夠的氧空缺，進而增加電阻式隨機存取記憶體的電流。因此不需要為了增加氧空缺而增加可變電阻層28的厚度，故可以避免使用過大的操作電壓，以降低耗電量。
由於在圖案化氧儲存層30時，並未蝕刻下方的可變電阻層28，因此，可變電阻層28突出於氧儲存層30a的側壁，可變電阻層28的末端遠離氧儲存層30a，因此可以避免可變電阻層28末端形成漏電的路徑。
由於氧儲存層30a包覆在可變電阻層28與第一電極26的周圍，因此可以提升氧交換的效率。
10、36:介電層 11、11a:堆疊層 12、12a、16、16a、20:犧牲層 14、14a、18、18a、24:導體層 14a、18a、EP:延伸部 14a 1:第一延伸部 14a 2:第二延伸部 18a 1:第三延伸部 18a 2:第四延伸部 22、38:開口 26:第一電極 28:可變電阻層 30、30a:氧儲存層 32:擴散阻障層 34:蝕刻停止層 40:第二電極 100:單元 CP:蓋部 D1、D2:方向 LP:下突出部 LP 1:第一突岀部 LP 2:第二突出部 MP:主體部 PP:突出部 SK:堆疊結構 UP:上突出部 UP 1:第三突岀部 UP 2:第四突岀部
圖1A至1M是依照本發明的實施例的一種電阻式隨機存取記憶體的製造流程的剖面示意圖。
10、36:介電層
14a、18a、24:導體層
14a、18a、EP:延伸部
14a1:第一延伸部
14a2:第二延伸部
18a1:第三延伸部
18a2:第四延伸部
26:第一電極
28:可變電阻層
30a:氧儲存層
32:擴散阻障層
34:蝕刻停止層
40:第二電極
100:單元
CP:蓋部
D1、D2:方向
LP:下突出部
LP1:第一突出部
LP2:第二突出部
MP:主體部
PP:突出部
SK:堆疊結構
UP:上突出部
UP1:第三突出部
UP2:第四突出部

Claims (10)

  1. 一種電阻式隨機存取記憶單元，包括：第一電極，位於介電層上，包括：主體部，在第一方向延伸；以及多個延伸部，與所述主體部的側壁連接，在第二方向延伸，所述第二方向與所述第一方向垂直；氧儲存層，覆蓋所述第一電極；可變電阻層，位於所述第一電極層與所述氧儲存層之間，其中所述氧儲存層與所述可變電阻層填滿所述主體部與所述多個延伸部之間所圍的空間；以及第二電極，位於所述氧儲存層的頂面上方以及所述氧儲存層的上側壁周圍。
  2. 如請求項1所述的電阻式隨機存取記憶單元，其中所述多個延伸部包括：多個下延伸部，位於所述主體部的下側壁上；以及多個上延伸部，位於所述多個下延伸部上方以及所述主體部的上側壁上，且所述多個上延伸部的頂面與所述主體部的頂面共平面。
  3. 如請求項1所述的電阻式隨機存取記憶單元，其中所述氧儲存層包括：蓋部，覆蓋所述第一電極；以及 多個突出部，從所述蓋部的內側壁朝向所述主體部的側壁延伸，且所述多個突出部與所述可變電阻層填滿所述主體部與所述多個延伸部之間所圍的所述空間。
  4. 如請求項3所述的電阻式隨機存取記憶單元，更包括擴散阻障層覆蓋所述氧儲存層的所述蓋部的頂面與外側壁。
  5. 如請求項3所述的電阻式隨機存取記憶單元，更包括蝕刻停止層位於所述擴散阻障層的下側壁與所述介電層上方。
  6. 如請求項4所述的電阻式隨機存取記憶單元，其中所述可變電阻層還位於所述氧儲存層的底面、所述擴散阻障層的底面以及所述蝕刻停止層的底面與所述介電層的頂面之間。
  7. 一種的電阻式隨機存取記憶單元的製造方法，包括：在第一介電層上形成由多個第一導體層與多個第一犧牲層交替堆疊的堆疊層；圖案化所述堆疊層，以形成圖案的堆疊層；在所述圖案的堆疊層周圍形成第二犧牲層；在圖案的堆疊層中形成穿過所述多個第一導體層與所述多個第一犧牲層的開口；於所述開口中形成第二導體層，所述第二導體層與所述多個第一導體層形成第一電極；移除所述多個第一犧牲層與所述第二犧牲層；於所述第一電極的表面與所述第一介電層的頂面上形成可變電阻層與氧儲存層； 圖案化所述氧儲存層，以形成圖案化的氧儲存層，裸露出所述可變電阻層；於所述可變電阻層以及所述圖案化的氧儲存層上形成第二介電層；以及在所述第二介電層中形成第二電極，所述第二電極覆蓋所述圖案化的氧儲存層的頂面與上側壁。
  8. 如請求項7所述的電阻式隨機存取記憶單元的製造方法，更包括：在形成所述第二介電層之前，在所述圖案化的氧儲存層的所述頂面與側壁以及所述可變電阻層上形成擴散阻障層。
  9. 如請求項8所述的電阻式隨機存取記憶單元的製造方法，更包括：在形成所述第二介電層之前，在所述擴散阻障層與所述可變電阻層上形成蝕刻停止層。
  10. 如請求項9所述的電阻式隨機存取記憶單元的製造方法，其中在所述第二介電層中形成所述第二電極包括：以所述蝕刻停止層為停止層，圖案化所述第二介電層；移除部分所述蝕刻停止層，直至所述擴散阻障層的頂面裸露出來；以及於所述開口之中形成導體材料層。
TW110115318A 2021-04-28 2021-04-28 電阻式隨機存取記憶單元及其製造方法 TWI761193B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110115318A TWI761193B (zh) 2021-04-28 2021-04-28 電阻式隨機存取記憶單元及其製造方法
US17/465,840 US11800815B2 (en) 2021-04-28 2021-09-02 Resistive random access memory cell and method of fabricating the same
US18/463,268 US20230422638A1 (en) 2021-04-28 2023-09-07 Method of fabricating resistive random access memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110115318A TWI761193B (zh) 2021-04-28 2021-04-28 電阻式隨機存取記憶單元及其製造方法

Publications (2)

Publication Number Publication Date
TWI761193B true TWI761193B (zh) 2022-04-11
TW202243130A TW202243130A (zh) 2022-11-01

Family

ID=82199192

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115318A TWI761193B (zh) 2021-04-28 2021-04-28 電阻式隨機存取記憶單元及其製造方法

Country Status (2)

Country Link
US (2) US11800815B2 (zh)
TW (1) TWI761193B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761193B (zh) * 2021-04-28 2022-04-11 華邦電子股份有限公司 電阻式隨機存取記憶單元及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463372B (en) * 1998-07-30 2001-11-11 United Microelectronics Corp Capacitor structure for DRAM and the manufacturing method thereof
US9059395B2 (en) * 2012-11-28 2015-06-16 Samsung Electronics Co., Ltd. Resistive random access memory devices having variable resistance layers and related methods
TW201738889A (zh) * 2016-04-19 2017-11-01 華邦電子股份有限公司 電阻式隨機存取記憶體

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633539B2 (en) * 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor
US9472757B2 (en) * 2013-07-19 2016-10-18 Asm Ip Holding B.V. Method of making a resistive random access memory device
US9608204B2 (en) * 2013-09-09 2017-03-28 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory and manufacturing method thereof
KR102079610B1 (ko) * 2013-11-13 2020-02-21 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
US10230047B2 (en) * 2015-10-22 2019-03-12 Winbond Electronics Corp. RRAM device and method for manufacturing the same
US10679122B2 (en) * 2015-12-30 2020-06-09 SK Hynix Inc. Neuromorphic device
US10424619B2 (en) * 2016-01-13 2019-09-24 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same
TWI610476B (zh) * 2017-03-16 2018-01-01 華邦電子股份有限公司 電阻式隨機存取記憶體結構及其形成方法
US10163651B1 (en) * 2017-09-28 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to expose memory cells with different sizes
KR20190047884A (ko) 2017-10-30 2019-05-09 서울대학교산학협력단 3차원 적층을 위한 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
US10804464B2 (en) * 2017-11-24 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming memory device with diffusion barrier and capping layer
TWI702744B (zh) * 2018-04-30 2020-08-21 華邦電子股份有限公司 電阻式隨機存取記憶體結構及其製造方法
US11227838B2 (en) * 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
TWI709166B (zh) * 2019-10-05 2020-11-01 華邦電子股份有限公司 電阻式隨機存取記憶體陣列及其製造方法
US11177321B2 (en) * 2019-10-23 2021-11-16 Winbond Electronics Corp. Resistive random access memories and method for fabricating the same
CN114787474A (zh) * 2019-12-20 2022-07-22 若生伊知郎 复合功能膜内窗系统
US11239417B1 (en) * 2020-09-09 2022-02-01 Winbond Electronics Corp. Resistive random access memory and method of manufacturing the same
KR20220036462A (ko) * 2020-09-15 2022-03-23 삼성전자주식회사 가변 저항 메모리 소자
US11770985B2 (en) * 2020-09-21 2023-09-26 Winbond Electronics Corp. Resistive random access memory and method of fabricating the same
US11476305B2 (en) * 2021-02-03 2022-10-18 Winbond Electronics Corp. Semiconductor device and method of forming the same
TWI761193B (zh) * 2021-04-28 2022-04-11 華邦電子股份有限公司 電阻式隨機存取記憶單元及其製造方法
TW202306108A (zh) * 2021-07-19 2023-02-01 聯華電子股份有限公司 電阻式隨機存取記憶體元件及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463372B (en) * 1998-07-30 2001-11-11 United Microelectronics Corp Capacitor structure for DRAM and the manufacturing method thereof
US9059395B2 (en) * 2012-11-28 2015-06-16 Samsung Electronics Co., Ltd. Resistive random access memory devices having variable resistance layers and related methods
TW201738889A (zh) * 2016-04-19 2017-11-01 華邦電子股份有限公司 電阻式隨機存取記憶體

Also Published As

Publication number Publication date
US20220352463A1 (en) 2022-11-03
US20230422638A1 (en) 2023-12-28
TW202243130A (zh) 2022-11-01
US11800815B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
US11024802B2 (en) Method of fabricating resistive memory
US10014469B2 (en) Resistive random access memory and manufacturing method thereof
US9082967B2 (en) Non-volatile memory device and manufacturing method thereof
CN109390466A (zh) 电阻式随机存取存储器（rram）单元及其形成方法
JP2010177257A (ja) 半導体装置及びその製造方法
US9853215B1 (en) Resistance switching memory device and method of manufacturing the same
US8987695B2 (en) Variable resistance memory device and method for fabricating the same
US20230422638A1 (en) Method of fabricating resistive random access memory cell
US20220093858A1 (en) Resistive random access memory and method of fabricating the same
TWI553926B (zh) 電阻式記憶體及其製造方法
US11864473B2 (en) Resistive random-access memory device and method of fabricating the same
TWI717118B (zh) 電阻式隨機存取記憶體及其製造方法
CN115347115A (zh) 电阻式随机存取存储单元及其制造方法
TWI744165B (zh) 電阻式隨機存取記憶體及其製造方法
TWI747366B (zh) 電阻式隨機存取記憶體及其製造方法
CN113557613A (zh) 非易失性存储装置及其制造方法
US11189660B2 (en) Non-volatile memory and method of fabricating the same
CN114005851A (zh) 电阻式随机存取存储器及其制造方法
US11770987B2 (en) Resistive random-access memory and method for fabricating the same
CN115117236A (zh) 电阻式随机存取存储器及其制造方法
CN113013327B (zh) 电阻式随机存取存储器及其制造方法
CN112635660B (zh) 非易失性存储器及其制造方法
CN118042846A (zh) 电阻式随机存取存储器及其制作方法
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法