TWI610476B - 電阻式隨機存取記憶體結構及其形成方法 - Google Patents

電阻式隨機存取記憶體結構及其形成方法 Download PDF

Info

Publication number
TWI610476B
TWI610476B TW106108679A TW106108679A TWI610476B TW I610476 B TWI610476 B TW I610476B TW 106108679 A TW106108679 A TW 106108679A TW 106108679 A TW106108679 A TW 106108679A TW I610476 B TWI610476 B TW I610476B
Authority
TW
Taiwan
Prior art keywords
layer
oxygen
electrode layer
random access
access memory
Prior art date
Application number
TW106108679A
Other languages
English (en)
Other versions
TW201836181A (zh
Inventor
許博硯
Po Yen Hsu
傅志正
Chih Cheng Fu
沈鼎瀛
Ting Ying Shen
Original Assignee
華邦電子股份有限公司
Winbond Electronics Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司, Winbond Electronics Corp. filed Critical 華邦電子股份有限公司
Priority to TW106108679A priority Critical patent/TWI610476B/zh
Priority to CN201710320421.6A priority patent/CN108630808A/zh
Priority to US15/660,295 priority patent/US10340450B2/en
Application granted granted Critical
Publication of TWI610476B publication Critical patent/TWI610476B/zh
Publication of TW201836181A publication Critical patent/TW201836181A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種電阻式隨機存取記憶體結構及其形成方法被提供。此電阻式隨機存取記憶體結構包括:層間介電層,形成於基板上,其中層間介電層為包括氧的介電材料;氧擴散阻障層,形成於層間介電層上;底電極層,形成於氧擴散阻障層上。底電極層包括:第一電極層,形成於氧擴散阻障層上;第一富氧層,形成於第一電極層上;以及第二電極層,形成於第一富氧層上。此電阻式隨機存取記憶體結構亦包括:電阻轉態層,形成於底電極層上;以及頂電極層,形成於電阻轉態層上。

Description

電阻式隨機存取記憶體結構及其形成方法
本發明係有關於一種記憶體裝置,且特別係有關於一種電阻式隨機存取記憶體結構及其形成方法。
電阻式隨機存取記憶體(resistive random access memory,RRAM)具有結構簡單、面積小、操作電壓小、操作速度快、記憶時間長、多狀態記憶、及耗功率低等優點。因此電阻式隨機存取記憶體極有潛力取代目前的快閃式記憶體,成為下世代的非揮發性記憶體主流。
對記憶體產業的業者而言,為了進一步提升電阻式隨機存取記憶體的良率及信賴性,仍有需要對電阻式隨機存取記憶體進行改良。
本發明之一實施例提供一種電阻式隨機存取記憶體結構,包括:層間介電層,形成於基板上,其中層間介電層為包括氧的介電材料;氧擴散阻障層,形成於層間介電層上;底電極層,形成於氧擴散阻障層上。底電極層包括:第一電極層,形成於氧擴散阻障層上;第一富氧層,形成於第一電極層上;以及第二電極層,形成於第一富氧層上。此電阻式隨機存取記憶體結構亦包括:電阻轉態層,形成於底電極層上;以及 頂電極層,形成於電阻轉態層上。
本發明之另一實施例提供一種電阻式隨機存取記憶體結構之形成方法,包括:形成層間介電層於基板上,其中層間介電層為包括氧的介電材料;形成氧擴散阻障層於層間介電層上;形成導電結構於氧擴散阻障層及層間介電層之中;形成底電極層於氧擴散阻障層及導電結構上。形成底電極層包括:形成第一電極層於氧擴散阻障層上;形成富氧層於第一電極層上;以及形成第二電極層於富氧層上。此方法亦包括形成電阻轉態層於底電極層上;以及形成頂電極層於電阻轉態層上。
100a、100b、100c‧‧‧電阻式隨機存取記憶體結構
102‧‧‧基板
104‧‧‧層間介電層
106‧‧‧氧擴散阻障層
108‧‧‧導電結構
110‧‧‧底電極層
112‧‧‧第一電極層
114‧‧‧第一富氧層
114a、114b‧‧‧第一富氧層
116‧‧‧第二電極層
120‧‧‧電阻轉態層
130‧‧‧頂電極層
132‧‧‧第三電極層
134、134a、134b‧‧‧氧阻止層
136‧‧‧第四電極層
140‧‧‧硬罩幕層
150‧‧‧側壁間隔物
160‧‧‧介電層
170‧‧‧頂部接觸
180‧‧‧第二富氧層
180a、180b‧‧‧第二富氧層
W1、W2‧‧‧寬度
第1圖繪示一實施例之電阻式隨機存取記憶體結構的剖面示意圖。
第2圖繪示另一實施例之電阻式隨機存取記憶體結構的剖面示意圖。
第3圖繪示另一實施例之電阻式隨機存取記憶體結構的剖面示意圖。
為使本發明之上述和其他目的、特徵、優點能更明顯易懂,下文特舉出實施例,並配合所附圖式,作詳細說明如下。
本發明實施例提供一種電阻式隨機存取記憶體結構及其形成方法,第1圖繪示一實施例之電阻式隨機存取記憶 體結構100a的剖面示意圖。
請參照第1圖,提供基板102。基板102可包括塊材半導體基板(例如,矽基板)、化合物半導體基板(例如,IIIA-VA族半導體基板)、絕緣層上覆矽(silicon on insulator,SOI)基板或其他合適的基板。基板102可為經摻雜或未經摻雜的半導體基板。在本實施例中,基板102為矽基板。
接著,形成層間介電層104於基板102上。層間介電層104可包括合適的介電材料,例如,氧化物或氮氧化物。在本實施例中,層間介電層104為包括氧的介電材料,例如,氧化矽。
接著,形成氧擴散阻障層106於層間介電層104上。氧擴散阻障層106可避免層間介電層104中的氧擴散到後續將形成的底電極中,因而能夠改善最終產品的良率及信賴性,此部分將於下文中詳細討論。在一些實施例中,氧擴散阻障層106可包括絕緣材料或介電材料。在一些實施例中,氧擴散阻障層106可包括氮化矽、碳化矽、碳氮化矽或其他不含氧的阻障材料。在一些實施例中,可利用濺鍍、化學氣相沉積法或其他合適的沉積製程形成氧擴散阻障層106。在本實施例中,氧擴散阻障層106為厚度20-50nm的氮化矽。
之後,對氧擴散阻障層106及層間介電層104進行圖案化製程,以形成通孔。接著,將導電材料填入此通孔中,並且藉由平坦化製程(例如,化學機械研磨製程)移除位於氧擴散阻障層106上的多餘的導電材料,以形成導電結構108於氧擴散阻障層106及層間介電層104之中。
導電結構108的其中一個功能在於阻擋層間介電層104中的氧之擴散。因此,若是選用無法阻擋氧擴散的導電材料(例如,銅或其合金)時,則層間介電層104中的氧將會經由導電結構108擴散到後續將形成的底電極中。如此將對最終產品的良率及信賴性造成不良的影響。
再者,若是選用具有高擴散能力的材料(例如,銅或其合金)形成導電結構108,則導電結構108的導電材料會擴散到後續將形成的電阻轉態層中。因此,電阻轉態層可能會無法轉換成高電阻態,而造成讀/寫資料時的錯誤。如此也將對最終產品的良率及信賴性造成不良的影響。
在一些實施例中,導電材料可包括合適的金屬材料,例如,鎢、鋁或其合金。在本實施例中,導電材料為鎢。當進行化學機械研磨製程移除多餘的導電材料(鎢)時,由氮化矽所形成的氧擴散阻障層106可作為蝕刻停止層。
如第1圖所示,導電結構108的頂表面與氧擴散阻障層106的頂表面共平面。這樣的結構可避免電阻式隨機存取記憶體均一性(uniformity)不佳的問題,因而可改善最終產品的良率及信賴性。
接著,形成底電極層110於氧擴散阻障層106及導電結構108之上。如第1圖所示,底電極層110為三層堆疊結構,其由第一電極層112形成於氧擴散阻障層106上、並依序形成第一富氧層114及第二電極層116依序形成。
底電極層110可藉由第一電極層112電性連接至導電結構108,且進一步藉由導電結構108電性連接至外部電路。 第一電極層112可包括合適的導電材料,例如,鈦等金屬或其合金。可利用物理氣相沉積製程或其他合適的沉積製程形成第一電極層112。在本實施例中,第一電極層112為厚度5-30nm的鈦。
底電極層110可藉由第二電極層116電性連接至後續形成的電阻轉態層,以對電阻轉態層施加操作電壓。第二電極層116可包括合適的導電材料,例如,氮化鈦、氮化鋁、氮化鈦鋁、氮化鉿或氮化鉿鋁。可利用物理氣相沉積製程或其他合適的沉積製程形成第二電極層116。在本實施例中,第二電極層116為厚度5-30nm的氮化鈦。
因為製程中氧化反應的存在,將會導致有氧存在於第一電極層112中。這些氧化反應詳述如下。
(1)層間介電層104造成的氧化反應:若第一電極層112直接形成於層間介電層104之上,則層間介電層104中的氧會擴散進入第一電極層112中,而發生氧化反應。
(2)側壁間隔物造成的氧化反應:在後續製程中,為了保護電阻式隨機存取記憶體結構並使其絕緣,將形成側壁間隔物,側壁間隔物的結構組態將會於後續段落說明。在沉積側壁間隔物的過程中會使用水氣,水氣解離所產生的氧可能會進入第一電極層112及第二電極層116中,而發生氧化反應。再者,由於側壁間隔物可包括金屬氧化物或金屬氮氧化物,因此,側壁間隔物所含的氧也可能會進入第一電極層112及第二電極層116中,而發生氧化反應。
(3)熱製程造成的氧化反應:在整個電阻式隨機存 取記憶體結構完成之後,會進行熱製程,例如,退火步驟。若第一電極層112與其下方的層間介電層104直接接觸,則在此熱製程中,層間介電層104中的氧會擴散進入第一電極層112中,而發生氧化反應。
若是存在於第一電極層112中的氧進一步擴散到第二電極層116中,則會導致第二電極層116氧化,進而產生以下問題。
(I)電阻的不均一:第二電極層116的氧化將提高電阻式隨機存取記憶體結構的電阻。由於擴散進入第二電極層116的氧之深度、位置或方向皆無法控制或預期,因此第二電極層116之氧化的程度與位置也無法控制。對單一個電阻式隨機存取記憶體結構而言,會因為無法預期氧化程度,而無法控制電阻值。對同一片晶圓上的多個電阻式隨機存取記憶體結構而言,在熱製程中,可能會因為晶圓周圍與晶圓中心的溫度不同,而導致位於晶圓周圍與晶圓中心的電阻式隨機存取記憶體結構之氧化程度不同。因此,電阻式隨機存取記憶體結構之電阻值增加的程度會因在晶圓上的相對位置不同而產生無法控制的差異。如此一來,將會降低最終產品的良率及信賴性。
(II)轉換的不均一:當對同一片晶圓上的多個電阻式隨機存取記憶體結構施加相同電壓時,由於上述的電阻值差異,每一個電阻式隨機存取記憶體結構的電阻轉態層所承受的電場強度也會產生差異。對單一個電阻式隨機存取記憶體結構而言,會因為無法預期電阻式隨機存取記憶體結構的電阻值,導致所施加的電壓無法控制,因而無法控制氧空缺絲(導電路 徑)的形成位置,造成氧空缺絲的形成不均一。舉例而言,氧空缺絲形成的形狀或位置可能不均一,或是電阻轉態層的部分區域因電場強度不足而未形成氧空缺絲。如此一來,在單一個電阻式隨機存取記憶體結構的多次電阻態轉換之間,每次轉換的電阻值皆不相同。對同一片晶圓上的多個電阻式隨機存取記憶體結構而言,如上所述,電阻式隨機存取記憶體結構之電阻值增加的程度會因在晶圓上的相對位置不同而產生差異。如此一來,將會降低最終產品的良率及信賴性。
請參照第1圖,在本實施例中,第一電極層112是形成於氧擴散阻障層106與導電結構108上,而並未與層間介電層104直接接觸。本實施例的優點在於,能夠阻擋從層間介電層104擴散進入第一電極層112的氧。因此,可改善上述電阻不均與轉換不均的問題,進而提升最終產品的良率及信賴性。
仍請參照第1圖,在本實施例中,第一富氧層114形成於第一電極層112與第二電極層116之間。即使仍有少量的氧存在於第一電極層112中,第一富氧層114也能夠避免氧經由第一電極層112而擴散進入第二電極層116中。如此一來,也能夠大幅減少層間介電層104中的氧經由第一電極層112而擴散進入第二電極層116中。因此,可進一步改善上述電阻不均與轉換不均的問題,並進一步提升最終產品的良率及信賴性。
在一些實施例中,第一富氧層114可包括金屬氧化物、類金屬氧化物(metalloid oxide)、金屬氮氧化物或上述之組合。更詳言之,若是材料中的金屬(或類金屬)與氧的鍵結相對較強,且材料中的氧含量相對較飽和,則此材料能夠有效地發 揮阻擋氧的功能。因此,可選擇這樣的材料作為第一富氧層114的材料。
在一些實施例中,第一富氧層114可包括金屬氧化物或類金屬氧化物。在這樣的實施例中,即使第一富氧層114的厚度相對較小,也能有效地阻擋氧。在另一些實施例中,第一富氧層114可包括金屬氮氧化物。在這樣的實施例中,由於金屬氮氧化物的氧阻擋能力低於金屬氧化物,為了發揮與金屬氧化物(或類金屬氧化物)同等的氧阻擋能力,第一富氧層114的厚度會相對較大。然而,由於金屬氮氧化物的電阻值比金屬氧化物低,即使第一富氧層114的厚度相對較大,也不會使電阻值變得過高。在一些實施例中,第一富氧層114可包括氧化鋁(Al2O3)、二氧化矽(SiO2)、二氧化鉿(HfO2)或氮氧化鈦(TiON)。
再者,由於第一富氧層114的材料具有較金屬材料高的電阻值,為了降低電阻式隨機存取記憶體結構的電阻值,可將第一富氧層114的厚度控制在特定的範圍內。若第一富氧層114太薄,則無法有效地發揮阻擋氧的功能。反之,若第一富氧層114太厚,則不利於降低電阻值,也不利於電阻式隨機存取記憶體結構的微小化。在一些實施例中,第一富氧層114的厚度為0.1-5nm。在一些實施例中,第一富氧層114的厚度為0.2-3nm。在一些實施例中,第一富氧層114的厚度為0.3-1nm。
在一些實施例中,為了精準地將第一富氧層114的厚度控制在奈米級,可利用原子層沉積法或其他合適的沉積製程形成第一富氧層114。在本實施例中,第一富氧層114為厚度 0.3nm的氧化鋁,且係利用原子層沉積法形成。
在另一些實施例中,可在形成第一電極層112之後,通入包括氧的反應氣體。藉由此反應氣體與第一電極層112中的金屬進行反應,進而形成第一富氧層114。在這樣的實施例中,依據反應氣體的不同,第一富氧層114的材料可為金屬氧化物或金屬氮氧化物。舉例而言,在一些實施例中,第一電極層112包括金屬鈦,且可通入一氧化二氮(N2O)作為反應氣體,以形成氮氧化鈦(TiON)作為第一富氧層114。
接著,形成電阻轉態層120於底電極層110之上,如第1圖所示。電阻式隨機存取記憶體結構可藉由電阻轉態層120轉換電阻態。當施加形成電壓或寫入電壓時,電阻轉態層120中的氧陰離子會移動進入後續將形成的第三電極層中,而留在電阻轉態層120中的等效正價氧空缺(positive-charged oxygen vacancy)會形成氧空缺絲(亦即,導電路徑)。因此,電阻轉態層120由高電阻態轉換為低電阻態。反之,當施加抹除電壓時,第三電極層中的氧陰離子會回到電阻轉態層120中,而與電阻轉態層120中的等效正價氧空缺結合,導致氧空缺絲消失。因此,電阻轉態層120由低電阻態轉換為高電阻態。
在一些實施例中,電阻轉態層120可包括過渡金屬氧化物或其他合適的電阻轉態材料。在一些實施例中,電阻轉態層120可包括五氧化二鉭(Ta2O5)、二氧化鉿(HfO2)或二氧化鋯(ZrO2)。
可依據第一富氧層114的材料,選擇合適的材料作為電阻轉態層120。更詳言之,第一富氧層114的材料係不同於 電阻轉態層120的材料,且相對於電阻轉態層120,第一富氧層114中的金屬(或類金屬)與氧的鍵結較強。如此一來,即使施加寫入電壓使電阻轉態層120中的氧離子與金屬陽離子分離,第一富氧層114中的金屬(或類金屬)與氧也不會分離。因此,第一富氧層114可有效地阻擋氧擴散。在一些實施例中,若第一富氧層114為二氧化鉿,則電阻轉態層120的材料可為氮氧化矽鉿(HfSiON)或氮氧化鉿(HfON)。
接著,形成頂電極層130於電阻轉態層120之上。如第1圖所示,頂電極層130為三層堆疊結構,其由第三電極層132形成於電阻轉態層120上、並依序形成氧阻止層134及第四電極層136。
頂電極層130可藉由第三電極層132電性連接至電阻轉態層120,以對電阻轉態層120施加操作電壓。因此,第三電極層132的材料可包括合適的金屬或合金。例如,鈦、鉭、鉿、鋯或其他合適的金屬或合金。
若是電阻轉態層120中的氧離子在未施加電壓的條件下擴散進入第三電極層132,則可能會導致轉態錯誤或裝置失效。為了避免此問題,第三電極層132所包括的金屬材料可與電阻轉態層120所包括的金屬材料不同。
此外,若是位於電阻轉態層120上方與下方的第二電極層116與第三電極層132使用相同的材料,則電阻轉態層120中的氧離子可進入電阻轉態層120上方的第三電極層132,也可進入電阻轉態層120下方的第二電極層116。換言之,將無法控制電阻轉態層120中的氧離子之擴散方向。在一些實施例 中,為了避免此一問題,使用不同的材料形成第二電極層116與第三電極層132。在本實施例中,第二電極層116為氮化鈦,且第三電極層132為鈦。
頂電極層130可藉由第四電極層136電性連接至頂部接觸170,且進一步藉由頂部接觸170電性連接至外部電路。第四電極層136的材料與形成方法非本發明創作重點,故在此不再詳述。
當由高電阻態轉換為低電阻態時,第三電極層132可儲存來自電阻轉態層120的氧離子。若是這些氧離子擴散進入第四電極層136中,則施加抹除電壓時,進入第四電極層136中的氧離子可能會無法回到電阻轉態層120中,而無法與電阻轉態層120中的氧空洞結合。因此,電阻轉態層120無法轉換成高電阻態,而造成電阻轉態的錯誤。
在本實施例中,氧阻止層134形成於第三電極層132與第四電極層136之間,如第1圖所示。氧阻止層134可避免儲存於第三電極層132中的氧離子擴散進入第四電極層136中。在一些實施例中,氧阻止層134的材料可包括不經摻雜的氧化鋁鉿(HfAlO)或經摻雜的氧化鉿鋁。當氧阻止層134為經摻雜的氧化鋁鉿時,合適的摻質可包括氮(N)、矽(Si)或碳(C)。
接著,形成硬罩幕層140於頂電極層130上,並且利用硬罩幕層140作為蝕刻罩幕,圖案化頂電極層130、電阻轉態層120及底電極層110,如第1圖所示。
接著,形成側壁間隔物150覆蓋於經過圖案化的硬罩幕層140、頂電極層130、電阻轉態層120、底電極層110及氧 擴散阻障層106上,如第1圖所示。
如上所述,側壁間隔物150的沉積製程中所產生的氧,可能會進入第一電極層112及第二電極層116中,進而降低最終產品的良率及信賴性。再者,側壁間隔物150是與第一電極層112及第二電極層116的邊緣區域直接接觸。因此,相較於第一電極層112及第二電極層116的中心區域,此邊緣區域較容易發生氧化反應。在本實施例中,導電結構108的寬度W1小於第一電極層112及第二電極層116的寬度W2,如第1圖所示。當施加電壓時,第一電極層112及第二電極層116的中心區域(亦即,第一電極層112與導電結構108重疊的區域)具有較強的電場。因此,即使第一電極層112及第二電極層116的邊緣區域發生氧化反應,也可降低對於最終產品的良率及信賴性所造成的不良影響。
在一些實施例中,側壁間隔物150可包括金屬氧化物、金屬氮氧化物或其他合適的介電材料,且可利用原子層沉積、化學氣相沉積或其他合適的沉積製程形成。
接著,形成介電層160於側壁間隔物150之上。可利用習知的介電材料或沉積製程形成介電層160。之後,進行圖案化製程,以形成穿過介電層160、側壁間隔物150及硬罩幕層140的開口,並暴露出一部分的第四電極層136之頂部表面。接著,將導電材料填入上述開口中,以形成頂部接觸170,並完成電阻式隨機存取記憶體結構100a的製備,如第1圖所示。
可利用習知的導電材料或沉積製程形成頂部接觸170。在一些實施例中,為了簡化或整合製程,頂部接觸170的 材料、厚度及形成方法可與導電結構108的材料、厚度及形成方法相同或相似,在此不再詳述。
第2圖繪示另一實施例之電阻式隨機存取記憶體結構100b的剖面示意圖。第2圖與第1圖相似,差別在於在形成電阻轉態層120之前,先形成第二富氧層180於第二電極層116之上。第2圖與第1圖中相同的元件使用相同的標號表示。為了簡化說明,關於相同於第1圖的元件及其形成製程步驟,在此不再贅述。
如上所述,當施加抹除電壓時,第三電極層132所儲存的氧離子會朝向電阻轉態層120移動。若是氧離子受到抹除電壓的驅動而移動進入第二電極層116中,將會導致第二電極層116的氧化。因此,可能會導致轉態的錯誤,也可能發生上述電阻不均或轉換不均的問題。
在一些實施中,第二富氧層180形成於電阻轉態層120與第二電極層116之間。第二富氧層180可阻擋電阻轉態層120中的氧進入第二電極層116中,因此,可避免轉態錯誤、電阻不均或轉換不均的問題,並進一步提升最終產品的良率及信賴性。在一些實施例中,第二富氧層180的材料、厚度及形成方法可與第一富氧層114的材料、厚度及形成方法相同或相似,在此不再詳述。
相似地,可依據第二富氧層180的材料,選擇合適的材料作為電阻轉態層120。更詳言之,第二富氧層180的材料的材料係不同於電阻轉態層120的材料,且相對於電阻轉態層120,第二富氧層180的材料中的金屬(或類金屬)與氧的鍵結較 強。
第3圖繪示另一實施例之電阻式隨機存取記憶體結構100c的剖面示意圖。第3圖與第2圖相似,差別在於第一富氧層114與第二富氧層180皆為雙層結構。第3圖與第2圖中相同的元件使用相同的標號表示。為了簡化說明,關於相同於第2圖的元件及其形成製程步驟,在此不再贅述。
請參照第3圖,在一些實施例中,第一富氧層114為雙層堆疊結構,其由第一富氧層114a及第一富氧層114b依序形成;且第二富氧層180為雙層堆疊結構,其由第二富氧層180a及第二富氧層180b依序形成。
如上所述,以金屬氧化物或金屬氮氧化物作為富氧層的材料具有其各自的優點。因此,可依實際的需求,組合使用合適的材料分別作為第一富氧層114與第二富氧層180。舉例而言,在一些實施例中,第一富氧層114a及第一富氧層114b的其中一者為金屬氧化物,另一者為金屬氮氧化物。在另一些實施例中,第一富氧層114a及第一富氧層114b兩者皆為金屬氧化物(或金屬氮氧化物),但各自包括不同的金屬。
應可理解的是,第3圖所繪示的第一富氧層114與第二富氧層180之層數及材料僅用於說明,並非用以限定本發明。舉例而言,在其他實施例中,第一富氧層114與第二富氧層180可各自獨立為一或多層的結構,且可各自獨立使用相同或不同的氧阻擋材料。此外,當第一富氧層114與第二富氧層180為雙層或多層結構時,其各自的總厚度可為0.1-5nm的範圍之內。
綜上所述,本發明實施例所提供之電阻式隨機存取記憶體結構及其形成方法的優點至少包括:
(1)第一電極層形成於氧擴散阻障層與導電結構上,且並未與層間介電層直接接觸。因此,能夠大幅減少甚至完全阻擋從層間介電層擴散進入第一電極層的氧,進而改善電阻不均與轉換不均的問題。最終產品的良率及信賴性因而得以改善。
(2)第一富氧層形成於第一電極層與第二電極層之間。因此,能夠避免氧經由第一電極層而擴散進入第二電極層中,並可進一步改善電阻不均與轉換不均的問題。
(3)第二富氧層形成於第二電極層與電阻轉態層之間。因此,可阻擋電阻轉態層中的氧進入第二電極層中,並可避免轉態錯誤、電阻不均或轉換不均的問題。
(4)導電結構的寬度小於第一電極層及第二電極層的寬度。因此,可降低發生於第二電極層的邊緣區域之氧化反應所造成的不良影響。
(5)可利用相同的沉積製程及/或相同的材料形成第一富氧層、第二富氧層,且此類沉積製程與既有的製程相容性高,可輕易整合到原現有的製程中。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a‧‧‧電阻式隨機存取記憶體結構
102‧‧‧基板
104‧‧‧層間介電層
106‧‧‧氧擴散阻障層
108‧‧‧導電結構
110‧‧‧底電極層
112‧‧‧第一電極層
114‧‧‧第一富氧層
116‧‧‧第二電極層
120‧‧‧電阻轉態層
130‧‧‧頂電極層
132‧‧‧第三電極層
134‧‧‧氧阻止層
136‧‧‧第四電極層
140‧‧‧硬罩幕層
150‧‧‧側壁間隔物
160‧‧‧介電層
170‧‧‧頂部接觸
W1、W2‧‧‧寬度

Claims (12)

  1. 一種電阻式隨機存取記憶體結構,包括:一層間介電層,形成於一基板上,其中該層間介電層為包括氧的介電材料;一氧擴散阻障層,形成於該層間介電層上;一底電極層,形成於該氣擴散阻障層上,其中該底電極層包括:一第一電極層,形成於該氧擴散阻障層上;一第一富氧層,形成於該第一電極層上;以及一第二電極層,形成於該第一富氧層上;一電阻轉態層,形成於該底電極層上;以及一頂電極層,形成於該電阻轉態層上。
  2. 如申請專利範圍第1項所述之電阻式隨機存取記憶體結構,其中該第一富氧層為金屬氧化物、類金屬氧化物或金屬氮氧化物。
  3. 如申請專利範圍第1項所述之電阻式隨機存取記憶體結構,其中該第一富氧層具有一厚度為0.1-5nm。
  4. 如申請專利範圍第1項所述之電阻式隨機存取記憶體結構,更包括一導電結構,形成於該層間介電層及該氧擴散阻障層之中,該導電結構的頂表面與該第一氧擴散阻障層的頂表面共平面。
  5. 如申請專利範圍第1項所述之電阻式隨機存取記憶體結構,更包括一導電結構,形成於該層間介電層及該氧擴散阻障層之中,該導電結構的寬度小於該底電極層的寬度。
  6. 如申請專利範圍第1項所述之電阻式隨機存取記憶體結構,其中該氧擴散阻障層為一絕緣材料或一介電材料。
  7. 如申請專利範圍第1項所述之電阻式隨機存取記憶體結構,更包括一第二富氧層位於該電阻轉態層與該第二電極層之間。
  8. 如申請專利範圍第7項所述之電阻式隨機存取記憶體結構,其中該第一富氧層及該第二富氧層各自獨立包括一層或多層。
  9. 一種電阻式隨機存取記憶體結構之形成方法,包括:形成一層間介電層於一基板上,其中該層間介電層為包括氧的介電材料;形成一氧擴散阻障層於該層間介電層上;形成一導電結構於該氧擴散阻障層及該層間介電層之中;形成一底電極層於該氧擴散阻障層及該導電結構上,其中形成該底電極層包括:形成一第一電極層於該氧擴散阻障層上;形成一富氧層於該第一電極層上;以及形成一第二電極層於該富氧層上;形成一電阻轉態層於該底電極層上;以及形成一頂電極層於該電阻轉態層上。
  10. 如申請專利範圍第9項所述之電阻式隨機存取記憶體結構之形成方法,其中該富氧層係利用原子層沉積法沉積一氧擴散阻障材料形成於該第一電極層上。
  11. 如申請專利範圍第9項所述之電阻式隨機存取記憶體結構 之形成方法,其中形成該導電結構包括:在形成該氧擴散阻障層於該層間介電層上之後,圖案化該氧擴散阻障層及該層間介電層,以形成一通孔;將一導電材料填入該通孔中,以形成該導電結構;以及藉由一平坦化製程移除位於該氧擴散阻障層上的該導電材料,以使該導電結構的頂表面與該氧擴散阻障層的頂表面共平面。
  12. 如申請專利範圍第9項所述之電阻式隨機存取記憶體結構之形成方法,其中形成該富氧層之方法包括:通入包括氧的一反應氣體,其中該反應氣體與該第一電極層中的一金屬進行反應,進而形成作為該富氧層的一金屬氧化物或金屬氮氧化物於該第一電極層上。
TW106108679A 2017-03-16 2017-03-16 電阻式隨機存取記憶體結構及其形成方法 TWI610476B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106108679A TWI610476B (zh) 2017-03-16 2017-03-16 電阻式隨機存取記憶體結構及其形成方法
CN201710320421.6A CN108630808A (zh) 2017-03-16 2017-05-09 电阻式随机存取存储器结构及其形成方法
US15/660,295 US10340450B2 (en) 2017-03-16 2017-07-26 Resistive random access memory structure and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106108679A TWI610476B (zh) 2017-03-16 2017-03-16 電阻式隨機存取記憶體結構及其形成方法

Publications (2)

Publication Number Publication Date
TWI610476B true TWI610476B (zh) 2018-01-01
TW201836181A TW201836181A (zh) 2018-10-01

Family

ID=61728558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108679A TWI610476B (zh) 2017-03-16 2017-03-16 電阻式隨機存取記憶體結構及其形成方法

Country Status (3)

Country Link
US (1) US10340450B2 (zh)
CN (1) CN108630808A (zh)
TW (1) TWI610476B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833262B2 (en) 2018-03-16 2020-11-10 4D-S, Ltd. Resistive memory device having a conductive barrier layer

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516106B2 (en) * 2017-06-26 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrode structure to improve RRAM performance
US10910560B2 (en) 2018-09-21 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM structure
US10985316B2 (en) * 2018-09-27 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode structure in memory device
US11031543B2 (en) * 2018-10-23 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Via landing enhancement for memory device
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
CN109950134B (zh) * 2019-03-19 2022-01-21 中国科学院上海高等研究院 具有氧化物薄膜的结构及其制备方法
US11038108B2 (en) * 2019-05-24 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Step height mitigation in resistive random access memory structures
US11227994B2 (en) 2019-06-17 2022-01-18 Hefei Reliance Memory Limited Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same
TWI682533B (zh) * 2019-06-21 2020-01-11 華邦電子股份有限公司 記憶體裝置及其製造方法
US11315785B2 (en) * 2019-09-17 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial blocking layer for multi-gate devices and fabrication methods thereof
US11165021B2 (en) * 2019-10-15 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM device with improved performance
CN112786780B (zh) * 2019-11-08 2023-11-10 华邦电子股份有限公司 电阻式随机存取存储器阵列及其制造方法
CN112599665A (zh) * 2020-11-27 2021-04-02 上海华力微电子有限公司 RRAM Cell stack TaOx制作方法和结构
TWI761193B (zh) * 2021-04-28 2022-04-11 華邦電子股份有限公司 電阻式隨機存取記憶單元及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201427125A (zh) * 2012-12-17 2014-07-01 Winbond Electronics Corp 非揮發性記憶體
TW201442310A (zh) * 2013-04-24 2014-11-01 Winbond Electronics Corp 記憶體元件與其製程
TW201613153A (en) * 2014-09-24 2016-04-01 Winbond Electronics Corp Resistive random access memory device and method for fabricating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117124A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置およびその製造方法
KR100422565B1 (ko) * 2001-06-12 2004-03-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP4878429B2 (ja) * 2002-07-22 2012-02-15 株式会社リコー 能動素子及びそれを有するel表示素子
US20090086521A1 (en) * 2007-09-28 2009-04-02 Herner S Brad Multiple antifuse memory cells and methods to form, program, and sense the same
US20100078758A1 (en) * 2008-09-29 2010-04-01 Sekar Deepak C Miim diodes
KR20110132125A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 형성방법
US9082968B2 (en) * 2011-11-17 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Variable resistance non-volatile memory device and manufacturing method thereof
US8679988B2 (en) * 2011-11-22 2014-03-25 Intermolecular, Inc. Plasma processing of metal oxide films for resistive memory device applications
US8878152B2 (en) * 2012-02-29 2014-11-04 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
US20150070965A1 (en) * 2013-09-12 2015-03-12 Sandisk 3D Llc FET LOW CURRENT 3D ReRAM NON-VOLATILE STORAGE
JP6410095B2 (ja) * 2013-12-16 2018-10-24 パナソニックIpマネジメント株式会社 不揮発性記憶装置およびその製造方法
US20160005965A1 (en) 2014-07-01 2016-01-07 Micron Technology, Inc. Memory cells having a first selecting chalcogenide material and a second selecting chalcogenide material and methods therof
US9224947B1 (en) * 2014-09-22 2015-12-29 Winbond Electronics Corp. Resistive RAM and method of manufacturing the same
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9647207B2 (en) 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
KR20160114948A (ko) * 2015-03-25 2016-10-06 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201427125A (zh) * 2012-12-17 2014-07-01 Winbond Electronics Corp 非揮發性記憶體
TW201442310A (zh) * 2013-04-24 2014-11-01 Winbond Electronics Corp 記憶體元件與其製程
TW201613153A (en) * 2014-09-24 2016-04-01 Winbond Electronics Corp Resistive random access memory device and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833262B2 (en) 2018-03-16 2020-11-10 4D-S, Ltd. Resistive memory device having a conductive barrier layer

Also Published As

Publication number Publication date
TW201836181A (zh) 2018-10-01
CN108630808A (zh) 2018-10-09
US10340450B2 (en) 2019-07-02
US20180269389A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
TWI610476B (zh) 電阻式隨機存取記憶體結構及其形成方法
US11683999B2 (en) Switching layer scheme to enhance RRAM performance
CN106252505B (zh) Rram器件和方法
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
JP6489480B2 (ja) 不揮発性記憶装置およびその製造方法
TW201740552A (zh) 半導體結構及其製造方法
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
CN102449763B (zh) 非易失性存储元件以及其制造方法
WO2013145741A1 (ja) 不揮発性記憶装置およびその製造方法
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
US8987695B2 (en) Variable resistance memory device and method for fabricating the same
KR102436169B1 (ko) 낮은 접촉 저항을 가지는 상부 전극 비아
KR20210002327A (ko) Rram을 위한 상부 전극 배리어층
US9960349B2 (en) Resistive random-access memory structure and method for fabricating the same
KR20220000374A (ko) 메모리 디바이스 및 이를 제조하는 방법
TWI709166B (zh) 電阻式隨機存取記憶體陣列及其製造方法
TWI769574B (zh) 記憶體裝置、積體晶片及其形成方法
KR102328386B1 (ko) 개선된 성능을 갖는 rram 디바이스
TWI604446B (zh) 電阻式隨機存取記憶體結構及其製造方法
TWI824655B (zh) 電阻式隨機存取記憶體及其製造方法
TWI734516B (zh) 電阻式隨機存取記憶體及其製造方法
TWI724441B (zh) 電阻式隨機存取記憶體結構及其製造方法
CN112786780B (zh) 电阻式随机存取存储器阵列及其制造方法
JP2023168319A (ja) 改良された耐久特性を提供するためのポストパターン化処理されたメモリ膜を有する抵抗変化型ランダムアクセスメモリ、及びその形成方法