JP6489480B2 - 不揮発性記憶装置およびその製造方法 - Google Patents
不揮発性記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP6489480B2 JP6489480B2 JP2015107474A JP2015107474A JP6489480B2 JP 6489480 B2 JP6489480 B2 JP 6489480B2 JP 2015107474 A JP2015107474 A JP 2015107474A JP 2015107474 A JP2015107474 A JP 2015107474A JP 6489480 B2 JP6489480 B2 JP 6489480B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- memory device
- nonvolatile memory
- conductive layer
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 102
- 239000010410 layer Substances 0.000 claims description 762
- 230000008859 change Effects 0.000 claims description 185
- 238000009792 diffusion process Methods 0.000 claims description 85
- 239000011241 protective layer Substances 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 80
- 230000002265 prevention Effects 0.000 claims description 73
- 238000005530 etching Methods 0.000 claims description 43
- 239000000203 mixture Substances 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 description 100
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 33
- 229910044991 metal oxide Inorganic materials 0.000 description 33
- 150000004706 metal oxides Chemical class 0.000 description 33
- 239000001301 oxygen Substances 0.000 description 33
- 229910052760 oxygen Inorganic materials 0.000 description 33
- 230000008569 process Effects 0.000 description 31
- 229910052581 Si3N4 Inorganic materials 0.000 description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 30
- 239000010408 film Substances 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 29
- 239000002184 metal Substances 0.000 description 29
- 230000004048 modification Effects 0.000 description 28
- 238000012986 modification Methods 0.000 description 28
- 239000011229 interlayer Substances 0.000 description 24
- 230000001681 protective effect Effects 0.000 description 23
- 239000010949 copper Substances 0.000 description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 15
- 206010021143 Hypoxia Diseases 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 13
- 238000007254 oxidation reaction Methods 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 13
- 230000002950 deficient Effects 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 229910052715 tantalum Inorganic materials 0.000 description 12
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 12
- 230000003247 decreasing effect Effects 0.000 description 11
- 230000007547 defect Effects 0.000 description 11
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 11
- 229910001936 tantalum oxide Inorganic materials 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 239000007772 electrode material Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 8
- 229910052741 iridium Inorganic materials 0.000 description 7
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000003491 array Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000004075 alteration Effects 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 229910000314 transition metal oxide Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 125000004430 oxygen atom Chemical group O* 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 4
- 238000000235 small-angle X-ray scattering Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 229910052723 transition metal Inorganic materials 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000006479 redox reaction Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- -1 cyclic siloxane Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000003361 porogen Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Description
本開示は、不揮発性記憶装置およびその製造方法に関する。
近年、電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。さらに、このフラッシュメモリに置き換わる次世代の不揮発性メモリとして、抵抗変化素子を用いた抵抗変化型メモリ（ＲｅＲＡＭ：Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の研究開発が進んでいる。
抵抗変化型メモリでは、低抵抗状態および高抵抗状態の２値が明確に区別でき、且つ、低抵抗状態と高抵抗状態との間を高速に安定して遷移させることが望まれる。
ここで、抵抗変化素子とは、電気的信号によって抵抗状態（抵抗値）が可逆的に変化し、その状態を保持し続ける性質を有する素子をいう。抵抗変化素子の抵抗状態の各々に情報を割り当てることにより、情報を不揮発的に記憶することが可能になる。具体的には、抵抗変化素子は、例えば、抵抗値が低い低抵抗状態と、低抵抗状態より抵抗値が高い高抵抗状態とを有する。低抵抗状態と高抵抗状態の一方に“０”を、他方に“１”を割り当てることにより、抵抗変化素子は２値を記憶できる。
抵抗変化素子の一例として、例えば、第１電極と第２電極との間に、酸素含有率の異なる遷移金属酸化物を積層して形成された抵抗変化層を備えた不揮発性記憶素子が提案されている。抵抗変化素子の第１電極と第２電極との間に、電気的パルス（例えば電圧パルス）を印加することによって、抵抗変化素子は、高抵抗状態から低抵抗状態へ、又は低抵抗状態から高抵抗状態へ変化する。
本開示は、抵抗変化層を備える抵抗変化素子を含む不揮発性記憶装置において、配線間容量が増大する可能性を低減する。
本開示の不揮発性記憶装置の製造方法の一態様（ａｓｐｅｃｔ）は、第１導電層を形成し、前記第１導電層を覆うように犠牲層を形成し、前記犠牲層を貫通して前記第１導電層に接するようにコンタクトを形成し、前記コンタクトを覆うように抵抗変化素子を形成し、平面視において前記犠牲層が存在しないように前記犠牲層をエッチングによって除去し、前記エッチングの後に前記コンタクトの側方から前記抵抗変化素子の側方に亘って連続的に均質な絶縁層を形成し、前記絶縁層の上に、かつ、前記抵抗変化素子を覆うように、第２導電層を形成するものである。
本開示の一態様によれば、抵抗変化層を備える抵抗変化素子を含む不揮発性記憶装置において、配線間容量が増大する可能性を低減する。
（本開示に至った知見）
本発明者らは、抵抗変化素子を備える不揮発性記憶装置において、配線間容量が増大する可能性を低減するために鋭意検討を行った。その結果、以下の知見を得た。
本発明者らは、抵抗変化素子を備える不揮発性記憶装置において、配線間容量が増大する可能性を低減するために鋭意検討を行った。その結果、以下の知見を得た。
抵抗変化素子を備える不揮発性記憶装置を製造する方法として、例えば、以下のような方法が考えられる。まず、基板上に形成された第１導電層（下部配線）の上に第１層間絶縁層を形成する。第１層間絶縁層を貫通して第１導電層に物理的に接続されるように第１コンタクトを形成する。第１層間絶縁層の表面に露出する第１コンタクトを覆うように、下部電極の材料と、抵抗変化層の材料と、上部電極の材料とをこの順に堆積する。上部電極の材料上にマスクを配置してエッチングすることにより、下部電極と抵抗変化層と上部電極とを備える抵抗変化素子を形成する。次に、抵抗変化素子を覆うように第２層間絶縁層を形成する。第２層間絶縁層を貫通して上部電極に接続するように第２コンタクトを形成する。第２層間絶縁層の表面に露出する第２コンタクトを覆うように第２導電層（上部配線）を形成する。
以上のような方法で抵抗変化素子を形成した場合、第１層間絶縁層と第２層間絶縁層との間に、第１層間絶縁層の表面が損傷を受けて誘電率の高い層（以下、変質層と記述）が形成されうることが判明した。変質層は、例えば、以下のようなメカニズムで形成される。
第１に、エッチングにより抵抗変化素子を形成する場合において、露出した第１層間絶縁層がエッチングガスに曝されることで、第１層間絶縁層の表面が損傷を受ける。
第２に、抵抗変化素子の抵抗変化層の側壁に側壁保護層（絶縁層）を形成する場合においては、抵抗変化素子および第１層間絶縁層の上に堆積した上記絶縁層をエッチングにより除去する場合に、露出した第１層間絶縁層がエッチングガスに曝されることで、第１層間絶縁層の表面が損傷を受ける。
第３に、エッチングガスを除去するために酸素プラズマ処理がされる場合において、露出した第１層間絶縁層が酸素プラズマに曝されることで、第１層間絶縁層の表面が損傷をうける。
第４に、抵抗変化層の側壁を酸化するために酸素プラズマ処理がされる場合において、露出した第１層間絶縁層が酸素プラズマに曝されることで、第１層間絶縁層の表面が損傷をうける。層間絶縁層の損傷は、例えば、層間絶縁層に低誘電率材料（ｌｏｗ−ｋ材料）を用いた場合に特に顕著となる。低誘電率材料は、他の材料に比べて特に損傷を受けやすいからである。
変質層があると、第１導電層と第２導電層との間（例えば、上下の配線間）での寄生容量が増大する。かかる寄生容量の増大は、層間絶縁層に低誘電率材料を用いた場合に特に顕著となる。低誘電率材料は、他の材料に比べて特に損傷により誘電率が上昇しやすいからである。
以上の知見に鑑み、例えば、第１導電層を覆うように犠牲層（第１層間絶縁層に対応する層）を形成し、犠牲層の上に抵抗変化素子を形成し、平面視において犠牲層が存在しなくなるように犠牲層をエッチングした後で、第１のコンタクトの側方から抵抗変化素子の側方、及び第２のコンタクトの側方に亘って連続的に均質な絶縁層を形成することが考えられる。
かかる方法では、仮に犠牲層の表面が損傷を受けたとしても、形成される変質層の全部ないし大部分がエッチングにより除去され、その後に新たに絶縁層が形成される。よって、第１導電層と第２導電層との間に介在する変質層により寄生容量が増大するという可能性が低減される。
なお、上記説明はあくまで、実施形態の一例にかかるものであって、本開示の内容を限定するものではない。
以下、添付図面を参照しつつ、本開示の実施形態について説明する。
以下で説明する実施形態は、いずれも本開示の一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、あくまで一例であり、本開示を限定するものではない。また、以下の実施形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状及び寸法比等については正確な表示ではない場合がある。また、製造方法においては、必要に応じて、各工程の順序等を変更でき、かつ、他の公知の工程を追加できる。
（用語の説明等）
以下の実施形態において、「酸素含有率」は、金属酸化物を構成する総原子数に対する含有酸素原子数の比率で示される。
以下の実施形態において、「酸素含有率」は、金属酸化物を構成する総原子数に対する含有酸素原子数の比率で示される。
「酸素不足度」とは、金属酸化物において、その化学量論的な組成（複数の化学量論的組成が存在する場合は、その中で最も抵抗値が高い化学量論的組成）を有する酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。
「酸素不足型の金属酸化物」とは、化学量論的な組成を有する金属酸化物と比較して、酸素の含有量（総原子数に占める酸素原子数の割合）が少ない金属酸化物を意味する。
「化学量論的な組成を有する金属酸化物」とは、酸素不足度が０％の金属酸化物を指す。例えば、タンタル酸化物の場合、絶縁体であるＴａ２Ｏ５を指す。なお、酸素不足型とすることで金属酸化物は導電性を有するようになる。酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。より具体的には、金属がタンタル（Ｔａ）の場合、金属酸化物の化学量論的な酸化物の組成はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％である。例えばＴａＯ１．５の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。これに対して、酸素含有率とは、上述したように、当該金属酸化物を構成する総原子数に対する含有酸素原子数の比率で示される。Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子数の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。なお、第１金属酸化物を構成する金属と、第２金属酸化物を構成する金属とが同種である場合、酸素不足度の大小関係を酸素含有率で言い換えることができる。例えば、第１金属酸化物の酸素不足度が第２金属酸化物の酸素不足度より大きい場合、第１金属酸化物の酸素含有率は第２金属酸化物の酸素含有率より小さい。
「絶縁体」は、一般的な定義に従う。すなわち、抵抗率が１０８Ωｃｍ以上の材料で構成されるものを示す（非特許文献：出展「集積回路のための半導体工学」工業調査会（１９９２年）宇佐美晶、兼房慎二、前川隆雄、友景肇、井上森男）。これに対し、「導電体」は、抵抗率が１０８Ωｃｍ未満の材料で構成されるものを示す。尚、初期ブレイクダウン動作の実行前において、第１金属酸化物と第３の金属酸化物の抵抗率は、４から６桁以上異なっている。また、初期ブレイクダウン動作の実行後の抵抗変化素子１０の抵抗率は、１０４Ωｃｍ程度である。
「標準電極電位（ｓｔａｎｄａｒｄ ｅｌｅｃｔｒｏｄｅ ｐｏｔｅｎｔｉａｌ）」は、一般的に、酸化しやすさの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。尚、電極と酸素不足度の小さい低酸素不足層（第２抵抗変化層）との標準電極電位の差が大きいほど、酸化・還元反応が起こりやすくなり、抵抗変化が起こりやすくなる。また、標準電極電位の差が小さくなるにつれて、酸化・還元反応が起こりにくくなり、抵抗変化が起こりにくくなることから、酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしているのではないかと推測される。
以下の実施形態において、上下方向は、第１電極から第２電極へ向かう方向を「上」、第２電極から第１電極へ向かう方向を「下」として規定される。不揮発性記憶装置が基板を有する場合、典型的には、基板から遠い方が上、基板に近い方が下となる。また、「上面」は、その層を構成する面のうち第２電極側に対向する面を意味する。反対に、「底面」は、その層を構成する面のうち第１電極側に対向する面を意味する。なお、これらの面は平面に限らず、曲面をも含む。
（第１実施形態）
第１実施形態の不揮発性記憶装置の製造方法は、第１導電層を形成するし、第１導電層を覆うように犠牲層を形成し、犠牲層を貫通して第１導電層に接するようにコンタクトを形成し、コンタクトを覆うように抵抗変化素子を形成し、平面視において犠牲層が存在しないように犠牲層をエッチングによって除去し、エッチングの後にコンタクトの側方から抵抗変化素子の側方に亘って連続的に一層の絶縁層を形成し、絶縁層の上に、かつ、抵抗変化素子を覆うように、第２導電層を形成する。
第１実施形態の不揮発性記憶装置の製造方法は、第１導電層を形成するし、第１導電層を覆うように犠牲層を形成し、犠牲層を貫通して第１導電層に接するようにコンタクトを形成し、コンタクトを覆うように抵抗変化素子を形成し、平面視において犠牲層が存在しないように犠牲層をエッチングによって除去し、エッチングの後にコンタクトの側方から抵抗変化素子の側方に亘って連続的に一層の絶縁層を形成し、絶縁層の上に、かつ、抵抗変化素子を覆うように、第２導電層を形成する。
犠牲層をエッチングする工程は、犠牲層の全部を除去する工程であってもよいし、犠牲層の一部を残して残部を除去する工程であってもよい。
「連続的に」とは、コンタクトの側方の絶縁層の形成と、抵抗変化素子の側方の絶縁層の形成とが連続して行われることをいう。
第１実施形態の不揮発性記憶装置は、第１導電層と、第１導電層の上に第１導電層に接続されるコンタクトと、コンタクトを覆うように形成された抵抗変化素子と、コンタクトの側方から抵抗変化素子の側方に亘る均質な絶縁層と、絶縁層の上に抵抗変化素子を覆うように形成された第２導電層と、を備える。
第１実施形態によれば、絶縁層中に変質層を発生しないようにすることができる。これにより、第１導電層と第２導電層との間の寄生容量が低減される。不揮発性記憶装置の読み取り、書き込み動作に必要な消費電力を従来よりも低減すると共に、不揮発性記憶装置を高速に動作させることができる。
上記不揮発性記憶装置の製造方法において、エッチングは、平面視において抵抗変化素子の外縁と犠牲層の外縁とが一致するように犠牲層を除去するものであってもよい。
上記不揮発性記憶装置は、さらに、抵抗変化素子と第１導電層との間に配置され第１導電層上に形成された犠牲層を備え、コンタクトは犠牲層を貫通し、平面視において、抵抗変化素子の外縁と犠牲層の外縁とが一致し、絶縁層は、抵抗変化素子および犠牲層と接してもよい。
上記不揮発性記憶装置およびその製造方法において、絶縁層の比誘電率が２．２以上３．０以下であってもよい。
上記不揮発性記憶装置およびその製造方法において、絶縁層の空孔直径の平均が２ｎｍ以上６ｎｍ以下であってもよい。
上記不揮発性記憶装置およびその製造方法において、絶縁層の平均炭素濃度が原子組成百分率で１０％以上３０％以下であってもよい。
かかる構成では、第１導電層と第２導電層との間の寄生容量を下げることができる。寄生容量への充放電を抑制することができるため、不揮発性記憶装置の読み取り、書き込み動作に必要な消費電力を従来よりも低減すると共に、不揮発性記憶装置を高速に動作させることができる。
上記不揮発性記憶装置およびその製造方法において、絶縁層の機械的強度が、犠牲層の機械的強度よりも低くてもよい。
かかる構成では、第１導電層と第２導電層との間の寄生容量を下げることができることに加え、コンタクト形成時のパターン剥離を抑制することが可能になる。この結果、歩留りの低下を防止し、信頼性を向上させることができる。
上記不揮発性記憶装置およびその製造方法において、抵抗変化素子は、第１電極と抵抗変化層と第２電極とがこの順に積層された構造を備えてもよい。
図１は、第１実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図１を参照しつつ、第１実施形態の不揮発性記憶装置１００について説明する。
図１に示す例において、不揮発性記憶装置１００は、第１導電層１と、コンタクト６と、抵抗変化素子１０と、絶縁層１３と、第２導電層１５と、を備える。
第１導電層１は、例えば、銅およびアルミニウム等で形成される。第１導電層１は、例えば、下部配線として機能してもよい。
コンタクト６は、第１導電層１の上に第１導電層１に接続されていてもよい。コンタクト６は、例えば、タングステン等で形成される。
抵抗変化素子１０は、コンタクト６を覆うように形成されている。抵抗変化素子１０は、コンタクト６の少なくとも一部を覆っていてもよい。「覆う」とは、例えば、コンタクト６の延びる方向の端面を覆うことである。図１に示す例では、抵抗変化素子１０は、第１電極７と、抵抗変化層８と、第２電極９とを備えている。抵抗変化素子１０については後に詳述する。
絶縁層１３は、コンタクト６の側方から抵抗変化素子１０の側方に亘って連続的に形成される均質な層である。絶縁層１３は、例えば、低誘電率材料（ｌｏｗ−ｋ材料）で形成される。絶縁層１３として低誘電率材料を用いると、第１導電層１と第２導電層１５との間の寄生容量を低減できる。低誘電率材料は、特にエッチング、酸化、酸素プラズマ処理等により損傷を受けて誘電率が高くなりやすい。第１実施形態の構成では、絶縁層１３に低誘電率材料を用いた場合でも、絶縁層１３の損傷を低減でき、第１導電層１と第２導電層１５との間の寄生容量をより効果的に低減できる。
絶縁層１３の比誘電率は、２．２以上３．０以下であってもよい。絶縁層１３の空孔直径の平均は２ｎｍ以上６ｎｍ以下であってもよい。絶縁層１３の炭素濃度が原子組成百分率で１０％以上３０％以下であってもよい。絶縁層１３を構成する材料は、ＳｉＯＣ、ＳｉＯＣＨからなる群より選ばれた少なくとも１つを含んでもよい。絶縁層１３の厚みは、例えば、１００ｎｍ以上５００ｎｍ以下としてもよい。
上述した説明において、「均質な」絶縁層とは、例えば、コンタクト６の側方から抵抗変化素子１０の側方に亘って、絶縁層内にプラズマ処理、酸化およびエッチング等で損傷を受けた部分を含まないことをいう。より詳細には、例えば、単一かつ連続したプロセスで製造されることをいう。
「コンタクト６の側方」とは、コンタクト６の少なくとも一部の側方であってもよい。
「抵抗変化素子１０の側方」とは、抵抗変化素子１０の少なくとも一部の側方であってもよい。
「コンタクト６の側方から抵抗変化素子１０の側方に亘って」とは、例えば、コンタクト６の下面の高さから、抵抗変化素子１０の一部を構成する第２電極９の上面の高さまでを含み、コンタクト６と抵抗変化素子１０との間の境界面の側方を含む。
第２導電層１５は、絶縁層１３の上かつ上部内に抵抗変化素子１０を覆うように形成されている。第２導電層１５は、抵抗変化素子１０の少なくとも一部を覆っていてもよい。第２導電層１５は、例えば、銅およびアルミニウム等で形成される。第２導電層１５は、例えば、上部配線として機能してもよい。
抵抗変化素子１０は、例えば、電気的パルスの印加によって抵抗値が可逆的に変化する不揮発性記憶素子である。抵抗変化素子１０は、例えば、ＲｅＲＡＭ（Resistance Random Access Memory）であってもよい。また、抵抗変化素子１０は、その他、相変化記録を利用したＰＲＡＭ（Phase change RAM）、磁気記録を利用したＭＲＡＭ（Magnetoresistive Random Access Memory）、強誘電体を用いたＦｅＲＡＭ（Ferroelectric Random Access Memory）などでもよい。
抵抗変化素子１０は、第１電極７と、第２電極９と、第１電極７と第２電極９との間に配置された金属酸化物からなる抵抗変化層８とを備えてもよい。
第１電極７は、例えば、厚さ５０〜２００ｎｍのタンタル窒化物で構成される。第１電極７は、タングステン、ニッケル、タンタル、チタン、アルミニウム、窒化チタン等で構成されてもよい。
抵抗変化層８の金属酸化物は遷移金属酸化物を用いてもよい。この場合、遷移金属酸化物に含まれる遷移金属としてタンタルを採用した場合、第１電極７には、タンタルと同等以下の標準電極電位を示す、抵抗変化が起こりにくい材料を用いてもよい。具体的には、第１電極７に、タンタル、タンタル窒化物、チタン、チタン窒化物、およびチタン−アルミニウム窒化物からなる群より選ばれる少なくとも１つの材料を用いることができる。かかる構成では、安定なメモリ特性を実現できる。
第１電極７は、コンタクト６と物理的に接続していてもよいし、コンタクト６との間に導電体を介して接続されていてもよい。図１では、第１電極７は、コンタクト６と直接接続されている。すなわち、第１電極７は、コンタクト６と物理的に接続されている。
抵抗変化層８は、第１電極７と第２電極９との間に設けられている。抵抗変化層８は、例えば、第１電極７と第２電極９との間に与えられる電気的信号に基づいて、高抵抗状態と、当該高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化してもよい。
図１に示す例では、抵抗変化層８は、第１電極７と第２電極９とに挟持されており、厚さ５ｎｍ以上５０ｎｍ以下の酸素不足型の酸化タンタルからなる層で構成される。抵抗変化層８は、チタン酸化物、ニッケル酸化物、ハフニウム酸化物、ジルコニウム酸化物、ニオブ酸化物、タングステン酸化物などの遷移金属酸化物や、アルミニウム酸化物等で構成されてもよい。
抵抗変化層８は、単層でもよいし、酸素含有率が異なる複数の層から構成されていてもよい。複数層で構成する場合は、第１金属酸化物で構成される第１抵抗変化層と、第１金属酸化物より酸素含有率が高い第２金属酸化物で構成される第２抵抗変化層とを含む、少なくとも２層を備えていてもよい。
別の言い方をすれば、抵抗変化層８は、第１抵抗変化層と第２抵抗変化層との積層構成となっていてもよい。第１抵抗変化層は、酸素不足型の酸化タンタル（ＴａＯｘ、０＜ｘ＜２．５）で構成されていてもよい。第２抵抗変化層は、第１抵抗変化層より酸素不足度の小さい酸化タンタル（ＴａＯｙ、ｘ＜ｙ）で構成されていてもよい。
上記の例では、第１金属酸化物を構成する第１金属および第２金属酸化物を構成する第２金属が、いずれもタンタル（Ｔａ）である場合を説明したが、これに限るものではない。その他の金属によって第１金属酸化物と第２金属酸化物を構成してもよい。また、異なる金属の金属酸化物で、第１、第２の金属酸化物を構成してもよい。
抵抗変化層８を構成する第１金属酸化物および第２金属酸化物は、それぞれ、遷移金属酸化物およびアルミニウム酸化物からなる群より選ばれる少なくともいずれか１つを含んでもよい。抵抗変化層８を構成する第１金属酸化物および第２金属酸化物は、それぞれ、タンタル酸化物、ハフニウム酸化物、およびジルコニウム酸化物からなる群より選ばれる少なくともいずれか１つを含んでもよい。
第１金属および第２金属としては、タンタル（Ｔａ）以外にも、例えば、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、およびタングステン（Ｗ）からなる群より選ばれる少なくとも１つの遷移金属を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。第１金属および第２金属として、アルミニウム（Ａｌ）を用いてもよい。
抵抗変化層８は、側壁部分が酸化されていてもよい。
なお、抵抗変化層８は、３層以上の層から構成されてもよい。
第２電極９は、第１電極７の上方に形成された電極である。第２電極９は、抵抗変化層８の上に形成されている。第２電極９は、例えば、厚さ５ｎｍ以上１００ｎｍ以下のイリジウムや白金、パラジウム等の貴金属材料で構成される。第２電極９は、例えば、イリジウム、白金（Ｐｔ）、パラジウム（Ｐｄ）からなる群より選ばれる少なくとも１つの材料等から成り、抵抗変化層８の第２抵抗変化層を構成する金属、および第１電極７を構成する第１電極材料と比べて標準電極電位がより高い材料で構成してもよい。このような構成とすることにより、第２抵抗変化層内の、第２電極９と第２抵抗変化層との界面近傍において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が実現される。
第１実施形態の不揮発性記憶装置では、第１導電層と第２導電層との間に介在する変質層により寄生容量が低減される。寄生容量への充放電を抑制することができるため、不揮発性記憶装置の読み取り、書き込み動作に必要な消費電力を従来よりも低減すると共に、不揮発性記憶装置を高速に動作させることができる。
なお、第１実施形態の不揮発性記憶装置において、絶縁層１３はコンタクト６の側方から抵抗変化素子１０の側方に亘る均質な層であるが、第１実施形態の不揮発性記憶装置は、第１導電層と第２導電層との間に全く変質層が存在しない態様のみを意味するものではない。例えば、コンタクト６の側方の絶縁層の形成と、抵抗変化素子１０の側方の絶縁層の形成とが連続して行われるものの、第１導電層と第２導電層との間の一部に局所的に変質層が形成されている態様も含まれる。
［変形例］
図２は、第１実施形態の変形例における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図２を参照しつつ、変形例にかかる不揮発性記憶装置１００Ａについて説明する。
図２は、第１実施形態の変形例における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図２を参照しつつ、変形例にかかる不揮発性記憶装置１００Ａについて説明する。
図２に示す例において、不揮発性記憶装置１００Ａは、犠牲層５を備える。
犠牲層５は、抵抗変化素子１０と第１導電層１との間に配置され、第１導電層１を覆うように形成されている。図２に示す例では、犠牲層５は第１導電層１上に、第１導電層１の一部を覆っている。犠牲層５は、例えば、絶縁材料で形成される。犠牲層５は、絶縁層３と同様に低誘電率材料（ｌｏｗ−ｋ材料）で形成されてもよいし、絶縁層１３と異なる材料で形成されてもよい。
犠牲層５は、高誘電率材料（ｈｉｇｈ−ｋ）材料で形成されてもよい。高誘電率材料とは、例えば、比誘電率が３．０より大きい材料である。犠牲層５は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ＳｉＣＮ、ＦＳＧ（フッ素［Ｆ］を含有するＳｉＯ２）、ＢＰＳＧ（ホウ素［Ｂ］とリン［Ｐ］を含有するＳｉＯ２）からなる群より選ばれた少なくとも１つを含んでもよい。犠牲層５は、ＴＥＯＳで形成されていてもよい。かかる構成では、抵抗変化素子１０がコンタクト６および犠牲層５から剥離する可能性を低減できる。
コンタクト６は犠牲層５を貫通している。
平面視において、抵抗変化素子１０の外縁と犠牲層５の外縁とは一致する。平面視とは、例えば、抵抗変化素子１０の第１電極７と抵抗変化層８と第２電極９との積層方向から見ることをいう。平面視とは、例えば、基板の厚み方向から見ることをいう。
絶縁層１３は、抵抗変化素子１０および犠牲層５と物理的に接触している。
以上の点を除き、不揮発性記憶装置１００Ａは、第１実施形態の不揮発性記憶装置１００と同様の構成とすることができる。よって、図１と図２とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。
［第１実施例］
以下に、第１実施形態の参考例に係る不揮発性記憶装置およびその製造方法の一例として、図３から図４Ｈを参照しつつ第１実施例を説明する。
以下に、第１実施形態の参考例に係る不揮発性記憶装置およびその製造方法の一例として、図３から図４Ｈを参照しつつ第１実施例を説明する。
＜装置構成＞
先ず、第１実施例における不揮発性記憶装置１Ａの構成について、図３Ａ、図３Ｂを参照しつつ説明する。図３Ａは、第１実施例における不揮発性記憶装置１Ａの概略構成を示す断面図である。
先ず、第１実施例における不揮発性記憶装置１Ａの構成について、図３Ａ、図３Ｂを参照しつつ説明する。図３Ａは、第１実施例における不揮発性記憶装置１Ａの概略構成を示す断面図である。
図３Ａでは、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの１個のメモリセルに関わる構成が、不揮発性記憶装置１Ａとして示されている。図３Ｂは、メモリセルアレイの一部（一例として４個のメモリセルを備えた場合）の平面図であり、図３Ａは図３Ｂの断面線３Ａ−３Ａにおける矢印方向に見た断面図を示している。なお、図３Ｂにおいて、第１導電層１０３と第１バリアメタル層１０２は表示されていないが、図３Ｂにおいて、第２導電層１１５と第２バリアメタル層１１６の真下に同一方向に配置されている。典型的には、不揮発性記憶装置１Ａは、図３Ａと同様の抵抗変化素子１１０を複数備える。具体的には、不揮発性記憶装置１Ａは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。
以降に述べる各実施形態とその変形例、各実施例においては、説明の簡略化のために、１個の不揮発性記憶装置の構成図を示す。しかしながら、各実施形態とその変形例、各実施例における不揮発性記憶装置は、上面から見たとき、図３Ｂの平面図に示されるように、行方向と列方向とに多数の不揮発性記憶装置が配置され、この多数の不揮発性記憶装置によってメモリアレイが構成されている。
以降に述べる各実施形態とその変形例、各実施例においては、説明の簡略化のために、１個の不揮発性記憶装置の構成図を示す。しかしながら、各実施形態とその変形例、各実施例における不揮発性記憶装置は、上面から見たとき、図３Ｂの平面図に示されるように、行方向と列方向とに多数の不揮発性記憶装置が配置され、この多数の不揮発性記憶装置によってメモリアレイが構成されている。
不揮発性記憶装置１Ａは、駆動回路からメモリセルアレイにデータ書き込み用の電気パルスを供給することで、所望の抵抗変化素子１１０の抵抗状態を変更する。また、不揮発性記憶装置１Ａは、駆動回路からメモリセルアレイにデータ読み出し用の電気パルスを供給することで、所望の抵抗変化素子１１０の抵抗状態を読み出す。
図３Ａに示すように、不揮発性記憶装置１Ａは、トランジスタなどが形成されている半導体基板（図示せず）と、第１絶縁層１０１と、第１導電層１０３と、犠牲層１０５と、コンタクト１０６と、抵抗変化素子１１０と、第２絶縁層１１３と、第２導電層１１５と、引き出しコンタクト１１４（図３Ａには示されていない。図４Ｈ参照。）と、を備える。
第１絶縁層１０１は、トランジスタなどが形成されている半導体基板（図示せず）上に形成されている。
第１絶縁層１０１は、例えば、厚さが２０ｎｍ以上５００ｎｍ以下としてもよい。第１絶縁層１０１は、比誘電率が真空に近い空隙を多数有する多孔質構造としてもよい。第１絶縁層１０１は、炭素を含む炭素添加シリコン膜（ＳｉＯＣ）で構成される。第１絶縁層１０１は、炭素添加シリコン膜（ＳｉＯＣ）以外の他の層間絶縁膜、例えば、フッ素添加シリコン膜（ＳｉＯＦ）で構成されてもよい。
第１絶縁層１０１の空孔の大きさは、ＳＡＸＳ（Ｓｍａｌｌ Ａｎｇｌｅ Ｘ−Ｒａｙ Ｓｃａｔｔｅｒｉｎｇ）法によって空孔のサイズ分布が測定され、それらの平均値を計算することによって求められる。空孔の大きさは、例えば、空孔の直径が２ｎｍ以上６ｎｍ以下程度である。
第１絶縁層１０１の炭素濃度は、ＡＥＳ（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定される。第１絶縁層１０１の炭素濃度は例えば、原子組成百分率で、１０％以上３０％以下程度である。第１絶縁層１０１の比誘電率は例えば、２．２以上３．０以下である。
第１導電層１０３は、第１絶縁層１０１中に形成されており、第１バリアメタル層１０２の内側に形成されている。第１実施例では、第１導電層１０３は銅であり、第１バリアメタル層１０２はタンタル窒化物（膜厚が５〜４０ｎｍ）及びタンタル（膜厚が５〜４０ｎｍ）の積層構造である。第１導電層１０３は銅以外の他の金属（例えばアルミニウム）等で構成されてもよい。
犠牲層１０５は、第１導電層１０３上に形成され、抵抗変化素子１１０の下方に存在している。第１実施例では、犠牲層１０５がシリコン酸化物で構成される。
コンタクト１０６（直径が５０〜２００ｎｍ）は、犠牲層１０５中に形成されており、第１導電層１０３と電気的に接続されている。なお、コンタクト１０６は、マスクの重ね合わせずれにより、抵抗変化素子の下面で規定される領域よりはみ出していてもよい。
抵抗変化素子１１０は、犠牲層１０５上に形成されるとともに、コンタクト１０６と接続されている。別の言い方をすれば、抵抗変化素子１１０は、犠牲層１０５およびコンタクト１０６上に形成される。抵抗変化素子１１０は、第１電極１０７と、抵抗変化層１０８と、第２電極１０９とを含む。
第１電極１０７は、第１実施例では、タンタル窒化物(厚みが１０〜２００ｎｍ）で構成される。
抵抗変化層１０８は、第１実施例では、第１電極１０７と第２電極１０９とに挟持されており、酸素不足型の酸化タンタル（層厚が１０〜１００ｎｍ）で構成される。抵抗変化層１０８は、第１実施例では、第１抵抗変化層１０８ｘと第２抵抗変化層１０８ｙとの積層構成となっており、それぞれ酸素不足型の酸化タンタル（ＴａＯｘ、０＜ｘ＜２．５）と第１抵抗変化層１０８ｘより酸素不足度の小さい酸化タンタル（ＴａＯｙ、ｘ＜ｙ）で構成されている。
抵抗変化層１０８は、第１電極１０７と第２電極１０９との間に与えられる電気的信号に基づいて、高抵抗状態と、当該高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する。
第２電極１０９は、第１実施例では、イリジウム（Ｉｒ）を用いる場合を例に説明する。なお、第２電極の材料としては、イリジウム（Ｉｒ）の他、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、及びタングステン（Ｗ）等を用いてもよい。
第２絶縁層１１３は、第１絶縁層１０１上に形成されている。第１実施例では、第２絶縁層１１３がＳｉＯＣ（層厚が１００〜５００ｎｍ）で構成される。第２絶縁層１１３は、炭素添加シリコン膜（ＳｉＯＣ）以外の他の層間絶縁膜、例えば、フッ素添加シリコン膜（ＳｉＯＦ）で構成されてもよい。第２絶縁層１１３は、比誘電率が真空に近い空隙を多数有する多孔質構造としてもよい。第２絶縁層１１３は、炭素を含む炭素添加シリコン膜（ＳｉＯＣ）で構成される。
第２絶縁層１１３の空孔の大きさは、ＳＡＸＳ（Ｓｍａｌｌ Ａｎｇｌｅ Ｘ−Ｒａｙ Ｓｃａｔｔｅｒｉｎｇ）法によって空孔のサイズ分布が測定され、それらの平均値を計算することによって求められる。空孔の大きさは、例えば、空孔の直径が２ｎｍ以上６ｎｍ以下程度である。
また、第２絶縁層１１３の炭素濃度は、ＡＥＳ（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定される。第２絶縁層１１３の炭素濃度は例えば、原子組成の百分率で、１０％以上３０％以下程度である。第２絶縁層１１３の比誘電率は例えば、２．２以上３．０以下である。
第２導電層１１５は、第２絶縁層１１３中に存在している。第２導電層１１５は、導電性材料で形成された第２バリアメタル層１１６を介して、第２電極１０９と接続されている。第２バリアメタル層１１６は導電性材料で構成される。第１実施例では、第２導電層１１５は銅であり、第２バリアメタル層１１６はタンタル窒化物（厚みが５〜４０ｎｍ）及びタンタル（厚みが５〜４０ｎｍ）の積層構造である。第２導電層１１５は銅以外の他の金属（例えばアルミニウム）等で構成されてもよい。
なお、本明細書では、複数の不揮発性記憶素子に対応して当該対応する複数の不揮発性記憶素子と接続される導電層を「配線」と称し、単一の不揮発性記憶素子に対応して当該対応する単一の不揮発性記憶素子と接続される導電層を「ビア」と称することとする。すなわち、本明細書において、導電層は、配線もビアも含む。
＜製造方法＞
第１実施例における不揮発性記憶装置１Ａの製造方法について、図４Ａから図４Ｈを参照しつつ説明する。
第１実施例における不揮発性記憶装置１Ａの製造方法について、図４Ａから図４Ｈを参照しつつ説明する。
図４Ａから図４Ｈは、第１実施例の製造方法の各工程における不揮発性記憶装置１Ａの要部の構成を示す断面図である。
はじめに、図４Ａに示すように、トランジスタなどが予め形成されている半導体基板（図示せず）上に第１絶縁層１０１を形成する。続いて、第１絶縁層１０１中に第１導電層１０３を形成し、第１導電層１０３上に、第１導電層１０３と接続されるコンタクト１０６を形成する。
具体的には、半導体基板上に、トリメチルシランおよび／またはテトラメチルシランと、いわゆるポロジェンと呼ばれるＳｉ−Ｏ結合などから構成される環状分子構造を含む有機化合物（例えば環状型シロキサン）とを混在させた原料を用いて、ＳｉＯＣ系のシリコン酸化膜をプラズマＣＶＤ法により成膜する。成膜後、紫外線を照射し、第１絶縁層１０１を形成する。
続いて、フォトリソグラフィー及びドライエッチングにより、第１導電層１０３を埋め込み形成するための溝を第１絶縁層１０１に形成する。溝の中に第１バリアメタル層１０２（例えば、タンタル窒化物（膜厚が５〜４０ｎｍ）及びタンタル（膜厚が５〜４０ｎｍ）の積層構造）と、配線材料のシード層となる銅（膜厚が５０〜３００ｎｍ）とを、スパッタ法等を用いて堆積する。その後、電解めっき法等により、銅のシード層上に銅をさらに堆積させることで、溝全体を配線材料である銅で充填する。その後、堆積した銅のうち表面の余分な銅をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって除去することで、第１絶縁層１０１の表面と第１導電層１０３の表面とを平坦にする。これにより、第１導電層１０３が形成される。
次に、第１導電層１０３上に犠牲材料層１０５’を堆積させる。必要であればＣＭＰ法により表面の段差緩和を行う。
続いて、フォトリソグラフィー及びドライエッチングにより、第１導電層１０３上の所定の位置に、犠牲材料層１０５’を形成する。この犠牲材料層１０５’を貫通して第１導電層１０３を露出するように、コンタクトホールを形成する。コンタクトホールの孔径は、第１実施例では、５０〜３００ｎｍとする。
なお、第１導電層１０３の幅がコンタクトホールの径より小さい場合には、マスク合わせのずれの影響により、抵抗変化素子間で、第１導電層１０３とコンタクト１０６の接触する面積が変わり、セル電流が変動する可能性がある。かかる変動を防止する観点から、第１導電層１０３の幅をコンタクトホールの径より大きくしてもよい。
次に、コンタクトホール内にコンタクト１０６を埋め込み形成する。具体的には、まず、チタン窒化物（ＴｉＮ）とチタン（Ｔｉ）との積層を、スパッタ法で層厚が５〜３０ｎｍとなるように堆積して、密着層および拡散バリアとして機能する下層を形成する。その後、下層の上に、タングステンをＣＶＤ法で層厚が２００〜４００ｎｍとなるように堆積して、上層を形成する。この結果、タングステンを主成分とする充填材で、コンタクトホールが埋め込まれる。その後、化学的機械研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、犠牲層１０５上の不要な充填材を除去して、コンタクトホールの内部にコンタクト１０６を形成する。
次に、図４Ｂから図４Ｄに示すように、コンタクト１０６の上面に、抵抗変化素子１１０を形成する。
まず、図４Ｂに示すように、コンタクト１０６を含む犠牲材料層１０５’上に、第１電極材料層１０７’と、抵抗変化材料層１０８’と、第２電極材料層１０９’と、ハードマスク膜１１１’とが、この順に堆積される。第１電極材料層１０７’は、例えば層厚は２０ｎｍで、タンタル窒化物で構成される。抵抗変化材料層１０８’は、例えば層厚は２５ｎｍで、酸素不足型のタンタル酸化物で構成される。第２電極材料層１０９’はイリジウムを含み、例えば層厚は４０ｎｍである。ハードマスク膜１１１’はチタン−アルミニウム窒化物で構成される。ハードマスク膜１１１’は、ドライエッチング時のハードマスクとして用いられる導電性層の材料となる層である。
第１実施例では、第１電極材料層１０７’と、第２電極材料層１０９’と、ハードマスク膜１１１’とは、スパッタ法等を用いて堆積する。
抵抗変化材料層１０８’は、タンタルをターゲットとして用いて、アルゴン及び酸素ガス雰囲気中でスパッタリングする、所謂、反応性スパッタ法を用いて形成する。ここで、酸素の流量を調整することにより、層内の酸素濃度を４５〜６５ａｔｏｍ％に制御する。これにより、第１抵抗変化材料層１０８ｘ’の抵抗率を０．５〜２０ｍΩ・ｃｍに調整できる。さらに、第１抵抗変化材料層１０８ｘ’に酸化処理を行い、酸素不足型の第１抵抗変化材料層１０８ｘ’の最表面層に、酸素含有率が第１抵抗変化材料層１０８ｘ’よりも高い第２抵抗変化材料層１０８ｙ’（Ｔａ２Ｏ５層：層厚が２〜１２ｎｍ）を形成する。
次に、図４Ｃに示すように、ハードマスク膜１１１’をフォトリソグラフィーとドライエッチングとにより加工することで、互いに独立したアイランド形状にパターニングされたハードマスク１１１を形成する。ハードマスク１１１の一辺は５０〜４００ｎｍであり、例えば一辺が１００ｎｍである。
次に、図４Ｄに示すように、パターニングされたハードマスク１１１をマスクとして用いて、ドライエッチングにより、水平に積層した第１電極１０７と、抵抗変化層１０８と、第２電極１０９とで構成される抵抗変化素子１１０を得る。すなわち、前記ドライエッチングにより、コンタクト１０６に接続され、各々の抵抗変化素子が互いに離間して配置されたアイランド形状（一辺が５０〜４００ｎｍ）の抵抗変化素子１１０を形成する。
イリジウム又は白金等の貴金属のドライエッチングは蒸気圧の高いガス種を用いた形成が難しい。第１実施例のように、第２電極１０９の材料としてイリジウム又は白金等の貴金属を用いると、第２電極１０９の垂直断面形状はテーパ角が９０°未満の台形状になる。
第２電極１０９の下方に位置する第１電極１０７および抵抗変化層１０８の垂直断面形状は、第２電極１０９の形状が転写され、テーパ角が９０°未満の台形状になる。
なお、ドライエッチングにて抵抗変化素子１１０を形成した後、第２電極１０９上のハードマスク１１１は取り除いてもよいし、残してもよい。
次に、図４Ｅに示すように、抵抗変化素子１１０の第２電極１０９もしくはハードマスク１１１をマスクとして、犠牲材料層１０５’を第１絶縁層１０１が露出するまでドライエッチングすることで、犠牲層１０５が形成される。
この後、図４Ｆから図４Ｈに示すように、第２絶縁層１１３中で、かつ抵抗変化素子１１０の上に、第２電極１０９と物理的に接する第２導電層１１５を形成する。
まず、図４Ｆに示すように、抵抗変化素子１１０および犠牲層１０５の上（側方を含む）に、第２絶縁層１１３を堆積する。第２絶縁層１１３は、第１絶縁層１０１と同じ手法および条件で堆積してもよい。
その後、図４Ｇに示す工程において、フォトリソグラフィー及びドライエッチングにより、第２絶縁層１１３中に溝１１５’及びコンタクトホール１１４’を形成する。溝１１５’は、第２電極１０９が露出するように形成される。コンタクトホール１１４’は、第１導電層１０３上に抵抗変化素子１１０を設けていない所定の位置に形成される。
一般的には、１回目のフォトリソグラフィー及びドライエッチングによりコンタクトホール１１４’を先に形成しておいてから、２回目のフォトリソグラフィー及びドライエッチングにより溝１１５’を形成する。ただし、溝１１５’を先に形成してもよい。
続いて、図４Ｈに示すように、第１導電層１０３を埋め込み形成する工程と同様の条件を用いて、コンタクトホール１１４’及び溝１１５’内に、第２バリアメタル層１１６と、シード層としての銅（膜厚が５０〜３００ｎｍ）とを、スパッタ法等を用いて堆積する。第２バリアメタル層１１６は、例えば、タンタル窒化物（膜厚が５〜４０ｎｍ）とタンタル（膜厚が５〜４０ｎｍ）との積層構造としてよい。さらに、電解めっき法等により、シード層の銅をシードとして銅をさらに堆積させることで、溝１１５’を全て配線材料の銅で充填する。そして、ＣＭＰ法によって、表面の余分な銅と第２バリアメタル層１１６とを除去し、第２絶縁層１１３の表面と第２導電層１１５の表面とを平坦にする。これにより、第２導電層１１５が形成される。
以上のように、第１実施例の構成および製法によれば、第２絶縁層中に変質層が形成されないようにすることができる。これにより、寄生容量の増加を防止し、寄生容量への充放電を抑制することができる。したがって、不揮発性記憶装置の読み取り、書き込み動作に必要な消費電力を従来よりも低減すると共に、不揮発性記憶装置を高速に動作させることができる。
第１実施例においても、第１実施形態およびその変形例と同様の変形が可能である。
（第２実施形態）
第２実施形態の不揮発性記憶装置は、第１実施形態の不揮発性記憶装置と比較して、第１導電層の上に拡散防止層が形成されている点が異なる。
第２実施形態の不揮発性記憶装置は、第１実施形態の不揮発性記憶装置と比較して、第１導電層の上に拡散防止層が形成されている点が異なる。
第２実施形態の不揮発性記憶装置の製造方法は、第１実施形態の不揮発性記憶装置の製造方法であって、さらに、犠牲層を形成する前に、第１導電層を覆うように拡散防止層をし、コンタクトは、犠牲層と拡散防止層とを貫通して第１導電層に接触するように形成される。
第２実施形態の不揮発性記憶装置は、第１実施形態の不揮発性記憶装置であって、さらに、第１導電層を覆うように形成された拡散防止層を備え、コンタクトは、拡散防止層を貫通して第１導電層に接している。
かかる構成では、例えばエッチングにより抵抗変化素子１０を形成する場合に、第１導電層がエッチングガスに曝されることを防止できる。これにより、ポストプロセス（エッチングにより抵抗変化素子１０を形成する以降の工程）における導電層の拡散および導電層の変質を防止できる。したがって、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。
図５は、第２実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図５を参照しつつ、第２実施形態の不揮発性記憶装置２００について説明する。
図５に示す例において、不揮発性記憶装置２００は、拡散防止層４を備えている。
拡散防止層４は、第１導電層１を覆うように形成されている。拡散防止層４は、例えば、シリコン窒化物や、シリコン窒化物以外の他の窒化物（例えば、ＳｉＣＮ）で構成される。これらの窒化物の層厚は３０〜２００ｎｍとしてよい。
コンタクト６は、拡散防止層４を貫通して第１導電層１に物理的に接している。
以上の点を除き、不揮発性記憶装置２００は、第１実施形態の不揮発性記憶装置１００と同様の構成である。よって、図５と図１とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。
第２実施形態においても、第１実施形態およびその変形例と同様の変形が可能である。
［第２実施例］
以下に、第２実施形態に係る不揮発性記憶装置およびその製造方法の一例として、図６〜図７Ｅを参照しつつ第２実施例を説明する。
以下に、第２実施形態に係る不揮発性記憶装置およびその製造方法の一例として、図６〜図７Ｅを参照しつつ第２実施例を説明する。
第２実施例の不揮発性記憶装置１Ｂは、第１実施例の不揮発性記憶装置１Ａと比較して、第１導電層１０３の上方に第１拡散防止層１０４および第２拡散防止層１１７が形成されている点で異なる。
＜装置構成＞
先ず、不揮発性記憶装置１Ｂの構成について、図６を参照しつつ説明する。図６は、第２実施例における不揮発性記憶装置１Ｂの概略構成を示す断面図である。図６では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの１個のメモリセルに関わる構成が、不揮発性記憶装置１Ｂとして示されている。
先ず、不揮発性記憶装置１Ｂの構成について、図６を参照しつつ説明する。図６は、第２実施例における不揮発性記憶装置１Ｂの概略構成を示す断面図である。図６では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの１個のメモリセルに関わる構成が、不揮発性記憶装置１Ｂとして示されている。
すなわち、不揮発性記憶装置１Ｂは、図６と同様の不揮発性記憶装置を複数備える。具体的には、不揮発性記憶装置１Ｂは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。
図６に示すように、不揮発性記憶装置１Ｂは、第１拡散防止層１０４と、第２拡散防止層１１７と、を備える。
第１拡散防止層１０４は、第１絶縁層１０１および第１導電層１０３を被覆する。コンタクト１０６は、第１拡散防止層１０４と犠牲層１０５とを貫通して第１導電層１０３に接続されている。第２絶縁層１１３は、第１拡散防止層１０４上に形成される。第２拡散防止層１１７は、第２絶縁層１１３および第２導電層１１５を覆うように形成される。
第１拡散防止層１０４および第２拡散防止層１１７は、第２実施例では、シリコン窒化物（層厚が３０〜２００ｎｍ）で構成される。なお、第１拡散防止層１０４および第２拡散防止層１１７は、シリコン窒化物以外の他の窒化物（例えば、ＳｉＣＮ）等で構成されてもよい。
以上の点を除き、第２実施例の不揮発性記憶装置１Ｂは、第１実施例の不揮発性記憶装置１Ａと同様の構成である。よって、図６と図３とで共通する構成要素については、同一の符号および名称を付して詳細な説明を省略する。
＜製造方法＞
第２実施例における不揮発性記憶装置１Ｂの製造方法の一例について、図７Ａから図７Ｅを参照しつつ説明する。
第２実施例における不揮発性記憶装置１Ｂの製造方法の一例について、図７Ａから図７Ｅを参照しつつ説明する。
図７Ｅに、犠牲材料層１０５’を第１拡散防止層１０４が露出するまでドライエッチングする工程を示している。この工程以後の工程は、図４Ｆから図４Ｈに示す工程と同様であるので、以下ではその説明を省略する。
第２実施例の製造方法は、第１実施例の製造方法と比較して、第１拡散防止層１０４および第２拡散防止層１１７を形成する工程を有する点で異なる。
はじめに、図７Ａに示すように、トランジスタなどが予め形成されている半導体基板（図示せず）上に第１絶縁層１０１を形成する。続いて、第１絶縁層１０１中に第１導電層１０３を形成するこれについては、第１実施例で述べた形成方法と同じであるので、説明を省略する。
その後、プラズマＣＶＤ等を用いてシリコン窒化物を３０〜２００ｎｍ程度堆積させることで、第１絶縁層１０１及び第１導電層１０３上を覆う第１拡散防止層１０４を形成する。
次に、第１拡散防止層１０４上に犠牲材料層１０５’を堆積させる。必要であればＣＭＰ法により表面の段差緩和を行う。
続いて、フォトリソグラフィー及びドライエッチングにより第１導電層１０３上の所定の位置に、犠牲材料層１０５’及び第１拡散防止層１０４を貫通して第１導電層１０３を露出するように、コンタクトホールを形成する。コンタクトホールの孔径は、第２実施例では、５０〜３００ｎｍに設定する。
なお、第１導電層１０３の幅がコンタクトホールの径より小さい場合には、第１実施例で述べたように、セル電流が変動する可能性があるので、第１導電層１０３の幅をコンタクトホールの径より大きくしてもよい。
次に、コンタクトホール内にコンタクト１０６を埋め込み形成する。これについては、上述した第１実施例で述べた形成方法と同じであるので、説明を省略する。
次に、図７Ｂから図７Ｄに示すように、コンタクト１０６の上面に、抵抗変化素子１１０を形成する。図７Ｂから図７Ｄの工程は、第１実施例の図４Ｂから図４Ｄの工程と同様とすることができる。よって、詳細な説明を省略する。
次に、図７Ｅに示すように、抵抗変化素子１１０の第２電極１０９をマスクとして、もしくは第２電極１０９上に配置したハードマスク１１１をマスクとして、犠牲材料層１０５’を第１拡散防止層１０４が露出するまでドライエッチングする。これによって、犠牲層１０５が形成される。
第２実施例では、シリコン酸化物で構成される犠牲材料層１０５’をドライエッチングする工程には、例えば、チャンバー圧力を２．１Ｐａとして、エッチングガスとしてＣ５Ｆ８、Ｏ２及びＡｒを、それぞれ、１７ｓｃｃｍ、２３ｓｃｃｍ及び５００ｓｃｃｍの流量で用いる。この場合、シリコン窒化物のエッチングレートは、シリコン酸化物のそれと比べて１／２０と小さい。そのため、第１拡散防止層１０４はほとんどエッチングされることがない。すなわち、第１拡散防止層１０４がエッチストッパ層として機能する。
その後、第２絶縁層１１３と第２導電層１１５とを形成した後、プラズマＣＶＤ等を用いて窒化シリコン層を３０〜２００ｎｍ（例えば５０ｎｍ）堆積させる。これによって、第２導電層１１５および第２絶縁層１１３を覆う第２拡散防止層１１７を形成する。
第２実施例では、犠牲材料層をエッチングする時に第１導電層１０３が露出することを防止できる。これにより、ポストプロセスにおける導電層の拡散および導電層の変質を防止することができる。したがって、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。
第２実施例においても、第１実施形態、第２実施形態およびそれらの変形例と同様の変形が可能である。
（第３実施形態）
第３実施形態の不揮発性記憶装置は、第１実施形態の不揮発性記憶装置と比較して、抵抗変化素子の側壁に側壁保護層が形成されている点が異なる。
第３実施形態の不揮発性記憶装置は、第１実施形態の不揮発性記憶装置と比較して、抵抗変化素子の側壁に側壁保護層が形成されている点が異なる。
第３実施形態の不揮発性記憶装置の製造方法は、第１実施形態の不揮発性記憶装置の製造方法であって、さらに、抵抗変化素子を形成した後、エッチングをする前に、絶縁材料を用いて抵抗変化素子の側壁を覆うように側壁保護層を形成し、エッチングは、平面視において側壁保護層の外縁と犠牲層の外縁とが一致するように犠牲層を除去するものである。
第３実施形態の不揮発性記憶装置は、第１実施形態の不揮発性記憶装置であって、さらに、絶縁材料を用いて抵抗変化素子の側壁を覆うように形成された側壁保護層と、抵抗変化素子および側壁保護層と第１導電層との間に配置され第１導電層上に形成された犠牲層と、を備え、コンタクトは犠牲層を貫通し、平面視において、側壁保護層の外縁と犠牲層の外縁とが一致し、絶縁層は、側壁保護層および犠牲層と接している。
かかる構成では、抵抗変化素子の側壁が側壁保護層で被覆されている。このため、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。
さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第２導電層を形成する工程において、第２導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第２導電層を第２電極の上面で規定される平面より下方まで形成することができ、第２電極と第２導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。
図８は、第３実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図８を参照しつつ、第３実施形態の不揮発性記憶装置３００について説明する。
図８において、不揮発性記憶装置３００は、側壁保護層１２を備えている。側壁保護層１２は、絶縁材料を用いて抵抗変化素子１０の側壁を覆うように形成されている。側壁保護層１２は、抵抗変化素子１０の側壁の少なくとも一部を覆うように形成されていてもよい。
犠牲層５は、抵抗変化素子１０および側壁保護層１２と、第１導電層１との間に配置され第１導電層１上に形成されている。コンタクト６は犠牲層５を貫通して第１導電層１と接している。
平面視において、側壁保護層１２の外縁と犠牲層５の外縁とが一致する。絶縁層１３は、側壁保護層１２および犠牲層５と物理的に接している。
以上の点を除き、不揮発性記憶装置２００は、第１実施形態の変形例にかかる不揮発性記憶装置１００Ａと同様の構成とすることができる。よって、図８と図２とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。
第３実施形態においても、第１実施形態、第２実施形態およびそれらの変形例と同様の変形が可能である。
［第３実施例］
以下に、第３実施形態に係る不揮発性記憶装置１Ｃおよびその製造方法の一例として、図９〜図１０Ｆを参照しつつ第３実施例を説明する。
以下に、第３実施形態に係る不揮発性記憶装置１Ｃおよびその製造方法の一例として、図９〜図１０Ｆを参照しつつ第３実施例を説明する。
第３実施例の不揮発性記憶装置１Ｃは、第１実施例の不揮発性記憶装置１Ａと比較して、抵抗変化素子１１０の側壁に側壁保護層１１２が形成されている点で異なる。
＜装置構成＞
まず、不揮発性記憶装置１Ｃの構成について、図９を参照しつつ説明する。図９は、第３実施例における不揮発性記憶装置１Ｃの概略構成を示す断面図である。図９では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの１個のメモリセルに関わる構成が、不揮発性記憶装置１Ｃとして示されている。
まず、不揮発性記憶装置１Ｃの構成について、図９を参照しつつ説明する。図９は、第３実施例における不揮発性記憶装置１Ｃの概略構成を示す断面図である。図９では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの１個のメモリセルに関わる構成が、不揮発性記憶装置１Ｃとして示されている。
すなわち、不揮発性記憶装置１Ｃは、図９と同様の不揮発性記憶装置を複数備える。具体的には、不揮発性記憶装置１Ｃは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。
図９に示すように、不揮発性記憶装置１Ｃは、側壁保護層１１２を備える。側壁保護層１１２は、抵抗変化素子１１０の側壁を被覆する。側壁保護層１１２は、絶縁材料を用いて形成される。側壁保護層１１２は、第３実施例では、シリコン窒化物（層厚が１０〜５０ｎｍ）で構成される。また、側壁保護層１１２は、抵抗変化素子１１０の側壁を覆いかつ犠牲層１０５の上に形成されている。側壁保護層１１２は、シリコン窒化物以外の酸化物（例えばＴｉＯｘ、ＡｌＯｘ）、窒化物（例えばＡｌＮ、ＴｉＮ）、及び酸窒化物（例えばＳｉＯＮ）等で構成されてもよい。
第１電極１０７の下面および側壁保護層１１２の下面は同一平面上に存在する。犠牲層１０５は、第１電極１０７および側壁保護層１１２と、第１導電層１０３との間に配置される。
以上の点を除き、第３実施例の不揮発性記憶装置１Ｃは、第１実施例の不揮発性記憶装置１Ａと同様の構成とすることができる。よって、図９と図３とで同一の符号および名称を付して詳細な説明を省略する。
＜製造方法＞
第３実施例における不揮発性記憶装置１Ｃの製造方法の一例について、図１０Ａから図１０Ｆを参照しつつ説明する。
第３実施例における不揮発性記憶装置１Ｃの製造方法の一例について、図１０Ａから図１０Ｆを参照しつつ説明する。
第３実施例の製造方法は、第１実施例の製造方法と比較して、図１０Ａおよび図１０Ｂに示す側壁保護層１１２を形成する工程と、図１０Ｃに示す、抵抗変化素子１１０と側壁保護層１１２をマスクとして犠牲材料層１０５’をエッチングする工程とを有する点で異なる。
図１０Ａに、側壁保護材料層１１２’を形成する工程を示している。この工程以前の工程は、図４Ａから図４Ｄに示す工程と同様であるので、以下ではその説明を省略する。
図１０Ｃに、抵抗変化素子１１０と側壁保護層１１２をマスクとして犠牲材料層１０５’をエッチングする工程を示している。この工程以後の工程（図１０Ｄから図１０Ｆ）は、図４Ｆから図４Ｈに示す工程と同様であるので、以下ではその説明を省略する。
第３実施例の製造方法では、先ず、第１実施例の第１の製造方法と同様の方法で、図４Ａから図４Ｄに示す抵抗変化素子１１０を形成する工程までを実行する。
その後、図１０Ａに示すように、抵抗変化素子１１０が形成された犠牲材料層１０５’上に、プラズマＣＶＤを用いて、側壁保護材料層１１２’（層厚は７０ｎｍ）を堆積する。側壁保護材料層１１２’はシリコン窒化物で構成される。
ここで、凸部に対してステップカバレッジ性が良いシリコン窒化物を成膜する方法としては、通常、減圧ＣＶＤが用いられる。減圧ＣＶＤは、反応分子の平均自由行程が長いため、ステップカバレッジの良い薄膜を堆積できる。しかし、減圧ＣＶＤでは成膜チャンバー内の温度が６５０〜８００℃という高温下で成膜するため、配線形成後に用いることは難しい。
そこで、第３実施例では、減圧ＣＶＤに比べて低い温度（２５０〜４００℃）で成膜できるプラズマＣＶＤを用いて、シリコン窒化物で構成される側壁保護材料層１１２’を堆積してもよい。
抵抗変化素子１１０の断面形状は、側壁のテーパ角が９０°未満の台形状になっている。このため、減圧ＣＶＤに比べて、ステップカバレッジ性が劣るプラズマＣＶＤを用いても、抵抗変化素子１１０の側壁をコンフォーマルに被膜して、シリコン窒化物から構成される側壁保護材料層１１２’を形成できる。ここで、「コンフォーマル」とは形状適応性という意味である。コンフォーマルに被膜するとは、抵抗変化素子１１０（抵抗変化素子１１０上にハードマスク１１１が存在している場合は、抵抗変化素子１１０とハードマスク１１１との積層体）の上面及び側面に隙間なく、また途切れなく、ほぼ均一な層厚の側壁保護材料層１１２’を形成することを意味している。また、スパッタリングを用いて、シリコン窒化物で構成される側壁保護材料層１１２’を成膜してもよい。シリコン窒化物のスパッタリングによる成膜には、例えば、多結晶シリコンをターゲットとして用いて、アルゴンと窒素との混合ガス雰囲気の下でスパッタする手法を用いるとよい。これは、所謂、反応性スパッタ法と呼ばれる方法である。
次に、図１０Ｂに示すように、側壁保護材料層１１２’にエッチバックを行うことで、抵抗変化素子１１０の側壁部分以外（第２電極１０９上及び犠牲材料層１０５’上）の側壁保護材料層１１２’を除去し、側壁保護層１１２を形成する。
シリコン窒化物から構成される側壁保護材料層１１２’をエッチバックする方法として、反応性イオンエッチング（ＲＩＥ）を用いた場合、一般的に、イオン入射方向（縦方向）へのエッチング速度が、イオン入射方向でない方向（横方向）へのエッチング速度より速い。よって、抵抗変化素子１１０の側壁部分にのみ側壁保護層１１２を残すことができる。
次に、図１０Ｃに示すように、抵抗変化素子１１０の第２電極１０９（もしくは第２電極１０９上のハードマスク１１１）と側壁保護層１１２とをマスクとして、犠牲材料層１０５’を第１絶縁層１０１が露出するまでドライエッチングする。
第３実施例では、抵抗変化素子の側壁が側壁保護層で被覆されている。このため、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。
さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第２導電層を形成する工程において、第２導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第２導電層を第２電極の上面で規定される平面より下方まで形成することができ、第２電極と第２導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。
第３実施例においても、第１実施形態、第２実施形態、第３実施形態およびそれらの変形例と同様の変形が可能である。
（第４実施形態）
第４実施形態の不揮発性記憶装置は、第３実施形態の不揮発性記憶装置と比較して、第１導電層の上に拡散防止層が形成されている点が異なる。
第４実施形態の不揮発性記憶装置は、第３実施形態の不揮発性記憶装置と比較して、第１導電層の上に拡散防止層が形成されている点が異なる。
第４実施形態の不揮発性記憶装置の製造方法は、第３実施形態の不揮発性記憶装置の製造方法であって、さらに、犠牲層を形成する前に、第１導電層を覆うように拡散防止層を形成し、コンタクトは、犠牲層と拡散防止層とを貫通して第１導電層に接続するように形成される。
第４実施形態の不揮発性記憶装置は、第３実施形態の不揮発性記憶装置であって、さらに、第１導電層を覆うように形成された拡散防止層を備え、コンタクトは、拡散防止層を貫通して第１導電層に接している。
かかる構成では、例えばエッチングにより抵抗変化素子１０を形成する場合に、第１導電層がエッチングガスに曝されることを防止できる。これにより、ポストプロセスにおける導電層の拡散よび導電層の変質を防止できる。したがって、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。
図１１は、第４実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図１１を参照しつつ、第４実施形態の不揮発性記憶装置４００について説明する。
図１１に示す例において、不揮発性記憶装置４００は、拡散防止層４を備えている。
拡散防止層４は、第１導電層１を覆うように形成されている。拡散防止層４は、例えば、シリコン窒化物や、シリコン窒化物以外の他の窒化物（例えば、ＳｉＣＮ）で構成される。層厚は３０〜２００ｎｍとしてよい。
コンタクト６は、拡散防止層４を貫通して第１導電層１に物理的に接触している。図１１に示す例では、コンタクト６は、犠牲層５と拡散防止層４とを貫通して第１導電層１に物理的に接している。
以上の点を除き、不揮発性記憶装置４００は、第３実施形態の不揮発性記憶装置３００と同様の構成である。よって、図１１と図８とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。
第４実施形態においても、第１実施形態、第２実施形態、第３実施形態およびそれらの変形例と同様の変形が可能である。
［第４実施例］
以下に、第４実施形態に係る不揮発性記憶装置およびその製造方法の一例として、図１２から図１３Ｃを参照しつつ第４実施例を説明する。
以下に、第４実施形態に係る不揮発性記憶装置およびその製造方法の一例として、図１２から図１３Ｃを参照しつつ第４実施例を説明する。
第４実施例の不揮発性記憶装置１Ｄは、第３実施例の不揮発性記憶装置１Ｃと比較して、第１導電層１の上方に第１拡散防止層１０４および第２拡散防止層１１７が存在している点で異なる。
＜装置構成＞
まず、不揮発性記憶装置１Ｄの構成について、図１２を参照しつつ説明する。図１２は、第４実施例における不揮発性記憶装置１Ｄの概略構成を示す断面図である。図１２では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの１個のメモリセルに関わる構成が、不揮発性記憶装置１Ｄとして示されている。
まず、不揮発性記憶装置１Ｄの構成について、図１２を参照しつつ説明する。図１２は、第４実施例における不揮発性記憶装置１Ｄの概略構成を示す断面図である。図１２では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの１個のメモリセルに関わる構成が、不揮発性記憶装置１Ｄとして示されている。
すなわち、不揮発性記憶装置１Ｄは、図１２と同様の不揮発性記憶装置を複数備える。具体的には、不揮発性記憶装置１Ｄは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。
図１２に示すように、不揮発性記憶装置１Ｄは、第１拡散防止層１０４と第２拡散防止層１１７とを備える。
第１拡散防止層１０４および第２拡散防止層１１７は、第２実施例で説明したものと同様の構成とすることができる。よって、詳細な説明を省略する。
コンタクト１０６は、第１拡散防止層１０４と犠牲層１０５とを貫通して第１導電層１０３に接している。第２絶縁層１１３は、第１拡散防止層１０４上に形成される。
以上の点を除き、第４実施例の不揮発性記憶装置１Ｄは、第３実施例の不揮発性記憶装置１Ｃと同様の構成である。よって、図１２と図９とで共通する構成要素については、同一の符号および名称を付して詳細な説明を省略する。
＜製造方法＞
第４実施例における不揮発性記憶装置１Ｄの製造方法の一例について、図１３Ａから図１３Ｃを参照しつつ説明する。
第４実施例における不揮発性記憶装置１Ｄの製造方法の一例について、図１３Ａから図１３Ｃを参照しつつ説明する。
第４実施例の製造方法は、第３実施例の製造方法と比較して、第１拡散防止層１０４および第２拡散防止層１１７を形成する工程と、抵抗変化素子１１０と側壁保護層１１２をマスクとして第１拡散防止層１０４が露出するまで犠牲材料層１０５’をエッチングする工程を有する点である。
図１３Ａに、側壁保護材料層１１２’を形成する工程を示している。この工程以前の工程は、図４Ａから図４Ｄに示す工程と同様であるので、以下ではその説明を省略する。
図１３Ｃに、抵抗変化素子１１０と側壁保護層１１２をマスクとして犠牲材料層１０５’をエッチングする工程を示している。この工程以後の工程は、図４Ｆから図４Ｈに示す工程と同様であるので、以下ではその説明を省略する。
第４実施例の製造方法では、まず、第２実施例と同様の方法で、図４Ａから図４Ｄに示す抵抗変化素子１１０を形成するまでの工程を実行する。
その後、図１３Ａに示すように、抵抗変化素子１１０が形成された犠牲材料層１０５’上に、プラズマＣＶＤを用いて、側壁保護材料層１１２’（層厚は７０ｎｍ）を堆積する。側壁保護材料層１１２’はシリコン窒化物で構成される。
ここで、シリコン窒化物で構成される側壁保護材料層１１２’の形成は、上述した第３実施例と同様に形成してよい。また、第３実施例で述べたように、スパッタリングを用いて、シリコン窒化物で構成される側壁保護材料層１１２’を成膜してもよい。
次に、図１３Ｂに示すように、側壁保護材料層１１２’にエッチバックを行うことで、抵抗変化素子１１０の側壁部分以外（第２電極１０９上及び犠牲材料層１０５’上）の側壁保護材料層１１２’を除去し、側壁保護層１１２を形成する。側壁保護材料層１１２’をエッチバックして側壁保護層１１２を形成する方法については、第３実施例に関する図１０Ｂの説明で述べた通りであるので、説明を省略する。
なお、第２電極１０９の上面の四角は丸みを帯びていてもよい。
次に、図１３Ｃに示すように、抵抗変化素子１１０の第２電極１０９もしくは第２電極１０９上のハードマスク１１１と、側壁保護層１１２とをマスクとして、犠牲材料層１０５’を第１拡散防止層１０４が露出するまでドライエッチングする。
なお、第４実施例で、シリコン酸化物で構成される犠牲材料層１０５’をドライエッチングする工程でのチャンバー圧力やエッチングガスは、例えば第２実施例で述べた通りとすることできる。これについては説明を省略する。
第４実施例では、抵抗変化素子の側壁が側壁保護層で被覆されている。このため、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。
さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第２導電層を形成する工程において、第２導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第２導電層を第２電極の上面で規定される平面より下方まで形成することができ、第２電極と第２導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。
さらに、犠牲材料層をエッチングする時に第１導電層が露出することを防止できる。これにより、ポストプロセスにおける導電層の拡散および導電層の変質を防止することが可能となる。したがって、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。
第４実施例においても、第１実施形態、第２実施形態、第３実施形態、第４実施形態およびそれらの変形例と同様の変形が可能である。
（第５実施形態）
第５実施形態の不揮発性記憶装置は、第１実施形態の変形例にかかる不揮発性記憶装置と比較して、抵抗変化素子の側壁および犠牲層の側壁に側壁保護層が形成されている点が異なる。
第５実施形態の不揮発性記憶装置は、第１実施形態の変形例にかかる不揮発性記憶装置と比較して、抵抗変化素子の側壁および犠牲層の側壁に側壁保護層が形成されている点が異なる。
第５実施形態の不揮発性記憶装置の製造方法は、第１実施形態の不揮発性記憶装置の製造方法であって、エッチングは、平面視において抵抗変化素子の外縁と犠牲層の外縁とが一致するように犠牲層を除去し、さらに、エッチングの後、第２導電層を形成する前に、絶縁材料を用いて抵抗変化素子の側壁および犠牲層の側壁を覆うように側壁保護層を形成する工程を備える。
第５実施形態の不揮発性記憶装置は、第１実施形態の不揮発性記憶装置であって、さらに、抵抗変化素子と第１導電層との間に配置され第１導電層上に形成された犠牲層と、絶縁材料を用いて抵抗変化素子および犠牲層の側壁を覆うように形成された側壁保護層と、を備え、コンタクトは犠牲層を貫通し、平面視において、抵抗変化素子の外縁と犠牲層の外縁とが一致し、絶縁層は、側壁保護層と接している。
かかる構成では、抵抗変化素子の側壁が側壁保護層で被覆されている。このため、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。
さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第２導電層を形成する工程において、第２導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第２導電層を第２電極の上面で規定される平面より下方まで形成することができ、第２電極と第２導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。
図１４は、第５実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図１４を参照しつつ、第５実施形態の不揮発性記憶装置５００について説明する。
図１４において、不揮発性記憶装置５００は、犠牲層５と側壁保護層１２を備えている。犠牲層５は、抵抗変化素子１０と第１導電層１との間に配置され第１導電層１上に形成されている。側壁保護層１２は、絶縁材料を用いて抵抗変化素子１０の側壁および犠牲層５の側壁を覆うように形成されている。側壁保護層１２は、抵抗変化素子１０の側壁の少なくとも一部および犠牲層５の側壁の少なくとも一部を覆うように形成されていてもよい。コンタクト６は犠牲層５を貫通して第１導電層１と接している。
平面視において、抵抗変化素子１０の外縁と犠牲層５の外縁とが一致する。絶縁層１３は、側壁保護層１２と物理的に接している。
以上の点を除き、不揮発性記憶装置５００は、第１実施形態の変形例にかかる不揮発性記憶装置１００Ａと同様の構成とすることができる。よって、図１４と図２とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。
第５実施形態においても、第１実施形態、第２実施形態、第３実施形態、第４実施形態およびそれらの変形例と同様の変形が可能である。
［第５実施例］
以下に、第５実施形態に係る不揮発性記憶装置１Ｅおよびその製造方法の一例として、図１５から図１６Ｅを参照しつつ第５実施例を説明する。
以下に、第５実施形態に係る不揮発性記憶装置１Ｅおよびその製造方法の一例として、図１５から図１６Ｅを参照しつつ第５実施例を説明する。
第５実施例の不揮発性記憶装置１Ｅは、第１実施例の不揮発性記憶装置１Ａと比較して、抵抗変化素子１１０の側壁および犠牲層１０５の側壁に側壁保護層１１２が形成されている点で異なる。
＜装置構成＞
まず、第５実施例における抵抗変化素子１１０および側壁保護層１１２を備える不揮発性記憶装置１Ｅの構成について、図１５を参照しつつ説明する。図１５は、第５実施例における不揮発性記憶装置１Ｅの概略構成を示す断面図である。図１５では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの１個のメモリセルに関わる構成が、不揮発性記憶装置１Ｅとして示されている。
まず、第５実施例における抵抗変化素子１１０および側壁保護層１１２を備える不揮発性記憶装置１Ｅの構成について、図１５を参照しつつ説明する。図１５は、第５実施例における不揮発性記憶装置１Ｅの概略構成を示す断面図である。図１５では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの１個のメモリセルに関わる構成が、不揮発性記憶装置１Ｅとして示されている。
すなわち、不揮発性記憶装置１Ｅは、図１５と同様の不揮発性記憶装置を複数備える。具体的には、不揮発性記憶装置１Ｅは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。
図１５に示すように、側壁保護層１１２を備える。側壁保護層１１２は、抵抗変化素子１１０の側壁および犠牲層１０５の側壁を被覆する。側壁保護層１１２は、絶縁材料を用いて形成される。
側壁保護層１１２は、第５実施例では、上述した第３実施例と同様の材料を用いてよい。
以上の点を除き、第５実施例の不揮発性記憶装置１Ｅは、第１実施例の不揮発性記憶装置１Ａと同様の構成とすることができる。よって、図１５と図３とで共通する構成要素については、同一の符号および名称を付して詳細な説明を省略する。
＜製造方法＞
第５実施例における不揮発性記憶装置１Ｅの製造方法の一例について、図１６Ａから図１６Ｅを参照しつつ説明する。
第５実施例における不揮発性記憶装置１Ｅの製造方法の一例について、図１６Ａから図１６Ｅを参照しつつ説明する。
第５実施例の製造方法は、第１実施例の製造方法と比較して、図１６Ａ、図１６Ｂに示す、側壁保護層１１２を形成する工程を有する点で異なる。
図１６Ａに、シリコン窒化物で構成される側壁保護材料層１１２’を形成する工程を示している。この工程以前の工程は、図４Ａから図４Ｅに示す工程と同様であるので、以下ではその説明を省略する。
図１６Ａに、シリコン窒化物で構成される側壁保護材料層１１２’を形成する工程を示しており、また、図１６Ｂに、シリコン窒化物で構成される側壁保護層１１２を形成する工程を示している。これらの工程は、犠牲材料層１０５’が第１絶縁層１０１の上面までエッチングされている点以外は、図１０Ａ、図１０Ｂに示す工程と同様であるので、以下ではその説明を省略する。
図１６Ｃに、第２絶縁層１１３を堆積する工程を示している。この工程以後の工程は、図４Ｆから図４Ｈに示す工程と同様であるので、以下ではその説明を省略する。
第５実施例では、側壁保護層１１２が抵抗変化素子１１０と犠牲層１０５の両者を覆っているため、図９や図１２の構成と比べると、犠牲層１０５を相対的に少なくすることができる。
また、抵抗変化素子の側壁が側壁保護層で被覆されていることで、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。
さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第２導電層を形成する工程において、第２導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第２導電層を第２電極の上面で規定される平面より下方まで形成することができ、第２電極と第２導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。
（第６実施形態）
第６実施形態の不揮発性記憶装置は、第５実施形態の不揮発性記憶装置と比較して、第１導電層の上に拡散防止層が形成されている点で異なる。
第６実施形態の不揮発性記憶装置は、第５実施形態の不揮発性記憶装置と比較して、第１導電層の上に拡散防止層が形成されている点で異なる。
第６実施形態の不揮発性記憶装置の製造方法は、第５実施形態の不揮発性記憶装置の製造方法であって、さらに、犠牲層を形成する前に、第１導電層を覆うように拡散防止層を形成し、コンタクトは、犠牲層と拡散防止層とを貫通して第１導電層に接続するように形成される。
第６実施形態の不揮発性記憶装置は、第５実施形態の不揮発性記憶装置であって、さらに、第１導電層を覆うように形成された拡散防止層を備え、コンタクトは、拡散防止層を貫通して第１導電層に物理的に接している。
かかる構成では、例えばエッチングにより抵抗変化素子１０を形成する場合に、第１導電層がエッチングガスに曝されることを防止できる。これにより、ポストプロセスにおける導電層の拡散および導電層の変質を防止できる。したがって、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。
図１７は、第６実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図１７を参照しつつ、第６実施形態の不揮発性記憶装置６００について説明する。
図１７に示す例において、不揮発性記憶装置６００は、拡散防止層４を備えている。拡散防止層４は、第２実施形態の拡散防止層４と同様の構成であるので、詳細な説明を省略する。
コンタクト６は、拡散防止層４を貫通して第１導電層１に物理的に接している。図１７に示す例では、コンタクト６は、犠牲層５と拡散防止層４とを貫通して第１導電層１に物理的に接している。
以上の点を除き、不揮発性記憶装置６００は、第５実施形態の不揮発性記憶装置５００と同様の構成とすることができる。よって、図１７と図１４とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。
第６実施形態においても、第１実施形態、第２実施形態、第３実施形態、第４実施形態、第５実施形態およびそれらの変形例と同様の変形が可能である。
［第６実施例］
以下に、第６実施形態に係る不揮発性記憶装置およびその製造方法の一例として、図１８〜図１９Ｂを参照しつつ第６実施例を説明する。
以下に、第６実施形態に係る不揮発性記憶装置およびその製造方法の一例として、図１８〜図１９Ｂを参照しつつ第６実施例を説明する。
第６実施例の不揮発性記憶装置１Ｆは、第５実施例の不揮発性記憶装置１Ｅと比較して、第１導電層の上方に第１拡散防止層１０４および第２拡散防止層１１７が存在している点で異なる。
［素子の構成］
先ず、第６実施例における抵抗変化素子１１０および側壁保護層１１２を備える不揮発性記憶装置１Ｆの構成について、図１８を参照しつつ説明する。図１８は、第６実施例における不揮発性記憶装置１Ｆの構成例を示す断面図である。図１８では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの１個のメモリセルに関わる構成が、不揮発性記憶装置１Ｆとして示されている。
先ず、第６実施例における抵抗変化素子１１０および側壁保護層１１２を備える不揮発性記憶装置１Ｆの構成について、図１８を参照しつつ説明する。図１８は、第６実施例における不揮発性記憶装置１Ｆの構成例を示す断面図である。図１８では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの１個のメモリセルに関わる構成が、不揮発性記憶装置１Ｆとして示されている。
すなわち、不揮発性記憶装置１Ｆは、図１８と同様の不揮発性記憶装置を複数備える。具体的には、不揮発性記憶装置１Ｆは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。
図１８に示すように、不揮発性記憶装置１Ｆは、第１拡散防止層１０４と第２拡散防止層１１７とを備える。
第１拡散防止層１０４および第２拡散防止層１１７は、第２実施例で説明したものと同様の構成とすることができる。よって、詳細な説明を省略する。
コンタクト１０６は、第１拡散防止層１０４と犠牲層１０５とを貫通して第１導電層１０３に接している。第２絶縁層１１３は、第１拡散防止層１０４上に形成される。
以上の点を除き、第６実施例の不揮発性記憶装置１Ｆは、第５実施例の不揮発性記憶装置１Ｅと同様の構成である。よって、図１８と図１５とで共通する構成要素については、同一の符号および名称を付して詳細な説明を省略する。
＜製造方法＞
第６実施例における不揮発性記憶装置１Ｆの製造方法の一例について、図１９Ａおよび図１９Ｂを参照しつつ説明する。
第６実施例における不揮発性記憶装置１Ｆの製造方法の一例について、図１９Ａおよび図１９Ｂを参照しつつ説明する。
第６実施例の製造方法は、第２実施例の製造方法と比較して、図１９Ａに示す側壁保護材料層１１２’、図１９Ｂに示す側壁保護層１１２を形成する工程を有する点である。
図１９Ａに、シリコン窒化物で構成される側壁保護材料層１１２’を形成する工程を示している。この工程以前の工程は、図７Ａ〜図７Ｅに示す工程と同様であるので、以下ではその説明を省略する。
図１９Ａに、シリコン窒化物で構成される側壁保護材料層１１２’を形成する工程を示しており、図１９Ｂに示すシリコン窒化物で構成される側壁保護層１１２を形成する工程を示している。これらの工程は、図１６Ａ、図１６Ｂに示す工程と同様であるので、以下ではその説明を省略する。
また、図１９Ｂに示すシリコン窒化物で構成される側壁保護層１１２を形成する工程以後の工程は、図１６Ｃから図１６Ｅに示す工程と同様であるので、以下ではその説明を省略する。
図１６Ｅに示す工程と同様に、第２導電層１１５、第２絶縁層１１３、引き出しコンタクト１１４を形成した後、最後に、第２拡散防止層１１７を形成する。この際には、第２絶縁層１１３と第２導電層１１５とを形成した後、プラズマＣＶＤ等を用いて窒化シリコン層を３０〜２００ｎｍ、例えば５０ｎｍ程度堆積させる。これによって、第２導電層１１５および第２絶縁層１１３を覆う第２拡散防止層１１７を形成する。
図１６Ｅに示す工程と同様に、第２導電層１１５、第２絶縁層１１３、引き出しコンタクト１１４を形成した後、最後に、第２拡散防止層１１７を形成する。この際には、第２絶縁層１１３と第２導電層１１５とを形成した後、プラズマＣＶＤ等を用いて窒化シリコン層を３０〜２００ｎｍ、例えば５０ｎｍ程度堆積させる。これによって、第２導電層１１５および第２絶縁層１１３を覆う第２拡散防止層１１７を形成する。
第６実施例では、側壁保護層１１２が抵抗変化素子１１０と犠牲層１０５の両者を覆っているため、図９や図１２の構成と比べると、犠牲層１０５を総体的に少なくすることができる。
また、抵抗変化素子の側壁が側壁保護層で被覆されている。このため、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。
さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第２導電層を形成する工程において、第２導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第２導電層を第２電極の上面で規定される平面より下方まで形成することができ、第２電極と第２導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。
（第１実施例〜第６実施例の変形例）
第１実施例〜第６実施例では、基板上に、第１電極１０７、第１抵抗変化層１０８ｘ、第２抵抗変化層１０８ｙ、第２電極１０９の順に各層を積層する場合を例に説明したが、積層する順序が逆であってもよい。即ち、基板上に、第２電極１０９、第２抵抗変化層１０８ｙ、第１抵抗変化層１０８ｘ、第１電極１０７の順に各層を積層してもよい。
第１実施例〜第６実施例では、基板上に、第１電極１０７、第１抵抗変化層１０８ｘ、第２抵抗変化層１０８ｙ、第２電極１０９の順に各層を積層する場合を例に説明したが、積層する順序が逆であってもよい。即ち、基板上に、第２電極１０９、第２抵抗変化層１０８ｙ、第１抵抗変化層１０８ｘ、第１電極１０７の順に各層を積層してもよい。
また、側壁保護層１１２にはシリコン窒化物以外に、絶縁性を有し、かつ酸素バリア性を有する酸化物、窒化物、又は酸窒化物（例えば、アルミニウム酸化物又はチタン酸化物等）を用いてもよい。
以上、不揮発性記憶装置、およびそれらの製造方法について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
本開示は、抵抗変化型の不揮発性記憶装置、および、不揮発性記憶装置の製造方法を提供するものであり、安定動作し、信頼性の高い不揮発性メモリを実現することができるので、抵抗変化型の不揮発性記憶装置を用いて構成される不揮発性メモリを用いる種々の電子機器分野に有用である。
１ 第１導電層
１Ａ 不揮発性記憶装置
１Ｂ 不揮発性記憶装置
１Ｃ 不揮発性記憶装置
１Ｄ 不揮発性記憶装置
１Ｅ 不揮発性記憶装置
１Ｆ 不揮発性記憶装置
３ 絶縁層
４ 拡散防止層
５ 犠牲層
６ コンタクト
７ 第１電極
８ 抵抗変化層
９ 第２電極
１０ 抵抗変化素子
１２ 側壁保護層
１３ 絶縁層
１５ 第２導電層
１００ 不揮発性記憶装置
１００Ａ 不揮発性記憶装置
１０１ 第１絶縁層
１０２ 第１バリアメタル層
１０３ 第１導電層
１０４ 第１拡散防止層
１０５ 犠牲層
１０５’ 犠牲材料層
１０６ コンタクト
１０７ 第１電極
１０７’ 第１電極材料層
１０８ 抵抗変化層
１０８’ 抵抗変化材料層
１０８ｘ 第１抵抗変化層
１０８ｘ’第１抵抗変化材料層
１０８ｙ 第２抵抗変化層
１０８ｙ’第２抵抗変化材料層
１０９ 第２電極
１０９’ 第２電極材料層
１１０ 抵抗変化素子
１１１ ハードマスク
１１１’ ハードマスク膜
１１２ 側壁保護層
１１２’ 側壁保護材料層
１１３ 第２絶縁層
１１４ 引き出しコンタクト
１１４’ コンタクトホール
１１５ 第２導電層
１１５’ 溝
１１６ 第２バリアメタル層
１１７ 第２拡散防止層
２００ 不揮発性記憶装置
３００ 不揮発性記憶装置
４００ 不揮発性記憶装置
５００ 不揮発性記憶装置
６００ 不揮発性記憶装置
１Ａ 不揮発性記憶装置
１Ｂ 不揮発性記憶装置
１Ｃ 不揮発性記憶装置
１Ｄ 不揮発性記憶装置
１Ｅ 不揮発性記憶装置
１Ｆ 不揮発性記憶装置
３ 絶縁層
４ 拡散防止層
５ 犠牲層
６ コンタクト
７ 第１電極
８ 抵抗変化層
９ 第２電極
１０ 抵抗変化素子
１２ 側壁保護層
１３ 絶縁層
１５ 第２導電層
１００ 不揮発性記憶装置
１００Ａ 不揮発性記憶装置
１０１ 第１絶縁層
１０２ 第１バリアメタル層
１０３ 第１導電層
１０４ 第１拡散防止層
１０５ 犠牲層
１０５’ 犠牲材料層
１０６ コンタクト
１０７ 第１電極
１０７’ 第１電極材料層
１０８ 抵抗変化層
１０８’ 抵抗変化材料層
１０８ｘ 第１抵抗変化層
１０８ｘ’第１抵抗変化材料層
１０８ｙ 第２抵抗変化層
１０８ｙ’第２抵抗変化材料層
１０９ 第２電極
１０９’ 第２電極材料層
１１０ 抵抗変化素子
１１１ ハードマスク
１１１’ ハードマスク膜
１１２ 側壁保護層
１１２’ 側壁保護材料層
１１３ 第２絶縁層
１１４ 引き出しコンタクト
１１４’ コンタクトホール
１１５ 第２導電層
１１５’ 溝
１１６ 第２バリアメタル層
１１７ 第２拡散防止層
２００ 不揮発性記憶装置
３００ 不揮発性記憶装置
４００ 不揮発性記憶装置
５００ 不揮発性記憶装置
６００ 不揮発性記憶装置
Claims (19)
- 第１導電層を形成し、
前記第１導電層を覆うように犠牲層を形成し、
前記犠牲層を貫通して前記第１導電層に接するようにコンタクトを形成し、
前記コンタクトを覆うように抵抗変化素子を形成し、
平面視において前記犠牲層が存在しないように前記犠牲層をエッチングによって除去し、
前記エッチングの後に前記コンタクトの側方から前記抵抗変化素子の側方に亘って連続的に均質な絶縁層を形成し、
前記絶縁層の上に、かつ、前記抵抗変化素子を覆うように、第２導電層を形成する、
不揮発性記憶装置の製造方法。 - 前記エッチングは、平面視において前記抵抗変化素子の外縁と前記犠牲層の外縁とが一致するように前記犠牲層を除去する、
請求項１に記載の不揮発性記憶装置の製造方法。 - さらに、前記抵抗変化素子を形成した後、前記エッチングをする前に、絶縁材料を用いて前記抵抗変化素子の側壁を覆うように側壁保護層を形成し、
前記エッチングは、平面視において前記側壁保護層の外縁と前記犠牲層の外縁とが一致するように前記犠牲層を除去する、
請求項１に記載の不揮発性記憶装置の製造方法。 - 前記エッチングは、平面視において前記抵抗変化素子の外縁と前記犠牲層の外縁とが一致するように前記犠牲層を除去し、
さらに、前記エッチングの後、前記第２導電層を形成する前に、絶縁材料を用いて前記抵抗変化素子の側壁および前記犠牲層の側壁を覆うように側壁保護層を形成する、
請求項１に記載の不揮発性記憶装置の製造方法。 - さらに、前記犠牲層を形成する前に、前記第１導電層を覆うように拡散防止層を形成し、
前記コンタクトは、前記犠牲層と前記拡散防止層とを貫通して前記第１導電層に接するように形成される、
請求項１から４のいずれかに記載の不揮発性記憶装置の製造方法。 - 前記絶縁層の比誘電率が２．２以上３．０以下である、請求項１から５のいずれかに記載の不揮発性記憶装置の製造方法。
- 前記絶縁層の空孔直径の平均が２ｎｍ以上６ｎｍ以下である、請求項１から６のいずれかに記載の不揮発性記憶装置の製造方法。
- 前記絶縁層の炭素濃度が原子組成の百分率で１０％以上３０％以下である、請求項１から７のいずれかに記載の不揮発性記憶装置の製造方法。
- 前記絶縁層の機械的強度が、前記犠牲層の機械的強度よりも低い、請求項１から８のいずれかに記載の不揮発性記憶装置の製造方法。
- 前記抵抗変化素子は、第１電極と抵抗変化層と第２電極とがこの順に積層された構造を備える、
請求項１から９のいずれかに記載の不揮発性記憶装置の製造方法。 - 第１導電層と、
前記第１導電層の上に前記第１導電層に接続されるコンタクトと、
前記コンタクトを覆うように形成された抵抗変化素子と、
前記コンタクトの側方から前記抵抗変化素子の側方に亘る均質な絶縁層と、
前記絶縁層の上に前記抵抗変化素子を覆うように形成された第２導電層と、
前記抵抗変化素子と前記第１導電層との間に配置され前記第１導電層上に形成された犠牲層と、を備え、
前記コンタクトは前記犠牲層を貫通し、
平面視において、前記抵抗変化素子の外縁と前記犠牲層の外縁とが一致し、
前記絶縁層は、前記抵抗変化素子および前記犠牲層と接している、
不揮発性記憶装置。 - 第１導電層と、
前記第１導電層の上に前記第１導電層に接続されるコンタクトと、
前記コンタクトを覆うように形成された抵抗変化素子と、
前記コンタクトの側方から前記抵抗変化素子の側方に亘る均質な絶縁層と、
前記絶縁層の上に前記抵抗変化素子を覆うように形成された第２導電層と、
絶縁材料を用いて前記抵抗変化素子の側壁を覆うように形成された側壁保護層と、
前記抵抗変化素子および側壁保護層と前記第１導電層との間に配置され前記第１導電層上に形成された犠牲層と、を備え、
前記コンタクトは前記犠牲層を貫通し、
平面視において、前記側壁保護層の外縁と前記犠牲層の外縁とが一致し、
前記絶縁層は、前記側壁保護層および前記犠牲層と接している、
不揮発性記憶装置。 - 第１導電層と、
前記第１導電層の上に前記第１導電層に接続されるコンタクトと、
前記コンタクトを覆うように形成された抵抗変化素子と、
前記コンタクトの側方から前記抵抗変化素子の側方に亘る均質な絶縁層と、
前記絶縁層の上に前記抵抗変化素子を覆うように形成された第２導電層と、
前記抵抗変化素子と前記第１導電層との間に配置され前記第１導電層上に形成された犠牲層と、
絶縁材料を用いて前記抵抗変化素子および前記犠牲層の側壁を覆うように形成された側壁保護層と、を備え、
前記コンタクトは前記犠牲層を貫通し、
平面視において、前記抵抗変化素子の外縁と前記犠牲層の外縁とが一致し、
前記絶縁層は、前記側壁保護層と接している、
不揮発性記憶装置。 - さらに、前記第１導電層を覆うように形成された拡散防止層を備え、
前記コンタクトは、前記拡散防止層を貫通して前記第１導電層に接している、
請求項１１から１３のいずれかに記載の不揮発性記憶装置。 - 前記絶縁層の比誘電率が２．２以上３．０以下である、請求項１１から１４のいずれかに記載の不揮発性記憶装置。
- 前記絶縁層の空孔直径の平均が２ｎｍ以上６ｎｍ以下である、請求項１１から１５のいずれかに記載の不揮発性記憶装置。
- 前記絶縁層の炭素濃度が原子組成の百分率で１０％以上３０％以下である、請求項１１から１６のいずれかに記載の不揮発性記憶装置。
- 前記絶縁層の機械的強度が、前記犠牲層の機械的強度よりも低い、請求項１１から１７のいずれかに記載の不揮発性記憶装置。
- 前記抵抗変化素子は、第１電極と抵抗変化層と第２電極とがこの順に積層された構造を備える、
請求項１１から１８のいずれかに記載の不揮発性記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015107474A JP6489480B2 (ja) | 2014-06-12 | 2015-05-27 | 不揮発性記憶装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014121663 | 2014-06-12 | ||
| JP2014121663 | 2014-06-12 | ||
| JP2015107474A JP6489480B2 (ja) | 2014-06-12 | 2015-05-27 | 不揮発性記憶装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016015477A JP2016015477A (ja) | 2016-01-28 |
| JP6489480B2 true JP6489480B2 (ja) | 2019-03-27 |
Family
ID=54836900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015107474A Active JP6489480B2 (ja) | 2014-06-12 | 2015-05-27 | 不揮発性記憶装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20150364681A1 (ja) |
| JP (1) | JP6489480B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6244402B2 (ja) * | 2016-05-31 | 2017-12-06 | 東京エレクトロン株式会社 | 磁気抵抗素子の製造方法及び磁気抵抗素子の製造システム |
| JP2018010080A (ja) * | 2016-07-12 | 2018-01-18 | 凸版印刷株式会社 | 位相シフト型フォトマスクブランク |
| KR20180049387A (ko) * | 2016-11-01 | 2018-05-11 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102626234B1 (ko) * | 2017-02-03 | 2024-01-19 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US10424374B2 (en) | 2017-04-28 | 2019-09-24 | Micron Technology, Inc. | Programming enhancement in self-selecting memory |
| US10693065B2 (en) | 2018-02-09 | 2020-06-23 | Micron Technology, Inc. | Tapered cell profile and fabrication |
| US10424730B2 (en) | 2018-02-09 | 2019-09-24 | Micron Technology, Inc. | Tapered memory cell profiles |
| US10541364B2 (en) | 2018-02-09 | 2020-01-21 | Micron Technology, Inc. | Memory cells with asymmetrical electrode interfaces |
| US10854813B2 (en) | 2018-02-09 | 2020-12-01 | Micron Technology, Inc. | Dopant-modulated etching for memory devices |
| US11495637B2 (en) * | 2020-07-01 | 2022-11-08 | Winbond Electronics Corp. | Resistive random access memory and method of manufacturing the same |
| TWI747366B (zh) * | 2020-07-08 | 2021-11-21 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體及其製造方法 |
| US20220158093A1 (en) * | 2020-11-13 | 2022-05-19 | Globalfoundries Singapore Pte. Ltd. | Memory devices and method of forming the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8017930B2 (en) * | 2006-12-21 | 2011-09-13 | Qimonda Ag | Pillar phase change memory cell |
| JP5885285B2 (ja) * | 2007-11-07 | 2016-03-15 | サイプレス セミコンダクター コーポレーション | 不揮発性メモリ用可変抵抗およびその製造方法並びに不揮発性メモリ |
| JP2010177393A (ja) * | 2009-01-29 | 2010-08-12 | Sony Corp | 半導体記憶装置およびその製造方法 |
| US9214628B2 (en) * | 2010-12-03 | 2015-12-15 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same |
| KR20130012385A (ko) * | 2011-07-25 | 2013-02-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US8995170B2 (en) * | 2012-03-29 | 2015-03-31 | Panasonic Intellectual Property Management Co., Ltd. | Non-volatile memory device |
| JP6201151B2 (ja) * | 2013-03-18 | 2017-09-27 | パナソニックＩｐマネジメント株式会社 | 不揮発性記憶装置及びその製造方法 |
| US9385316B2 (en) * | 2014-01-07 | 2016-07-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM retention by depositing Ti capping layer before HK HfO |
-
2015
- 2015-05-27 JP JP2015107474A patent/JP6489480B2/ja active Active
- 2015-06-01 US US14/726,637 patent/US20150364681A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20150364681A1 (en) | 2015-12-17 |
| JP2016015477A (ja) | 2016-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6489480B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
| US8450182B2 (en) | Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device | |
| US9570682B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US9431603B1 (en) | RRAM device | |
| JP5442876B2 (ja) | 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法 | |
| JP5636081B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
| US9130167B2 (en) | Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse | |
| US8592798B2 (en) | Non-volatile storage device and method for manufacturing the same | |
| CN102656692B (zh) | 非易失性存储装置 | |
| WO2011007538A1 (ja) | 抵抗変化型素子および抵抗変化型記憶装置 | |
| TW201836181A (zh) | 電阻式隨機存取記憶體結構及其形成方法 | |
| JP5242864B1 (ja) | 不揮発性記憶素子の製造方法 | |
| WO2014030393A1 (ja) | 抵抗変化素子、および抵抗変化素子の製造方法 | |
| JP5324724B2 (ja) | 不揮発性記憶装置の製造方法 | |
| US8999808B2 (en) | Nonvolatile memory element and method for manufacturing the same | |
| JP6201151B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| WO2020179199A1 (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2010245220A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2015146343A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2010135581A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190215 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6489480 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z03 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |