JP5242864B1 - 不揮発性記憶素子の製造方法 - Google Patents

不揮発性記憶素子の製造方法 Download PDF

Info

Publication number
JP5242864B1
JP5242864B1 JP2013502726A JP2013502726A JP5242864B1 JP 5242864 B1 JP5242864 B1 JP 5242864B1 JP 2013502726 A JP2013502726 A JP 2013502726A JP 2013502726 A JP2013502726 A JP 2013502726A JP 5242864 B1 JP5242864 B1 JP 5242864B1
Authority
JP
Japan
Prior art keywords
layer
resistance change
metal oxide
electrode
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013502726A
Other languages
English (en)
Other versions
JPWO2013038641A1 (ja
Inventor
英昭 村瀬
巧 三河
良男 川島
敦史 姫野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013502726A priority Critical patent/JP5242864B1/ja
Application granted granted Critical
Publication of JP5242864B1 publication Critical patent/JP5242864B1/ja
Publication of JPWO2013038641A1 publication Critical patent/JPWO2013038641A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

基板上に、第1の導電膜(105’)を形成する工程(c)と、第1の導電膜(105’)上に、第1の金属酸化物層(106x”)、第1の金属酸化物層と酸素不足度が異なる第2の金属酸化物層(106y”)、及び第2の導電膜(107’)を形成する工程(d、e)と、第2の導電膜(107’)をパターニングすることにより第2の電極(107)を形成する工程(f)と、第1の金属酸化物層(106x”)と第2の金属酸化物層(106y”)とをパターニングすることにより抵抗変化層(106)を形成する工程(g)と、抵抗変化層(106)の側部を基板の主面と平行な面内において第2の電極(107)の輪郭よりも内方へ進入する位置まで除去する工程(h)と、抵抗変化層(106)の側部を除去する工程の後、もしくは該工程と同一工程で、第1の導電膜(105’)をパターニングすることにより第1の電極(105)を形成する工程(i)と、を含む。

Description

本発明は、電気パルスの印加により抵抗値が変化する抵抗変化素子を有する抵抗変化型の不揮発性記憶素子の製造方法及び不揮発性記憶素子に関する。
近年、デジタル技術の進展に伴って携帯情報機器及び情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。さらに、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、抵抗変化素子を用いた抵抗変化型メモリ(ReRAM:Resistive Random Access Memory)の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
この抵抗変化型メモリは、抵抗値が変化する抵抗変化層を記憶素子として用い、電気的パルス(例えば電圧パルス)を当該抵抗変化層に印加することによって、その抵抗値を高抵抗状態から低抵抗状態へ、又は低抵抗状態から高抵抗状態へと変化させる。これにより、抵抗変化型メモリは、データ記憶を行う。この場合、低抵抗状態及び高抵抗状態の2値を明確に区別し、また低抵抗状態と高抵抗状態との間を高速に安定して変化させ、かつ、これら2値が不揮発的に保持されることが必要である。
この抵抗変化素子の一例として、酸素含有率の異なる遷移金属酸化物を積層して抵抗変化領域に用いた半導体記憶装置が提案されている。例えば、特許文献1においては、酸素含有率の高い抵抗変化領域と接触する電極界面に酸化・還元反応を選択的に発生させ、抵抗変化を安定化することが開示されている。
上記した従来の抵抗変化素子は、第1の電極と抵抗変化領域と第2の電極とを有して構成され、この抵抗変化素子が二次元上もしくは三次元上に配置されて、メモリアレイを構成している。各々の抵抗変化素子においては、抵抗変化領域は第1の抵抗変化領域と第2の抵抗変化領域の積層構造からなり、かつ第1及び第2の抵抗変化領域は同種の遷移金属酸化物からなる。第2の抵抗変化領域を形成する遷移金属酸化物の酸素含有率は、第1の抵抗変化領域を形成する遷移金属酸化物の酸素含有率より高い。このような構造とすることで、抵抗変化素子に電圧を印加した場合には、酸素含有率が高く、より高い抵抗値を示す第2の抵抗変化領域にほとんどの電圧が印加されることになる。また、この界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、第2の電極と第2の抵抗変化領域との界面で、選択的に酸化・還元の反応が起こり、安定に抵抗変化を実現することができる。
第2の抵抗変化領域を構成する遷移金属酸化物は、通常、製造直後は絶縁体である。したがって、電気パルスの印加によって高抵抗状態と低抵抗状態とを切り替え可能な素子とするためには、初期ブレイク工程によって抵抗変化層中に導電性フィラメントを含む局所領域を形成する必要がある。なお、「初期ブレイク」とは、製造後の抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子を印加する電圧(あるいは、印加する電圧の極性)に応じて高抵抗状態と低抵抗状態とを可逆的に遷移できる状態に変化させる処理である。具体的には、初期ブレイクとは、極めて高い抵抗値をもつ製造後の抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子に対して、通常の書き込み電圧よりも大きな電圧(初期ブレイク電圧)を印加することを指す。この初期ブレイクにより、抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子は、高抵抗状態と低抵抗状態とを可逆的に遷移できる状態になるとともに、その抵抗値が下がる。
国際公開第2008/149484号
上述の不揮発性記憶素子においては、初期ブレイク電圧が高く、さらにメモリアレイを構成する抵抗変化素子ごとに初期ブレイク電圧がばらつくという問題がある。
本発明は、上記の課題を解決するもので、安定な初期ブレイクを可能にし、かつメモリアレイを構成する抵抗変化素子ごとの初期ブレイク時の低電圧化、及び短時間化を可能とする抵抗変化型の半導体記憶装置の製造方法を提供することを目的としている。
上記目的を達成するために、本発明の不揮発性記憶素子の製造方法の1つの態様は、基板上に、第1の電極層を形成する工程と、前記第1の電極層上に第1の金属酸化物層及び前記第1の金属酸化物層と酸素不足度が異なる第2の金属酸化物層の少なくとも2層から構成される金属酸化物層を形成する工程と、前記金属酸化物層上に第2の電極層を形成する工程と、前記第2の電極層をパターニングすることにより第2の電極を形成する工程と、前記第1の金属酸化物層と前記第2の金属酸化物層とをパターニングすることにより、第1の抵抗変化層、及び前記第1の抵抗変化層と酸素不足度が異なる第2の抵抗変化層の少なくとも2層から構成される抵抗変化層を形成する工程と、前記抵抗変化層の側部を前記基板の主面と平行な面内において前記第2の電極の輪郭よりも内方へ進入する位置まで除去する工程と、前記抵抗変化層の側部を除去する工程の後、もしくは該工程と同一工程で、前記第1の電極層をパターニングすることにより、第1の電極を形成する工程と、を含む。
本発明の不揮発性記憶素子の製造方法は、第1の電極、第2の電極、及び抵抗変化層から構成される抵抗変化素子において、抵抗変化層の側部を除去することで、抵抗変化層の実効面積を縮小できる。そのため、抵抗変化領域を流れる電流の密度が増加し、抵抗変化素子内部に導電パスが容易に形成される。これにより、抵抗変化素子の初期ブレイク電圧の低電圧化ならびに印加時間の短時間化を可能とする。
図1(a)〜(j)は、本発明の実施の形態1における不揮発性記憶素子の製造方法の一例を示す工程図である。 図2(a)〜(d)は、本発明の実施の形態2における不揮発性記憶素子の製造方法の一例を示す工程図である。 図3(a)〜(d)は、本発明の実施の形態3における不揮発性記憶素子の製造方法の一例を示す工程図である。 図4(a)〜(d)は、本発明の実施の形態4における不揮発性記憶素子の製造方法の一例を示す工程図である。 図5(a)〜(d)は、本発明の実施の形態5における不揮発性記憶素子の製造方法の一例を示す工程図である。 図6(a)〜(d)は、本発明の実施の形態6における不揮発性記憶素子の製造方法の一例を示す工程図である。 図7(a)〜(h)は、本発明の実施の形態7における不揮発性記憶素子の製造方法の一例を示す工程図である。 図8(a)〜(j)は、関連発明における不揮発性記憶素子の製造方法の一例を示す工程図である。 図9Aは、従来の抵抗変化素子における側部酸化工程を有する不揮発性記憶素子の製造方法を示す工程図中の側部酸化工程のエッチングダメージ領域の一例を明示した詳細図である。 図9Bは、従来の抵抗変化素子における側部酸化工程を有する不揮発性記憶素子の製造方法を示す工程図中の側部酸化工程のエッチングダメージ領域の一例を明示した詳細図である。 図9Cは、従来の抵抗変化素子における側部酸化工程を有する不揮発性記憶素子の製造方法を示す工程図中の側部酸化工程のエッチングダメージ領域の一例を明示した詳細図である。 図10は、タンタル酸化物TaO中の酸素濃度とシート抵抗率との関係の一例を示すグラフである。
(本発明の一態様を得るに至った経緯)
本発明の実施の形態を説明する前に、本発明の関連発明に係る不揮発性記憶装置の特徴、及び本発明者らが見出した、当該不揮発性記憶装置が有する問題点について説明する。なお、以下の説明は、本発明の実施の形態が解決しうる課題の1つを説明するためのものであり、本発明は以下の説明の具体的構成等によって限定されるものではない。
図8(a)〜(j)は、本発明の関連発明に係る不揮発性記憶素子の要部の製造方法の一例を示す断面図である。
まず、図8(a)に示すように、トランジスタや下層配線などが形成されている基板300上に、導電層を形成し、これをパターニングすることで下層配線301を形成する。更に、下層配線301を被覆して基板300上に絶縁膜を形成した後に絶縁膜表面を平坦化することで層間絶縁層302を形成する。そして、所望のマスクを用いて層間絶縁層302をパターニングして、層間絶縁層302を貫通して下層配線301に達するコンタクトホール303を形成する。
次に、図8(b)に示すように、まずタングステン(W)を主成分とする充填材で、コンタクトホール303を埋め込み、コンタクトホール303の内部にコンタクトプラグ304を形成する。
次に、図8(b)に示すように、コンタクトプラグ304を被覆して、層間絶縁層302上に、後に第1の電極305となる第1の導電膜305’をスパッタ法で形成する。
次に、図8(d)に示すように、第1の導電膜305’上に、遷移金属酸化物から構成される第1の抵抗変化膜306x’及び第2の抵抗変化膜306y’をこの順で形成する。
次に、図8(e)に示すように、第2の抵抗変化膜306y’上に、パターニング後に第2の電極307となる第2の導電膜307’を形成する。
次に、図8(f)に示すように、所望のマスクを用いて、第2の導電膜307’をパターニングして、第2の電極307を形成する。
続いて、図8(g)に示すように、所望のマスクを用いて、第1の抵抗変化膜306x’及び第2の抵抗変化膜306y’をパターニングして、第1の抵抗変化層306x及び第2の抵抗変化層306yの積層構造で構成される抵抗変化層306を形成する。
更に、図8(h)に示すように、所望のマスクを用いて、第1の導電膜305’をパターニングして、第1の電極305を形成して、抵抗変化層306を第1の電極305及び第2の電極307で挟持した抵抗変化素子を形成する。
次に、図8(i)に示すように、抵抗変化素子を酸素雰囲気中でアニールすることにより、第1の抵抗変化層306xの側部を酸化して絶縁領域306zを形成する。このとき、第2の抵抗変化層306yは最初から絶縁層に近いので、ほとんど酸化されない。
最後に、図8(j)に示すように、第1の電極305及び第2の電極307を介して抵抗変化層106に初期ブレイク電圧を印加することにより、第2の抵抗変化層306y中に、電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Fを形成する。
以上の製造方法とすることにより、抵抗変化素子の側部を酸化して絶縁化することで、第1の抵抗変化層306xの電気特性に寄与する実効面積を縮小し、抵抗変化層306中のダメージ領域を流れるリーク電流を低減し、初期ブレイク電圧の低電圧化、印加時間の短時間化を実現することができる。
初期ブレイク電圧の低電圧化、印加時間の短時間化は、側部酸化による、第1の抵抗変化層306xに含まれるエッチングダメージ領域の絶縁化や、第1の抵抗変化層306xの実効面積の縮小による電流密度の増大によってもたらされると考えられる。
基本的にエッチングは上部から下部にかけて行われるため、図9Aに示すように、エッチングダメージは抵抗変化層の上部側ほど深く進行していることがわかっている。一方で、側部酸化は図9Bに示すように、酸素雰囲気中でのアニールによって抵抗変化素子の外側から均一に行われる。そのため、エッチングダメージ領域308’の大部分を酸化し、絶縁領域とすることで、電気特性に寄与する実効面積を縮小することが可能となる。
また、側部酸化によって抵抗値が低い第1の抵抗変化層306xと第1の電極305との接続面積を縮小することは、初期ブレイクのための電流密度を向上させるので、ブレイク電圧の低電圧化、印加時間の短時間化を実現する上で有効と考えられる。
本発明の実施の形態に係る不揮発性記憶素子とその製造方法は、上述の関連発明と類似の効果を奏するものであるが、加えて、上述の関連発明の製造方法が有する以下の課題をも解決しうる。
上述の側部を酸化するプロセスによって形成される抵抗変化型の半導体記憶装置においては、側部酸化量の制御や具体的な見積もりを高精度に行なうことが容易でないという課題がある。
側壁酸化量の制御の難しさは、次のように説明される。
図10に、TaO中の酸素濃度に対するシート抵抗率の関係の一例を示す。グラフからわかるように、抵抗変化素子の抵抗率は、TaO中の酸素濃度が60%を超えると急激に上昇し、絶縁領域に達する。上述の抵抗変化素子の側部を酸化させる製造方法を用いた場合、抵抗変化素子側部の酸素雰囲気に接している部位は酸化によって高酸素濃度の絶縁領域を形成するが、酸化の進行は酸素雰囲気に接している側部から徐々に進むため、抵抗変化素子側部の絶縁領域と抵抗変化素子内部の低抵抗領域の境界をはっきり分けることが難しく、抵抗変化素子側部から内部にかけてなだらかな酸素濃度プロファイルが形成される。そのため、抵抗変化素子の内部に低抵抗な領域を残しつつ、抵抗変化素子の側部に高抵抗な領域を形成するには、高い制御性が要求される。
したがって、上述の側部を酸化するプロセスによって形成される抵抗変化型の半導体記憶装置においては、図9Cに示すように、一部のエッチングダメージ領域308が残存した状態を維持してしまう可能性や、第1の抵抗変化層306xと第1の電極305との接続面積を十分に縮小できない可能性が懸念される。
本発明の実施の形態に係る不揮発性記憶素子とその製造方法は、上記の課題をも解決するもので、より安定な初期ブレイクを可能にし、かつメモリアレイを構成する抵抗変化素子ごとの初期ブレイク時の低電圧高速動作を可能とする抵抗変化型の半導体記憶装置の製造方法を提供することを目的としている。
上記目的を達成するために、本発明の不揮発性記憶素子の製造方法の1つの態様は、基板上に、第1の電極層を形成する工程と、前記第1の電極層上に第1の金属酸化物層及び前記第1の金属酸化物層と酸素不足度が異なる第2の金属酸化物層の少なくとも2層から構成される金属酸化物層を形成する工程と、前記金属酸化物層上に第2の電極層を形成する工程と、前記第2の電極層をパターニングすることにより第2の電極を形成する工程と、前記第1の金属酸化物層と前記第2の金属酸化物層とをパターニングすることにより、第1の抵抗変化層、及び前記第1の抵抗変化層と酸素不足度が異なる第2の抵抗変化層の少なくとも2層から構成される抵抗変化層を形成する工程と、前記抵抗変化層の側部を前記基板の主面と平行な面内において前記第2の電極の輪郭よりも内方へ進入する位置まで除去する工程と、前記抵抗変化層の側部を除去する工程の後、もしくは該工程と同一工程で、前記第1の電極層をパターニングすることにより、第1の電極を形成する工程と、を含む。
また、前記第1の電極を形成する工程において、前記基板の主面に垂直な方向から見て、輪郭が前記抵抗変化層の輪郭よりも大きい前記第1の電極を形成してもよい。
このような製造方法によれば、初期ブレイク時において、抵抗変化層の側部が除去されて絞り込まれた部位に電界が集中し、絞り込まれた部位を基点に抵抗変化素子の導電パスが形成される。これにより、抵抗変化領域を流れる電流の密度を増加させることが可能となる。さらに、抵抗変化層の側部を除去することが、エッチングダメージ部分の直接除去につながるため、エッチングダメージ領域を流れるリーク電流を低減することが可能となる。上記の効果により、メモリアレイを構成する抵抗変化素子ごとの初期ブレイク電圧の低電圧化、印加時間の短時間化、抵抗変化特性ばらつきの低減を実現することができる。
また、前記抵抗変化層を形成する工程と前記抵抗変化層の側部を除去する工程とを、単一のエッチングプロセスで一度に行ってもよい。
これにより、工程数を削減することが可能となるため、製造時間短縮ならびに製造コストを低減することができる。
また、前記第1の電極を形成する工程と前記抵抗変化層の側部を除去する工程とを、単一のエッチングプロセスで一度に行ってもよい。
これにより、工程数を削減することが可能となるため、製造時間短縮ならびに製造コストを低減することができる。さらに、マスク寸法通りにエッチングが可能なため、コンタクトプラグの露出発生を防ぐことができる。
また、前記抵抗変化層の側部を除去する工程において、前記抵抗変化層の側部をウエットエッチングによって除去してもよい。
一般に前記第1の電極と前記第2の電極との間に介在される抵抗変化層をエッチングによってパターニングする際に、抵抗変化層の側部がダメージを受け、抵抗変化素子の電気特性及び抵抗変化特性の劣化を引き起こすことが知られている。ウエットエッチングでは、エッチングによって抵抗変化層中に生成した低酸素濃度のエッチングダメージ部分を選択的にエッチングすることが可能である。そのため、メモリアレイを構成する抵抗変化素子の電気特性及び抵抗変化特性の劣化をより低減することができる。
また、前記金属酸化物層を形成する工程は、前記第1の電極層上に前記第1の金属酸化物層を形成する工程と、前記第1の金属酸化物層の上に前記第2の金属酸化物層を形成する工程とを含み、前記抵抗変化層の側部を除去する工程において、前記第1の抵抗変化層の前記基板の主面と平行な断面の面積を、前記第2の抵抗変化層の前記基板の主面と平行な断面の面積より大きく形成してもよい。
一般に、前記第1の電極と前記第2の電極との間に介在される抵抗変化層をパターニングする際に発生するエッチングダメージは、抵抗変化層の上部側ほど深く進行していることがわかっている。このような構成にすることにより、抵抗変化層中のエッチングダメージが深い抵抗変化素子の上部側を選択的に除去できるため、メモリアレイを構成する抵抗変化素子の電気特性及び抵抗変化特性の劣化をより低減することができる。
また、前記金属酸化物層を形成する工程は、前記第1の電極層上に前記第1の金属酸化物層を形成する工程と、前記第1の金属酸化物層の上に前記第2の金属酸化物層を形成する工程とを含み、前記抵抗変化層の側部を除去する工程において、前記第1の抵抗変化層の前記基板の主面と平行な断面の面積を、前記第2の抵抗変化層の前記基板の主面と平行な断面の面積より小さく形成してもよい。
これにより、前記第2の金属酸化物層中において導電パスが形成され得る領域を絞り込むことが可能となるため、メモリアレイを構成する抵抗変化素子ごとの抵抗変化特性ばらつきをより低減することができる。
また、前記金属酸化物層を形成する工程において、前記第1の金属酸化物層及び前記第2の金属酸化物層の各々は、遷移金属酸化物又は酸化アルミニウム酸化物で構成されてもよい。
また、前記金属酸化物層を形成する工程において、前記遷移金属酸化物は、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物のいずれかで構成されてもよい。
これらの材料はリテンション特性に優れ、かつ高速動作が可能な材料であるため、特に安定かつ高速な抵抗変化動作をする不揮発性記憶素子において、上述の効果、すなわち、初期ブレイク電圧の低電圧化、印加時間の短時間化、抵抗変化特性ばらつきの低減を実現できる。
また、前記第1の金属酸化物層及び前記第2の金属酸化物層は同一の母体金属で構成されてもよい。
また、前記第1の金属酸化物層及び前記第2の金属酸化物層は互いに異なる母体金属で構成されてもよい。
これにより、前記第1の金属酸化物層及び前記第2の金属酸化物層にそれぞれ好適な材料を用いた不揮発性記憶素子において、上述した効果、すなわち、初期ブレイク電圧の低電圧化、印加時間の短時間化、抵抗変化特性ばらつきの低減を実現できる。
また、前記製造方法さらに、前記抵抗変化層に第1の電気パルスを印加することにより、前記第1の電気パルスよりも振幅が小さい第1の極性の第2の電気パルス、又は前記第1の電気パルスよりも振幅が小さい前記第1の極性と異なる第2の極性の第3の電気パルスを印加するに応じて抵抗値が可逆的に変化する領域を、前記抵抗変化層の中に形成する工程を含んでもよい。
また、前記抵抗値が可逆的に変化する領域は、前記第1の抵抗変化層及び前記第2の抵抗変化層のうち酸素不足度が小さい方の抵抗変化層中に形成される、導電性フィラメントを含む局所領域であり、前記局所領域は、前記第2の電気パルス又は前記第3の電気パルスに応じて酸素不足度が可逆的に変化するとしてもよい。
これにより、抵抗変化型メモリとして有効な動作を行う不揮発性記憶素子が得られる。
また、本発明の不揮発性記憶素子の1つの態様は、第1の電極と、第2の電極と、前記第1電極と前記第2電極との間に介在し、前記第1電極と前記第2電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層と、を備え、前記抵抗変化層は、第1の金属酸化物で構成される第1の抵抗変化層と、前記第1の金属酸化物と酸素不足度が異なる第2の金属酸化物で構成される第2の抵抗変化層との少なくとも2層から構成され、前記抵抗変化層の側部が、前記基板の主面と平行な面内において前記第2の電極の輪郭よりも内方へ後退している。
このように構成によれば、初期ブレイク時において、抵抗変化層の側部が除去されて絞り込まれた部位に電界が集中し、絞り込まれた部位を基点に抵抗変化素子の導電パスが形成されるため、抵抗変化領域を流れる電流の密度を増加させることが可能となる。さらに、抵抗変化層の側部を除去することが、エッチングダメージ部分の直接除去につながるため、エッチングダメージ領域を流れるリーク電流を低減することが可能となる。
以下、本発明の実施の形態に係る不揮発性記憶素子とその製造方法について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する構成要素として説明される。なお、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状などについては正確な表示ではない。
(実施の形態1)
まず、図1(a)に示すように、トランジスタや下層配線などが形成されている基板100上に、アルミニウム等で構成される導電層(膜厚が例えば400nm以上600nm以下)を形成し、これをパターニングすることで下層配線101を形成する。
そして、下層配線101を被覆して基板100上に絶縁膜を形成した後に当該絶縁膜の表面を平坦化することで層間絶縁層102(膜厚が例えば500nm以上1000nm以下)を形成する。層間絶縁層102については、プラズマTEOS(Tetraethyl orthosilicate)膜、ならびに配線間の寄生容量の低減のためにフッ素含有酸化物(例えば、FSG(Fluorinated Silicate Glass))及びその他のlow−k材料等が用いられる。
そして、所望のマスクを用いて層間絶縁層102をパターニングして、層間絶縁層102を貫通して下層配線101に達するコンタクトホール103(孔径が例えば50nm以上300nm以下)を形成する。
ここで、下層配線101の幅はコンタクトホール103の径より大きくなるようにしてもよい。これにより、マスク合わせずれの影響によって、下層配線101とコンタクトプラグ104の接触する面積が変わることを防止できる。その結果、例えばセル電流の変動を抑制できる。
次に、図1(b)に示すように、まず下層として密着層及び拡散バリアとして機能するチタン窒化物(TiN)/チタン(Ti)層(膜厚が例えば5nm以上30nm以下)をスパッタ法で、そしてその上層として主成分となるタングステン(膜厚が200nm以上400nm以下)をCVD法で成膜する。この結果、タングステンを主成分とする充填材で、コンタクトホール103は埋め込まれる。そして、化学的機械研磨法(CMP法)を用いてウエハ全面を平坦化研磨し、層間絶縁層102上の不要な充填材を除去して、コンタクトホール103の内部の基板100上にコンタクトプラグ104を形成する。
次に、図1(c)に示すように、コンタクトプラグを被覆して、層間絶縁層上に、後に第1の電極105となる貴金属(白金(Pt)、イリジウム(Ir)、パラジウム(Pd)など)から構成される第1の導電膜105’(膜厚が例えば50nm以上200nm以下)をスパッタ法で形成(成膜)する。ここで、第1の導電膜105’が、第1の電極層の一例である。
次に、図1(d)に示すように、第1の導電膜105’上に、酸素含有率が異なる複数層から構成される抵抗変化膜、つまり金属酸化物から構成される第1の抵抗変化膜106x”及び第2の抵抗変化膜106y”をこの順で形成(成膜)する。ここで、第1の抵抗変化膜106x”及び第2の抵抗変化膜106y”が、それぞれ第1の金属酸化物層及び第2の金属酸化物層の一例である。
良好な抵抗変化特性が得られる条件の一例として、第1の抵抗変化膜106x”の酸素含有率は50atm%以上65atm%以下、抵抗率は2mΩ・cm以上50mΩ・cm以下、膜厚は20nm以上100nm以下であってもよく、第2の抵抗変化膜106y”の酸素含有率は65atm%以上75atm%以下、抵抗率は10mΩ・cm以上、膜厚は3nm以上10nm以下であってもよい。
ここでは、タンタルターゲットをアルゴン(Ar)と酸素(O)ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第1の抵抗変化膜106x”及び第2の抵抗変化膜106y”を形成した。したがって、第1の抵抗変化膜106x”は、第2の抵抗変化膜106y”と比べて低酸素濃度及び低抵抗の膜である。
次に、図1(e)に示すように、第2の抵抗変化膜107y”上に、パターニング後に第2の電極107となる貴金属(白金(Pt)、イリジウム(Ir)、パラジウム(Pd)など)から構成される第2の導電膜107’を形成(成膜)する。ここで、第2の導電膜107’が、第2の電極層の一例である。
次に、図1(f)に示すように、所望のマスクを用いて、第2の導電膜107’をパターニングして、パターニングされた第2の導電膜107’を第2の電極107として形成する。例えば、パターニング工程におけるエッチングはAr及びOを含む混合ガスを用いてもよい。
次に、図1(g)に示すように、所望のマスクを用いて、第1の抵抗変化膜106x”及び第2の抵抗変化膜106y”をパターニングする。例えば、難エッチング材料である第2の電極107をマスクに用いて抵抗変化膜をパターニングしてもよい。パターニングされた抵抗変化膜は第1の抵抗変化層106x’及び第2の抵抗変化層106y’を形成する。
この処理は、第1の電極105となる第1の導電膜105’が抵抗変化膜のパターニングでエッチングされにくい条件で行うことが好ましい。例えば、フッ素化合物を含む混合ガスで第1の抵抗変化膜106x”及び第2の抵抗変化膜107y”をエッチングしてもよい。第1の導電膜105’の膜厚が残存すればするほど、第1の導電膜105’がより確実に酸素の拡散バリアとして機能するからである。
ここで、第1の抵抗変化層106x(第1の抵抗変化膜106x”)は第1の金属酸化物、例えば酸素不足型の酸化タンタル(TaO、0<x<2.5)を主成分とした金属酸化物で構成される。第2の抵抗変化層106y(第2の抵抗変化膜106y”)を構成する第2の金属酸化物の酸素含有率は、第1の抵抗変化層106xを構成する第1の金属酸化物の酸素含有率より高い。言い換えると、第2の金属酸化物の酸素の酸素不足度は、第1の金属酸化物の酸素の酸素不足度より小さい。
酸素不足度とは、金属酸化物において、その化学量論的組成(複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成)の金属酸化物を構成する酸素の量と比べて、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
例えば、金属がタンタル(Ta)の場合、上述の定義による化学量論的な酸化物の組成はTaであるので、TaO2.5と表現できる。TaO2.5の酸素不足度は0%であり、TaO1.5の酸素不足度は、酸素不足度=(2.5−1.5)/2.5=40%となる。また、酸素過剰型の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、0、負の値も含むものとして説明する。
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
また、酸素含有率とは、総原子数に占める酸素の比率である。例えば、Taの酸素含有率は、総原子数に占める酸素の比率(O/(Ta+O))であり、71.4atm%となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は0より大きく、71.4atm%より小さいことになる。例えば、第1の抵抗変化層106xを構成する前記第1の金属酸化物の母体金属と、第2の抵抗変化層106yを構成する第2の金属酸化物の母体金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第2の金属酸化物の酸素含有率が第1の金属酸化物の酸素含有率よりも大きいとき、第2の金属酸化物の酸素不足度は第1の金属酸化物の酸素不足度より小さい。
抵抗変化層106を構成する金属は、タンタル以外の金属を用いてもよい。抵抗変化層106を構成する金属としては、遷移金属、またはアルミニウム(Al)を用いることができる。遷移金属としては、タンタル(Ta)、チタン(Ti)、ハフニウム(Hf)、ジルコニウム(Zr)、ニオブ(Nb)、タングステン(W)等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
例えば、ハフニウム酸化物を用いる場合、第1の抵抗変化層106xの組成をHfOとした場合にxが0.9以上1.6以下であり、且つ、第2の抵抗変化層106yの組成をHfOとした場合にyがxの値よりも大である場合に、抵抗変化層106の抵抗値を安定して高速に変化させることが確認できている。この場合、第2の抵抗変化層106yの膜厚は、3nm以上4nm以下としてもよい。
また、ジルコニウム酸化物を用いる場合、第1の抵抗変化層106xの組成をZrOとした場合にxが0.9以上1.4以下であり、且つ、第2の抵抗変化層106yの組成をZrOとした場合にyがxの値よりも大である場合に、抵抗変化層106の抵抗値を安定して高速に変化させることが確認できている。この場合、第2の抵抗変化層106yの膜厚は、1nm以上5nm以下としてもよい。
なお、第1の抵抗変化層106xとなる前記第1の金属酸化物を構成する第1の金属と、第2の抵抗変化層106yとなる前記第2の金属酸化物を構成する第2の金属とは、異なる金属を用いてもよい。この場合、第2の抵抗変化層106yは、第1の抵抗変化層106xよりも酸素不足度が小さく、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に第1の電極105と第2の電極107との間に印加された電圧は、第2の抵抗変化層106yに、より多く分配され、第2の抵抗変化層106y中で発生する酸化還元反応をより起こしやすくすることができる。
また、前記第1の金属と前記第2の金属とに異なる金属を用いる場合、前記第2の金属の標準電極電位は、前記第1の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い前記第2の金属酸化物において、酸化還元反応が起こりやすくなる。抵抗変化現象は、抵抗が高い第2の抵抗変化層106y中に形成された微小なフィラメント(導電パス)中で酸化還元反応が起こってその抵抗値(酸素不足度)が変化し、発生すると考えられるからである。
例えば、第1の抵抗変化層106xに酸素不足型のタンタル酸化物を用い、第2の抵抗変化層106yにチタン酸化物(TiO)を用いることにより、安定した抵抗変化動作が得られる。チタン(標準電極電位=−1.63eV)はタンタル(標準電極電位=−0.6eV)より標準電極電位が低い材料である。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
第2の抵抗変化層106yに第1の抵抗変化層106xより標準電極電位が低い金属の酸化物を配置することにより、第2の抵抗変化層106y中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、例えば、第1の抵抗変化層106xに、酸素不足型のタンタル酸化物(TaO)を用い、第2の抵抗変化層106yにアルミニウム酸化物(Al)を用いてもよい。
なお、先に説明したとおり、酸素不足型の金属酸化物を含む抵抗変化層における抵抗変化現象は酸素の移動によって発現するため、母体金属の種類が異なっても、少なくとも酸素の移動が可能であればよい。そのため、第1の抵抗変化層106xを構成する前記第1の金属と、第2の抵抗変化層106yを構成する前記第2の金属とは、異なる金属を用いた場合であっても、安定した抵抗変化動作を起こす抵抗変化層を構成することができる。
不揮発性記憶素子の製造方法について、説明を続ける。
次に、図1(h)に示すように、パターニングされた抵抗変化素子の第1の抵抗変化層106x’及び第2の抵抗変化層106y’のエッチングダメージを含む側部をエッチングによって除去することにより、第1の抵抗変化層106x及び第2の抵抗変化層106yを形成する。
例えば、エッチングによって側部を除去する工程は、ClとBClの混合ガスのようなTaOと反応性の高いハロゲンガスを含む混合ガスを用いてもよい。また、従来のエッチャーの温度より高温(例えば、200℃以上300℃以下)でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、抵抗変化素子の第1の抵抗変化層106x及び第2の抵抗変化層106yの側部をエッチングしやすくする。
このとき、第1の導電膜105’はTaOとエッチング選択比の大きい貴金属(白金(Pt)、イリジウム(Ir)、パラジウム(Pd)など)で構成されているため、これ以上エッチングが進むことはない。その結果、抵抗変化層の側部を除去する工程を独立的に行うことができるため、精度よく抵抗変化層の側部の除去量を調節することが可能である。
次に、図1(i)に示すように、所望のマスク、例えば、第2の電極107をマスクに用いて第1の導電膜105’をパターニングして、パターニングされた第1の導電膜105’でコンタクトプラグ104に接続された第1の電極105を形成する。
この処理は、抵抗変化層の側部がエッチングされない条件で行うことが好ましい。例えば、Ar及びOを含む混合ガスを用いてエッチングしてもよい。Ar及びOを含む混合ガスでは、TaOの側部をエッチングすることはほとんどなく、第1の電極のみをエッチングできる。
なお、図1(i)では、一例として、第1の電極105を、基板100の主面に垂直な方向から見て、輪郭が抵抗変化層106の輪郭よりも大きい形状に形成しているが、第1の電極105の大きさと抵抗変化層106の大きさとの関係は、これ以外の態様であってもよい。
この結果、抵抗変化層106を第1の電極105及び第2の電極107で挟持した抵抗変化素子が形成される。
以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第2の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり(図示せず)、これらの工程を行うことで本発明の実施の形態1にかかる不揮発性記憶素子を実現することができる。
最後に、図1(j)に示すように、第1の電極105及び第2の電極107を介して抵抗変化層106に通常の抵抗変化に用いる電圧より振幅の絶対値が大きい初期ブレイク電圧を印加することにより、第2の抵抗変化層106y中に、正又は負の、抵抗変化に用いる電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Fを形成する。
以上の製造方法とすることにより、コンタクトプラグ104上に形成された第2の電極107、抵抗変化層106及び第1の電極105から構成される抵抗変化素子の製造方法において、第1の電極105を形成する前に、抵抗変化層106の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、初期ブレイク電圧の低電圧化及び印加時間の短時間化を実現することができる。
(実施の形態2)
図2(a)〜(d)は、本発明の実施の形態2における不揮発性記憶素子の要部の製造方法を示す断面図である。図2(a)〜(d)において、図1(a)〜(j)と同じ構成要素については同じ符号を用い、説明を省略する。
図2(a)〜(d)に示すように、本発明の実施の形態1の不揮発性記憶素子の製造方法と、本発明の実施の形態2の不揮発性記憶素子の製造方法との違いは、図1(g)、(h)に示す抵抗変化膜106x”、及び第2の抵抗変化膜107y”をパターニングする工程と同時に抵抗変化素子の側部除去を同時に行うことである。
本発明の実施の形態1の不揮発性記憶素子の製造方法では、抵抗変化膜106x”をパターニング及び抵抗変化層の側部を除去した後、つまり抵抗変化層106を形成していたのに対し、本発明の実施の形態2の不揮発性記憶素子の製造方法では、抵抗変化層106をパターニングする工程と抵抗変化層の側部をパターニングする工程とを同時に行い、一つの工程としている。よって、図2(a)以前の工程は、図1(a)〜(f)と同様であるので、説明を省略する。
まず、図2(b)に示すように、所望のマスクを用いて、第1の抵抗変化膜106x”、第2の抵抗変化膜107y”、及び第1の導電膜105’をパターニングする。その際、パターニング工程と同時に抵抗変化素子の第1の抵抗変化層及び第2の抵抗変化層の側部をエッチングすることにより、第1の抵抗変化層106x、第2の抵抗変化層106y及び第1の電極105を形成する。
この処理は、第1の抵抗変化膜106x”、第2の抵抗変化膜107y”、及び抵抗変化層106の側部をエッチングできる条件で行うことが好ましい。例えば、ClとBClの混合ガスのようなハロゲンガスを含む混合ガスを用いて、エッチングしてもよい。さらに、従来のエッチャーの温度より高温(例えば、200℃以上300℃以下)でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、パターニング工程と同時に抵抗変化素子の第1の抵抗変化層106x及び第2の抵抗変化層106yの側部をエッチングしやすくする。
次に、図2(c)に示すように、所望のマスク、例えば第2の電極107をマスクに用いて第1の導電膜105’をパターニングして、パターニングされた第1の導電膜105’をコンタクトプラグ104に接続された第1の電極105として形成する。
この処理は、抵抗変化層の側部がエッチングされない条件で行うことが好ましい。例えば、Ar及びOを含む混合ガスを用いてエッチングしてもよい。Ar及びOを含む混合ガスでは、TaOの側部をエッチングすることはほとんどない。
なお、図2(c)では、一例として、第1の電極105を、基板100の主面に垂直な方向から見て、輪郭が抵抗変化層106の輪郭と等しい形状に形成しているが、第1の電極105の大きさと抵抗変化層106の大きさとの関係は、これ以外の態様であってもよい。例えば、第1の電極105を、基板100の主面に垂直な方向から見て、輪郭が抵抗変化層106の輪郭よりも内方へ進入した形状に形成してもよい。
この結果、抵抗変化層106を第1の電極105及び第2の電極107で挟持した抵抗変化素子が形成される。
以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第2の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり(図示せず)、これらの工程を行うことで本発明の実施の形態3にかかる不揮発性記憶素子を実現することができる。
最後に、図2(d)に示すように、第1の電極105及び第2の電極107を介して抵抗変化層106に初期ブレイク電圧を印加することにより、第2の抵抗変化層106y中に、正又は負の、抵抗変化に用いる電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Fを形成する。
以上の製造方法とすることにより、コンタクトプラグ104上に形成された第2の電極107、抵抗変化層106及び第1の電極105から構成される抵抗変化素子の製造方法において、第1の電極105を形成する前に、抵抗変化層106の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
さらに、上述の製造方法で作成した本発明実施の形態2の不揮発性記憶素子については、本発明実施の形態1の不揮発性記憶素子に比べて、図1(g)に示す抵抗変化膜106x”、及び第2の抵抗変化膜107y”をパターニングする工程の削減を実現することができ、不揮発性記憶素子の製造のためのコストを低減させる効果がある。
(実施の形態3)
図3(a)〜(d)は、本発明の実施の形態3における不揮発性記憶素子の要部の製造方法を示す断面図である。図3(a)〜(d)において、図1(a)〜(j)と同じ構成要素については同じ符号を用い、説明を省略する。
図3(a)〜(d)に示すように、本発明の実施の形態1の不揮発性記憶素子の製造方法と、本発明の実施の形態3の不揮発性記憶素子の製造方法との違いは、図1(h)、(i)に示す抵抗変化膜106x”及び第2の抵抗変化膜107y”の側部除去と第1の導電膜105’をパターニングする工程とを同時に行うことである。
本発明の実施の形態1の不揮発性記憶素子の製造方法では、抵抗変化膜106x”をパターニング及び抵抗変化層の側部を除去した後、つまり抵抗変化層106を形成した後に、第1の導電膜105’をパターニングして、パターニングされた第1の導電膜105’をコンタクトプラグ104に接続された第1の電極105として形成していたのに対し、本発明の実施の形態3の不揮発性記憶素子の製造方法では、抵抗変化層106の側部を除去する工程と、第1の導電膜105’をパターニングする工程とを同時におこなっている。よって、図3(b)以前の工程は、図1(a)〜(g)と同様であるので、説明を省略する。
ただし、本発明の実施の形態3においては、図1(c)に示されるコンタクトプラグ104を被覆して、後に第1の電極105となる第1の導電膜105’は、タンタル窒化物で構成されている。
図3(c)に示すように、所望のマスクを用いて、第1の抵抗変化膜106x’、第2の抵抗変化膜107y’、及び第1の導電膜105’をパターニングする。例えば、難エッチング材料である第2の電極107をマスクに用いて抵抗変化膜をパターニングしてもよい。そして、パターニング工程と同時に抵抗変化素子の第1の抵抗変化層及び第2の抵抗変化層の側部をエッチングすることにより、第1の抵抗変化層106x、第2の抵抗変化層106y及び第1の電極105を形成する。
この処理は、第1の抵抗変化膜106x’、第2の抵抗変化膜107y’、抵抗変化層106の側部、及び第1の電極105をエッチングできる条件で行うことが好ましい。例えば、ClとBClの混合ガスのようなハロゲンガスを含む混合ガスを用いて、エッチングしてもよい。さらに、従来のエッチャーの温度より高温(例えば、200℃以上300℃以下)でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、パターニング工程と同時に抵抗変化素子の第1の抵抗変化層106x及び第2の抵抗変化層106yの側部をエッチングしやすくする。
このとき、エッチングに用いるマスクが第2の電極107であり、第1の電極105の寸法は第2の電極107の寸法で規定されるため、コンタクト寸法と比較して十分大きく形成することが可能となり、コンタクトプラグが露出する可能性を低減することができる。
以上の結果、抵抗変化層106を第1の電極105及び第2の電極107で挟持した抵抗変化素子が形成される。
以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第2の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり(図示せず)、これらの工程を行うことで本発明の実施の形態3にかかる不揮発性記憶素子を実現することができる。
最後に、図3(d)に示すように、第1の電極105及び第2の電極107を介して抵抗変化層106に初期ブレイク電圧を印加することにより、第2の抵抗変化層106y中に、正又は負の、抵抗変化に用いる電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Fを形成する。
以上の製造方法とすることにより、コンタクトプラグ104上に形成された第2の電極107、抵抗変化層106及び第1の電極105から構成される抵抗変化素子の製造方法において、第1の電極105を形成する前に、抵抗変化層106の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
さらに、上述の製造方法で作成した本発明実施の形態3の不揮発性記憶素子については、本発明実施の形態1の不揮発性記憶素子に比べて、図1(g)に示す抵抗変化膜106x”をパターニングする工程の削減を実現することができ、不揮発性記憶素子の製造のためのコストを低減させる効果がある。
(実施の形態4)
図4(a)〜(d)は、本発明の実施の形態4における不揮発性記憶素子の要部の製造方法を示す断面図である。図4(a)〜(d)において、図1(a)〜(j)と同じ構成要素については同じ符号を用い、説明を省略する。
図4(a)〜(d)に示すように、本発明の実施の形態1の不揮発性記憶素子の製造方法と、本発明の実施の形態4の不揮発性記憶素子の製造方法との違いは、抵抗変化層の側部を除去する工程にウエットエッチングを用いることである。
本発明の実施の形態1の不揮発性記憶素子の製造方法では、抵抗変化膜106x”をパターニング、つまり抵抗変化層106x’の形成と同時に第1の抵抗変化層106x及び第2の抵抗変化層106yの側部をエッチングする工程であったのに対し、本発明の実施の形態3の不揮発性記憶素子の製造方法では、抵抗変化層106x’を形成した後に第1の抵抗変化層106x’及び第2の抵抗変化層106y’の側部をウエットエッチングすることで、第1の抵抗変化層106x及び第2の抵抗変化層106yを形成している。よって、図4(a)以前の工程は、図1(a)〜(g)と同様であるので、説明を省略する。
まず、図4(b)に示すように、パターニングされた抵抗変化素子の第1の抵抗変化層106x’及び第2の抵抗変化層106y’の側部を、バッファードフッ酸を用いてウエットエッチングすることにより、第1の抵抗変化層106x及び第2の抵抗変化層106yを形成する。このとき、高酸素濃度のTaOは低酸素濃度のTaOよりバッファードフッ酸に対する選択比が比較的高い、すなわちエッチングされにくいため、図4(b)に示すように抵抗変化層106は逆テーパ形状となる。
最後に、図4(c)に示すように、所望のマスクを用いて、例えば第2の電極107をマスクに用いて第1の導電膜105’をパターニングして、第1の電極105を形成する。
この処理は、抵抗変化層の側部がエッチングされにくい条件、例えば、Ar及びOを含む混合ガスを用いてエッチングしてもよい。このとき用いたAr及びOを含む混合ガスでは、TaOの側部をエッチングすることはほとんどない。この結果、抵抗変化層106を第1の電極105及び第2の電極107で挟持した抵抗変化素子が形成される。
以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第2の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり(図示せず)、これらの工程を行うことで本発明の実施の形態4にかかる不揮発性記憶素子を実現することができる。
最後に、図4(d)に示すように、第1の電極105及び第2の電極107を介して抵抗変化層106に初期ブレイク電圧を印加することにより、第2の抵抗変化層106y中に、電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Fを形成する。抵抗変化層106を逆テーパ形状とすることにより、抵抗変化層106を流れる電流経路が、抵抗変化層106の中央部に限定されるため、導電性フィラメントを含む局所領域Fが、第2の抵抗変化層106y’の中央部近傍に形成され、安定した抵抗変化を実現することができる。
以上の製造方法とすることにより、コンタクトプラグ104上に形成された第2の電極107、抵抗変化層106及び第1の電極105から構成される抵抗変化素子の製造方法において、第1の電極105を形成する前に、抵抗変化層106の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
さらに、上述の製造方法で作成した本発明実施の形態4の不揮発性記憶素子については、本発明の実施の形態1の不揮発性記憶素子に比べて、ウエットエッチングプロセスを用いて抵抗変化層の側部を除去するため、除去される部分が酸素濃度の低いエッチングダメージ部分が優先的に選択除去され、エッチングダメージによって生じる抵抗変化素子の電気特性及び抵抗変化特性の劣化をより低減することができる。
(実施の形態5)
図5(a)〜(c)は、本発明の実施の形態5における不揮発性記憶素子の要部の製造方法を示す断面図である。図5(a)〜(c)において、図1(a)〜(i)と同じ構成要素については同じ符号を用い、説明を省略する。
図5(a)〜(c)に示すように、本発明の実施の形態1の不揮発性記憶素子の製造方法と、本発明の実施の形態5の不揮発性記憶素子の製造方法との違いは、第1の電極に接続される前記第1の金属酸化物層の面積を、第2の電極に接続される前記第1の金属酸化物層より酸素含有率の大きい第2の金属酸化物層の面積より大きく形成することである。よって、図5(a)以前の工程は、図1(a)〜(g)と同様であるので、説明を省略する。
まず、図5(b)に示すように、抵抗変化層106の形成と同時に第1の抵抗変化層及び第2の抵抗変化層の側部をエッチングすることにより、第1の抵抗変化層106x及び第2の抵抗変化層106yを形成する。
この処理は、抵抗変化層106の側部がエッチングされやすく、かつテーパがつく条件で行うことが好ましい。例えば、ClやBClのようなTaOと反応性の高いハロゲンガスと窒素(N)を含む混合ガスでエッチングしてもよい。エッチングガスにNを添加することで素子の側壁を保護する効果が生じ、素子の上部と下部でエッチングの進行速度に差が生じるためである。
さらに、従来のエッチャーの温度より高温(例えば、200℃以上300℃以下)でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、パターニング工程と同時に抵抗変化素子の第1の抵抗変化層106x及び第2の抵抗変化層106yの側部をエッチングしやすくする。このとき、第1の導電膜105’はTaOとエッチング選択比の大きい貴金属(白金(Pt)、イリジウム(Ir)、パラジウム(Pd)など)で構成されているため、これ以上エッチングが進むことはない。
次に、図5(c)に示すように、所望のマスクを用いて、例えば第2の電極107をマスクに用いて第1の導電膜105’をパターニングして、パターニングされた第1の導電膜105’をコンタクトプラグ104に接続された第1の電極105として形成する。
この処理は、抵抗変化層の側部がエッチングされにくい条件で行うことが好ましい。例えば、Ar及びOを含む混合ガスを用いてエッチングしてもよい。このとき用いたAr及びOを含む混合ガスでは、TaOの側部をエッチングすることはほとんどない。この結果、抵抗変化層106を第1の電極105及び第2の電極107で挟持した抵抗変化素子が形成される。
以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第2の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり(図示せず)、これらの工程を行うことで本発明の実施の形態5にかかる不揮発性記憶素子を実現することができる。
最後に、図5(d)に示すように、第1の電極105及び第2の電極107を介して抵抗変化層106に初期ブレイク電圧を印加することにより、第2の抵抗変化層106y中に、正又は負の、抵抗変化に用いる電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Fを形成する。
以上の製造方法とすることにより、コンタクトプラグ104上に形成された第2の電極107、抵抗変化層106及び第1の電極105から構成される抵抗変化素子の製造方法において、第1の電極105を形成する前に、抵抗変化層106の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、初期ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
さらに、上述の製造方法で作成した本発明実施の形態5の不揮発性記憶素子については、本発明の実施の形態1の不揮発性記憶素子に比べて、第1の電極に接続される前記第1の金属酸化物層の面積を、第2の電極に接続される前記第1の金属酸化物層より酸素含有率の大きい第2の金属酸化物層の面積より大きく形成しているため、不揮発性記憶素子の製造において抵抗変化層の上部側ほど深く進行したエッチングダメージ部分をより多く直接的に除去できるため、エッチングダメージによって生じる抵抗変化素子の電気特性及び抵抗変化特性の劣化をより低減することができる。
(実施の形態6)
図6(a)〜(c)は、本発明の実施の形態6における不揮発性記憶素子の要部の製造方法を示す断面図である。図6(a)〜(c)において、図1(a)〜(i)と同じ構成要素については同じ符号を用い、説明を省略する。
図6(a)〜(c)に示すように、本発明の実施の形態1の不揮発性記憶素子の製造方法と、本発明の実施の形態6の不揮発性記憶素子の製造方法との違いは、第1の電極に接続される前記第1の金属酸化物層の面積を、第2の電極に接続される前記第1の金属酸化物層より酸素含有率の大きい第2の金属酸化物層の面積より小さく形成することである。よって、図6(a)以前の工程は、図1(a)〜(g)と同様であるので、説明を省略する。
まず、図6(b)に示すように、抵抗変化層106の形成と同時に第1の抵抗変化層及び第2の抵抗変化層の側部をエッチングすることにより、第1の抵抗変化層106x及び第2の抵抗変化層106yを形成する。
この処理は、抵抗変化層106の側部がエッチングされやすく、かつ逆テーパがつきやすい条件で行うことが好ましい。例えば、ClとBClの混合ガスのようなTaOと反応性の高いハロゲンガスにさらにArを添加した混合ガスでエッチングしてもよい。Ar添加によって異方性エッチング成分の向上効果と、ハロゲンガスによる等方性エッチング成分が競合することで、プラズマのTaOに照射される角度が、斜め下内側方向に変化するためである。
さらに、従来のエッチャーの温度より高温(例えば、200℃以上300℃以下)でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、パターニング工程と同時に抵抗変化素子の第1の抵抗変化層106x及び第2の抵抗変化層106yの側部をエッチングしやすくする。このとき、第1の導電膜105’はTaOとエッチング選択比の大きい貴金属(白金(Pt)、イリジウム(Ir)、パラジウム(Pd)など)で構成されているため、これ以上エッチングが進むことはない。
次に、図6(c)に示すように、所望のマスク、例えば第2の電極107をマスクに用いて第1の導電膜105’をパターニングして、パターニングされた第1の導電膜105’をコンタクトプラグ104に接続された第1の電極105として形成する。
この処理は、抵抗変化層の側部がエッチングされない条件で行うことが好ましい。例えば、Ar及びOを含む混合ガスを用いてエッチングしてもよい。このとき用いたAr及びOを含む混合ガスでは、TaOの側部をエッチングすることはほとんどない。この結果、抵抗変化層106を第1の電極105及び第2の電極107で挟持した抵抗変化素子が形成される。
以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第2の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり(図示せず)、これらの工程を行うことで本発明の実施の形態6にかかる不揮発性記憶素子を実現することができる。
最後に、図6(d)に示すように、第1の電極105及び第2の電極107を介して抵抗変化層106に初期ブレイク電圧を印加することにより、第2の抵抗変化層106y中に、電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Fを形成する。
以上の製造方法とすることにより、コンタクトプラグ104上に形成された第2の電極107、抵抗変化層106及び第1の電極105から構成される抵抗変化素子の製造方法において、第1の電極105を形成する前に、抵抗変化層106の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
さらに、上述の製造方法で作成した本発明実施の形態6の不揮発性記憶素子については、本発明の実施の形態1の不揮発性記憶素子に比べて、第1の電極に接続される前記第1の金属酸化物層の面積を、前記第1の金属酸化物層より酸素含有率の大きい第2の電極に接続される前記第2の金属酸化物層の面積より小さく形成しているので、前記第2の金属酸化物層中において第1の電極に到達する導電性フィラメントを含む局所領域Fが形成され得る領域を絞り込むことが可能となり、メモリアレイを構成する抵抗変化素子ごとの抵抗変化特性ばらつきをより低減することができる。
(実施の形態7)
図7(a)〜(g)は、本発明の実施の形態7における不揮発性記憶素子の要部の製造方法を示す断面図である。図7(a)〜(g)において、図1(a)〜(i)と同じ構成要素については同じ符号を用い、説明を省略する。
図7(a)〜(g)に示すように、本発明の実施の形態1の不揮発性記憶素子の製造方法と、本発明の実施の形態7の不揮発性記憶素子の製造方法との違いは、本発明の実施の形態1の不揮発性記憶素子の製造方法では、タンタル窒化物で構成される第1の導電膜、低抵抗膜である第1の抵抗変化膜、高抵抗膜である第2の抵抗変化膜、貴金属(白金(Pt)、イリジウム(Ir)、パラジウム(Pd)など)で構成される第2の導電膜をこの順に積層してなる積層膜をパターニングしていたのに対し、本発明の実施の形態7の不揮発性記憶素子の製造方法では、貴金属で構成される第1の導電膜、高抵抗膜である第1の抵抗変化膜、低抵抗膜である第2の抵抗変化膜、タンタル窒化物で構成される第2の導電膜をこの順に積層してなる積層膜をパターニングしている点にある。よって、図7(b)以前の工程は、図1(a)〜(d)と同様であるので、説明を省略する。
図7(a)に示すように、コンタクトプラグを被覆して、層間絶縁層上に、後に第1の電極205となる貴金属(白金(Pt)、イリジウム(Ir)、パラジウム(Pd)など)から構成される第1の導電膜205’(膜厚が例えば50nm以上200nm以下)をスパッタ法で形成(成膜)する。
次に、図7(b)に示すように、第1の導電膜205’上に、酸素含有率が異なる複数層から構成される抵抗変化膜つまり金属酸化物から構成される第1の抵抗変化膜206y”及び第2の抵抗変化膜206x”をこの順で形成(成膜)する。
良好な抵抗変化特性が得られる条件の一例として、第1の抵抗変化膜206y”の酸素含有率は65atm%以上75atm%以下、抵抗率は10Ω・cm以上、膜厚は3nm以上10nm以下であってもよく、第2の抵抗変化膜106x”の酸素含有率は50atm%以上65atm%以下、抵抗率は2mΩ・cm以上50mΩ・cm以下、膜厚は20nm以上100nm以下であってもよい。
ここでは、タンタルターゲットをアルゴン(Ar)と酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第1の抵抗変化膜206y”及び第2の抵抗変化膜206x”を形成した。なお、第1の抵抗変化膜206y”は、第2の抵抗変化膜206x”に対して高酸素濃度及び高抵抗の膜である。
次に、図7(c)に示すように、第2の抵抗変化膜206x”上に、パターニング後に第2の電極207となるタンタル窒化物から構成される第2の導電膜207’を形成(成膜)する。
次に、図7(d)に示すように、所望のマスクを用いて、第2の導電膜207’をパターニングして、パターニングされた第2の導電膜207’を第2の電極207として形成する。例えば、Cl及びArを含む混合ガスを用いてエッチングする。
次に、図7(e)に示すように、所望のマスクを用いて、第2の抵抗変化膜206x”及び第1の抵抗変化膜206y”をパターニングする。例えば、難エッチング材料で構成されるハードマスクを用いて抵抗変化膜をパターニングしてもよい。パターニングされた抵抗変化膜は第1の抵抗変化層206y’及び第2の抵抗変化層206x’として形成する。このとき、第1の導電膜205’はTaOとエッチング選択比の大きい貴金属(白金(Pt)、イリジウム(Ir)、パラジウム(Pd)など)で構成されているため、これ以上エッチングが進むことはない。
次に、図7(f)に示すように、パターニングされた抵抗変化素子の第1の抵抗変化層206y’及び第2の抵抗変化層206x’の側部をエッチングすることにより、第1の抵抗変化層206y及び第2の抵抗変化層206xを形成する。例えば、パターニング及び側部をエッチングによって側部を除去する工程は、ClとBClの混合ガスのようなTaOと反応性の高いハロゲンガスを含む混合ガスを用いてもよい。
また、従来のエッチャーの温度より高温(例えば、200℃以上300℃以下)でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、パターニング工程と同時に抵抗変化素子の第1の抵抗変化層106x及び第2の抵抗変化層106yの側部をエッチングしやすくする。
さらに、図7(f)に示すように、本発明の実施の形態7の不揮発性記憶素子は、第1の電極に接続される前記第1の金属酸化物層の面積を、第2の電極に接続される前記第1の金属酸化物層より酸素含有率の小さい第2の金属酸化物層の面積より大きく形成している。このとき、第1の導電膜205’はTaOとエッチング選択比の大きい貴金属(白金(Pt)、イリジウム(Ir)、パラジウム(Pd)など)で構成されているため、これ以上エッチングが進むことはない。
次に、図7(g)に示すように、所望のマスクを用いて、例えばハードマスクがついた第2の電極207をマスクに用いて第1の導電膜205’をパターニングして、パターニングされた第1の導電膜205’をコンタクトプラグ204に接続された第1の電極205として形成する。
この処理は、抵抗変化層の側部がエッチングされない条件で行うことが好ましい。例えば、Ar及びOを含む混合ガスを用いてエッチングしてもよい。このとき用いたAr及びOを含む混合ガスでは、TaOの側部をエッチングすることはほとんどない。この結果、抵抗変化層206を第1の電極205及び第2の電極207で挟持した抵抗変化素子が形成される。その後、ハードマスクは除去してもよい。
以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第2の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり(図示せず)、これらの工程を行うことで本発明の実施の形態7にかかる不揮発性記憶素子を実現することができる。
最後に、図7(h)に示すように、第1の電極205及び第2の電極207を介して抵抗変化層206に初期ブレイク電圧を印加することにより、第1の抵抗変化層206y中に、正又は負の、抵抗変化に用いる電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Fを形成する。
以上説明したように、実施の形態7の不揮発性記憶素子は、実施の形態1の不揮発性記憶素子と比べて、上下逆の構造を有している。したがって、実施の形態7における、第1の電極205、第1の抵抗変化層206y、第2の抵抗変化層206x、及び第2の電極207は、それぞれ、実施の形態1における第2の電極107、第2の抵抗変化層206y、第1の抵抗変化層106x、及び第1の電極105に対応する。
そのため、第1の電極205、第1の抵抗変化層206y、第2の抵抗変化層206x、及び第2の電極207の好適な材料、組成、及びそれらの好適な組み合わせについて、実施の形態1で、第2の電極107、第2の抵抗変化層206y、第1の抵抗変化層106x、及び第1の電極105について詳細に説明したことが同様に成り立つ。
以上の製造方法とすることにより、コンタクトプラグ204上に形成された第2の電極207、抵抗変化層206及び第1の電極205から構成される抵抗変化素子の製造方法において、第1の電極205を形成する前に、抵抗変化層206の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、初期ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
さらに、上述の製造方法で作成した本発明実施の形態7の不揮発性記憶素子は、本発明の実施の形態1の不揮発性記憶素子と比べて、貴金属で構成された第1の電極に接続される前記第1の金属酸化物層の面積を、前記第1の金属酸化物層より酸素含有率の小さい第2の電極に接続される前記第2の金属酸化物層の面積より大きく形成している点が異なる。これにより、抵抗変化層の上部側ほど深く進行したエッチングダメージ部分をより多く直接的に除去でき、かつ前記第2の金属酸化物層中において導電パスが形成され得る領域を絞り込むことが可能となるため、メモリアレイを構成する抵抗変化素子ごとの抵抗変化特性ばらつき及び電気特性、抵抗変化特性の劣化の両方をより低減することができる。
以上、実施の形態7においては、実施の形態1と比べて抵抗変化素子の構造が上下逆でも同様の効果が得られることを示した。同様に、実施の形態2から実施の形態6のそれぞれの抵抗変化素子を上下逆に構成しても、対応する実施の形態で説明した効果が得られる。
また、本発明の不揮発性記憶素子の製造方法について、実施の形態1〜7に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
本発明は、抵抗変化型の不揮発性記憶素子の製造方法を提供するものであり、抵抗変化層のエッチングダメージ領域を除去し、低電圧かつ安定な初期ブレイクにより、抵抗変化層中にばらつきの少ない、導電性フィラメントを含む局所領域を安定的に形成可能な不揮発性メモリを実現できるので、不揮発性メモリを用いる種々の電子機器分野に有用である。
100、200、300 基板
101、201、301 下層配線
102、202、302 層間絶縁層
103、203、303 コンタクトホール
104、204、304 コンタクトプラグ
105、205、305 第1の電極
105’、205’、305’ 第1の導電膜
106、206 抵抗変化層(側部エッチング後)
106x、206y 第1の抵抗変化層(側部エッチング後)
106x’、206y’ 第1の抵抗変化層(側部エッチング前)
106x”、206y”、306x” 第1の抵抗変化膜
106y、206x 第2の抵抗変化層(側部エッチング後)
106y’、206x’ 第2の抵抗変化層(側部エッチング前)
106y”、206x”、306y” 第2の抵抗変化膜
107、207、307 第2の電極
107’、207’ 第2の導電膜
306 抵抗変化層(側部酸化後)
306x 第1の抵抗変化層(側部酸化後)
306x’ 第1の抵抗変化層(側部酸化前)
306y 第2の抵抗変化層(側部酸化後)
306y’ 第2の抵抗変化層(側部酸化前)
306z 絶縁領域
308 エッチングダメージ領域(側部酸化後)
308’ エッチングダメージ領域(側部酸化前)

Claims (13)

  1. 基板上に、第1の電極層を形成する工程と、
    前記第1の電極層上に、第1の金属酸化物層、及び前記第1の金属酸化物層と酸素不足度が異なる第2の金属酸化物層の少なくとも2層から構成される金属酸化物層を形成する工程と、
    前記金属酸化物層上に第2の電極層を形成する工程と、
    前記第2の電極層をパターニングすることにより第2の電極を形成する工程と、
    前記第1の金属酸化物層と前記第2の金属酸化物層とをパターニングすることにより、第1の抵抗変化層、及び前記第1の抵抗変化層と酸素不足度が異なる第2の抵抗変化層の少なくとも2層から構成される抵抗変化層を形成する工程と、
    前記抵抗変化層の側部を前記基板の主面と平行な面内において前記第2の電極の輪郭よりも内方へ進入する位置まで除去する工程と、
    前記抵抗変化層の側部を除去する工程の後、もしくは該工程と同一工程で、前記第1の電極層をパターニングすることにより、第1の電極を形成する工程と、
    を含む不揮発性記憶素子の製造方法。
  2. 前記第1の電極を形成する工程において、前記基板の主面に垂直な方向から見て、輪郭が前記抵抗変化層の輪郭よりも大きい前記第1の電極を形成する
    請求項1に記載の不揮発性記憶素子の製造方法。
  3. 前記抵抗変化層を形成する工程と前記抵抗変化層の側部を除去する工程とを、単一のエッチングプロセスで一度に行う、
    請求項1記載の不揮発性記憶素子の製造方法。
  4. 前記第1の電極を形成する工程と前記抵抗変化層の側部を除去する工程とを、単一のエッチングプロセスで一度に行う、
    請求項1記載の不揮発性記憶素子の製造方法。
  5. 前記抵抗変化層の側部を除去する工程において、前記抵抗変化層の側部をウエットエッチングによって除去する
    請求項1記載の不揮発性記憶素子の製造方法。
  6. 前記金属酸化物層を形成する工程は、
    前記第1の電極層上に前記第1の金属酸化物層を形成する工程と、前記第1の金属酸化物層の上に前記第2の金属酸化物層を形成する工程とを含み、
    前記抵抗変化層の側部を除去する工程において、前記第1の抵抗変化層の前記基板の主面と平行な断面の面積を、前記第2の抵抗変化層の前記基板の主面と平行な断面の面積より大きく形成する
    請求項1記載の不揮発性記憶素子の製造方法。
  7. 前記金属酸化物層を形成する工程は、
    前記第1の電極層上に前記第1の金属酸化物層を形成する工程と、前記第1の金属酸化物層の上に前記第2の金属酸化物層を形成する工程とを含み、
    前記抵抗変化層の側部を除去する工程において、前記第1の抵抗変化層の前記基板の主面と平行な断面の面積を、前記第2の抵抗変化層の前記基板の主面と平行な断面の面積より小さく形成する
    請求項1記載の不揮発性記憶素子の製造方法。
  8. 前記金属酸化物層を形成する工程において、前記第1の金属酸化物層及び前記第2の金属酸化物層の各々は遷移金属酸化物又はアルミニウム酸化物で構成される
    請求項1に記載の不揮発性記憶素子の製造方法。
  9. 前記金属酸化物層を形成する工程において、前記遷移金属酸化物は、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物のいずれかで構成される
    請求項8記載の不揮発性記憶素子の製造方法。
  10. 前記第1の金属酸化物層及び前記第2の金属酸化物層は同一の母体金属で構成される
    請求項9に記載の不揮発性記憶素子の製造方法。
  11. 前記第1の金属酸化物層及び前記第2の金属酸化物層は互いに異なる母体金属で構成される
    請求項9に記載の不揮発性記憶素子の製造方法。
  12. さらに、前記抵抗変化層に第1の電気パルスを印加することにより、前記第1の電気パルスよりも振幅が小さい第1の極性の第2の電気パルス、又は前記第1の電気パルスよりも振幅が小さい前記第1の極性と異なる第2の極性の第3の電気パルスを印加するに応じて抵抗値が可逆的に変化する領域を、前記抵抗変化層の中に形成する工程を含む
    請求項1に記載の不揮発性記憶素子の製造方法。
  13. 前記抵抗値が可逆的に変化する領域は、前記第1の抵抗変化層及び前記第2の抵抗変化層のうち酸素不足度が小さい方の抵抗変化層中に形成される、導電性フィラメントを含む局所領域であり、
    前記局所領域は、前記第2の電気パルス又は前記第3の電気パルスに応じて酸素不足度が可逆的に変化する
    請求項12記載の不揮発性記憶素子の製造方法。
JP2013502726A 2011-09-16 2012-09-10 不揮発性記憶素子の製造方法 Active JP5242864B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013502726A JP5242864B1 (ja) 2011-09-16 2012-09-10 不揮発性記憶素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011203682 2011-09-16
JP2011203682 2011-09-16
PCT/JP2012/005718 WO2013038641A1 (ja) 2011-09-16 2012-09-10 不揮発性記憶素子の製造方法及び不揮発性記憶素子
JP2013502726A JP5242864B1 (ja) 2011-09-16 2012-09-10 不揮発性記憶素子の製造方法

Publications (2)

Publication Number Publication Date
JP5242864B1 true JP5242864B1 (ja) 2013-07-24
JPWO2013038641A1 JPWO2013038641A1 (ja) 2015-03-23

Family

ID=47882892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013502726A Active JP5242864B1 (ja) 2011-09-16 2012-09-10 不揮発性記憶素子の製造方法

Country Status (4)

Country Link
US (1) US20130149815A1 (ja)
JP (1) JP5242864B1 (ja)
CN (1) CN103119717A (ja)
WO (1) WO2013038641A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8854864B2 (en) * 2011-12-02 2014-10-07 Panasonic Corporation Nonvolatile memory element and nonvolatile memory device
US10193065B2 (en) * 2014-08-28 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. High K scheme to improve retention performance of resistive random access memory (RRAM)
KR20170045871A (ko) 2015-10-20 2017-04-28 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20180134123A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
US11289648B2 (en) * 2017-08-02 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls
US10573811B2 (en) 2017-08-02 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls
US10854811B2 (en) * 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11997932B2 (en) * 2021-03-31 2024-05-28 Crossbar, Inc. Resistive switching memory having confined filament formation and methods thereof
US20220320429A1 (en) * 2021-03-31 2022-10-06 Crossbar, Inc. Resistive switching memory devices and method(s) for forming the resistive switching memory devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119677A1 (ja) * 2009-04-14 2010-10-21 パナソニック株式会社 抵抗変化素子およびその製造方法
WO2011064967A1 (ja) * 2009-11-30 2011-06-03 パナソニック株式会社 不揮発性記憶素子及びその製造方法、並びに不揮発性記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967350B2 (en) * 2002-04-02 2005-11-22 Hewlett-Packard Development Company, L.P. Memory structures
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
CN102790073B (zh) * 2008-08-20 2015-01-14 松下电器产业株式会社 电阻变化型非易失性存储装置以及存储器单元的形成方法
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
US7955981B2 (en) * 2009-06-30 2011-06-07 Sandisk 3D Llc Method of making a two-terminal non-volatile memory pillar device with rounded corner
CN101958397B (zh) * 2009-07-16 2012-08-22 中芯国际集成电路制造(上海)有限公司 电阻存储器的制造方法
KR20110040461A (ko) * 2009-10-14 2011-04-20 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119677A1 (ja) * 2009-04-14 2010-10-21 パナソニック株式会社 抵抗変化素子およびその製造方法
WO2011064967A1 (ja) * 2009-11-30 2011-06-03 パナソニック株式会社 不揮発性記憶素子及びその製造方法、並びに不揮発性記憶装置

Also Published As

Publication number Publication date
US20130149815A1 (en) 2013-06-13
WO2013038641A1 (ja) 2013-03-21
CN103119717A (zh) 2013-05-22
JPWO2013038641A1 (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
JP4722236B2 (ja) 不揮発性記憶装置及びその製造方法
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP5154711B2 (ja) 不揮発性記憶装置及びその製造方法
JP5597320B2 (ja) 不揮発性記憶装置の製造方法
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP6489480B2 (ja) 不揮発性記憶装置およびその製造方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP5236841B1 (ja) 半導体記憶素子の製造方法
JP5432423B2 (ja) 不揮発性記憶素子及びその製造方法
JP6410095B2 (ja) 不揮発性記憶装置およびその製造方法
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
JP5404977B2 (ja) 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
WO2013140768A1 (ja) 不揮発性記憶装置及びその製造方法
JP2013168454A (ja) 半導体記憶装置及びその製造方法
WO2020179199A1 (ja) 不揮発性記憶装置およびその製造方法
JP2013187503A (ja) 不揮発性記憶素子およびその製造方法
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5242864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250