WO2013140768A1 - 不揮発性記憶装置及びその製造方法 - Google Patents

不揮発性記憶装置及びその製造方法 Download PDF

Info

Publication number
WO2013140768A1
WO2013140768A1 PCT/JP2013/001765 JP2013001765W WO2013140768A1 WO 2013140768 A1 WO2013140768 A1 WO 2013140768A1 JP 2013001765 W JP2013001765 W JP 2013001765W WO 2013140768 A1 WO2013140768 A1 WO 2013140768A1
Authority
WO
WIPO (PCT)
Prior art keywords
recess
layer
resistance change
plug
electrode
Prior art date
Application number
PCT/JP2013/001765
Other languages
English (en)
French (fr)
Inventor
敦史 姫野
英昭 村瀬
直毅 吉川
三河　巧
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2013140768A1 publication Critical patent/WO2013140768A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0042—Controlling partial pressure or flow rate of reactive or inert gases with feedback of measurements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Definitions

  • the present invention relates to a resistance change type nonvolatile memory device having a resistance change device whose resistance value is changed by application of an electric pulse, and a manufacturing method thereof.
  • the resistance change element is an element that has a property that the resistance value reversibly changes by an electrical signal, and that can store information corresponding to the resistance value in a nonvolatile manner.
  • Patent Document 1 discloses, as an example of the variable resistance element, a variable resistance element in which transition metal oxides having different oxygen contents are stacked and used in the variable resistance layer.
  • Patent Document 1 discloses a technique for stabilizing a resistance change by selectively generating an oxidation / reduction reaction at an electrode interface in contact with a resistance change layer having a high oxygen content.
  • the resistance change element disclosed in Patent Document 1 includes a lower electrode, a resistance change layer, and an upper electrode.
  • the variable resistance elements are arranged two-dimensionally or three-dimensionally to form a memory array.
  • the variable resistance layer of the variable resistance element has a laminated structure of a first variable resistance layer and a second variable resistance layer formed of the same kind of transition metal oxide.
  • the oxygen content of the transition metal oxide forming the second resistance change layer is higher than the oxygen content of the transition metal oxide forming the first resistance change layer.
  • the resistance change can be stably performed by selectively causing the oxidation / reduction reaction at the interface between the upper electrode and the second resistance change layer.
  • the present invention has been made to solve the above problems, and provides a nonvolatile memory device capable of reducing an initial break voltage and suppressing variations in the initial break voltage, and a method for manufacturing the same. Objective.
  • one aspect of a nonvolatile memory device of the present invention includes a substrate, a wiring disposed on the substrate, a wiring disposed on the wiring, and a first central portion of a surface.
  • a plug having one recess, a first electrode disposed on the plug so as to cover the first recess, and having a second recess on a surface above the first recess, and a first metal
  • a first resistance change layer made of an oxide, and a second metal oxide having a lower degree of oxygen deficiency than the first resistance change layer, and a third recess formed above the second recess.
  • a variable resistance layer disposed on the first electrode, and a second electrode disposed on the variable resistance layer.
  • one aspect of a method for manufacturing a nonvolatile memory device includes a step of forming a wiring on a substrate and a first recess in a part of a central portion of the surface. Forming a plug on the wiring, and forming a first electrode on the plug having a second recess on a surface above the first recess by covering the first recess; A first variable resistance layer made of the first metal oxide by covering the second recess, and a second metal oxide having a lower oxygen deficiency than the first metal oxide. And forming a variable resistance layer on the first electrode, the second variable resistance layer including a second variable resistance layer having a third concave portion above the second concave portion, and a second variable resistance layer on the variable resistance layer. Forming a second electrode.
  • the present invention it is possible to realize a nonvolatile memory device and a method for manufacturing the same that can reduce the initial break voltage and suppress variations in the initial break voltage.
  • FIG. 1 is a diagram illustrating an example of the configuration of the nonvolatile memory device according to the first embodiment.
  • FIG. 2 is an enlarged cross-sectional view showing only the configuration of the first plug and the variable resistance element according to the first embodiment.
  • FIG. 3A is a diagram for explaining an example of the method of manufacturing the nonvolatile memory device according to the first embodiment.
  • 3B is a diagram for explaining an example of the method for manufacturing the nonvolatile memory device according to Embodiment 1.
  • FIG. 3C is a diagram for explaining an example of the method for manufacturing the nonvolatile memory device according to Embodiment 1.
  • FIG. 3D is a diagram for explaining an example of the method for manufacturing the nonvolatile memory device according to the first embodiment.
  • FIG. 3A is a diagram for explaining an example of the method of manufacturing the nonvolatile memory device according to the first embodiment.
  • 3B is a diagram for explaining an example of the method for manufacturing the nonvolatile memory device according to Embodiment 1.
  • FIG. 3E is a diagram for explaining an example of the method for manufacturing the nonvolatile memory device according to the first embodiment.
  • FIG. 3F is a diagram for explaining an example of the method for manufacturing the nonvolatile memory device according to the first embodiment.
  • 3G is a diagram for explaining an example of the method for manufacturing the nonvolatile memory device according to Embodiment 1.
  • FIG. 3H is a diagram for explaining an example of the method for manufacturing the nonvolatile memory device according to the first embodiment.
  • FIG. 3I is a diagram for explaining an example of the method of manufacturing the nonvolatile memory device according to the first embodiment.
  • FIG. 4 is a diagram illustrating a state after the formation of the first plug according to the first embodiment.
  • FIG. 5A is a diagram illustrating an example of tungsten that fills contact holes formed under different manufacturing conditions.
  • FIG. 5B is a diagram illustrating an example of tungsten filling contact holes formed under different manufacturing conditions.
  • FIG. 6A is a diagram for describing a method of stably forming a recess in a part of the surface of the first plug according to the first modification of the first embodiment.
  • FIG. 6B is a diagram for explaining a method of stably forming a recess in a part of the surface of the first plug according to the first modification of the first embodiment.
  • FIG. 6C is a diagram for describing a method of stably forming a recess in a part of the surface of the first plug according to Modification 1 of Embodiment 1.
  • FIG. 1 is a diagram illustrating an example of tungsten that fills contact holes formed under different manufacturing conditions.
  • FIG. 5B is a diagram illustrating an example of tungsten filling contact holes formed under different manufacturing conditions
  • FIG. 6D is a diagram for describing a method of stably forming a recess in part of the surface of the first plug according to Modification 1 of Embodiment 1.
  • FIG. 7A is a diagram for describing a method of stably forming a recess in a part of the first plug surface according to the second modification of the first embodiment.
  • FIG. 7B is a diagram for explaining a method of stably forming a recess in a part of the first plug surface according to the second modification of the first embodiment.
  • FIG. 7C is a diagram for describing a method of stably forming a recess in a part of the first plug surface according to the second modification of the first embodiment.
  • FIG. 7A is a diagram for describing a method of stably forming a recess in a part of the first plug surface according to the second modification of the first embodiment.
  • FIG. 7B is a diagram for explaining a method of stably forming a recess
  • FIG. 7D is a diagram for describing a method of stably forming a recess in part of the surface of the first plug according to Modification 2 of Embodiment 1.
  • FIG. 8A is a diagram for explaining a method of stably forming a recess in a part of the surface of the first plug according to the third modification of the first embodiment.
  • FIG. 8B is a diagram for explaining a method of stably forming a recess in a part of the surface of the first plug according to the third modification of the first embodiment.
  • FIG. 8C is a diagram for describing a method of stably forming a recess in part of the surface of the first plug according to Modification 3 of Embodiment 1.
  • FIG. 8D is a diagram for describing a method of stably forming a recess in part of the surface of the first plug according to Modification 3 of Embodiment 1.
  • FIG. 9 is a diagram illustrating an example of the configuration of the nonvolatile memory device according to Embodiment 2.
  • FIG. 10 is an enlarged cross-sectional view of only the configuration of the first plug and variable resistance element according to the second embodiment.
  • FIG. 11 is an enlarged cross-sectional view of only the configuration in the vicinity of the second variable resistance layer in FIG.
  • FIG. 12 is a graph showing the initial break voltage characteristics of the nonvolatile memory device.
  • a nonvolatile memory device includes a substrate, a wiring disposed on the substrate, a plug disposed on the wiring and having a first recess in a part of a central portion of the surface, A first electrode comprising a first electrode disposed on the plug so as to cover the first recess, and having a second recess on a surface above the first recess; and a first metal oxide And a second resistance change layer made of a second metal oxide having a lower oxygen deficiency than the first resistance change layer, and a third resistance change layer above the second recess.
  • a variable resistance layer having a recess and disposed on the first electrode, and a second electrode disposed on the variable resistance layer.
  • initial break refers to initialization in which a predetermined voltage pulse is applied to a manufactured resistance change element to change the resistance change element from an initial state to a state in which resistance change is possible. Means a process. Due to the initial break, a part of the second variable resistance layer, which is the high resistance layer among the variable resistance elements, is locally short-circuited, and the state changes to a state in which the resistance can be changed.
  • the “initial break voltage” means a voltage pulse applied at the time of the initial break.
  • the third recess of the resistance change layer (particularly the second resistance change layer) is formed by transferring the first recess on the surface of the plug to the first electrode and the resistance change layer.
  • the In the vicinity of the third concave portion an initial break phenomenon is likely to occur compared to other portions because the electric field tends to concentrate or the dielectric breakdown tends to occur. Therefore, the nonvolatile memory device in this embodiment has the third recess, whereby the initial break voltage is reduced.
  • the shape of the first electrode and the shape of the resistance change layer are reflected by the shape of the first recess on the plug surface, because the shape of the first recess on the plug surface formed on the lower layer side is transferred. It will be. Thereby, the 3rd recessed part of a resistance change layer (especially 2nd resistance change layer) can be formed with sufficient controllability. As a result, the variation in the break voltage can be reduced. In addition, it is possible to reduce variations in the initial break voltage and resistance change characteristics due to the location where the conductive path is formed.
  • the size of the first recess when viewed from above is smaller than the size of the upper surface of the plug. Therefore, the second concave portion on the surface of the first electrode formed by transferring the first concave portion on the upper surface of the plug and the third concave portion of the variable resistance layer (especially the second variable resistance layer) have the same size as the plug. Along with this, it can be miniaturized.
  • the first variable resistance layer is disposed on the first electrode, and has a recess A reflecting the shape of the second recess on the surface above the second recess
  • the second resistance change layer may be provided on the first resistance change layer, and may have a recess B reflecting the shape of the recess A along the inner wall of the recess A.
  • the second variable resistance layer has a recess B that is disposed on the first electrode and reflects the shape of the second recess along the inner wall of the second recess.
  • the variable resistance layer may be disposed on the second variable resistance layer.
  • the recess B of the second resistance change layer may have a portion where the film thickness is smaller than the film thickness of the second resistance change layer excluding the recess B.
  • the depth of the first recess may be 5 nm or more.
  • a vertical cross section of the first recess in a plane perpendicular to the main surface of the substrate may be a quadrangle, a V shape, or a U shape.
  • the square and V shape mentioned here include those with rounded corners.
  • the horizontal cross section of the plug in a plane parallel to the main surface of the substrate is an ellipse including a circle
  • the horizontal cross section of the first recess in a plane parallel to the main surface of the substrate is a circle. It is good also as an ellipse containing.
  • the horizontal cross section of the plug in a plane parallel to the main surface of the substrate may be a quadrangle
  • the horizontal cross section of the first recess in a plane parallel to the main surface of the substrate may be a quadrangle.
  • square as used herein includes those having rounded corners.
  • the first metal oxide and the second metal oxide may include one or more of tantalum oxide, hafnium oxide, and zirconium oxide.
  • the plug may be made of tungsten or copper.
  • a method for manufacturing a nonvolatile memory device includes a step of forming a wiring on a substrate, and a step of forming a plug having a first recess on a part of a central portion of the surface on the wiring.
  • a first resistance change layer and a second resistance change layer made of a second metal oxide having a lower oxygen deficiency than the first metal oxide so as to cover the second recess.
  • the third recess can be formed in the resistance change layer (particularly the second resistance change layer) in a self-forming manner (self-alignment) starting from the first recess provided in the center of the plug surface.
  • the manufacturing process can be simplified as compared with the conventional case where the third recess is processed and formed using lithography, dry etching, or the like.
  • the third recess is formed without exposing the resistance change layer to an etching gas or plasma used for dry etching, so that the resistance change layer can be prevented from being oxidized or altered. As a result, it is possible to manufacture a non-volatile memory device that has a low initial break voltage and that can stably change resistance.
  • the step of forming the variable resistance layer having the third recess on the first electrode includes forming the second recess on the surface of the first electrode and above the second recess.
  • the step of forming the variable resistance layer having a third recess on the first electrode includes forming a shape of the second recess on the first electrode along the inner wall of the second recess. Including the step of forming the second variable resistance layer and the step of forming the first variable resistance layer on the second variable resistance layer so that the concave portion B reflecting the above is formed. Also good.
  • the concave portion B of the second variable resistance layer is the second variable resistance layer excluding the concave portion B. It may be formed so as to have a portion where the film thickness is smaller than the film thickness.
  • the step of forming the plug includes a step of forming an interlayer insulating layer on the substrate so as to cover the wiring, and a step of forming a contact hole penetrating to the surface of the wiring in the interlayer insulating layer.
  • a plug conductive material layer having an unfilled region in a part of the central portion of the surface by depositing a plug conductive material on the interlayer insulating layer including the contact hole so as not to completely fill the contact hole.
  • a step of enlarging the opening above the contact hole may be further included.
  • the step of forming the plug is after the step of forming the plug conductive material layer, and before the step of removing a part of the plug conductive material layer, a sacrificial layer is formed in the unfilled region And a step of removing the sacrificial layer in the first recess after the step of removing and the step of removing a part of the plug conductive material layer.
  • the unfilled region is a void
  • the plug conductive material layer by depositing a plug conductive material so as not to completely fill the contact hole due to an overhang, the inside of the plug conductive material layer is formed.
  • a part of the plug conductive material may be removed so that the void appears on the surface.
  • nonvolatile memory device and a method for manufacturing the nonvolatile memory device can be applied as a semiconductor integrated circuit (LSI) having a part or all of the functions of the nonvolatile memory device.
  • LSI semiconductor integrated circuit
  • An oxygen-deficient metal oxide refers to an oxide having a lower oxygen content (atomic ratio: ratio of the number of oxygen atoms to the total number of atoms) than a metal oxide having a stoichiometric composition.
  • the oxygen deficiency is an oxide having a stoichiometric composition (the stoichiometric composition having the highest resistance value in the case where there are a plurality of stoichiometric compositions) in a metal oxide. Is the ratio of oxygen deficiency to the amount of oxygen constituting.
  • a metal oxide having a stoichiometric composition is more stable and has a higher resistance value than a metal oxide having another composition.
  • the oxide having the stoichiometric composition according to the above definition is Ta 2 O 5 , and can be expressed as TaO 2.5 .
  • the oxygen excess metal oxide has a negative oxygen deficiency.
  • the oxygen deficiency is described as including a positive value, 0, and a negative value.
  • An oxide with a low degree of oxygen deficiency has a high resistance value because it is closer to a stoichiometric oxide, and an oxide with a high degree of oxygen deficiency has a low resistance value because it is closer to the metal constituting the oxide.
  • the oxygen content is the ratio of oxygen atoms to the total number of atoms.
  • the oxygen content of Ta 2 O 5 is the ratio of oxygen atoms to the total number of atoms (O / (Ta + O)), which is 71.4 atm%. Therefore, the oxygen-deficient tantalum oxide has an oxygen content greater than 0 and less than 71.4 atm%.
  • the oxygen content has a corresponding relationship with the degree of oxygen deficiency. That is, when the oxygen content of the second metal oxide is greater than the oxygen content of the first metal oxide, the oxygen deficiency of the second metal oxide is greater than the oxygen deficiency of the first metal oxide. small.
  • FIG. 1 is a diagram illustrating an example of the configuration of the nonvolatile memory device according to the first embodiment.
  • FIG. 1A shows a cross-sectional view of the nonvolatile memory device 10
  • FIG. 1B shows the shape when the first electrode 106 is viewed from above, and the outline of the first plug 104.
  • the outline of the recess 105 on the first plug 104 is shown.
  • FIG. 2 is an enlarged cross-sectional view showing only the configuration of the first plug 104 and the resistance change element 111 in the configuration shown in FIG.
  • the nonvolatile memory device 10 includes a first interlayer insulating layer 101, a first wiring 102, a second interlayer insulating layer 103, and a first plug 104.
  • the resistance change layer 109 is interposed between the first electrode 106 and the second electrode 110, and reversibly resists based on an electrical signal applied between the first electrode 106 and the second electrode 110.
  • the resistance change layer 109 is formed by stacking at least two layers of a first resistance change layer 107 connected to the first electrode 106 and a second resistance change layer 108 connected to the second electrode 110.
  • the second resistance change layer 108 has a higher oxygen content than the first resistance change layer 107. In other words, the second resistance change layer 108 has a lower oxygen deficiency than the first resistance change layer 107.
  • the substrate includes, for example, a semiconductor substrate (not shown) on which transistors and the like are formed, and a first interlayer insulating layer 101 formed thereon.
  • the first interlayer insulating layer 101 will be described as corresponding to a substrate for ease of explanation.
  • the first interlayer insulating layer 101 is made of, for example, silicon oxide.
  • the first wiring 102 is formed (arranged) on the first interlayer insulating layer 101.
  • the first wiring 102 is made of, for example, copper or aluminum.
  • the second interlayer insulating layer 103 is formed on the first wiring 102.
  • the second interlayer insulating layer 103 is made of, for example, silicon oxide and has a film thickness of, for example, 100 nm to 500 nm.
  • the first plug 104 is formed in the second interlayer insulating layer 103 and connected to the first wiring 102.
  • the first plug 104 is made of tungsten, copper, or the like.
  • the first plug 104 is disposed on the first wiring 102 and has a concave portion 105 (first concave portion) in a part of the central portion of the surface (a part near the center).
  • the concave portion 105 has a depth of 5 nm or more, and a vertical cross section (a surface perpendicular to the main surface of the first interlayer insulating layer 101 formed on the substrate) has a quadrangular shape, a V shape, a U shape, or the like. It is.
  • the horizontal cross section of the first plug 104 (a plane parallel to the main surface of the first interlayer insulating layer 101 formed on the substrate) is an ellipse including a circle or a quadrangle.
  • the horizontal cross section of the first plug 104 may be an oval shape including a circle
  • the horizontal cross section of the recess 105 may be an oval shape including a circle
  • the horizontal cross section of the first plug 104 may be a quadrangle
  • the horizontal cross section of the recess 105 may be a quadrangle.
  • the quadrangular shape and the V shape herein include those having rounded corners.
  • the recess 105 means a recess (depression) at a part of the center of the surface (upper surface) of the first plug 104, and means that the entire surface of the first plug 104 is recessed (depressed). It is not a thing.
  • the horizontal cross section of the first plug 104 is circular (for example, the diameter is 70 nm to 300 nm), and the horizontal cross section of the recess 105 is circular.
  • the vertical cross section of the recessed part 105 is trapezoidal.
  • the recess 105 is formed with a diameter of 50 nm and a depth of 30 nm, for example. Note that the trapezoid referred to here includes those having rounded corners (corners).
  • the first electrode 106 is connected to the first resistance change layer 107, that is, the first metal oxide whose oxygen deficiency is higher than that of the second resistance change layer 108.
  • the first electrode 106 includes, for example, tungsten (W), nickel (Ni), tantalum (Ta), titanium (Ti), aluminum (Al), tantalum nitride (TaN), titanium nitride (TiN), etc.
  • the standard electrode potential may be made of a material lower than that of the metal constituting the metal oxide. The standard electrode potential represents a characteristic that the higher the value is, the more difficult it is to oxidize.
  • the first electrode 106 is connected to the first plug 104.
  • the first electrode 106 is disposed on the first plug 104 so as to cover the recess 105.
  • the first electrode 106 has a recess 1061 (second recess) on a part of its surface.
  • the first electrode 106 is formed so as to cover the trapezoidal recess 105 in a part near the center of the surface of the first plug 104.
  • the first electrode 106 has a recess 1061 formed by transferring the recess 105 of the first plug 104 to the surface (interface between the first electrode 106 and the first resistance change layer 107). Have.
  • the first electrode 106 since the lower surface of the first electrode 106 extends along the inner wall of the concave portion 105 of the first plug 104, the first electrode 106 has a second concave portion above the concave portion 105 of the first plug 104. 1061 is formed. The upper surface of the second recess 1061 of the first electrode 106 constitutes the inner wall of the recess 1061 of the first electrode 106.
  • the vertical sectional shape of the concave portion 105 of the first plug 104 is the first electrode 106. It is transferred as it is to the concave portion 1061.
  • the vertical cross-sectional shape of the recess 1061 is thus formed in a trapezoidal shape. Note that when the thickness of the first electrode 106 is large, the vertical cross-sectional shape of the recess 1061 of the first electrode 106 is equal to the recess 105 of the first plug 104 by the thickness of the first electrode 106. May differ from the cross-sectional shape. In this specification, “transferred” includes such a shift in shape due to the film thickness, and it does not matter if the shape is strictly the same.
  • the third interlayer insulating layer 112 is formed on the second interlayer insulating layer 103 including the resistance change element 111.
  • the second plug 113 is formed in the third interlayer insulating layer 112.
  • the second plug 113 is connected to the second electrode 110 constituting the resistance change element 111.
  • the second wiring 114 is formed on the third interlayer insulating layer 112 and above the second plug 113.
  • the second wiring 114 is connected to the upper surface of the variable resistance element 111 via the second plug 113.
  • the resistance change element 111 is formed on the second interlayer insulating layer 103 and connected to the first plug 104.
  • the variable resistance element 111 is formed as a dot-shaped laminate.
  • the dot shape means, for example, the shape of a laminate having a rectangular horizontal cross section with a side of 100 nm to 500 nm. Note that square corners may be rounded for process reasons.
  • the resistance change element 111 includes the first electrode 106, the resistance change layer 109, and the second electrode 110 as described above.
  • the resistance change layer 109 is made of a metal oxide and is sandwiched between the first electrode 106 and the second electrode 110.
  • the resistance change layer 109 is based on an electrical signal given between the first electrode 106 and the second electrode 110 and between a high resistance state and a low resistance state having a resistance value lower than that of the high resistance state. Changes reversibly.
  • the resistance change layer 109 is disposed over the first electrode 106.
  • the resistance change layer 109 includes a first resistance change layer 107 made of a first metal oxide and a second metal oxide made of a second metal oxide having a lower degree of oxygen deficiency than the first resistance change layer.
  • a resistance change layer 108 With such a configuration, when the resistance change layer 109 is subjected to resistance change, the voltage applied to the first electrode 106 and the second electrode 110 is set to a second voltage having a higher resistance value. It can be distributed to the resistance change layer 108. Therefore, the oxidation-reduction reaction generated in the second resistance change layer 108 can be more easily caused.
  • the second variable resistance layer 108 is desirably a semiconductor layer having a very high resistance value (for example, 1 ⁇ 10 7 m ⁇ ⁇ cm or more) or an insulating layer.
  • the first resistance change layer 107 is made of an oxygen-deficient first metal oxide and is disposed on the first electrode 106.
  • a recess 1071 (third recess, recess A) is provided on a part of the surface of the first variable resistance layer 107 above the recess 105 (first recess) of the first plug 104.
  • a concave portion 1061 is provided in a portion of the surface of the first electrode 106 above the concave portion 105 of the first plug 104.
  • a recess 1071 is provided in a portion above the recess 1061 of one electrode 106.
  • a part of the lower surface of the first resistance change layer 107 extends along the inner wall of the recess 1061 of the first electrode 106, so that the first resistance change layer 107 is recessed above the recess 1061 of the first electrode 106. 1071, and the upper surface of the recess 1071 constitutes the inner wall of the recess 1071 of the first resistance change layer.
  • the second resistance change layer 108 is made of the second second metal oxide having a lower degree of oxygen deficiency than the first metal oxide, and is disposed on the first resistance change layer 107.
  • a minute local region in which the degree of oxygen deficiency reversibly changes in accordance with the application of an electric pulse is formed.
  • the local region is considered to include a filament composed of oxygen defect sites.
  • the second resistance change layer 108 has a recess 1081 (third recess, recess B) in a portion of the surface above the recess 1061 of the first electrode 106. That is, the upper surface of the recess 1081 constitutes the inner wall of the recess of the second resistance change layer 108.
  • the recess 1081 of the second resistance change layer 108 is disposed along the inner wall of the recess 1071 of the first resistance change layer 107. That is, the recess 1081 of the second resistance change layer 108 has a part of its lower surface in contact with the inner wall of the recess 1071 of the first resistance change layer 107.
  • the recess 1081 may have a portion where the film thickness is locally smaller than the film thickness of the second resistance change layer 108 excluding the recess 1081.
  • the concave portion 1081 of the second variable resistance layer 108 is formed while the shape is transferred based on the concave portion 105 of the first plug 104, and thus can be stably formed.
  • the film thickness of the first resistance change layer 107 is thicker than the radius of the recess 1061. Therefore, the first resistance change layer 107 is deposited so as to be closed from the side wall of the recess 1061 of the first electrode 106, thereby having a V-shaped recess 1071 above the recess 1061.
  • the second resistance change layer 108 has a V-shaped recess above the recess 1061 by being deposited in the recess 1071 on the surface of the first resistance change layer 107. That is, the recess 1081 of the second resistance change layer 108 is formed above the recess 1061. Further, there may be a portion where the film thickness is locally thin in the bottom surface portion or the side surface portion of the recess 1081.
  • the V shape mentioned here includes those having rounded corners.
  • the resistance change layer 109 has a stacked structure of, for example, a first resistance change layer 107 having a thickness of 18 nm to 95 nm and a second resistance change layer 108 having a thickness of 2 nm to 10 nm, for example.
  • the first resistance change layer 107 is made of, for example, a metal oxide (first metal oxide) containing oxygen-deficient tantalum oxide (TaO x , 0 ⁇ x ⁇ 2.5) as a main component.
  • the second resistance change layer 108 is made of, for example, a metal oxide (second metal oxide) containing tantalum oxide (TaO y ) as a main component.
  • the oxygen content of the metal oxide (second metal oxide) forming the second resistance change layer 108 is equal to the metal oxide (first metal oxide) forming the first resistance change layer 107. ) Is higher than the oxygen content. That is, x ⁇ y.
  • the second resistance change layer 108 is made of a material whose oxygen deficiency is smaller than that of the first resistance change layer 107.
  • the manufacturing method and the operation characteristics of the resistance change element when the resistance change layer 109 is formed of a two-layer stack are described in detail in, for example, International Publication No. 2009/050833.
  • first resistance change layer 107 and the second resistance change layer 108 may be made of a metal other than tantalum.
  • a metal constituting these variable resistance layers a transition metal or aluminum (Al) can be used.
  • the transition metal tantalum (Ta), titanium (Ti), hafnium (Hf), zirconium (Zr), niobium (Nb), tungsten (W), nickel (Ni), or the like can be used. Since transition metals can take a plurality of oxidation states, different resistance states can be realized by oxidation-reduction reactions.
  • the composition of the first metal oxide when used, when the composition of the first metal oxide is HfO x , x is 0.9 or more and 1.6 or less, and the composition of the second metal oxide is HfO y When y is larger than the value of x, the resistance value of the resistance change layer can be stably changed at high speed.
  • the thickness of the second metal oxide may be 3 to 4 nm.
  • the composition of the first metal oxide is ZrO x
  • x is 0.9 or more and 1.4 or less
  • the composition of the second metal oxide is ZrO y
  • the resistance value of the resistance change layer can be stably changed at high speed.
  • the thickness of the second metal oxide may be 1 to 5 nm.
  • the first resistance change layer 107 made of oxygen-deficient tantalum oxide, hafnium oxide, or zirconium oxide is formed in argon gas and oxygen gas using tantalum, hafnium, or zirconium as a target, respectively.
  • Sputtering can be performed by a so-called reactive sputtering method.
  • the degree of oxygen deficiency of the first resistance change layer 107 can be easily adjusted by changing the flow ratio of oxygen gas to argon gas during reactive sputtering. This treatment can be performed at room temperature without particularly heating the substrate.
  • the second resistance change layer 108 can be formed by exposing the surface of the first resistance change layer 107 formed by reactive sputtering to plasma of argon gas and oxygen gas.
  • the second metal oxide may have a lower degree of oxygen deficiency than the first metal oxide, that is, may have a higher resistance.
  • a first metal constituting the first metal oxide to be the first resistance change layer 107 and a second metal constituting the second metal oxide to be the second resistance change layer When different materials are used, the standard electrode potential of the second metal may be lower than the standard electrode potential of the first metal.
  • the standard electrode potential represents a characteristic that the higher the value is, the more difficult it is to oxidize. Thereby, an oxidation-reduction reaction easily occurs in the second metal oxide having a relatively low standard electrode potential.
  • the resistance change phenomenon is caused by a change in the filament (conducting path) caused by an oxidation-reduction reaction in a minute local region formed in the second metal oxide having a high resistance. Degree) is considered to change.
  • metal oxide Al 2 O 3
  • Al 2 O 3 aluminum oxide
  • oxygen-deficient tantalum oxide (TaO x ) may be used for the first metal oxide
  • aluminum oxide (Al 2 O 3 ) may be used for the second metal oxide.
  • the resistance change phenomenon in the resistance change layer 109 having a laminated structure is caused by a redox reaction in a small local region formed in the second metal oxide having a high resistance, and a filament (conducting path) in the local region. ) Changes, the resistance value is considered to change.
  • the second electrode 110 is connected to a second metal oxide having a smaller oxygen deficiency and constitutes a second metal oxide such as platinum (Pt), iridium (Ir), palladium (Pd), for example.
  • the standard electrode potential is made of a material higher than that of the material constituting the metal and the first electrode.
  • the standard electrode potential V2 of the second electrode 110 the standard electrode potential Vr2 of the metal constituting the second metal oxide, the standard electrode potential Vr1 of the metal constituting the first metal oxide, the first electrode 106
  • V r2 ⁇ V 2 and V 1 ⁇ V 2 may be satisfied with the standard electrode potential V1.
  • V2> Vr2 and Vr1 ⁇ V1 may be satisfied.
  • the second electrode 110 is disposed on the resistance change layer 109. Specifically, the second electrode 110 is connected to the second resistance change layer 108 having a lower degree of oxygen deficiency than the first resistance change layer 107.
  • the second electrode 110 is made of a material having a higher standard electrode potential than the metal oxide constituting the second resistance change layer 108 and the material constituting the first electrode 106.
  • the second electrode 110 is made of platinum (Pt), iridium (Ir), or the like. With such a configuration, a redox reaction occurs selectively in the second resistance change layer 108 in the vicinity of the interface between the second electrode 110 and the second resistance change layer 108, and stable resistance change is achieved. The phenomenon is obtained.
  • the second electrode 110 may have a convex portion so as to contact the inner wall of the concave portion. Thereby, it is considered that the electric field is easily concentrated on the convex portion of the second electrode 110, and the initial break voltage can be reduced.
  • the nonvolatile memory device 10 is configured.
  • an initial break process is performed for causing the resistance change element 111 to transition from an initial state immediately after manufacture to a state in which a resistance change is stably generated.
  • this initial break process is performed, a sufficient voltage is applied to the resistance change element 111 without applying unnecessary voltage to transistors other than the resistance change element 111 constituting the memory cell and parasitic resistance components. Is desirable.
  • the second resistance change layer 108 has the recess 1081.
  • the electric field concentrates in the recess 1081 due to its shape, and the density of current flowing from the first resistance change layer 107 to the second resistance change layer 108 increases.
  • a conductive path filament
  • the initial break voltage of the resistance change element 111 decreases. That is, an initial break phenomenon can be generated at a low voltage in the vicinity of the recess 1081 formed in the second resistance change layer 108.
  • a minute region having a greater degree of oxygen deficiency than the second resistance change layer 108 is formed in the vicinity of the recess 1081 of the second resistance change layer 108.
  • the recess 1081 of the second resistance change layer 108 uses the recess 105 formed in a part of the central portion of the surface of the first plug 104, and the first electrode 106 and the first resistance change layer 107 are used. Since it is formed by transferring the concave shape to the second resistance change layer 108, it can be easily controlled and can be stably formed. Therefore, by reducing the variation in the shape of the recess 1081, the variation in the initial break voltage and the resistance change characteristic can be reduced.
  • the nonvolatile memory device 10 can reduce the initial break voltage and suppress variations in the initial break voltage.
  • This embodiment is typically applied to a nonvolatile memory device including a memory cell array in which a plurality of variable resistance elements are arranged in an array.
  • a nonvolatile memory device including arbitrary N variable resistance elements, N bits can be stored.
  • N bits can be stored.
  • FIG. 1 shows three memory cells in the memory cell array.
  • the nonvolatile memory device of this embodiment can reduce the initial break voltage and suppress the occurrence of variations in resistance change characteristics. Therefore, when the nonvolatile memory device has N resistance change elements, it is possible to achieve both reduction of the initial break voltage of the N resistance change elements and suppression of variation in the initial break voltage and resistance change characteristics. This contributes to the miniaturization and capacity increase of volatile memory devices. In addition, since the concave portion of the second resistance change layer is formed reflecting the shape of the plug, it is suitable for miniaturization.
  • the nonvolatile memory device may further include a drive circuit for driving the memory cell array.
  • the drive circuit applies an electric pulse to each memory cell in the memory cell array. Specifically, a voltage that satisfies a predetermined condition is applied between the first electrode and the second electrode by an external power source and the drive circuit. The resistance state of the resistance change element 111 in the memory cell is changed by an electric pulse for data writing applied by the drive circuit. Further, the resistance state of the resistance change element 111 in the memory cell is read by an electric pulse for data reading applied by the drive circuit.
  • Nonvolatile Memory Device 10 A method for manufacturing the nonvolatile memory device 10 configured as described above will be described.
  • the method for manufacturing the nonvolatile memory device 10 includes a step of forming the first wiring 102 on the first interlayer insulating layer 101 and a first portion having a concave portion 105 (first concave portion) in a part of the central portion of the surface.
  • the resistance change layer 109 including the second resistance change layer 108 made of the second metal oxide having a lower degree of oxygen deficiency than the first metal oxide and having the recess 1081 above the recess 1061 is formed as the first electrode 106.
  • FIG. 3A to 3I are diagrams for explaining an example of a method of manufacturing the nonvolatile memory device 10 according to Embodiment 1.
  • FIG. FIG. 4 is a diagram illustrating a state after the formation of the first plug 104 according to the first embodiment. Note that the processes, materials, film thicknesses, and the like described below are merely examples, and the method for manufacturing the nonvolatile memory device 10 of the present embodiment is not limited to this. Moreover, the change of the order of each process etc., or another well-known process can be added as needed.
  • a first wiring 102 is formed on a first interlayer insulating layer 101 formed above a semiconductor substrate (not shown) on which transistors and the like are formed in advance.
  • a first interlayer insulating layer 101 made of silicon oxide is formed on a semiconductor substrate using plasma CVD or the like.
  • a first wiring 102 is formed over the first interlayer insulating layer 101.
  • the material of the first wiring 102 aluminum (Al), copper (Cu), or the like is used.
  • the first wiring 102 can be formed by using a general semiconductor process, for example, film formation by sputtering, shape processing by photolithography, and dry etching.
  • copper (Cu) is used for the first wiring 102
  • the first wiring 102 can be embedded in the first interlayer insulating layer 101 by using a damascene method. In this manner, the first interlayer insulating layer 101 is formed on the first interlayer insulating layer 101 so as to cover the first wiring 102.
  • a second interlayer insulating layer 103 is formed on the first wiring 102. Note that after the second interlayer insulating layer 103 is further deposited over the first wiring 102, the step difference on the surface of the second interlayer insulating layer 103 may be reduced by CMP.
  • a contact hole 104 a for forming the first plug 104 is formed in the second interlayer insulating layer 103.
  • a contact hole 104a for embedding and forming a first plug connected to the first wiring 102 is formed at a predetermined position on the first wiring 102 by photolithography and dry etching.
  • the horizontal cross section of the contact hole 104a is, for example, circular.
  • a conductive material layer 104b is formed.
  • a barrier metal layer made of titanium nitride (film thickness 5 nm to 40 nm) and titanium (5 nm to 40 nm) is formed on the second interlayer insulating layer 103 including the contact hole 104a by sputtering or the like. Deposit. Further, tungsten (50 nm to 300 nm), which is the plug conductive material layer 104b, is deposited using CVD or the like.
  • the plug conductive material layer 104b having the concave portion 105a having an unfilled region in the upper portion (a part of the central portion of the surface) is formed.
  • the concave portion 105 can be formed by utilizing the non-filling region (the concave portion 105a) in the step of forming the plug conductive material layer 104b. Therefore, the concave portion 105 can be formed without performing an additional process for forming the concave portion 105.
  • a plug conductive material is deposited from the bottom and side walls of the contact hole 104a. Therefore, when the manufacturing conditions are adjusted so that the contact hole 104a is not completely filled with the plug conductive material (tungsten), the plug conductive material layer 104b having the recess 105a in a part of the center portion of the surface is formed in the contact hole 104a. Is done.
  • the recess 105a has the same horizontal cross-sectional shape as that of the contact hole 104a.
  • the first plug 104 having the recess 105 in a part of the central portion of the surface is formed.
  • the horizontal cross section of the contact hole 104a is circular
  • the horizontal cross section of the recess 105 is also circular.
  • the diameter of the recess 105a is adjusted by controlling the CVD conditions, the film thickness for depositing tungsten, the hole diameter of the contact hole 104a, the aspect ratio thereof, or the like.
  • Can do. 5A and 5B are diagrams showing examples of the shape of the upper surface of the tungsten plug when the tungsten plug is formed under different manufacturing conditions for the contact hole having the same shape.
  • FIG. 5A shows an example of a seam diameter of 58 nm
  • FIG. 5B shows an example of a seam diameter of 15 nm.
  • the plug conductive material layer 104b is not limited to tungsten, and may be made of, for example, copper (Cu).
  • Cu copper
  • a barrier metal layer and an electroplating seed layer are formed on the second interlayer insulating layer 103 including the formed contact hole 104a.
  • the resulting copper is deposited using a sputtering method or the like.
  • the barrier metal layer is formed with a laminated structure of tantalum nitride (film thickness 5 nm to 20 nm) and tantalum (5 nm to 20 nm), for example. Copper serving as a seed layer for electrolytic plating is deposited to a thickness of 50 to 100 nm.
  • the first wiring 102 is covered on the first interlayer insulating layer 101, Forming a first interlayer insulating layer 101, forming a contact hole 104a penetrating to the surface of the first plug 104 in the first interlayer insulating layer 101, and a first interlayer insulating layer including the contact hole 104a
  • a step of forming a plug conductive material layer having an unfilled region (recessed portion 105a) in a part of the center of the surface by depositing a plug conductive material on 101 so as not to completely fill the contact hole 104a. And removing a part of the plug conductive material layer on the first interlayer insulating layer 101 so that at least a part of the unfilled region (recessed part 105 a) forms the recessed part 105.
  • a first electrode layer 106a (film thickness is 20 nm) made of tantalum nitride constituting the resistance change element 111, and made of tantalum oxide.
  • the first resistance change thin film 107a (thickness is 30 nm)
  • the second resistance change thin film 108a (thickness is 5 nm) made of tantalum oxide
  • the second electrode layer 110a (thickness is 50 nm) containing iridium. In this order, they are deposited so as to be stacked horizontally.
  • a conductive film used as a hard mask at the time of dry etching may be deposited on the second electrode layer 110a containing a noble metal so as to be stacked horizontally (not shown).
  • a noble metal for example, any one of tantalum nitride, titanium nitride, and titanium-aluminum nitride (for example, titanium-aluminum nitride) is used.
  • the first electrode layer 106a, the second electrode layer 110a, and a conductive hard mask (not shown) are formed by a sputtering method or the like.
  • the first electrode layer 106a is formed so as to cover the first plug 104 including the concave portion 105 in a part of the central portion of the surface. Thereby, the first electrode layer 106 a is formed on the surface of the first electrode layer 106 a so that the concave portion 105 of the first plug 104 is transferred to have the concave portion 1061.
  • the first variable resistance thin film 107a made of tantalum oxide is formed by a so-called reactive sputtering method in which tantalum is used as a target and sputtering is performed in an argon and oxygen gas atmosphere.
  • the oxygen concentration in the film formation chamber is controlled to 45 to 65 atm% by adjusting the flow rate of oxygen.
  • the resistivity of the resistance change thin film 109a can be adjusted to 0.5 to 20 m ⁇ ⁇ cm.
  • the resistance change thin film 109a having a resistivity of about 2 m ⁇ ⁇ cm can be formed by setting the oxygen concentration to 60 atm%. In the example shown in FIG.
  • the thickness of the first resistance change thin film 107a is thicker than the radius of the recess 1061. Therefore, the material constituting the first resistance change thin film 107a is deposited so as to be closed from the side wall of the recess 1061, thereby forming the first resistance change thin film 107a having the recess 1071 above the recess 1061.
  • the second variable resistance thin film 108a is formed by a reactive sputtering method in which a tantalum target is sputtered in an oxygen gas atmosphere, as with the first variable resistance thin film 107a.
  • the material constituting the second resistance change thin film 108a is deposited in the recess 1071, whereby the second resistance change thin film 108a having the recess 1081 is formed above the recess 1061.
  • the recess 1081 of the second resistance change thin film 108a may be formed to have a portion where the film thickness is locally smaller than the thickness of the second resistance change thin film 108a excluding the recess 1081.
  • the second resistance change thin film 108a is formed of a Ta 2 O 5 layer having a stoichiometric composition that has a lower degree of oxygen deficiency than that of the first resistance change thin film 107a or is not deficient in oxygen.
  • the second variable resistance thin film 108a is formed in a thickness range of 2 nm to 12 nm.
  • the second resistance change thin film 108a is formed with an oxygen content of 67 to 71 atm% and a resistivity of 1 ⁇ 10 7 m ⁇ ⁇ cm or more.
  • a dot-shaped resistance change element 111 connected to the first plug 104 is formed by processing the horizontally laminated film by photolithography and dry etching.
  • the dot shape refers to the shape of a laminated body having a rectangular horizontal cross section with a side of 100 nm to 400 nm (for example, 200 nm). Note that the term “square” as used herein includes those having rounded corners.
  • the step of forming the resistance change element 111 includes the step of forming the first resistance change layer 107 having the recess 1071 on the surface above the recess 105 on the first electrode 106, and the first resistance. Forming a second resistance change layer 108 on the change layer 107 so that a recess 1081 is formed along the inner wall of the recess 1071.
  • the resistance change element 111 is processed into a dot shape and then annealed in an oxygen atmosphere (temperature: 300 ° C. to 450 ° C.) to oxidize the end (side end) of the first resistance change layer 107. Also good. As a result, an insulating region (not shown) is formed at the end (side wall) of the first variable resistance layer 107. Of course, when the second variable resistance layer 108 is close to the insulating layer from the beginning, it is hardly oxidized.
  • the altered layer on the side wall portion of the resistance change element is formed when the variable resistance element is processed into a dot shape, the altered layer is oxidized and insulated, thereby leak current. Can be reduced.
  • the active area effective area that affects the electrical characteristics of the device
  • the leakage current is reduced, the initial break voltage is lowered, and the application time is shortened. Time can be realized.
  • a third interlayer insulating layer 112 and a second plug 113 are formed. Specifically, first, a third interlayer insulating layer 112 for embedding and forming the second plug 113 is deposited on the variable resistance element 111 using plasma CVD or the like. The third interlayer insulating layer 112 is made of silicon oxide or the like. Thereafter, the step difference on the surface of the third interlayer insulating layer 112 may be reduced by CMP. Subsequently, a second method connected to the second electrode 110 in the third interlayer insulating layer 112 and on the variable resistance element 111 by using a method similar to the method of forming the first plug 104. The plug 113 is formed. The second plug 113 is made of tungsten or the like.
  • a second wiring 114 connected to the second plug 113 is formed on the third interlayer insulating layer 112 and on the second plug 113.
  • the second wiring 114 is made of aluminum, copper, or the like in the same manner as the first wiring 102.
  • the nonvolatile memory device 10 shown in FIG. 1 is formed.
  • the resistance change element 111 is not limited to being formed of the above-described material.
  • the second electrode 110 is formed of iridium, but is not limited thereto.
  • the second electrode 110 may be formed of any metal of platinum, copper, tungsten, iridium, and palladium, a combination of these metals, an alloy of these metals, or these metals and other metals ( For example, you may form with an alloy with a base metal.
  • tantalum nitride, tantalum, titanium nitride, or the like may be used for the first electrode 106.
  • the resistance change layer 109 may include other layers in addition to the first resistance change layer 107 and the second resistance change layer 108.
  • the oxygen deficiency is smaller than that of the first resistance change layer 107, and the oxygen deficiency is greater than that of the second resistance change layer 108.
  • Three resistance change layers may be further provided.
  • the first resistance change layer 107 may be an oxygen-deficient tantalum oxide TaO x (0.8 ⁇ x ⁇ 1.9)
  • the second resistance change layer 108 may be a tantalum oxide TaO y (2.1 ⁇ y).
  • the third variable resistance layer may be made of tantalum oxide TaO z (x ⁇ z ⁇ y).
  • Modification 1 a method for more stably forming a recess in a part of the central portion of the surface of the first plug will be described.
  • FIGS. 6A to 6D are views for explaining a method of stably forming a recess in a part of the central portion of the surface of the first plug according to the first modification of the first embodiment. Elements similar to those in FIG. 1 and FIGS. 3A to 3C are denoted by the same reference numerals, and a detailed description thereof will be omitted because it overlaps with the above description. Further, the steps until the second interlayer insulating layer 103 is formed are the same as the steps described with reference to FIGS. 3A and 3B, and thus description thereof is omitted.
  • a contact hole 104 a for forming the first plug 104 is formed in the second interlayer insulating layer 103.
  • the process shown in FIG. 6A is the same as the process described in FIG.
  • the formed contact hole 104a has, for example, a taper angle of 80 ° to 90 °.
  • the taper angle means an angle formed by a plane parallel to the main surface of the substrate and a side wall of the contact hole.
  • the opening on the upper side of the formed contact hole 104a is enlarged by using etch back by dry etching (2041 in FIG. 6B).
  • etch back by dry etching (2041 in FIG. 6B).
  • the contact hole 204a having a taper angle of 50 ° to 70 ° is formed.
  • a contact hole 104a is formed in which the angle between the upper side wall and the plane parallel to the substrate main surface is smaller than the angle between the lower side wall and the plane parallel to the substrate main surface.
  • a barrier metal layer and a conductive material tungsten are deposited on the second interlayer insulating layer 103 including the contact hole 204a by sputtering or the like using CVD or the like.
  • the plug conductive material layer 204b is deposited in such a thickness that the contact hole 204a is not completely filled with the plug conductive material (eg, barrier metal and tungsten).
  • the plug conductive material layer 204b having the concave portion 205a having a V-shaped vertical cross section at the upper portion can be formed.
  • a V-shaped portion is formed on a part of the central portion of the surface.
  • a first plug 204 having a recess 205 can be formed.
  • the step of expanding the upper opening of the contact hole 104a is further included.
  • a recessed part can be more stably formed in a part of center part of the surface of the 1st plug.
  • FIGS. 7A to 7D are views for explaining a method of stably forming a recess in a part of the central portion of the first plug surface according to the second modification of the first embodiment. Elements similar to those in FIG. 1 and FIGS. 3A to 3D are denoted by the same reference numerals, and detailed description thereof will be omitted because it overlaps with the above description. Further, the steps until the contact hole 104a is formed are the same as the steps described with reference to FIGS.
  • a plug conductive material layer 104b having a concave portion 105a which is an unfilled region in a part of the central portion of the surface is formed on the second interlayer insulating layer 103 including the contact hole 104a.
  • the process shown in FIG. 7A is similar to the process described in FIG.
  • the plug conductive material layer 104b is made of tungsten or the like.
  • the film thickness for depositing the plug conductive material layer 104b is smaller than half of the diameter of the contact hole so that the contact hole is not completely filled with the plug conductive material layer 104b.
  • a sacrificial layer thin film 315a composed of a metal or alloy of a film type different from that of the plug conductive material layer 104b or an insulator is further deposited on the plug conductive material layer 104b.
  • the sacrificial layer thin film 315a is formed at least on the inner wall of the recess 105a on the upper surface of the plug conductive material layer 104b.
  • the sacrificial layer thin film 315a completely fills the recess 105a on the upper surface of the plug conductive material layer 104b.
  • a recess is formed on the upper surface.
  • a first plug 104 having 105 and a sacrificial layer 315 covering the recess 105 are formed. Further, by this step, the surfaces of the first plug 104 and the sacrificial layer 315 and the surface of the second interlayer insulating layer 103 are planarized.
  • the step of forming the first plug 104 is after the step of forming the plug conductive material layer 104b, and the step of removing a part of the plug conductive material layer 104b.
  • the method further includes a step of forming the sacrificial layer 315 on the inner wall of the unfilled region and a step of removing the sacrificial layer 315 on the inner wall of the recess 105 after the step of removing a part of the plug conductive material layer 104b.
  • the surface of the first plug 104 and the second interlayer are formed by CMP while leaving the recess 105a that is an unfilled region in a part of the center of the surface of the contact hole 104a of the plug conductive material layer 104b.
  • the surface of the insulating layer 103 is planarized, the upper portion of the recess 105a is easily polished during CMP, so that the opening of the recess 105 after CMP is easily enlarged.
  • the concave portion 105a which is an unfilled region, is once filled with the sacrificial layer thin film 315a, then planarized by CMP, and then the sacrificial layer 315 is removed, thereby obtaining a vertical shape. Can be stably formed.
  • FIGS. 8A to 8D are diagrams for explaining a method of stably forming a recess in a part of the surface of the first plug according to the third modification of the first embodiment. Elements similar to those in FIG. 1 and FIGS. 3A to 3C are denoted by the same reference numerals, and a detailed description thereof will be omitted because it overlaps with the above description. Further, the steps until the second interlayer insulating layer 103 is formed are the same as the steps described with reference to FIGS. 3A and 3B, and thus description thereof is omitted.
  • a contact hole 104a for embedding and forming a first plug 104 connected to the first wiring 102 is formed in the second interlayer insulating layer 103.
  • the process shown in FIG. 8A is similar to the process described in FIG.
  • plug conductive material layers (404a, 404b) are deposited by overhanging inside the contact hole 104a so as not to completely fill the inside of the contact hole 104a.
  • a plug conductive material layer 404c having a cavity (void 416) therein is formed.
  • the plug conductive material layer 404c is typically tungsten.
  • the film thickness for depositing the plug conductive material layers 404a and 404b is smaller than half of the diameter of the contact hole so that the contact hole is not completely filled with the plug conductive material layers 404a and 404b.
  • the void 416 is preferably formed near the center of the plug conductive material layer 404c in the horizontal cross section.
  • a barrier metal layer and a tungsten conductive material are deposited on the second interlayer insulating layer 103 including the contact hole 104a by sputtering or the like using CVD or the like.
  • CVD tungsten deposition by CVD
  • tungsten hexafluoride (WF 6 ) gas is generally used, and tungsten is deposited by reduction with hydrogen or silane (SiH 4 ).
  • SiH 4 silane
  • an interlayer insulating layer made of silicon oxide is eroded by hydrogen fluoride (HF), which is a reactive organism, and the surface becomes rough.
  • HF hydrogen fluoride
  • silane is used as a reducing agent, and then tungsten is deposited by hydrogen reduction. Therefore, by increasing the film thickness for growing tungsten using the initial silane, pinch-off occurs in the initial stage of filling due to the tungsten overhang above the contact hole 104a. Therefore, a void (cavity) 416 is formed in the tungsten layer (plug conductive material layer 404c) in the contact hole 104a.
  • an excess portion of the surface of the second interlayer insulating layer 103 is removed from the plug conductive material layer 404c by the CMP method.
  • polishing is performed until the void 416 of the plug conductive material layer 404c appears on the plug surface. That is, a portion of the plug conductive material layer 404c above the void 416 is removed.
  • the first plug 404 having the concave portion 405 in a part of the central portion of the surface can be formed.
  • the plug conductive material layer 404b is deposited by overhang so as not to completely fill the inside of the contact hole 104a.
  • a plug conductive material layer 404c having a void 416 therein is formed.
  • part of the plug conductive material layer 404c is removed so that the void 416 appears on the surface.
  • the first plug 104 having the concave portion 405 in a part of the central portion of the surface can be stably formed.
  • the concave portion 105 (first concave portion) is formed in a part of the central portion of the surface of the first plug 104. Then, the concave portion 105 on the surface of the first plug 104 is transferred to the variable resistance layer 109 of the variable resistance element 111 formed so as to cover the concave portion 105, and is transferred to the second variable resistance layer 108 of the variable resistance layer 109.
  • the recess 1081 (third recess) can be formed stably.
  • the second resistance change layer 108 includes the recess 1081, the structure near the recess 1081 is bent.
  • FIG. 9 is a diagram illustrating an example of the configuration of the nonvolatile memory device according to Embodiment 2.
  • 9A shows a cross-sectional view of the nonvolatile memory device 20
  • FIG. 9B shows the shape of the first electrode 506 viewed from above and the outline of the first plug 504.
  • the outline of the recess 505 on the first plug 504 is shown.
  • FIG. 10 is an enlarged cross-sectional view of only the configuration of the first plug 504 and the resistance change element 511 in the configuration shown in FIG.
  • the nonvolatile memory device 20 includes a first interlayer insulating layer 101, a first wiring 102, a second interlayer insulating layer 103, a first plug 504, and the like.
  • the resistance change element 511 includes a first electrode 506, a first resistance change layer 507, a second resistance change layer 508, and a second electrode 510. Elements similar to those in FIGS. 1 and 2 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the nonvolatile memory device 20 differs from the nonvolatile memory device 10 according to Embodiment 1 in the configuration of the resistance change element 511. Specifically, the first variable resistance layer 507 and the second variable resistance layer 508 are different from each other in that the vertical arrangement of the variable resistance element 111 of the nonvolatile memory device 10 is reversed. That is, the second resistance change layer 508 is disposed on the first electrode 506, and the first resistance change layer 507 is disposed on the second resistance change layer 508.
  • the concave part 505 formed in a part of the central part of the first plug 504 is transferred to a part of the surface of the first electrode 506, and a concave part 5061 is provided.
  • the second resistance change layer 508 has a recess 5081 along the inner wall of the recess 5061 on the surface of the first electrode 506. 9A and 10, a part of the surface of the first resistance change layer 507 has a recess 5071 to which the recess 5081 of the second resistance change layer 508 is transferred. It may be.
  • the shape of the recess 105 formed in a part of the center portion of the surface of the first plug 104 is the same as that of the first embodiment. It is transferred more clearly than the structure. That is, the recess 5081 of the second resistance change layer 508 has a shape that more clearly reflects the shape of the recess 105 of the first plug 104. Therefore, compared with the case where the first resistance change layer 507 is interposed between the second resistance change layer 508 and the first electrode 506 (Embodiment 1), the recess 5081 of the second resistance change layer 508 Easy to control the shape.
  • FIG. 9B shows an example in which the first plug 504 has a shape different from that of the first plug 104 of the nonvolatile memory device 10. More specifically, as shown in FIG. 9B, the horizontal cross-sectional shape of the first plug 504 is quadrangular, and the horizontal cross-sectional shape of the recess 505 formed in a part of the central portion of the surface thereof. Is also square. The term “square” as used herein includes those having rounded corners.
  • the length of one side of the recess 505 is less than or equal to half the film thickness of the first electrode 506 that is the lower electrode of the resistance change element 511. Therefore, the trapezoidal vertical cross-sectional shape of the recess 505 is not transferred as it is to the surface of the first electrode 506 formed by covering the recess 505 (interface with the second resistance change layer 508).
  • the bent concave portion 5081 is formed.
  • a concave portion 5071 that is also a V-shaped bent portion is formed above the first electrode 506 at the interface between the second resistance change layer 508 and the first resistance change layer 507.
  • the V shape includes those having rounded corners.
  • the nonvolatile memory device 20 includes a step of forming the first wiring 102 on the first interlayer insulating layer 101 and a first plug 504 having a concave portion 505 (first concave portion) in a part of the central portion of the surface.
  • a second metal oxide a metal oxide having a lower oxygen deficiency than a first metal oxide described later
  • the step of forming the resistance change layer 509 on the first electrode 506 includes forming the second resistance change layer 508 on the first electrode 506 so as to cover the recess 5061 (second recess).
  • the 1st resistance change layer 507 demonstrated the case where it had the recessed part 5071, it is not restricted to it.
  • the first resistance change layer 507 does not have the recess 5071 and may be formed flat, for example. If the concave portion 5081 is formed at least in the second resistance change layer 508, the effect of reducing the initial break voltage is exhibited.
  • the second embodiment it is possible to realize a resistance change element capable of reducing the initial break voltage and suppressing variations in the initial break voltage, and a method for manufacturing the variable resistance element.
  • the nonvolatile memory device 20 may include N resistance change elements 511. In that case, since the resistance change operation can be performed independently for each of the regions of the resistance change elements 511, one nonvolatile memory device 20 can store N bits. In addition, since the electric field concentrates in the concave portion 5081 formed in the second variable resistance layer 508 of each variable resistance element 511, the density of current flowing through the region of each variable resistance element 511 increases, and the second The conductive path of the resistance change layer 508 can be easily formed. Thereby, the initial break voltage of each resistance change element 511 is reduced.
  • the conductive path formation portion of the second resistance change layer 508 is confined to the recess 5081, occurrence of variations in the initial break voltage and resistance change characteristics due to the conductive path formation portion can be suppressed. Therefore, it is possible to simultaneously reduce the initial break voltage of the N resistance change elements 511 formed in the nonvolatile memory device 20 and to suppress variations in the initial break voltage and the resistance change characteristic, and to realize a large memory capacity. As described above, the reduction of the break voltage and the improvement of the variation in the bit unit can contribute to the miniaturization and the capacity increase of the nonvolatile memory device 20.
  • the depth of the recess 1081 (5081) of the second resistance change layer 108 (508) is preferably 5 nm or more, and more preferably 10 nm or more, as described below. It is preferable.
  • the “depth of the concave portion” represents the depth of the step on the surface of the second variable resistance layer 108 facing the first variable resistance layer 107. For example, as shown in FIG. 11 in which FIG. 2 is partially enlarged, a depth h from the portion of the second resistance change layer 108 that is not the recess 1081 to the recess 1081 is represented.
  • FIG. 12 is a graph showing initial break voltage characteristics of the nonvolatile memory device according to Embodiment 1.
  • black circles in FIG. 12 indicate an average value of initial break voltages of a plurality (44) of resistance change elements formed on the same substrate, and error bars indicate the maximum value and the minimum value.
  • the vertical axis in FIG. 11 represents the initial break voltage, and the horizontal axis represents the depth of the resistance change layer (the depth of the recess 1081 of the second resistance change layer).
  • the resistance change element having a recess depth of 5 nm as compared with the conventional resistance change element (the recess depth is 0 nm) not including the recess in the resistance change layer.
  • the initial break voltage is reduced, and the variation of the initial break voltage is also reduced.
  • the initial value is further increased compared to the resistance change element having the recess depth of 5 nm.
  • the break voltage is reduced, and the variation of the initial break voltage is also reduced. That is, it can be seen that if the depth of the recess formed in the variable resistance layer is 10 nm or more, the effect of reducing the initial break voltage of the variable resistance element and its variation is remarkably large.
  • the depth of the recess formed in a part of the central portion of the surface of the first plug may be 5 nm or more, but is more preferably 10 nm or more.
  • the resistance change layer sandwiched between the upper and lower electrodes only needs to contain the various metal oxides shown above as the main material that exhibits resistance change. It does not matter. Further, it is possible to intentionally include a small amount of other elements by fine adjustment of the resistance value, and such a case is also included in the scope of the present invention. For example, if nitrogen is added to the resistance change layer, the resistance value of the resistance change layer increases, and the resistance change resistance can be improved.
  • an unintended trace element may be mixed into the resistive film due to residual gas or outgassing from the vacuum vessel wall. Naturally, it is also included in the scope of the present invention when mixed into the film.
  • variable resistance element is formed as a dot-shaped laminate
  • variable resistance element of the present invention is not limited to this shape.
  • the nonvolatile memory device according to the above embodiment is typically realized as an LSI which is an integrated circuit. These may be individually made into one chip, or may be made into one chip so as to include a part or all of them.
  • the numbers that define the dimensions of the components of the nonvolatile memory device used in the above embodiment and the process conditions for manufacturing are all examples for specifically explaining the present invention. The invention is not limited to the illustrated numbers. Further, the materials of the constituent elements shown above are all exemplified for specifically explaining the present invention, and the present invention is not limited to the exemplified materials.
  • the present invention can be applied to a variable resistance nonvolatile memory device and a manufacturing method thereof. Further, the present invention is useful for various electronic devices using a nonvolatile memory device.
  • Nonvolatile memory device 101 First interlayer insulating layer 102 First wiring 103 Second interlayer insulating layer 104, 204, 404, 504 First plug 104a, 204a Contact hole 104b, 204b, 404b, 404c Plug Conductive material layer 105, 105a, 205, 205a, 405, 505, 1061, 1071, 1081, 5061, 5071, 5081 Recess 106, 506 First electrode 106a First electrode layer 107, 507 First variable resistance layer 107a First 1 Resistance change thin film 108, 508 2nd resistance change layer 108a 2nd resistance change thin film 109, 509 Resistance change layer 109a Resistance change thin film 110, 510 2nd electrode 110a 2nd electrode layer 111,511 Resistance change element 112 3rd

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Semiconductor Memories (AREA)

Abstract

　本開示の不揮発性記憶装置等は、第１の層間絶縁層（１０１）と、第１の層間絶縁層（１０１）上に配置された第１の配線（１０２）と、第１の配線（１０２）上に配置され、表面の中央部の一部に凹部（１０５）を有する第１のプラグ（１０４）と、第１のプラグ（１０４）上に凹部（１０５）を覆うように配置され、凹部（１０５）の上方の表面に凹部（１０６１）を有する第１の電極（１０６）と、第１の金属酸化物で構成される第１の抵抗変化層（１０７）と、第１の抵抗変化層（１０７）より酸素不足度が小さい第２の金属酸化物で構成される第２の抵抗変化層（１０８）とを含み、凹部（１０６１）の上方に凹部（１０８１）を有して第１の電極（１０６）上に配置される抵抗変化層（１０９）と、抵抗変化層（１０９）上に配置される第２の電極（１１０）とを備える。

Description

不揮発性記憶装置及びその製造方法
　本発明は、電気パルスの印加により抵抗値が変化する抵抗変化装置を有する抵抗変化型の不揮発性記憶装置、及びその製造方法に関する。
　近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。また、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
　例えば特許文献１には、この抵抗変化素子の一例として、酸素含有率の異なる遷移金属酸化物を積層して抵抗変化層に用いた抵抗変化素子が開示されている。特許文献１では、酸素含有率の高い抵抗変化層と接触する電極界面に酸化・還元反応を選択的に発生させることで、抵抗変化を安定化させる技術が開示されている。
　より具体的には、上記特許文献１に開示される抵抗変化素子は、下部電極と抵抗変化層と上部電極とを有して構成される。この抵抗変化素子は二次元状もしくは三次元状に配置されて、メモリアレイを構成する。また、この抵抗変化素子の抵抗変化層は、同種の遷移金属酸化物で形成される第１の抵抗変化層と第２の抵抗変化層との積層構造から構成される。第２の抵抗変化層を形成する遷移金属酸化物の酸素含有率は、第１の抵抗変化層を形成する遷移金属酸化物の酸素含有率より高い。
　この構成により、抵抗変化素子に電圧を印加した場合には、酸素含有率が高く、より高い抵抗値を示す第２の抵抗変化層にほとんどの電圧が印加されることになる。また、第２の抵抗変化層の界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、上部電極と第２の抵抗変化層との界面で、選択的に酸化・還元の反応が起こすことで、安定に抵抗変化をさせることができる。
国際公開第２００８／１４９４８４号
　しかしながら、従来の不揮発性記憶装置において、初期ブレイク電圧を低減することが望まれる。さらに、複数の抵抗変化素子から構成されるメモリセルアレイを有する不揮発性記憶装置では、複数の抵抗変化素子間の初期ブレイク電圧ばらつきを低減することが望まれる。
　本発明は上記課題を解決するためになされたものであり、初期ブレイク電圧を低くし、かつ、初期ブレイク電圧のばらつきを抑制することが可能な不揮発性記憶装置及びその製造方法を提供することを目的とする。
　上記目的を達成するために、本発明の不揮発性記憶装置の１つの態様は、基板と、前記基板上に配置された配線と、前記配線上に配置され、表面の中央部の一部に第１の凹部を有するプラグと、前記プラグ上に前記第１の凹部を被覆して配置され、前記第１の凹部の上方の表面に第２の凹部を有する第１の電極と、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の抵抗変化層より酸素不足度が小さい第２の金属酸化物で構成され、前記第２の凹部の上方に第３の凹部を有する第２の抵抗変化層とを含み、前記第１の電極上に配置される抵抗変化層と、前記抵抗変化層上に配置される第２の電極とを備える。
　また、上記目的を達成するために、本発明の不揮発性記憶装置の製造方法の１つの態様は、基板上に配線を形成する工程と、表面の中央部の一部に第１の凹部を有するプラグを前記配線上に形成する工程と、前記第１の凹部を被覆することにより、前記第１の凹部の上方の表面に第２の凹部を有する第１の電極を前記プラグ上に形成する工程と、前記第２の凹部を被覆することにより、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の金属酸化物より酸素不足度が小さい第２の金属酸化物で構成され、前記第２の凹部の上方に第３の凹部を有する第２の抵抗変化層とを含む抵抗変化層を前記第１の電極上に形成する工程と、前記抵抗変化層上に第２の電極を形成する工程とを含む。
　本発明によれば、初期ブレイク電圧を低くし、かつ、初期ブレイク電圧のばらつきを抑制することが可能な不揮発性記憶装置及びその製造方法を実現することができる。
図１は、実施の形態１に係る不揮発性記憶装置の構成の一例を示す図である。 図２は、実施の形態１に係る第１のプラグ及び抵抗変化素子の構成のみを拡大して示す断面図である。 図３Ａは、実施の形態１に係る不揮発性記憶装置の製造方法の一例を説明するための図である。 図３Ｂは、実施の形態１に係る不揮発性記憶装置の製造方法の一例を説明するための図である。 図３Ｃは、実施の形態１に係る不揮発性記憶装置の製造方法の一例を説明するための図である。 図３Ｄは、実施の形態１に係る不揮発性記憶装置の製造方法の一例を説明するための図である。 図３Ｅは、実施の形態１に係る不揮発性記憶装置の製造方法の一例を説明するための図である。 図３Ｆは、実施の形態１に係る不揮発性記憶装置の製造方法の一例を説明するための図である。 図３Ｇは、実施の形態１に係る不揮発性記憶装置の製造方法の一例を説明するための図である。 図３Ｈは、実施の形態１に係る不揮発性記憶装置の製造方法の一例を説明するための図である。 図３Ｉは、実施の形態１に係る不揮発性記憶装置の製造方法の一例を説明するための図である。 図４は、実施の形態１に係る第１のプラグの形成後の様子を示す図である。 図５Ａは、異なる製造条件により形成されたコンタクトホールを満たすタングステンの例を示す図である。 図５Ｂは、異なる製造条件により形成されたコンタクトホールを満たすタングステンの例を示す図である。 図６Ａは、実施の形態１の変形例１に係る第１のプラグの表面の一部に凹部を安定的に形成する方法を説明するための図である。 図６Ｂは、実施の形態１の変形例１に係る第１のプラグの表面の一部に凹部を安定的に形成する方法を説明するための図である。 図６Ｃは、実施の形態１の変形例１に係る第１のプラグの表面の一部に凹部を安定的に形成する方法を説明するための図である。 図６Ｄは、実施の形態１の変形例１に係る第１のプラグの表面の一部に凹部を安定的に形成する方法を説明するための図である。 図７Ａは、実施の形態１の変形例２に係る第１のプラグ表面の一部に凹部を安定的に形成する方法を説明するための図である。 図７Ｂは、実施の形態１の変形例２に係る第１のプラグ表面の一部に凹部を安定的に形成する方法を説明するための図である。 図７Ｃは、実施の形態１の変形例２に係る第１のプラグ表面の一部に凹部を安定的に形成する方法を説明するための図である。 図７Ｄは、実施の形態１の変形例２に係る第１のプラグ表面の一部に凹部を安定的に形成する方法を説明するための図である。 図８Ａは、実施の形態１の変形例３に係る第１のプラグの表面の一部に凹部を安定的に形成する方法を説明するための図である。 図８Ｂは、実施の形態１の変形例３に係る第１のプラグの表面の一部に凹部を安定的に形成する方法を説明するための図である。 図８Ｃは、実施の形態１の変形例３に係る第１のプラグの表面の一部に凹部を安定的に形成する方法を説明するための図である。 図８Ｄは、実施の形態１の変形例３に係る第１のプラグの表面の一部に凹部を安定的に形成する方法を説明するための図である。 図９は、実施の形態２に係る不揮発性記憶装置の構成の一例を示す図である。 図１０は、実施の形態２に係る第１のプラグと抵抗変化素子の構成のみを拡大した断面図である。 図１１は、図２の第２の抵抗変化層付近の構成のみを拡大した断面図である。 図１２は、不揮発性記憶装置の初期ブレイク電圧特性を示すグラフである。
　本発明の一形態に係る不揮発性記憶装置は、基板と、前記基板上に配置された配線と、前記配線上に配置され、表面の中央部の一部に第１の凹部を有するプラグと、前記プラグ上に前記第１の凹部を覆うように配置され、前記第１の凹部の上方の表面に第２の凹部を有する第１の電極と、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の抵抗変化層より酸素不足度が小さい第２の金属酸化物で構成される第２の抵抗変化層とを含み、前記第２の凹部の上方に第３の凹部を有して前記第１の電極上に配置される抵抗変化層と、前記抵抗変化層上に配置される第２の電極とを備える。
　この構成によれば、初期ブレイク電圧を低くし、かつ、初期ブレイク電圧のばらつきを抑制しうる不揮発性記憶装置を実現できる。なお、本明細書において、「初期ブレイク」とは、製造後の抵抗変化素子に対して所定の電圧パルスを印加して、抵抗変化素子を初期状態から抵抗変化が可能な状態へ遷移させる初期化工程を意味する。初期ブレイクにより、抵抗変化素子のうち高抵抗層である第２の抵抗変化層の一部が局所的に短絡し、抵抗変化が可能な状態へ遷移する。なお、「初期ブレイク電圧」とは、初期ブレイク時に印加される電圧パルスを意味する。
　また、本構成において、抵抗変化層（特に第２の抵抗変化層）の第３の凹部は、プラグの表面の第１の凹部が第１の電極および抵抗変化層に転写されることによって形成される。そして、この第３の凹部近傍は、電界が集中しやすい、あるいは絶縁破壊されやすい等の理由により、他の部分に比べて初期ブレイク現象が生じやすい。そのため、本形態における不揮発性記憶装置は、第３の凹部を有することにより、初期ブレイク電圧が低減される。
　また、第１の電極の形状ならびに抵抗変化層の形状は、その下層側に形成されたプラグ表面の第１の凹部の形状が転写されるため、プラグ表面の第１の凹部の形状が反映されたものとなる。これにより、抵抗変化層（特に第２の抵抗変化層）の第３の凹部を制御性よく形成することができる。その結果、ブレイク電圧のばらつきを低減することができる。また、導電パスの形成場所に起因する初期ブレイク電圧や抵抗変化特性のばらつきを低減させることができる。
　したがって、本構成によれば、初期ブレイク電圧の低減と、初期ブレイク電圧及び抵抗変化特性のばらつき抑制とが両立できる。
　また、本構成では、プラグの表面の中央部の一部に第１の凹部が形成されているため、上方から見たときの第１の凹部の大きさは、プラグ上面の大きさよりも小さい。そのため、このプラグ上面の第１の凹部が転写されて形成される第１の電極表面の第２の凹部及び抵抗変化層（特に第２抵抗変化層）の第３の凹部は、プラグのサイズに伴って微細化することができる。
　ここで、前記第１の抵抗変化層は、前記第１の電極上に配置され、前記第２の凹部の上方の表面に前記第２の凹部の形状を反映し凹部Ａを有し、前記第２の抵抗変化層は、前記第１の抵抗変化層上に配置され、前記凹部Ａの内壁に沿って前記凹部Ａの形状を反映した凹部Ｂを有するとしてもよい。
　また、前記第２の抵抗変化層は、前記第１の電極上に配置され、前記第２の凹部の内壁に沿って前記第２の凹部の形状を反映した凹部Ｂを有し、前記第１の抵抗変化層は、前記第２の抵抗変化層上に配置されるとしてもよい。
　また、前記第２の抵抗変化層の前記凹部Ｂは、前記凹部Ｂを除く第２の抵抗変化層の膜厚と比べて、膜厚が薄い部位を有するとしてもよい。
　また、前記第１の凹部の深さは、５ｎｍ以上であるとしてもよい。
　また、前記基板の主面に垂直な面での前記第１の凹部の垂直断面は、四角形、Ｖ字形、またはＵ字形であるとしてもよい。なお、ここでいう四角形、Ｖ字形とは、角が丸くなっているものも含む。
　また、前記基板の主面に平行な面での前記プラグの水平断面は、円を含む楕円形であり、前記基板の主面に平行な面での前記第１の凹部の水平断面は、円を含む楕円形であるとしてもよい。
　また、前記基板の主面に平行な面での前記プラグの水平断面は、四角形であり、前記基板の主面に平行な面での前記第１の凹部の水平断面は、四角形であるとしてもよい。なお、ここでいう四角形とは、角が丸くなっているものも含む。
　ここで、前記第１の金属酸化物及び前記第２の金属酸化物は、タンタル酸化物、ハフニウム酸化物及びジルコニウム酸化物のうちの１つ以上を含むとしてもよい。
　また、前記プラグは、タングステンまたは銅で構成されるとしてもよい。
　本発明の一形態に係る不揮発性記憶装置の製造方法は、基板上に配線を形成する工程と、表面の中央部の一部に第１の凹部を有するプラグを前記配線上に形成する工程と、前記第１の凹部を覆うことにより、前記第１の凹部の上方の表面に第２の凹部を有する第１の電極を前記プラグ上に形成する工程と、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の金属酸化物より酸素不足度が小さい第２の金属酸化物で構成される第２の抵抗変化層とを前記第２の凹部を覆うように形成することで、前記第２の凹部の上方に第３の凹部を有する抵抗変化層を前記第１の電極上に形成する工程と、前記抵抗変化層上に第２の電極を形成する工程とを含む。
　このように、プラグ表面の中央部に設けられた第１の凹部を起点として自己形成的（セルフアライン）に抵抗変化層（特に第２の抵抗変化層）に第３の凹部を形成できるため、従来のような、当該第３の凹部をリソグラフィーやドライエッチング等を用いて加工形成する場合に比べて、製造工程を簡略化できる。また、例えば、ドライエッチングに用いるエッチングガスやプラズマに抵抗変化層を曝さすことなく、第３の凹部が形成されるため、抵抗変化層の酸化や変質を防止することができる。これにより、初期ブレイク電圧が低く、かつ安定的に抵抗変化動作する不揮発性記憶装置を製造できる。
　ここで、前記第３の凹部を有する前記抵抗変化層を前記第１の電極上に形成する工程は、前記第１の電極上に、前記第２の凹部の上方の表面に前記第２の凹部の形状を反映した凹部Ａを有する前記第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層上に、前記凹部Ａの内壁に沿って前記凹部Ａの形状を反映した凹部Ｂが形成されるように、前記第２の抵抗変化層を形成する工程とを含むとしてもよい。
　また、第３の凹部を有する前記抵抗変化層を前記第１の電極上に形成する工程は、前記第１の電極上に、前記第２の凹部の内壁に沿って前記第２の凹部の形状を反映した凹部Ｂが形成されるように、前記第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に、前記第１の抵抗変化層を形成する工程とを含むとしてもよい。
　また、前記第３の凹部を有する抵抗変化層を前記第１の電極上に形成する工程では、前記第２の抵抗変化層の前記凹部Ｂは、前記凹部Ｂを除く前記第２の抵抗変化層の膜厚と比べて、膜厚が薄い部位を有するように形成されるとしてもよい。
　ここで、前記プラグを形成する工程は、前記基板上に、前記配線を覆うように層間絶縁層を形成する工程と、前記層間絶縁層に前記配線の表面まで貫通するコンタクトホールを形成する工程と、前記コンタクトホールを含む前記層間絶縁層上に、前記コンタクトホール内を完全に充填しないようにプラグ導電材料を堆積させることにより、表面の中央部の一部に非充填領域を有するプラグ導電材料層を形成する工程と、前記非充填領域の少なくとも一部が前記第１の凹部となるように、前記層間絶縁層上の前記プラグ導電材料層の一部を除去する工程とを含むとしてもよい。
　また、前記コンタクトホールを形成する工程の後で、前記プラグ導電材料を堆積させる工程の前において、前記コンタクトホール上部の開口を拡大させる工程をさらに含むとしてもよい。
　また、前記プラグを形成する工程は、前記プラグ導電材料層を形成する工程の後であって、前記プラグ導電材料層の一部を除去する工程の前に、前記非充填領域に犠牲層を形成する工程と、前記プラグ導電材料層の一部を除去する工程の後に、前記第１の凹部内の前記犠牲層を除去する工程をさらに含みとしてもよい。
　また、前記非充填領域はボイドであり、前記プラグ導電材料層を形成する工程では、オーバーハングによって、前記コンタクトホール内を完全に満たさないように、プラグ導電材料を堆積させることにより、内部に前記ボイドを有するプラグ導電材料を形成し、前記プラグ導電材料層の一部を除去する工程では、前記ボイドが表面に現れるように前記プラグ導電材料の一部を除去するとしてもよい。
　なお、このような不揮発性記憶装置及びその製造方法は、このような不揮発性記憶装置の機能の一部または全てを有する半導体集積回路（ＬＳＩ）として応用することができる。
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する構成要素として説明される。
　（用語の説明）
　酸素不足型の金属酸化物とは、化学量論的組成を有する金属酸化物と比較して酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない酸化物をいう。また、酸素不足度とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
　例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５－１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
　酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
　酸素含有率とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層を構成する金属と、第２の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。
　（実施の形態１）
　図１は、実施の形態１に係る不揮発性記憶装置の構成の一例を示す図である。図１の（ａ）は不揮発性記憶装置１０の断面図を示しており、図１の（ｂ）は第１の電極１０６を上方から見た際の形状と、第１のプラグ１０４の輪郭と、第１のプラグ１０４上の凹部１０５の輪郭とを示している。また、図２は、図１（ａ）に示される構成のうち、第１のプラグ１０４及び抵抗変化素子１１１の構成のみを拡大して示す断面図である。
　図１に示すとおり、本実施の形態に係る不揮発性記憶装置１０は、第１の層間絶縁層１０１と、第１の配線１０２と、第２の層間絶縁層１０３と、第１のプラグ１０４と、第１の電極１０６と、第１の抵抗変化層１０７及び第２の抵抗変化層１０８で構成された抵抗変化層１０９と、第２の電極１１０と、第３の層間絶縁層１１２と、第２のプラグ１１３と、第２の配線１１４とを備えている。
　抵抗変化層１０９は、第１の電極１０６と第２の電極１１０との間に介在され、第１電極１０６と第２の電極１１０との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。例えば、第１の電極１０６と第２の電極１１０との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。抵抗変化層１０９は、第１の電極１０６に接続する第１の抵抗変化層１０７と、第２の電極１１０に接続する第２の抵抗変化層１０８の少なくとも２層を積層して構成される。ここで、第２の抵抗変化層１０８は、第１の抵抗変化層１０７よりも酸素含有率が高い。言い換えると、第２の抵抗変化層１０８は第１の抵抗変化層１０７よりも酸素不足度が小さい。
　本実施の形態において、基板は、例えば、トランジスタ等が形成されている半導体基板（図示せず）と、その上に形成された第１の層間絶縁層１０１とから構成される。なお、以下では、説明の簡便のため、第１の層間絶縁層１０１を基板に対応するものとして説明する。第１の層間絶縁層１０１は、例えば、シリコン酸化物で構成される。
　第１の配線１０２は、第１の層間絶縁層１０１上に形成（配置）されている。ここで、第１の配線１０２は、例えば、銅またはアルミニウム等で構成される。
　第２の層間絶縁層１０３は、第１の配線１０２上に形成されている。第２の層間絶縁層１０３は、例えば、シリコン酸化物で構成され、その膜厚は、例えば１００ｎｍ～５００ｎｍである。
　第１のプラグ１０４は、第２の層間絶縁層１０３中に形成され、かつ、第１の配線１０２と接続されている。ここで、例えば、第１のプラグ１０４は、タングステンまたは銅等で構成される。
　第１のプラグ１０４は、第１の配線１０２上に配置され、表面の中央部の一部（中心付近の一部）に凹部１０５（第１の凹部）を有する。この凹部１０５は、その深さが５ｎｍ以上であり、その垂直断面（基板上に形成された第１の層間絶縁層１０１の主面に垂直な面）は、四角形、Ｖ字形、またはＵ字形等である。また、第１のプラグ１０４の水平断面（基板上に形成された第１の層間絶縁層１０１の主面に平行な面）は、円を含む楕円形、または四角形である。例えば、第１のプラグ１０４の水平断面は、円を含む楕円形であり、凹部１０５の水平断面は、円を含む楕円形であるとしてもよい。また、第１のプラグ１０４の水平断面は、四角形であり、凹部１０５の水平断面は、四角形であるとしてよい。なお、ここでいう四角形、Ｖ字形とは、角（隅）が丸くなっているものも含む。また、凹部１０５は、第１のプラグ１０４の表面（上面）の中央部の一部の凹み（窪み）を意味し、第１のプラグ１０４の表面全体が凹んだ（窪んだ）ものを意味するものではない。
　図１の（ｂ）に示される例では、第１のプラグ１０４の水平断面は、円形（例えば、直径７０ｎｍ～３００ｎｍ）であり、凹部１０５の水平断面は円形である。また、図２に示すように、凹部１０５の垂直断面は台形状である。ここで、凹部１０５は、例えば、直径５０ｎｍ、深さ３０ｎｍで形成されている。なお、ここでいう台形とは、角（隅）が丸くなっているものも含む。
　第１の電極１０６は、第１の抵抗変化層１０７すなわち酸素不足度が第２の抵抗変化層１０８よりも高い第１の金属酸化物に接続される。第１の電極１０６は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、第１の金属酸化物を構成する金属と比べて標準電極電位が、より低い材料で構成してもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
　本実施の形態では、第１の電極１０６は、第１のプラグ１０４に接続される。第１の電極１０６は、第１のプラグ１０４上に凹部１０５を被覆して配置されている。第１のプラグ１０４上の凹部１０５の上方において、第１の電極１０６は、その表面の一部に凹部１０６１（第２の凹部）を有する。図２に示す例の場合、第１の電極１０６は、第１のプラグ１０４の表面の中心付近の一部にある台形状の凹部１０５を覆うように形成される。それにより、第１の電極１０６は、その表面（第１の電極１０６と第１の抵抗変化層１０７との界面）に、第１のプラグ１０４の凹部１０５が転写されて形成された凹部１０６１を有する。具体的には、第１の電極１０６の下面が第１のプラグの１０４の凹部１０５の内壁に沿うことにより、第１の電極１０６は第１のプラグ１０４の凹部１０５の上方で第２の凹部１０６１を形成している。そして、第１の電極１０６の第２の凹部１０６１の上面が、第１の電極１０６の凹部１０６１の内壁を構成する。
　第１の電極１０６は、水平断面において円形状である凹部１０５の半径よりも、小さい膜厚で形成される場合には、第１のプラグ１０４の凹部１０５の垂直断面形状が第１の電極１０６の凹部１０６１にそのまま転写される。図１（ａ）に示される例では、このようにして、凹部１０６１の垂直断面形状は台形状に形成されている。なお、第１の電極１０６の膜厚が大きい場合には、第１の電極１０６の凹部１０６１の垂直断面形状は、第１の電極１０６の膜厚の分だけ、第１のプラグ１０４の凹部１０５の断面形状と異なることがある。本明細書中において、「転写される」とは、このような膜厚による形状のずれも含むものとし、厳密に形状が同一であることは問わない。
　第３の層間絶縁層１１２は、抵抗変化素子１１１を含む第２の層間絶縁層１０３上に形成されている。
　第２のプラグ１１３は、第３の層間絶縁層１１２中に形成されている。第２のプラグ１１３は、抵抗変化素子１１１を構成する第２の電極１１０と接続されている。
　第２の配線１１４は、第３の層間絶縁層１１２上、かつ第２のプラグ１１３の上方に形成されている。第２の配線１１４は、抵抗変化素子１１１の上面と第２のプラグ１１３を介して、接続されている。
　抵抗変化素子１１１は、第２の層間絶縁層１０３上に形成されるとともに、第１のプラグ１０４と接続されている。この抵抗変化素子１１１は、ドット形状の積層体として形成されている。ここで、ドット形状とは、例えば、一辺が１００ｎｍ～５００ｎｍの四角形状の水平断面を有する積層体の形状を言う。なお、プロセス上の理由により、四角形状の角部は丸く形成されてもよい。
　抵抗変化素子１１１は、上述したように、第１の電極１０６と、抵抗変化層１０９と、第２の電極１１０とで構成されている。抵抗変化層１０９は、金属酸化物で構成され、第１の電極１０６と第２の電極１１０とに挟持されている。抵抗変化層１０９は、第１の電極１０６と第２の電極１１０との間に与えられる電気的信号に基づいて、高抵抗状態と、当該高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する。
　本実施の形態では、抵抗変化層１０９は、第１の電極１０６上に配置される。抵抗変化層１０９は、第１の金属酸化物で構成される第１の抵抗変化層１０７と、第１の抵抗変化層より酸素不足度が小さい第２の金属酸化物で構成される第２の抵抗変化層１０８とを含む。このような構成とすることにより、抵抗変化層１０９を抵抗変化させる時に、第１の電極１０６及び第２の電極１１０に印加された電圧のうち、より多くの電圧を抵抗値が高い第２の抵抗変化層１０８に分配することができる。したがって、第２の抵抗変化層１０８中で発生する酸化還元反応をより起こしやすくすることができる。典型的には、第２の抵抗変化層１０８は、非常に抵抗値の高い（例えば１×１０７ｍΩ・ｃｍ以上の）半導体層、または絶縁層であることが望ましい。
　第１の抵抗変化層１０７は、酸素不足型の第１の金属酸化物で構成され、第１の電極１０６上に配置される。第１の抵抗変化層１０７の表面の一部には、第１のプラグ１０４の凹部１０５（第１の凹部）の上方において、凹部１０７１（第３の凹部、凹部Ａ）が設けられている。具体的には、第１の電極１０６の表面のうち、第１のプラグ１０４の凹部１０５の上方の部分に、凹部１０６１が設けられており、第１の抵抗変化層１０７の表面のうち、第１の電極１０６の凹部１０６１の上方の部分に、凹部１０７１が設けられている。すなわち、第１の抵抗変化層１０７の下面の一部が第１の電極１０６の凹部１０６１の内壁に沿うことにより、第１の抵抗変化層１０７は第１の電極１０６の凹部１０６１の上方で凹部１０７１を有し、当該凹部１０７１の上面が第１の抵抗変化層の凹部１０７１の内壁を構成する。
　また、第２の抵抗変化層１０８は、第１の金属酸化物よりも酸素不足度が小さい第２の第２の金属酸化物で構成され、第１の抵抗変化層１０７上に配置される。第２の抵抗変化層１０８中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
　第２の抵抗変化層１０８は、その表面のうち第１の電極１０６の凹部１０６１の上方の部分に、凹部１０８１（第３の凹部、凹部Ｂ）を有する。すなわち、凹部１０８１の上面が、第２の抵抗変化層１０８の凹部の内壁を構成する。第２の抵抗変化層１０８の凹部１０８１は、第１の抵抗変化層１０７の凹部１０７１の内壁に沿って配置されている。すなわち、第２の抵抗変化層１０８の凹部１０８１は、その下面の一部が第１の抵抗変化層１０７の凹部１０７１の内壁と接する。なお、凹部１０８１は、当該凹部１０８１を除く第２の抵抗変化層１０８の膜厚と比べて、局所的に膜厚が薄い部位を有していてもよい。以上のようにして、第２の抵抗変化層１０８の凹部１０８１は、第１のプラグ１０４の凹部１０５に基づいて形状が転写されながら形成されるため、安定的に形成できる。
　図１（ａ）に示される例では、凹部１０６１の半径よりも第１の抵抗変化層１０７の膜厚が厚い。そのため、第１の抵抗変化層１０７は、第１の電極１０６の凹部１０６１の側壁から閉口するように堆積されることにより、凹部１０６１の上方にＶ字形の凹部１０７１を有する。同様に、第２の抵抗変化層１０８は、第１の抵抗変化層１０７表面の凹部１０７１に堆積されることにより、凹部１０６１の上方にＶ字形の凹部を有する。つまり、、凹部１０６１の上方に第２の抵抗変化層１０８の凹部１０８１が形成されている。また、この凹部１０８１の底面部や側面部では局所的に膜厚が薄い部位があってもよい。なお、ここでいうＶ字形とは、角が丸くなっているものも含む。
　ここで、抵抗変化層１０９を構成する材料等について説明する。すなわち、抵抗変化層１０９は、例えば、１８ｎｍ～９５ｎｍの第１の抵抗変化層１０７と、例えば２ｎｍ～１０ｎｍの第２の抵抗変化層１０８との積層構造で構成される。
　第１の抵抗変化層１０７は、例えば、酸素不足型の酸化タンタル(ＴａＯｘ、０＜ｘ＜２．５)を主成分とした金属酸化物（第１の金属酸化物）で構成される。一方、第２の抵抗変化層１０８は、例えば、酸化タンタル（ＴａＯｙ）を主成分とした金属酸化物（第２の金属酸化物）で構成される。ここで、第２の抵抗変化層１０８を形成する金属酸化物（第２の金属酸化物）の酸素含有率は、第１の抵抗変化層１０７を形成する金属酸化物（第１の金属酸化物）の酸素含有率より高い。つまり、ｘ＜ｙとなる。言い換えると、第２の抵抗変化層１０８は、酸素不足度が第１の抵抗変化層１０７より小さい材料で構成される。なお、抵抗変化層１０９が２層積層で構成される場合の、製造方法及び抵抗変化素子の動作特性については、例えば、国際公開第２００９／０５０８３３号で詳細に説明されている。
　なお、第１の抵抗変化層１０７と第２の抵抗変化層１０８とは、タンタル以外の金属で構成されるとしてもよい。これら抵抗変化層を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
　例えば、ハフニウム酸化物を用いる場合、第１の金属酸化物の組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、かつ、第２の金属酸化物の組成をＨｆＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層の抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物の膜厚は、３～４ｎｍとしてもよい。
　また、ジルコニウム酸化物を用いる場合、第１の金属酸化物の組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、かつ、第２の金属酸化物の組成をＺｒＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層の抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物の膜厚は、１～５ｎｍとしてもよい。
　さらに、酸素不足型のタンタル酸化物、ハフニウム酸化物、またはジルコニウム酸化物で構成される第１の抵抗変化層１０７は、タンタル、ハフニウム、またはジルコニウムをそれぞれターゲットに用いてアルゴンガス及び酸素ガス中でスパッタリングする、いわゆる反応性スパッタリング法によって形成できる。第１の抵抗変化層１０７の酸素不足度は、反応性スパッタリング中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整できる。なお、この処理は、基板を特に加熱することなく室温で行える。第２の抵抗変化層１０８は、反応性スパッタリング法で形成された第１の抵抗変化層１０７の表面をアルゴンガスと酸素ガスとのプラズマに暴露することにより形成できる。
　なお、第１の金属酸化物を構成する第１の金属と、第２の金属酸化物を構成する第２の金属とは、異なる金属を用いてもよい。この場合、第２の金属酸化物は、第１の金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に第１の電極１０６と第２の電極１１０との間に印加された電圧は、第２の金属酸化物に、より多くの電圧が分配され、第２の金属酸化物中で発生する酸化還元反応をより起こしやすくすることができる。
　また、第１の抵抗変化層１０７となる第１の金属酸化物を構成する第１の金属と、第２の抵抗変化層となる第２の金属酸化物を構成する第２の金属とを、互いに異なる材料を用いる場合、第２の金属の標準電極電位は、第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い第２の金属酸化物において、酸化還元反応が起こりやすくなる。なお、抵抗変化現象は、抵抗が高い第２の金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、その抵抗値（酸素不足度）が変化すると考えられる。
　例えば、第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝－１．６３ｅＶ）はタンタル（標準電極電位＝－０．６ｅＶ）より標準電極電位が低い材料である。このように、第２の金属酸化物に第１の金属酸化物より標準電極電位が低い金属の酸化物を用いることにより、第２の金属酸化物中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、高抵抗層となる第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。例えば、第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。
　次に、以上のように構成された抵抗変化層１０９の抵抗変化現象について説明する。
　積層構造の抵抗変化層１０９における抵抗変化現象は、いずれも抵抗が高い第２の金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント（導電パス）が変化することにより、その抵抗値が変化すると考えられる。
　つまり、第２の金属酸化物に接続する第２の電極１１０に、第１の電極１０６を基準にして正の電圧を印加したとき、抵抗変化層中の酸素イオンが第２の金属酸化物側に引き寄せられる。これによって、第２の金属酸化物中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域中のフィラメントが繋がりにくくなり、抵抗値が増大すると考えられる。
　逆に、第２の金属酸化物に接続する第２の電極１１０に、第１の電極１０６を基準にして負の電圧を印加したとき、第２の金属酸化物中の酸素イオンが第１の金属酸化物側に押しやられる。これによって、第２の金属酸化物中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域中のフィラメントが繋がりやすくなり、抵抗値が減少すると考えられる。
　第２の電極１１０は、酸素不足度がより小さい第２の金属酸化物に接続され、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第２の金属酸化物を構成する金属及び第１電極を構成する材料と比べて標準電極電位が、より高い材料で構成する。
　また、第２の電極１１０の標準電極電位Ｖ２、第２の金属酸化物を構成する金属の標準電極電位Ｖｒ２、第１の金属酸化物を構成する金属の標準電極電位Ｖｒ１、第１の電極１０６の標準電極電位Ｖ１との間には、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１の関係を満足してもよい。
　上記の構成とすることにより、第２の電極１１０と第２の金属酸化物の界面近傍の第２の金属酸化物中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
　本実施の形態では、第２の電極１１０は、抵抗変化層１０９上に配置される。具体的には、第２の電極１１０は、第１の抵抗変化層１０７に比べて酸素不足度が小さい第２の抵抗変化層１０８に接続されている。第２の電極１１０は、第２の抵抗変化層１０８を構成する金属酸化物及び第１の電極１０６を構成する材料と比べて標準電極電位がより高い材料で構成される。例えば、第２の電極１１０は、白金（Ｐｔ）、イリジウム（Ｉｒ）などが用いられる。このような構成とすることにより、第２の電極１１０と第２の抵抗変化層１０８の界面近傍の第２の抵抗変化層１０８中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
　第２の電極１１０は、第２の抵抗変化層１０８が表面に凹部を有する場合に、当該凹部の内壁に接するように凸部を有していてもよい。これにより、第２の電極１１０の凸部に電界集中しやすくなり、初期ブレイク電圧を低減できると考えられる。
　以上のように、不揮発性記憶装置１０は構成される。
　本実施の形態における不揮発性記憶装置１０は、抵抗変化素子１１１を製造直後の初期状態から抵抗変化が安定して発現する状態に遷移させるための初期ブレイク処理が行われる。この初期ブレイク処理を行う際には、メモリセルを構成する抵抗変化素子１１１以外のトランジスタや寄生抵抗成分に不要な電圧が印加されることなく、抵抗変化素子１１１に十分な電圧が印加されることが望ましい。
　不揮発性記憶装置１０は、上述したように、第２の抵抗変化層１０８が凹部１０８１を有する。これにより、初期ブレイク処理において、凹部１０８１には、その形状から電界が集中し、第１の抵抗変化層１０７から第２の抵抗変化層１０８へ流れる電流の密度が増加する。その結果、第２の抵抗変化層１０８には、凹部１０８１を起点として導電パス（フィラメント）が容易に形成されるため、抵抗変化素子１１１の初期ブレイク電圧が減少する。つまり、第２の抵抗変化層１０８に形成される凹部１０８１付近で、低電圧で初期ブレイク現象を生じさせることができる。これにより、典型的は、第２の抵抗変化層１０８の凹部１０８１付近に、第２の抵抗変化層１０８よりも酸素不足度の大きい微小領域が形成される。
　また、第２の抵抗変化層１０８の凹部１０８１は、第１のプラグ１０４の表面の中央部の一部に形成された凹部１０５を利用し、第１の電極１０６、第１の抵抗変化層１０７、第２の抵抗変化層１０８へと、凹部形状の転写によって形成されるため、制御が容易であり安定して形成可能である。そのため、凹部１０８１の形状ばらつきを低減することで、初期ブレイク電圧や抵抗変化特性のばらつきも低減することが可能となる。
　したがって、不揮発性記憶装置１０は、初期ブレイク電圧を低くし、かつ、初期ブレイク電圧のばらつきを抑制することができる。
　本実施の形態は、典型的には、複数の抵抗変化素子をアレイ状に配置したメモリセルアレイを備える不揮発性記憶装置に適用される。例えば、不揮発性記憶装置が、任意のＮ個の抵抗変化素子を有する場合、Ｎビットの記憶が可能となる。このようなメモリセルアレイを備える不揮発性記憶装置においても、上記の説明が同様に成り立つ。言い換えれば、上記説明は、メモリセルアレイを備える不揮発性記憶装置のうち、メモリセルアレイの一部領域の説明として適宜読み替え可能である。例えば、図１は、メモリセルアレイのうち３つのメモリセルを表している。
　本実施の形態の不揮発性記憶装置は、上述の通り、初期ブレイク電圧を低減し、抵抗変化特性のばらつきの発生を抑えることができる。よって、不揮発性記憶装置がＮ個の抵抗変化素子を有する場合には、Ｎ個の抵抗変化素子の初期ブレイク電圧の低減と、初期ブレイク電圧及び抵抗変化特性のばらつき抑制とを両立できるため、不揮発性記憶装置の微細化・大容量化に貢献できる。また、第２の抵抗変化層の凹部はプラグの形状を反映して形成されるため、微細化に適している。
　また、不揮発性記憶装置は、メモリセルアレイを駆動するための駆動回路をさらに備える構成としてもよい。その場合、駆動回路は、メモリセルアレイ中の各メモリセルに対して、電気パルスを印加する。具体的には、外部の電源及び上記駆動回路によって、所定の条件を満たす電圧を第１の電極と第２の電極との間に印加する。メモリセル中の抵抗変化素子１１１の抵抗状態は、駆動回路によって印加されるデータ書き込み用の電気パルスによって変更される。また、メモリセル中の抵抗変化素子１１１の抵抗状態は、駆動回路によって印加されるデータ読み出し用の電気パルスによって読み出される。
　　〈不揮発性記憶装置１０の製造方法〉
　以上のように構成される不揮発性記憶装置１０の製造方法について説明する。
　不揮発性記憶装置１０の製造方法は、第１の層間絶縁層１０１上に第１の配線１０２を形成する工程と、表面の中央部の一部に凹部１０５（第１の凹部）を有する第１のプラグ１０４を第１の配線１０２上に形成する工程と、凹部１０５を被覆することにより、凹部１０５に沿ってかつ凹部１０５の上方の表面に凹部１０６１（第２の凹部）を有する第１の電極１０６を、第１のプラグ１０４上に形成する工程と、凹部１０６１（第２の凹部）を被覆することにより、第１の金属酸化物で構成される第１の抵抗変化層１０７と、第１の金属酸化物より酸素不足度が小さい第２の金属酸化物で構成され、凹部１０６１の上方に凹部１０８１を有する第２の抵抗変化層１０８とを含む抵抗変化層１０９を第１の電極１０６上に形成する工程とを含む。
　以下、上記製造方法を詳述する。
　図３Ａ～図３Ｉは、実施の形態１に係る不揮発性記憶装置１０の製造方法の一例を説明するための図である。図４は、実施の形態１に係る第１のプラグ１０４の形成後の様子を示す図である。なお、以下で説明するプロセス、材料、膜厚などはあくまでも例示であり、本実施の形態の不揮発性記憶装置１０の製造方法はこれに限定されない。また、必要に応じて、各工程の順序等の変更、または他の公知の工程を追加できる。
　まず、図３Ａに示すように、トランジスタなどが予め形成されている半導体基板（図示せず）の上方に形成される第１の層間絶縁層１０１上に、第１の配線１０２を形成する。
　具体的には、半導体基板上に、プラズマＣＶＤ等を用いてシリコン酸化物で構成される第１の層間絶縁層１０１を形成する。続いて、第１の層間絶縁層１０１上に第１の配線１０２を形成する。ここで、第１の配線１０２の材料としては、アルミニウム（Ａｌ）や銅（Ｃｕ）などが用いられる。第１の配線１０２にアルミニウム（Ａｌ）を用いる場合には、一般的な半導体プロセス、例えばスパッタリングによる成膜、フォトリソグラフィー及びドライエッチングによる形状加工を用いて形成することができる。また、第１の配線１０２に銅（Ｃｕ）を用いる場合には、第１の層間絶縁層１０１中にダマシン法を用いて、第１の配線１０２を埋め込み形成することができる。このようにして、第１の層間絶縁層１０１上に、第１の配線１０２を被覆して、第１の層間絶縁層１０１を形成する。
　次に、図３Ｂに示すように、第１の配線１０２上に、第２の層間絶縁層１０３を形成する。なお、第１の配線１０２上に第２の層間絶縁層１０３をさらに堆積させた後で、ＣＭＰにより第２の層間絶縁層１０３の表面の段差緩和を行ってもよい。
　次に、図３Ｃに示すように、第２の層間絶縁層１０３に第１のプラグ１０４を形成するためのコンタクトホール１０４ａを形成する。具体的には、フォトリソグラフィー及びドライエッチングにより、第１の配線１０２上の所定の位置に、第１の配線１０２に接続される第１のプラグを埋め込み形成するためのコンタクトホール１０４ａを形成する。ここで、コンタクトホール１０４ａの水平断面は、例えば円形である。
　次に、図３Ｄに示すように、コンタクトホール１０４ａを含む第２の層間絶縁層１０３上に、コンタクトホール１０４ａに対応する位置であって、表面の中央部の一部に非充填領域を有するプラグ導電材料層１０４ｂを形成する。具体的には、コンタクトホール１０４ａを含む第２の層間絶縁層１０３上に、スパッタ法等によって、チタン窒化物（膜厚５ｎｍ～４０ｎｍ）及びチタン（５ｎｍ～４０ｎｍ）で構成されるバリアメタル層を堆積させる。さらに、ＣＶＤ等を用いてプラグ導電材料層１０４ｂであるタングステン（５０ｎｍ～３００ｎｍ）を堆積させる。このとき、コンタクトホール１０４ａの上面（表面）の中央部の一部をプラグ導電材料層１０４ｂで完全に満たさないようにすることが望ましい。例えば、コンタクトホール１０４ａの直径が２００ｎｍの場合には、バリアメタル層及びタングステンを堆積させる膜厚を当該直径の半分よりも小さい１００ｎｍ未満にし、コンタクトホール１０４ａをバリアメタル層とタングステンとで完全に満たさないようにする。このようにして、上部（表面の中央部の一部）に非充填の領域がある凹部１０５ａを有するプラグ導電材料層１０４ｂが形成される。
　次に、図３Ｅに示すように、ＣＭＰ法によって第２の層間絶縁層１０３の表面の余分なタングステン及びバリアメタル層を除去することによって、表面の一部に凹部１０５を有する第１のプラグ１０４を形成する。以下、このようにして形成された凹部１０５を「シーム」と呼ぶことがある。上記で説明された製法によれば、プラグ導電材料層１０４ｂを形成する工程における非充填領域（凹部１０５ａ）を利用して凹部１０５を形成できる。そのため、凹部１０５を加工形成するための追加工程を行なうことなく、凹部１０５を形成できる。
　ここで、コンタクトホール１０４ａ内では、コンタクトホール１０４ａの底部及び側壁部からプラグ導電材料が堆積される。そのため、コンタクトホール１０４ａをプラグ導電材料（タングステン）で完全に満たさないように製造条件を調整すると、コンタクトホール１０４ａ中に、表面の中央部の一部に凹部１０５ａを有するプラグ導電材料層１０４ｂが形成される。この凹部１０５ａは、コンタクトホール１０４ａの水平断面の形状と同じ水平断面形状を有する。そして、ＣＭＰ法によってプラグ導電材料層１０４ｂのうち第２の層間絶縁層１０３の表面の余分部分を除去することにより、表面の中央部の一部に凹部１０５を有する第１のプラグ１０４が形成される。図４に示される例では、コンタクトホール１０４ａの水平断面は円形であるため、凹部１０５の水平断面も円形となる。
　なお、上記製造条件において、例えば、ＣＶＤの条件、タングステンを堆積する膜厚、コンタクトホール１０４ａのホール径、又はそのアスペクト比等を制御することで、凹部１０５ａの径（シーム径）を調整することができる。図５Ａ及び図５Ｂは、同形状のコンタクトホールに対して、それぞれ異なる製造条件でタングステンプラグを形成した際の、タングステンプラグ上面形状の例を示す図である。図５Ａでは、シーム径５８ｎｍの例を示しており、図５Ｂでは、シーム径１５ｎｍの例を示している。
　また、プラグ導電材料層１０４ｂはタングステンに限らず、例えば銅（Ｃｕ）で構成されてもよい。プラグ導電材料層１０４ｂに銅（Ｃｕ）を用いる場合、図３Ｄに示すように、形成されたコンタクトホール１０４ａを含む第２の層間絶縁層１０３上に、バリアメタル層と電解めっき法のシード層となる銅とをスパッタ法等を用いて堆積させる。ここで、バリアメタル層は、例えば、タンタル窒化物（膜厚５ｎｍ～２０ｎｍ）及びタンタル（５ｎｍ～２０ｎｍ）の積層構造で形成される。電解めっき法のシード層となる銅は、５０ｎｍ～１００ｎｍ堆積される。次に、電解めっき法により、コンタクトホール１０４ａを完全に満たさない膜厚の銅を銅のシード層上にさらに堆積させる。その後、堆積したバリアメタル層と銅のうち、第２の層間絶縁層１０３表面の余分な銅をＣＭＰによって除去することによって、表面の中央部の一部に凹部１０５を有する第１のプラグ１０４を形成することができる。
　以上をまとめると、表面の中央部の一部に凹部１０５を有する第１のプラグ１０４を形成する工程は、第１の層間絶縁層１０１上に、第１の配線１０２を被覆して、第１の層間絶縁層１０１を形成する工程と、第１の層間絶縁層１０１に、第１のプラグ１０４の表面まで貫通するコンタクトホール１０４ａを形成する工程と、コンタクトホール１０４ａを含む第１の層間絶縁層１０１上に、コンタクトホール１０４ａ内を完全に満たさないようにプラグ導電材料を堆積させることにより、表面の中央部の一部に非充填の領域（凹部１０５ａ）を有するプラグ導電材料層を形成する工程と、非充填の領域（凹部１０５ａ）の少なくとも一部が凹部１０５を構成するように、第１の層間絶縁層１０１上のプラグ導電材料層の一部を除去する工程とを含む。
　次に、図３Ｆに示すように、第１のプラグ１０４上に、抵抗変化素子１１１を構成するタンタル窒化物で構成される第１電極層１０６ａ（膜厚は２０ｎｍ）、タンタル酸化物で構成される第１抵抗変化薄膜１０７ａ（膜厚は３０ｎｍ）、タンタル酸化物で構成される第２抵抗変化薄膜１０８ａ（膜厚は５ｎｍ）、及びイリジウムを含む第２電極層１１０ａ（膜厚は５０ｎｍ）を、この順に水平に積層するように堆積させる。なお、貴金属を含む第２電極層１１０ａ上に、ドライエッチング時のハードマスクとして用いられる導電性の膜を水平に積層するように堆積してもよい（図示せず）。ハードマスクには、例えば、タンタル窒化物、チタン窒化物、及びチタン－アルミニウム窒化物のいずれか（例えばチタン－アルミニウム窒化物）が用いられる。ここで、第１電極層１０６ａ、第２電極層１１０ａ、及び導電性のハードマスク（図示せず）はスパッタ法等を用いて形成する。
　より具体的には、第１電極層１０６ａは、表面の中央部の一部にある凹部１０５を含む第１のプラグ１０４を被覆して形成される。それにより、第１電極層１０６ａは、第１電極層１０６ａの表面に、第１のプラグ１０４の凹部１０５が転写されて凹部１０６１を有するように形成される。
　また、タンタル酸化物で構成される第１抵抗変化薄膜１０７ａは、タンタルをターゲットとして用いて、アルゴン及び酸素ガス雰囲気中でスパッタリングする、いわゆる反応性スパッタ法を用いて形成する。ここで、酸素の流量を調整することにより、成膜チャンバー内の酸素濃度を４５～６５ａｔｍ％に制御する。これにより、抵抗変化薄膜１０９ａの抵抗率を０．５～２０ｍΩ・ｃｍに調整できる。例えば酸素濃度を６０ａｔｍ％とすることにより約２ｍΩ・ｃｍの抵抗率を有する抵抗変化薄膜１０９ａを形成できる。図３Ｆに示される例では、凹部１０６１の半径よりも第１抵抗変化薄膜１０７ａの膜厚が厚い。そのため、第１抵抗変化薄膜１０７ａを構成する材料が凹部１０６１の側壁から閉口するように堆積されることにより、凹部１０６１の上方に凹部１０７１を有する第１抵抗変化薄膜１０７ａが形成される。
　また、第２抵抗変化薄膜１０８ａは、第１抵抗変化薄膜１０７ａと同様に、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で形成する。本実施の形態においては、第２抵抗変化薄膜１０８ａを構成する材料が凹部１０７１に堆積されることにより、凹部１０６１の上方には凹部１０８１を有する第２抵抗変化薄膜１０８ａが形成される。ここで、第２抵抗変化薄膜１０８ａの凹部１０８１は、凹部１０８１を除く第２抵抗変化薄膜１０８ａの膜厚と比べて、局所的に膜厚が薄い部位を有するように形成されていてもよい。また、第２抵抗変化薄膜１０８ａは、第１抵抗変化薄膜１０７ａに比べて酸素不足度がより小さい、または酸素が不足していない化学量論的組成のＴａ２Ｏ５層で形成される。第２抵抗変化薄膜１０８ａは、膜厚２ｎｍ～１２ｎｍの範囲で形成される。また、第２抵抗変化薄膜１０８ａは、酸素含有率を６７～７１ａｔｍ％、その抵抗率を１×１０７ｍΩ・ｃｍ以上で形成される。
　次に、図３Ｇに示すように、水平に積層した積層膜をフォトリソグラフィーとドライエッチングとにより加工することにより、第１のプラグ１０４に接続される、ドット形状の抵抗変化素子１１１を形成する。ここで、ドット形状とは、上述したように、一辺が１００ｎｍ～４００ｎｍ（例えば２００ｎｍ）の四角形状の水平断面を有する積層体の形状を言う。なお、ここでいう四角形とは、角が丸くなっているものも含む。
　以上をまとめると、抵抗変化素子１１１を形成する工程は、第１の電極１０６上に凹部１０５の上方の表面に凹部１０７１を有する第１の抵抗変化層１０７を形成する工程と、第１の抵抗変化層１０７上に、凹部１０７１の内壁に沿って凹部１０８１が形成されるように、第２の抵抗変化層１０８を形成する工程とを含む。
　なお、抵抗変化素子１１１をドット形状に加工後、酸素雰囲気中でアニールすることにより（温度：３００℃～４５０℃）、第１の抵抗変化層１０７の端部（側端部）を酸化してもよい。これにより、第１の抵抗変化層１０７の端部（側壁部）に絶縁領域（図示せず）が形成される。もちろん、第２の抵抗変化層１０８が、最初から絶縁層に近い場合は、ほとんど酸化されない。
　これにより、例えば、抵抗変化素子をドット形状に加工する際に抵抗変化素子の側壁部分の変質層が形成される場合であっても、当該変質層を酸化して絶縁化することで、リーク電流を低減できる。また、側壁部分を酸化して絶縁化することで、アクティブな面積（素子の電気特性に影響する実効面積）を縮小し、リーク電流を低減し、初期ブレイク電圧の低電圧化、印加時間の短時間化を実現することができる。
　この後、図３Ｈに示すように、第３の層間絶縁層１１２と、第２のプラグ１１３とを形成する。具体的には、まず、抵抗変化素子１１１上に、第２のプラグ１１３を埋め込み形成するための第３の層間絶縁層１１２を、プラズマＣＶＤ等を用いて堆積する。第３の層間絶縁層１１２は、シリコン酸化物等で構成される。その後、ＣＭＰにより第３の層間絶縁層１１２の表面の段差緩和を行ってもよい。続いて、第１のプラグ１０４を形成する方法と同様の方法を用いて、第３の層間絶縁層１１２中に、かつ、抵抗変化素子１１１上に、第２の電極１１０と接続される第２のプラグ１１３を形成する。第２のプラグ１１３は、タングステン等で構成される。
　最後に、図３Ｉに示すように、第３の層間絶縁層１１２上、かつ、第２のプラグ１１３上に、第２のプラグ１１３と接続される第２の配線１１４を形成する。第２の配線１１４は、第１の配線１０２と同様にして、アルミニウムや銅等で構成される。
　以上の工程により、図１に示される不揮発性記憶装置１０は形成される。
　なお、抵抗変化素子１１１は、上述した材料で形成される場合に限らない。例えば、本実施の形態においては第２の電極１１０をイリジウムで形成しているが、これに限られない。第２の電極１１０を、白金、銅、タングステン、イリジウム及びパラジウムのいずれかの金属で形成してもよいし、これらの金属の組み合わせまたはこれらの金属の合金、もしくはこれらの金属と他の金属（例えば卑金属）との合金で形成してもよい。また、第１の電極１０６には、タンタル窒化物以外に、タンタルやチタン窒化物などを用いてもよい。
　また、抵抗変化層１０９は、第１の抵抗変化層１０７及び第２の抵抗変化層１０８以外に他の層を含んでいてもよい。例えば、第１の抵抗変化層１０７と第２の抵抗変化層１０８の間に、第１の抵抗変化層１０７より酸素不足度が小さく、第２の抵抗変化層１０８より酸素不足度が大きい、第３の抵抗変化層をさらに備えてもよい。例えば、第１の抵抗変化層１０７を酸素不足型のタンタル酸化物ＴａＯｘ（０．８≦ｘ≦１．９）、第２の抵抗変化層１０８をタンタル酸化物ＴａＯｙ（２．１≦ｙ）、第３の抵抗変化層をタンタル酸化物ＴａＯｚ（ｘ＜ｚ＜ｙ）としてもよい。抵抗変化層１０９をこのような３層構造とすることにより、エンデュランス特性を向上させることができる。
　（変形例１）
　以下、変形例１として、第１のプラグの表面の中央部の一部に凹部をより安定的に形成する方法について説明する。
　図６Ａ～図６Ｄは、実施の形態１の変形例１に係る第１のプラグの表面の中央部の一部に凹部を安定的に形成する方法を説明するための図である。なお、図１及び図３Ａ～図３Ｃと同様の要素には同一の符号を付しており、これらの図面に関する詳細な説明は、上記説明と重複するため省略する。また、第２の層間絶縁層１０３を形成するまでの工程は、図３Ａ及び図３Ｂで説明した工程と同様のため説明を省略する。
　図６Ａに示すように、第２の層間絶縁層１０３に第１のプラグ１０４を形成するためのコンタクトホール１０４ａを形成する。図６Ａに示す工程は、図３Ｂで説明した工程と同様のため説明を省略する。なお、形成したコンタクトホール１０４ａは、例えば、テーパー角が８０°～９０°を有している。ここで、テーパー角とは、基板主面に平行な面とコンタクトホールの側壁とが成す角を意味する。
　次に、図６Ｂに示すように、ドライエッチングによるエッチバックなどを用いて、形成されたコンタクトホール１０４ａの上部側の開口を拡大させる（図６Ｂの２０４１）。それにより、コンタクトホール１０４ａは、上部側のテーパー角のみが寝かせられ、例えば、テーパー角が５０°～７０°を有するコンタクトホール２０４ａが形成される。これにより、上部の側壁と基板主面に平行な面との角度が、下部の側壁と基板主面に平行な面との角度よりも小さいコンタクトホール１０４ａが形成される。
　次に、図６Ｃに示すように、コンタクトホール２０４ａを含む第２の層間絶縁層１０３上に、スパッタ法等によってバリアメタル層と、ＣＶＤ等を用いて導電材料のタングステンを堆積させる。ここで、図３Ｄに示す工程と同様に、コンタクトホール２０４ａが完全にプラグ導電材料（例えばバリアメタル及びタングステン）で満たされないような膜厚で、プラグ導電材料層２０４ｂを堆積させる。それにより、上部に垂直断面がＶ字形の凹部２０５ａを有するプラグ導電材料層２０４ｂを形成することができる。
　その後、図６Ｄに示すように、ＣＭＰ法によって、プラグ導電材料層２０４ｂのうち、第２の層間絶縁層１０３上の余分な部分を除去することによって、表面の中央部の一部にＶ字形の凹部２０５を有する第１のプラグ２０４を形成することができる。
　このように、本変形例の製造方法によれば、コンタクトホール１０４ａを形成する工程後、プラグ導電材料層を堆積させる工程前において、コンタクトホール１０４ａの上部の開口を拡大させる工程をさらに含む。それにより、第１のプラグの表面の中央部の一部に凹部をより安定的に形成することができる。
　（変形例２）
　次に、変形例２として、第１のプラグの表面の中央部の一部に凹部をより安定的に形成する別の方法について説明する。
　図７Ａ～図７Ｄは、実施の形態１の変形例２に係る第１のプラグ表面の中央部の一部に凹部を安定的に形成する方法を説明するための図である。なお、図１及び図３Ａ～図３Ｄと同様の要素には同一の符号を付しており、これらの図面に関する詳細な説明は、上記説明と重複するため省略する。また、コンタクトホール１０４ａを形成するまでの工程は、図３Ａ～図３Ｃで説明した工程と同様のため説明を省略する。
　図７Ａに示すように、コンタクトホール１０４ａを含む第２の層間絶縁層１０３上に、表面の中央部の一部に非充填の領域である凹部１０５ａを有するプラグ導電材料層１０４ｂを形成する。図７Ａに示す工程は、図３Ｄで説明した工程と同様のため説明を省略する。ここで、プラグ導電材料層１０４ｂはタングステンなどで構成されている。プラグ導電材料層１０４ｂを堆積させる膜厚は、コンタクトホールの直径の半分よりも小さくし、コンタクトホールをプラグ導電材料層１０４ｂで完全に満たさないようにする。
　次に、図７Ｂに示すように、プラグ導電材料層１０４ｂ上に、プラグ導電材料層１０４ｂとは異なる膜種の金属もしくは合金、または絶縁体などから構成される犠牲層薄膜３１５ａをさらに堆積する。ここで、犠牲層薄膜３１５ａは、少なくともプラグ導電材料層１０４ｂ上面の凹部１０５ａ内壁上に形成される。望ましくは、犠牲層薄膜３１５ａは、プラグ導電材料層１０４ｂ上面の凹部１０５ａを完全に満たす。
　次に、図７Ｃに示すように、ＣＭＰ法によって、プラグ導電材料層１０４ｂと犠牲層薄膜３１５ａのうち、第２の層間絶縁層１０３の表面上の余分な部分を除去することによって、上面に凹部１０５を有する第１のプラグ１０４と、その凹部１０５を覆う犠牲層３１５とが形成される。また、本工程により、第１のプラグ１０４及び犠牲層３１５の表面と第２の層間絶縁層１０３の表面とが平坦化される。
　最後に、図７Ｄに示すように、ウェットエッチングなどを用いて、第１のプラグ１０４の表面の一部に形成されている犠牲層３１５のみを除去する。それにより、表面の一部に凹部１０５を有する第１のプラグ１０４を安定的に形成することができる。
　このように、本変形例の製造方法によれば、第１のプラグ１０４を形成する工程はプラグ導電材料層１０４ｂを形成する工程後であって、プラグ導電材料層１０４ｂの一部を除去する工程前に、非充填の領域の内壁に犠牲層３１５を形成する工程と、プラグ導電材料層１０４ｂの一部を除去する工程後に、凹部１０５の内壁の犠牲層３１５を除去する工程をさらに含む。それにより、表面の一部に凹部１０５を有する第１のプラグ１０４を安定的に形成することができる。
　なお、プラグ導電材料層１０４ｂのコンタクトホール１０４ａ内における表面の中央部の一部に非充填の領域である凹部１０５ａを残したまま、ＣＭＰ法によって、第１のプラグ１０４の表面と第２の層間絶縁層１０３の表面とを平坦化する場合、ＣＭＰの際に凹部１０５ａの上部が研磨されやすいため、ＣＭＰ後の凹部１０５の開口が拡大しやすくなる。一方、本変形例のように、非充填の領域である凹部１０５ａを一度、犠牲層薄膜３１５ａで充填し、その後、ＣＭＰにより平坦化を行い、その後に犠牲層３１５を除去することで、垂直形状が揃った凹部１０５を安定的に形成することができる。
　（変形例３）
　次に、変形例３として、第１のプラグの表面の一部に凹部をより安定的に形成するさらに別の方法について説明する。ここでは、非充填の領域として凹部１０５ａではなくボイド４１６を形成する場合について説明する。
　図８Ａ～図８Ｄは、実施の形態１の変形例３に係る第１のプラグの表面の一部に凹部を安定的に形成する方法を説明するための図である。なお、図１及び図３Ａ～図３Ｃと同様の要素には同一の符号を付しており、これらの図面に関する詳細な説明は、上記説明と重複するため省略する。また、第２の層間絶縁層１０３を形成するまでの工程は、図３Ａ及び図３Ｂで説明した工程と同様のため説明を省略する。
　図８Ａに示すように、第２の層間絶縁層１０３に第１の配線１０２に接続される第１のプラグ１０４を埋め込み形成するためのコンタクトホール１０４ａを形成する。図８Ａに示す工程は、図３Ｂで説明した工程と同様のため詳細な説明は省略する。
　次に、図８Ｂに示すように、コンタクトホール１０４ａの内部を完全に満たさないようにコンタクトホール１０４ａの内部にオーバーハングによってプラグ導電材料層（４０４ａ、４０４ｂ）を堆積させてゆく。それにより、図８Ｃに示すように、内部に空洞（ボイド４１６）を有するプラグ導電材料層４０４ｃを形成する。ここで、プラグ導電材料層４０４ｃは、典型的にはタングステンである。プラグ導電材料層４０４ａ，４０４ｂを堆積させる膜厚は、コンタクトホールの直径の半分よりも小さくし、コンタクトホールをプラグ導電材料層４０４ａ，４０４ｂで完全に満たさないようにする。なお、ボイド４１６は、水平断面においてプラグ導電材料層４０４ｃの中央付近に形成されることが望ましい。
　より具体的には、コンタクトホール１０４ａを含む第２の層間絶縁層１０３上に、スパッタ法等によってバリアメタル層と、ＣＶＤ等を用いて導電材料のタングステンを堆積させる。ここで、ＣＶＤによるタングステンの堆積には、一般的に六フッ化タングステン（ＷＦ６）ガスを用い、水素またはシラン（ＳｉＨ４）による還元でタングステンを堆積する。水素による還元プロセスでは、反応性生物であるフッ化水素（ＨＦ）によりシリコン酸化物で構成される層間絶縁層が侵食され表面が荒れてしまう。また、シランによる還元プロセスでは、カバレッジ性が悪い。そこで、通常は最初の核形成の段階では還元剤にシランを用い、その後、水素還元にてタングステンを堆積させる。したがって、初期のシランを用いてタングステンを成長させる膜厚を厚くすることで、コンタクトホール１０４ａの上部でのタングステンのオーバーハングにより埋め込み初期の段階でピンチオフが生じる。そのため、コンタクトホール１０４ａ内のタングステン層（プラグ導電材料層４０４ｃ）中にボイド（空洞）４１６が形成される。
　最後に、図８Ｄに示すように、ＣＭＰ法によって、プラグ導電材料層４０４ｃのうち第２の層間絶縁層１０３表面の余分な部分を除去する。ここで、プラグ導電材料層４０４ｃのボイド４１６がプラグ表面に出現するところまで研磨を行う。すなわち、プラグ導電材料層４０４ｃのうちボイド４１６よりも上の部分を除去する。それにより、表面の中央部の一部に凹部４０５を有する第１のプラグ４０４を形成することができる。
　このように、本変形例の製造方法によれば、プラグ導電材料層４０４ｂを形成する工程において、コンタクトホール１０４ａの内部を完全に満たさないように、オーバーハングによってプラグ導電材料層４０４ｂを堆積させることにより、内部にボイド４１６を有するプラグ導電材料層４０４ｃを形成する。そして、プラグ導電材料層４０４ｃの一部を除去する工程では、ボイド４１６が表面に現れるようにプラグ導電材料層４０４ｃの一部を除去する。それにより、表面の中央部の一部に凹部４０５を有する第１のプラグ１０４を安定的に形成することができる。
　以上、本実施の形態の製造方法によれば、第１のプラグ１０４の表面の中央部の一部に凹部１０５（第１の凹部）を形成する。すると、凹部１０５を覆うようにして形成される抵抗変化素子１１１の抵抗変化層１０９に第１のプラグ１０４の表面の凹部１０５が転写されて、抵抗変化層１０９の第２の抵抗変化層１０８に凹部１０８１（第３の凹部）を安定的に形成することができる。ここで、第２の抵抗変化層１０８は、凹部１０８１を有することで、凹部１０８１付近の構造が屈曲している。この屈曲した部分すなわち凹部１０８１には、その形状から電界が集中し、第１の抵抗変化層１０７から第２の抵抗変化層１０８へ流れる電流の密度が増加する。その結果、第２の抵抗変化層１０８には、凹部１０８１を起点として導電パス（フィラメント）が容易に形成され、抵抗変化素子１１１の初期ブレイク電圧が減少する。また、この凹部１０８１は、第１のプラグ１０４の表面に形成される凹部１０５の形状が転写されるため、制御が容易であり安定して形成することができる。したがって、凹部１０８１の形状を安定して形成することにより、導電パス（フィラメント）の形成場所に起因する初期ブレイク電圧や抵抗変化特性のばらつきも低減することが可能となる。よって、初期ブレイク電圧の低減と、初期化電圧及び抵抗変化特性のばらつき抑制とが両立できる。特に、ブレイク電圧の低電圧化、ビット単位でのばらつきを改善できることにより、メモリの微細化・大容量化に貢献できる。
　（実施の形態２）
　図９は、実施の形態２に係る不揮発性記憶装置の構成の一例を示す図である。図９の（ａ）は不揮発性記憶装置２０の断面図を示しており、図９の（ｂ）は第１の電極５０６を上方から見た際の形状と、第１のプラグ５０４の輪郭と、第１のプラグ５０４上の凹部５０５の輪郭とを示している。また、図１０は、図９に示される構成のうち、第１のプラグ５０４と抵抗変化素子５１１の構成のみを拡大した断面図である。
　図９に示すとおり、本実施の形態に係る不揮発性記憶装置２０は、第１の層間絶縁層１０１と、第１の配線１０２と、第２の層間絶縁層１０３と、第１のプラグ５０４と、第１の電極５０６と、第２の抵抗変化層５０８及び第１の抵抗変化層５０７で構成された抵抗変化層５０９と、第２の電極５１０と、第３の層間絶縁層１１２と、第２のプラグ１１３と、第２の配線１１４とを備えている。ここで、抵抗変化素子５１１は、第１の電極５０６、第１の抵抗変化層５０７、第２の抵抗変化層５０８、及び第２の電極５１０で構成されている。図１と図２と同様の要素には同一の符号を付しており、詳細な説明は省略する。
　不揮発性記憶装置２０は、実施の形態１に係る不揮発性記憶装置１０に対して、抵抗変化素子５１１の構成が異なる。具体的には、第１の抵抗変化層５０７、第２の抵抗変化層５０８の上下配置が不揮発性記憶装置１０の抵抗変化素子１１１とは逆になっている点が異なる。すなわち、第２の抵抗変化層５０８は、第１の電極５０６上に配置され、第１の抵抗変化層５０７は、第２の抵抗変化層５０８上に配置されている。
　第１の電極５０６の表面の一部には、第１のプラグ５０４の中央部の一部に形成された凹部５０５が転写されて、凹部５０６１を備える。第２の抵抗変化層５０８は、第１の電極５０６の表面の凹部５０６１内壁に沿って、凹部５０８１を有する。なお、図９（ａ）及び図１０に示されるように、第１の抵抗変化層５０７の表面の一部には、第２の抵抗変化層５０８の凹部５０８１が転写された凹部５０７１を有していてもよい。
　第２の抵抗変化層５０８は、抵抗変化層５０９の下層側に形成されるため、第１のプラグ１０４の表面の中央部の一部に形成される凹部１０５の形状が、実施の形態１の構成よりも明瞭に転写される。つまり、第２の抵抗変化層５０８の凹部５０８１は、第１のプラグ１０４の凹部１０５の形状がより明瞭に反映された形状となる。そのため、第２の抵抗変化層５０８と第１の電極５０６の間に第１の抵抗変化層５０７が介在する場合（実施の形態１）に比べて、第２の抵抗変化層５０８の凹部５０８１の形状を制御しやすい。
　なお、図９（ｂ）には、第１のプラグ５０４が、不揮発性記憶装置１０の第１のプラグ１０４と異なる形状の場合の例を示している。より具体的には、図９の（ｂ）に示すように、第１のプラグ５０４の水平断面の形状が四角形であり、その表面の中央部の一部に形成される凹部５０５の水平断面形状も四角形になっている。ここでいう四角形とは、角が丸くなっているものも含む。
　また、凹部５０５の一辺の長さは、抵抗変化素子５１１の下部電極である第１の電極５０６の膜厚の半分以下である。そのため、凹部５０５を被覆して形成される第１の電極５０６の表面（第２の抵抗変化層５０８との界面）には、凹部５０５の台形状の垂直断面形状がそのまま転写されず、Ｖ字形の屈曲した凹部５０８１が形成される。さらに、第１の電極５０６の上方には、第２の抵抗変化層５０８と第１の抵抗変化層５０７との界面にはＶ字形の屈曲した部位でもある凹部５０７１が形成される。ここでいうＶ字形とは、角が丸くなっているものも含む。
　次に、以上のように構成される不揮発性記憶装置２０の製造方法について説明する。
　不揮発性記憶装置２０は、第１の層間絶縁層１０１上に第１の配線１０２を形成する工程と、表面の中央部の一部に凹部５０５（第１の凹部）を有する第１のプラグ５０４を第１の配線１０２上に形成する工程と、凹部５０５を覆うことにより、凹部５０５に沿ってかつ凹部５０５の上方の表面に凹部５０６１（第２の凹部）を有する第１の電極５０６を、第１のプラグ５０４上に形成する工程と、凹部５０６１を覆うことにより、第２の金属酸化物（後述する第１の金属酸化物より酸素不足度が小さい金属酸化物）で構成される第２の抵抗変化層５０８と、第２の金属酸化物より酸素不足度が大きい第１の金属酸化物で構成される第２の抵抗変化層とを、凹部５０６１を覆うように形成することで、凹部５０６１の上方に凹部５０８１（第３の凹部）を有する抵抗変化層５０９を第１の電極５０６上に形成する工程と、抵抗変化層５０９上に第２の電極５１０を形成する工程とを含む。
　また、抵抗変化層５０９を第１の電極５０６上に形成する工程は、凹部５０６１（第２の凹部）を覆って第１の電極５０６上に第２の抵抗変化層５０８を形成することにより、凹部５０６１（第２の凹部）の内壁に沿ってかつ凹部５０６１の上方に凹部５０６１の形状を反映した凹部５０８１（第３の凹部、凹部Ｂ）を形成する工程と、凹部５０８１を覆うように第２の抵抗変化層５０８上に第１の抵抗変化層５０７を形成することにより、凹部５０８１に沿ってかつ凹部５０８１の上方の表面に凹部５０７１（第３の凹部）を形成する工程とを含む。
　なお、第１の抵抗変化層５０７は、凹部５０７１を有する場合について説明したが、それに限らない。第１の抵抗変化層５０７は、凹部５０７１を有さず、例えば平坦に形成されていてもよい。少なくとも第２の抵抗変化層５０８に凹部５０８１が形成されていれば、初期ブレイク電圧の低減効果を奏する。
　以上、実施の形態２によれば、初期ブレイク電圧を低くし、かつ、初期ブレイク電圧のばらつきを抑制することが可能な抵抗変化素子及びその製造方法を実現することができる。
　なお、不揮発性記憶装置２０は、Ｎ個の抵抗変化素子５１１を有していてもよい。その場合、個々の抵抗変化素子５１１の領域はそれぞれ独立に抵抗変化動作できることから、１つの不揮発性記憶装置２０でＮビットの記憶が可能となる。また、各々の抵抗変化素子５１１の第２の抵抗変化層５０８に形成された凹部５０８１に電界が集中することから、各々の抵抗変化素子５１１の領域を流れる電流の密度が増加し、第２の抵抗変化層５０８の導電パスを容易に形成できる。それにより、各々の抵抗変化素子５１１の初期ブレイク電圧は低減する。さらに、第２の抵抗変化層５０８の導電パスの形成箇所が凹部５０８１に絞られることから、導電パスの形成箇所に起因する初期ブレイク電圧及び抵抗変化特性のばらつきの発生を抑えることができる。よって、不揮発性記憶装置２０内に形成されるＮ個の抵抗変化素子５１１の初期ブレイク電圧の低減並びに初期ブレイク電圧及び抵抗変化特性のばらつき抑制を両立でき、メモリの大容量化が実現できる。このように、ブレイク電圧の低電圧化及びビット単位でのばらつきの改善の実現は、不揮発性記憶装置２０の微細化・大容量化に貢献できる。
　なお、第２の抵抗変化層１０８（５０８）の凹部１０８１（５０８１）の深さについては以下で説明するように、５ｎｍ以上の深さであることが好ましく、さらに１０ｎｍ以上の範囲で形成されることが好ましい。ここで、「凹部の深さ」とは、第２の抵抗変化層１０８のうち第１の抵抗変化層１０７と対向する面の段差の深さを表す。例えば図２を一部拡大した図１１において示すように、第２の抵抗変化層１０８の凹部１０８１でない部分から、凹部１０８１までの深さｈを表す。
　図１２は、実施の形態１に係る不揮発性記憶装置の初期ブレイク電圧特性を示すグラフである。ここで、図１２中の黒丸は、同一基板上に形成した複数個（４４個）の抵抗変化素子の初期ブレイク電圧の平均値、またエラーバーはその最大値と最小値を示す。図１１の縦軸は初期ブレイク電圧を示し、横軸は抵抗変化層の深さ（第２の抵抗変化層の凹部１０８１の深さ）を示す。
　図１２の初期ブレイク電圧の測定結果に示されるように、抵抗変化層に凹部を備えない従来の抵抗変化素子（凹部の深さが０ｎｍ）に比べて、凹部の深さが５ｎｍの抵抗変化素子は、初期ブレイク電圧が低減し、かつ初期ブレイク電圧のばらつきも低減している。
　さらに、図１２からわかるように、抵抗変化層に形成される凹部の深さが１０ｎｍ以上（１０ｎｍ、２０ｎｍおよび３０ｎｍ）の領域において、凹部の深さが５ｎｍの抵抗変化素子に比べてさらに、初期ブレイク電圧が低減し、初期ブレイク電圧のばらつきも低減している。つまり、抵抗変化層に形成される凹部の深さが１０ｎｍ以上であれば、抵抗変化素子の初期ブレイク電圧、及びそのばらつきが低減する効果は著しく大きいことがわかる。
　したがって、第１のプラグの表面の中央部の一部に形成される凹部の深さは、５ｎｍ以上であればよいが、１０ｎｍ以上であればさらによい。
　以上、本発明の抵抗変化素子及びその製造方法について実施の形態に基づいて説明したが、本発明はこれら実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態など、範囲内で種々の改良、変更、修正も、本発明の範囲内に含まれる。
　例えば上記実施の形態においては、抵抗変化層に金属酸化物が用いられる場合について説明した。しかし、上下電極間に挟まれる抵抗変化層には、抵抗変化を発現する主たる材料として、上記に示した種々の金属酸化物が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。また、抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれる。例えば抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。
　また、スパッタリングにて抵抗膜を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗膜に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。
　また、上記実施の形態において、抵抗変化素子が、ドット形状の積層体として形成されている例について説明しているが、本発明の抵抗変化素子は当該形状に限定されない。
　また、上記実施の形態において、各プラグや各配線にバリアメタル層やシード層が設けられている例について説明したが、本発明においてこれらは必須の構成ではなく、設計に応じて適宜設けられる構成に過ぎない。
　また、上記実施の形態に係る不揮発性記憶装置は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部または全てを含むように１チップ化されてもよい。
　また、上記実施の形態を説明するための各図において、各構成要素の角部及び辺の多くを直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
　また、上記実施の形態で用いた不揮発性記憶装置の各構成要素の寸法や製造のためのプロセス条件を規定する数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。また、上記で示した各構成要素の材料は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。
　本発明は、抵抗変化型の不揮発性記憶装置及びその製造方法に適用できる。また、本発明は、不揮発性記憶装置を用いる種々の電子機器に有用である。
　１０、２０　　不揮発性記憶装置
　１０１　　第１の層間絶縁層
　１０２　　第１の配線
　１０３　　第２の層間絶縁層
　１０４、２０４、４０４、５０４　　第１のプラグ
　１０４ａ、２０４ａ　　コンタクトホール
　１０４ｂ、２０４ｂ、４０４ｂ、４０４ｃ　　プラグ導電材料層
　１０５、１０５ａ、２０５、２０５ａ、４０５、５０５、１０６１、１０７１、１０８１、５０６１、５０７１、５０８１　　凹部
　１０６、５０６　　　第１の電極
　１０６ａ　　第１電極層
　１０７、５０７　　　第１の抵抗変化層
　１０７ａ　　第１抵抗変化薄膜
　１０８、５０８　　　第２の抵抗変化層
　１０８ａ　　第２抵抗変化薄膜
　１０９、５０９　　　抵抗変化層
　１０９ａ　　抵抗変化薄膜
　１１０、５１０　　　第２の電極
　１１０ａ　　第２電極層
　１１１、５１１　　　抵抗変化素子
　１１２　　　第３の層間絶縁層
　１１３　　　第２のプラグ
　１１４　　　第２の配線
　３１５　　　犠牲層
　３１５ａ　　犠牲層薄膜
　４１６　　ボイド

Claims (18)

  1. 　基板上に配線を形成する工程と、
    　表面の中央部の一部に第１の凹部を有するプラグを前記配線上に形成する工程と、
    　前記第１の凹部を覆うことにより、前記第１の凹部の上方の表面に第２の凹部を有する第１の電極を前記プラグ上に形成する工程と、
    　第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の金属酸化物より酸素不足度が小さい第２の金属酸化物で構成される第２の抵抗変化層とを前記第２の凹部を覆うように形成することで、前記第２の凹部の上方に第３の凹部を有する抵抗変化層を前記第１の電極上に形成する工程と、
    　前記抵抗変化層上に第２の電極を形成する工程とを含む、
    　不揮発性記憶装置の製造方法。
  2. 　前記第３の凹部を有する抵抗変化層を前記第１の電極上に形成する工程は、
    　前記第１の電極上に、前記第２の凹部の上方の表面に前記第２の凹部の形状を反映した凹部Ａを有する前記第１の抵抗変化層を形成する工程と、
    　前記第１の抵抗変化層上に、前記凹部Ａの内壁に沿って前記凹部Ａの形状を反映した凹部Ｂが形成されるように、前記第２の抵抗変化層を形成する工程とを含む、
    　請求項１に記載の不揮発性記憶装置の製造方法。
  3. 　前記第３の凹部を有する抵抗変化層を前記第１の電極上に形成する工程は、
    　前記第１の電極上に、前記第２の凹部の内壁に沿って前記第２の凹部の形状を反映した凹部Ｂが形成されるように、前記第２の抵抗変化層を形成する工程と、
    　前記第２の抵抗変化層上に、前記第１の抵抗変化層を形成する工程とを含む、
    　請求項１に記載の不揮発性記憶装置の製造方法。
  4. 　前記第３の凹部を有する抵抗変化層を前記第１の電極上に形成する工程では、
    　前記第２の抵抗変化層の前記凹部Ｂは、前記凹部Ｂを除く前記第２の抵抗変化層の膜厚と比べて、膜厚が薄い部位を有するように形成される、
    　請求項１乃至３のいずれか１項に記載の不揮発性記憶装置の製造方法。
  5. 　前記プラグを形成する工程は、
    　前記基板上に、前記配線を覆うように層間絶縁層を形成する工程と、
    　前記層間絶縁層に前記配線の表面まで貫通するコンタクトホールを形成する工程と、
    　前記コンタクトホールを含む前記層間絶縁層上に、前記コンタクトホール内を完全に充填しないようにプラグ導電材料を堆積させることにより、表面の中央部の一部に非充填領域を有するプラグ導電材料層を形成する工程と、
    　前記非充填領域の少なくとも一部が前記第１の凹部となるように、前記層間絶縁層上の前記プラグ導電材料層の一部を除去する工程とを含む、
    　請求項１乃至４のいずれか１項に記載の不揮発性記憶装置の製造方法。
  6. 　前記コンタクトホールを形成する工程の後で、前記プラグ導電材料を堆積させる工程の前において、
    　前記コンタクトホール上部の開口を拡大させる工程をさらに含む、
    　請求項５に記載の不揮発性記憶装置の製造方法。
  7. 　前記プラグを形成する工程は、
    　前記プラグ導電材料層を形成する工程の後であって、前記プラグ導電材料層の一部を除去する工程の前に、前記非充填領域に犠牲層を形成する工程と、
    　前記プラグ導電材料層の一部を除去する工程の後に、前記第１の凹部内の前記犠牲層を除去する工程をさらに含む、
    　請求項５に記載の不揮発性記憶装置の製造方法。
  8. 　前記非充填領域はボイドであり、
    　前記プラグ導電材料層を形成する工程では、
    　前記コンタクトホール内を完全に満たさないように、オーバーハングによってプラグ導電材料を堆積させることにより、内部に前記ボイドを有するプラグ導電材料を形成し、
    　前記プラグ導電材料層の一部を除去する工程では、前記ボイドが表面に現れるように前記プラグ導電材料の一部を除去する、
    　請求項５に記載の不揮発性記憶装置の製造方法。
  9. 　基板と、
    　前記基板上に配置された配線と、
    　前記配線上に配置され、表面の中央部の一部に第１の凹部を有するプラグと、
    　前記プラグ上に前記第１の凹部を覆うように配置され、前記第１の凹部の上方の表面に第２の凹部を有する第１の電極と、
    　第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の抵抗変化層より酸素不足度が小さい第２の金属酸化物で構成される第２の抵抗変化層とを含み、前記第２の凹部の上方に第３の凹部を有して前記第１の電極上に配置される抵抗変化層と、
    　前記抵抗変化層上に配置される第２の電極とを備える、
    　不揮発性記憶装置。
  10. 　前記第１の抵抗変化層は、前記第１の電極上に配置され、前記第２の凹部の上方の表面に前記第２の凹部の形状を反映した凹部Ａを有し、
    　前記第２の抵抗変化層は、前記第１の抵抗変化層上に配置され、前記凹部Ａの内壁に沿って前記凹部Ａの形状を反映した凹部Ｂを有する、
    　請求項９に記載の不揮発性記憶装置。
  11. 　前記第２の抵抗変化層は、前記第１の電極上に配置され、前記第２の凹部の内壁に沿って前記第２の凹部の形状を反映した凹部Ｂを有し、
    　前記第１の抵抗変化層は、前記第２の抵抗変化層上に配置される、
    　請求項９に記載の不揮発性記憶装置。
  12. 　前記第２の抵抗変化層の前記凹部Ｂは、前記凹部Ｂを除く前記第２の抵抗変化層の膜厚と比べて、膜厚が薄い部位を有する、
    　請求項９乃至１１のいずれか１項に記載の不揮発性記憶装置。
  13. 　前記第１の凹部の深さは、５ｎｍ以上である、
    　請求項９乃至１２のいずれか１項に記載の不揮発性記憶装置。
  14. 　前記基板の主面に垂直な面での前記第１の凹部の垂直断面は、四角形、Ｖ字形、またはＵ字形である、
    　請求項９乃至１３のいずれか１項に記載の不揮発性記憶装置。
  15. 　前記基板の主面に平行な面での前記プラグの水平断面は、円を含む楕円形であり、
    　前記基板の主面に平行な面での前記第１の凹部の水平断面は、円を含む楕円形である、
    　請求項９乃至１４のいずれか１項に記載の不揮発性記憶装置。
  16. 　前記基板の主面に平行な面での前記プラグの水平断面は、四角形であり、
    　前記基板の主面に平行な面での前記第１の凹部の水平断面は、四角形である、
    　請求項９乃至１４のいずれか１項に記載の不揮発性記憶装置。
  17. 　前記第１の金属酸化物及び前記第２の金属酸化物は、タンタル酸化物、ハフニウム酸化物及びジルコニウム酸化物のうちの１つ以上を含む、
    　請求項９乃至１６のいずれか１項に記載の不揮発性記憶装置。
  18. 　前記プラグは、タングステンまたは銅で構成される、
    　請求項９乃至１６のいずれか１項に記載の不揮発性記憶装置。
PCT/JP2013/001765 2012-03-21 2013-03-15 不揮発性記憶装置及びその製造方法 WO2013140768A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012064440 2012-03-21
JP2012-064440 2012-03-21

Publications (1)

Publication Number Publication Date
WO2013140768A1 true WO2013140768A1 (ja) 2013-09-26

Family

ID=49222250

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/001765 WO2013140768A1 (ja) 2012-03-21 2013-03-15 不揮発性記憶装置及びその製造方法

Country Status (1)

Country Link
WO (1) WO2013140768A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518085A (zh) * 2013-09-30 2015-04-15 台湾积体电路制造股份有限公司 具有横向偏移的beva/teva的rram单元结构
CN113270543A (zh) * 2020-02-17 2021-08-17 铠侠股份有限公司 半导体存储装置
US11183503B2 (en) 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
CN114497314A (zh) * 2022-04-18 2022-05-13 泉州三安半导体科技有限公司 发光二极管及发光装置
TWI843005B (zh) 2021-03-26 2024-05-21 台灣積體電路製造股份有限公司 積體晶片及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124583A (ja) * 2000-09-15 2002-04-26 Samsung Electronics Co Ltd 層間絶縁膜の損傷を防止しうる半導体メモリ素子及びその製造方法
JP2008294103A (ja) * 2007-05-23 2008-12-04 Fujitsu Ltd 抵抗変化メモリ及びその製造方法
JP2009164458A (ja) * 2008-01-09 2009-07-23 Renesas Technology Corp 相変化メモリ
WO2011074243A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 抵抗変化型素子及びその製造方法
JP4838399B2 (ja) * 2010-03-30 2011-12-14 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124583A (ja) * 2000-09-15 2002-04-26 Samsung Electronics Co Ltd 層間絶縁膜の損傷を防止しうる半導体メモリ素子及びその製造方法
JP2008294103A (ja) * 2007-05-23 2008-12-04 Fujitsu Ltd 抵抗変化メモリ及びその製造方法
JP2009164458A (ja) * 2008-01-09 2009-07-23 Renesas Technology Corp 相変化メモリ
WO2011074243A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 抵抗変化型素子及びその製造方法
JP4838399B2 (ja) * 2010-03-30 2011-12-14 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518085A (zh) * 2013-09-30 2015-04-15 台湾积体电路制造股份有限公司 具有横向偏移的beva/teva的rram单元结构
US10199575B2 (en) 2013-09-30 2019-02-05 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US10700275B2 (en) 2013-09-30 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US11723292B2 (en) 2013-09-30 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US11183503B2 (en) 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
US11800720B2 (en) 2019-07-31 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having a top electrode interconnect arranged laterally from a recess
CN113270543A (zh) * 2020-02-17 2021-08-17 铠侠股份有限公司 半导体存储装置
TWI843005B (zh) 2021-03-26 2024-05-21 台灣積體電路製造股份有限公司 積體晶片及其形成方法
CN114497314A (zh) * 2022-04-18 2022-05-13 泉州三安半导体科技有限公司 发光二极管及发光装置
CN114497314B (zh) * 2022-04-18 2022-08-02 泉州三安半导体科技有限公司 发光二极管及发光装置

Similar Documents

Publication Publication Date Title
JP5000788B2 (ja) 不揮発性記憶装置およびその製造方法
US8492743B2 (en) Nonvolatile memory device and method of manufacturing the same
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
WO2012073503A1 (ja) 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法
JP5636081B2 (ja) 不揮発性記憶装置およびその製造方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP5236841B1 (ja) 半導体記憶素子の製造方法
JPWO2004008535A1 (ja) 不揮発性メモリおよびその製造方法
JPWO2010050094A1 (ja) 不揮発性半導体記憶装置及びその製造方法
US8900965B2 (en) Nonvolatile memory device manufacturing method
JPWO2011132423A1 (ja) 不揮発性記憶装置及びその製造方法
JP5346144B1 (ja) 不揮発性記憶装置およびその製造方法
JPWO2012008160A1 (ja) 不揮発性記憶装置及びその製造方法
JP2014179571A (ja) 抵抗変化型記憶装置
WO2013140768A1 (ja) 不揮発性記憶装置及びその製造方法
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
WO2013057920A1 (ja) 不揮発性記憶素子及びその製造方法
CN102931236A (zh) 半导体装置
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
JP2013168454A (ja) 半導体記憶装置及びその製造方法
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法
JP2009065018A (ja) 配線構造、記憶素子およびその製造方法並びに記憶装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13764374

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13764374

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP