JP5873981B2 - 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 - Google Patents

抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 Download PDF

Info

Publication number
JP5873981B2
JP5873981B2 JP2013554240A JP2013554240A JP5873981B2 JP 5873981 B2 JP5873981 B2 JP 5873981B2 JP 2013554240 A JP2013554240 A JP 2013554240A JP 2013554240 A JP2013554240 A JP 2013554240A JP 5873981 B2 JP5873981 B2 JP 5873981B2
Authority
JP
Japan
Prior art keywords
variable resistance
layer
memory device
electrode
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013554240A
Other languages
English (en)
Other versions
JPWO2013108593A1 (ja
Inventor
三河　巧
巧 三河
敦史 姫野
敦史 姫野
英昭 村瀬
英昭 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013554240A priority Critical patent/JP5873981B2/ja
Publication of JPWO2013108593A1 publication Critical patent/JPWO2013108593A1/ja
Application granted granted Critical
Publication of JP5873981B2 publication Critical patent/JP5873981B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、電気パルスの印加により抵抗値が変化する抵抗変化素子を有する抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置に関する。
近年、デジタル技術の進展に伴って携帯情報機器及び情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。さらに、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の不揮発性記憶素子（ＲｅＲＡＭ：Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号（電気パルス）によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を不揮発的に記憶することが可能な素子をいう。
抵抗変化素子を搭載した大容量の不揮発性メモリの一例として、例えば特許文献１に記載のような、抵抗変化素子を搭載した不揮発性記憶装置が提案されている。この抵抗変化素子は、抵抗変化層を複数層積層することにより構成されている。各抵抗変化層は、酸素不足度の異なる遷移金属酸化物で構成されている。酸素不足度の小さい抵抗変化層とこれに接触する電極との界面に酸化・還元反応を選択的に発生させることにより、抵抗変化を安定化させることができる。
一方、抵抗変化素子を搭載した大容量の不揮発性メモリの一例として、例えば特許文献２に記載のような、クロスポイント型の不揮発性記憶装置が提案されている。この不揮発性記憶装置では、記憶部として抵抗変化素子、スイッチング素子としてダイオード素子が用いられている。これら抵抗変化素子とダイオード素子との直列回路によって、メモリセルが形成される。抵抗変化素子は、抵抗変化層が上部電極と下部電極との間に挟まれることにより形成されている。抵抗変化層には、電気的ストレスに起因する電気抵抗の変化により、情報が記憶される。ダイオード素子は、電圧変化に対する電流変化が一定でない、非線形の電流・電圧特性を有する２端子の非線形素子である。この非線形素子には、メモリセルの書き換え時に双方向に電流が流れるため、非線形素子は、例えば、双方向に対称で且つ非線形な電流・電圧特性を有する。以上の構成により、抵抗変化素子の書き換えに必要な３０ｋＡ／ｃｍ２以上の電流密度を有する電流を流すことができ、不揮発性メモリの大容量化を実現することができる。
国際公開第２００８／１４９４８４号 特開２００６−２０３０９８号公報
上述した従来の抵抗変化型不揮発性記憶装置では、次のような問題がある。抵抗変化層が第１の抵抗変化層と、第１の抵抗変化層よりも酸素不足度が小さい第２の抵抗変化層との積層構造で構成されている場合には、最初に電気パルスを印加する際の初期抵抗値（製造直後の抵抗値）は、通常の抵抗変化時における高抵抗状態の抵抗値よりも大きい。そのため、この初期状態で電気パルスを印加しても、各抵抗変化層は抵抗変化しない。安定した抵抗変化特性を得るためには、初期状態の抵抗変化層に電気パルス（初期ブレイクダウン電圧）を印加して、第２の抵抗変化層の一部に導電パスを形成する初期ブレイクダウンを行う必要がある。この初期ブレイクダウンを行う際には、抵抗変化素子以外のトランジスタ及び寄生抵抗成分に不要な電圧が分配されるため、初期ブレイクダウン電圧として抵抗変化素子に十分な電圧を印加することが必要である。
そのため、抵抗変化素子の第１の抵抗変化層の側壁を酸化により絶縁化することが提案されている。これにより、第１の抵抗変化層のアクティブな面積が縮小されるので、第１の抵抗変化層から第２の抵抗変化層へ流れる電流の密度が増加し、第２の抵抗変化層内に導電パスが容易に形成される。その結果、初期ブレイクダウン電圧の低電圧化及び初期ブレイクダウン電圧の印加時間の短時間化を実現することができる。なお、アクティブな面積とは、抵抗変化素子の電気的特性に影響する実効面積であり、抵抗変化素子において電流が流れる経路における最大の断面積をいう。
しかしながら、抵抗変化素子の側壁を酸化する際に、酸化する必要の無いダイオード素子が酸化されてしまい、ダイオード素子の駆動能力が低下してしまうという問題がある。
本発明は、上記の課題を解決するものであり、その目的は、初期ブレイクダウン電圧の低電圧化及び初期ブレイクダウン電圧の印加時間の短時間化を実現することができ、且つ、ダイオード素子の駆動能力が低下するのを防止することができる抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置を提供することである。
上記目的を達成するために、本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法は、基板上に半導体層を有するダイオード素子を形成する工程と、前記ダイオード素子上に、第１の電極、抵抗変化層及び第２の電極がこの順に積層されることにより構成された抵抗変化素子を形成する工程と、前記ダイオード素子の前記半導体層の側壁を被覆するように、且つ、前記抵抗変化素子の前記抵抗変化層の側壁の少なくとも一部を被覆しないように、前記ダイオード素子の前記半導体層の前記側壁が酸化されることを防止するための第１の酸素バリア層を形成する工程と、前記第１の酸素バリア層により被覆されずに露出された前記抵抗変化層の前記側壁を酸化する工程と、を含む。
本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法では、ダイオード素子の半導体層の側壁を被覆するようにして、第１の酸素バリア層が形成される。これにより、抵抗変化素子の抵抗変化層の側壁を酸化する際に、ダイオード素子が酸化されるのを防止することができ、ダイオード素子の駆動能力が低下するのを防止することができる。
図１は、実施の形態１に係る抵抗変化型不揮発性記憶装置の構成を示す断面図である。 図２Ａは、実施の形態１に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図２Ｂは、実施の形態１に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図２Ｃは、実施の形態１に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図２Ｄは、実施の形態１に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図２Ｅは、実施の形態１に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図２Ｆは、実施の形態１に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図２Ｇは、実施の形態１に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図２Ｈは、実施の形態１に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図２Ｉは、実施の形態１に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図３は、実施の形態２に係る抵抗変化型不揮発性記憶装置の構成を示す断面図である。 図４Ａは、実施の形態２に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図４Ｂは、実施の形態２に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図４Ｃは、実施の形態２に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図４Ｄは、実施の形態２に係る抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図５は、従来の抵抗変化型不揮発性記憶装置の構成を示す断面図である。 図６Ａは、従来の抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図６Ｂは、従来の抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図６Ｃは、従来の抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図６Ｄは、従来の抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図６Ｅは、従来の抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図６Ｆは、従来の抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図６Ｇは、従来の抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。 図７は、従来の抵抗変化型不揮発性記憶装置における、抵抗変化素子の側壁酸化量と初期ブレイクダウン電圧との関係（初期ブレイクダウン電圧特性）を示すグラフである。 図８は、従来の抵抗変化型不揮発性記憶装置のＴＥＭ像による断面図である。 図９は、従来の抵抗変化型不揮発性記憶装置のＭＳＭダイオード素子のＩ−Ｖ特性を示すグラフである。
（本発明の基礎となった知見）
まず、本発明の実施の形態について説明する前に、本発明者が見出した、従来の抵抗変化型不揮発性記憶装置において生じる問題点について説明する。なお、以下の説明は、本発明を理解する上で一助となるものであるが、以下の種々の条件等は本発明を限定するものではない。
図５は、従来の抵抗変化型不揮発性記憶装置の構成を示す断面図である。図５に示す抵抗変化型不揮発性記憶装置５０では、基板５００上に第１の配線５０１及び第１の層間絶縁層５０２が形成されている。第１の層間絶縁層５０２を貫通して第１のコンタクトプラグ５０３が形成され、この第１のコンタクトプラグ５０３は、第１の配線５０１と電気的に接続されている。さらに、第１のコンタクトプラグ５０３を被覆するようにＭＳＭ（Ｍｅｔａｌ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ／Ｍｅｔａｌ）ダイオード素子５０ａが形成され、ＭＳＭダイオード素子５０ａ上には抵抗変化素子５０ｂが形成されている。
ＭＳＭダイオード素子５０ａは、第１のコンタクトプラグ５０３と電気的に接続される下部電極５０４と、下部電極５０４と対向して配置された上部電極５０６と、下部電極５０４と上部電極５０６との間に配置された半導体層５０５とで構成されている。半導体層５０５は、窒素不足型のシリコン窒化膜（ＳｉＮｘ）で構成される。
抵抗変化素子５０ｂは、下部電極５０６（ＭＳＭダイオード素子５０ａの上部電極５０６と共用）と、下部電極５０６と対向して配置された上部電極５０８と、下部電極５０６と上部電極５０８との間に配置された抵抗変化層５０７とで構成されている。
ここで、抵抗変化層５０７は、第１の抵抗変化層５０７ａ及び第２の抵抗変化層５０７ｂの積層構造で構成されている。第１の抵抗変化層５０７ａ及び第２の抵抗変化層５０７ｂはそれぞれ、酸素不足型の酸化タンタル(ＴａＯｘ、０＜ｘ＜２．５)を主成分とする遷移金属酸化物で構成されている。第２の抵抗変化層５０７ｂを構成する第２の遷移金属酸化物の酸素不足度は、第１の抵抗変化層５０７ａを構成する第１の遷移金属酸化物の酸素不足度よりも小さい。
図５に示されるように、第１の抵抗変化層５０７ａの側壁（外周部）には、より酸素不足度の小さい第３の抵抗変化層５０７ｃが形成されている。このように、抵抗値の比較的高い第３の抵抗変化層５０７ｃが抵抗値の比較的低い第１の抵抗変化層５０７ａの側壁に配置されているので、第１の抵抗変化層５０７ａの平面方向の面積（アクティブな面積）が上部電極５０８の電極領域の面積に比べて小さくなる。その結果、第１の抵抗変化層５０７ａから第２の抵抗変化層５０７ｂへ流れる電流の密度が増加し、第２の抵抗変化層５０７ｂ内に導電パスが容易に形成される。これにより、抵抗変化型不揮発性記憶装置５０の初期ブレイクダウン電圧を低下させることができる。
さらに、抵抗変化型不揮発性記憶装置５０では、ＭＳＭダイオード素子５０ａ及び抵抗変化素子５０ｂを被覆するように、第２の層間絶縁層５１０が形成されている。第２の層間絶縁層５１０を貫通して第２のコンタクトプラグ５１１が形成され、この第２のコンタクトプラグ５１１は、抵抗変化素子５０ｂの上部電極５０８と電気的に接続されている。さらに、第２のコンタクトプラグ５１１と電気的に接続される第２の配線５１２が形成されている。
次に、従来の抵抗変化型不揮発性記憶装置５０の製造方法について説明する。図６Ａ〜図６Ｇは、従来の抵抗変化型不揮発性記憶装置の製造方法を示す断面図である。
まず、図６Ａに示すように、基板５００上に第１の配線５０１及び第１の層間絶縁層５０２を形成する。
その後、図６Ｂに示すように、第１の層間絶縁層５０２を貫通して、第１の配線５０１と電気的に接続される第１のコンタクトプラグ５０３を形成する。
その後、図６Ｃに示すように、第１のコンタクトプラグ５０３を被覆するようにして、第１の層間絶縁層５０２上に、タンタル窒化物で構成される第１の導電膜５０４’と、窒素不足型のシリコン窒化膜で構成される半導体膜５０５’と、タンタル窒化物で構成される第２の導電膜５０６’とをこの順に形成する。
その後、図６Ｄに示すように、遷移金属酸化物で構成される第１の抵抗変化膜５０７ａ’及び第２の抵抗変化膜５０７ｂ’と、貴金属（白金、イリジウム又はパラジウム等）で構成される第３の導電膜５０８’とをこの順に形成する。
その後、図６Ｅに示すように、所定のマスクを用いて、第３の導電膜５０８’、第２の抵抗変化膜５０７ｂ’、第１の抵抗変化膜５０７ａ’、第２の導電膜５０６’、半導体膜５０５’及び第１の導電膜５０４’をそれぞれパターニングする。これにより、上部電極５０８、第２の抵抗変化層５０７ｂ、第１の抵抗変化層５０７ａ、下部電極５０６（上部電極５０６）、半導体層５０５及び下部電極５０４が形成される。
その後、図６Ｆに示すように、抵抗変化素子５０ｂを酸素雰囲気中でアニールすることにより、第１の抵抗変化層５０７ａの側壁を酸化する。これにより、第１の抵抗変化層５０７ａの側壁に第３の抵抗変化層５０７ｃが形成される。
その後、図６Ｇに示すように、抵抗変化素子５０ｂを被覆するように、第２の層間絶縁層５１０を形成する。その後、第２の層間絶縁層５１０を貫通して、上部電極５０８と電気的に接続される第２のコンタクトプラグ５１１を形成する。最後に、第２のコンタクトプラグ５１１と電気的に接続される第２の配線５１２を形成する。
図７は、従来の抵抗変化型不揮発性記憶装置における、抵抗変化素子の側壁酸化量と初期ブレイクダウン電圧との関係（初期ブレイクダウン電圧特性）を示すグラフである。図７のグラフにおいて、横軸は、図６Ｆに示す工程で抵抗変化層の側壁を酸化した量（側壁酸化量）を示し、縦軸は、抵抗変化素子の初期ブレイクダウン電圧の大きさを示している。ここで、側壁酸化量とは、モニタを用いて縦方向（抵抗変化層の側壁の表面から深さ方向に向かう方向）に進行する酸化量を、光学的な膜厚測定器により測定した推測量である。なお、実際の側壁酸化量は、種々の要因により影響を受けることがある。図７に示すように、側壁酸化量が増大することにより、抵抗変化素子のアクティブな面積が縮小し、初期ブレイクダウン電圧が低下する効果が発現していることが分かる。
しかしながら、上述した従来の製造方法では、図６Ｆに示す工程において、酸化する必要の無いＭＳＭダイオード素子５０ａの半導体層５０５の側壁５０５ａが酸化されてしまい、その駆動能力が低下するという問題があった。図８は、従来の抵抗変化型不揮発性記憶装置のＴＥＭ像による断面図である。図８に示すように、ＭＳＭダイオード素子の半導体層の側壁が２０ｎｍ程度変色し、酸化していることが分かる。
図９は、従来の抵抗変化型不揮発性記憶装置のＭＳＭダイオード素子のＩ−Ｖ特性を示すグラフである。図９に示すように、ＭＳＭダイオード素子では、双方向に電流を流すことができるが、低電圧の領域ではその電流が小さく、電圧が上昇するに従って指数関数的に電流が流れるという特徴を有する。図９において、黒色の三角で示すデータは、ＭＳＭダイオード素子の半導体層の側壁が酸化された場合のデータであり、黒色の四角で示すデータは、ＭＳＭダイオード素子の半導体層の側壁が酸化されていない場合のデータである。これらのデータの比較から、図６Ｆに示す工程で酸素アニールが行われることにより、ＭＳＭダイオード素子の電流容量が全体的に劣化し、特にオン電流が減少することが分かる。即ち、ＭＳＭダイオード素子の半導体層の側壁が酸化されることにより、半導体層のアクティブな面積が減少し、ＭＳＭダイオード素子の駆動能力が低下することが分かる。これは、抵抗変化素子の初期ブレイクダウン時及び書き換え時等に必要な電流を確保することができないことを意味し、抵抗変化型不揮発性記憶装置の動作が極めて不安定になることを示唆している。なお、上述したような、ＭＳＭダイオード素子の半導体層の側壁が酸化されることによりダイオード素子の駆動能力が低下する現象は、ＭＳＭダイオード素子に限定されるものではない。ダイオード素子における整流層が酸化しやすい材料で構成されるダイオード素子、例えばｐｎ接合ダイオード素子やショットキーダイオード素子等を用いた抵抗変化型メモリセルにおいても、整流層に対する酸化により、アクティブな面積が減少し、ダイオード素子の駆動能力が低下するという同様の課題を有する。
ｐｎ接合ダイオード素子やショットキーダイオード素子は、単方向のダイオードなので、駆動電流が低下した場合には、ｐｎ接合部の濃度を変更する、仕事関数を変更するなどの別のアプローチで駆動電流を上昇させることが可能である。一方、ＭＳＭダイオードは双方向のダイオードであり、仕事関数の変更は、駆動電流のオン電流とオフ電流の比が変わることになり、そのようなアプローチがとれない。このような事情により、ＭＳＭダイオード素子の場合には、より有効に本発明の効果を発揮するものと考える。
本発明は、上述した問題点を解決し、抵抗変化素子の抵抗変化層の側壁を酸化する際に、ダイオード素子が酸化されるのを防止し、ダイオード素子の駆動能力が低下するのを防止するものである。
本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法は、基板上に半導体層を有するダイオード素子を形成する工程と、前記ダイオード素子上に、第１の電極、抵抗変化層及び第２の電極がこの順に積層されることにより構成された抵抗変化素子を形成する工程と、前記ダイオード素子の前記半導体層の側壁を被覆し、且つ、前記抵抗変化素子の前記抵抗変化層の側壁の少なくとも一部を被覆しない第１の酸素バリア層を形成する工程と、前記第１の酸素バリア層により被覆されずに露出された前記抵抗変化層の前記側壁を酸化する工程と、を含む。
本態様によれば、ダイオード素子の半導体層の側壁が第１の酸素バリア層で被覆されているので、抵抗変化層の側壁を酸化する際に、半導体層の側壁が酸化するのを防止することができる。従って、初期ブレイクダウン電圧の低電圧化及び初期ブレイクダウン電圧の印加時間の短縮化を図ることができ、且つ、ダイオード素子の駆動能力の低下を防止することができるという、２つの効果を同時に実現することができる。これにより、抵抗変化素子の初期ブレイクダウン時及び書き換え時等に必要な電流を十分に確保することができ、抵抗変化型不揮発性記憶装置の動作を安定させることができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法において、前記第１の酸素バリア層は、前記ダイオード素子の前記半導体層の前記側壁が酸化されることを防止するように構成してもよい。
本態様によれば、第１の酸素バリア層を形成することにより、ダイオード素子の半導体層の側壁が酸化されることを防止することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法において、前記抵抗変化層の前記側壁を酸化する工程において、前記抵抗変化層の前記側壁が絶縁化されるように構成してもよい。
本態様によれば、抵抗変化層の側壁が絶縁化されるので、初期ブレイクダウン電圧の低電圧化及び初期ブレイクダウン電圧の印加時間の短縮化を図ることができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法において、さらに、前記抵抗変化層の前記側壁を酸化する工程の後で、当該側壁を被覆する第２の酸素バリア層を形成する工程を含むように構成してもよい。
本態様によれば、酸化された抵抗変化層の側壁を被覆する第２の酸素バリア層が形成されるので、外部の酸素が抵抗変化層へ拡散するのを防止することができる。これにより、抵抗変化層の側壁酸化量にばらつきが生じるのを抑制することができ、抵抗変化層の側壁酸化量を安定化させることができる。抵抗変化層の側壁酸化量が安定することにより、側壁酸化により絞り込まれた抵抗変化素子のアクティブな面積のばらつきが小さくなる。従って、初期ブレイクダウン時の電流密度のばらつきを抑制することができ、初期ブレイクダウン電圧の大きさ及び印加時間のばらつきを抑制することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法において、前記第２の酸素バリア層は、外部からの酸素が前記抵抗変化層の前記側壁に拡散することを防止するように構成してもよい。
本態様によれば、第２の酸素バリア層を形成することにより、外部からの酸素が抵抗変化層の側壁に拡散することを防止することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法において、前記第２の酸素バリア層は、さらに、前記第１の酸素バリア層を被覆するように構成してもよい。
本態様によれば、ダイオード素子の半導体層の側壁が第１の酸素バリア層及び第２の酸素バリア層により二重に被覆されるので、外部の酸素がダイオード素子の半導体層へ拡散するのをより一層確実に防止することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法において、さらに、前記ダイオード素子及び前記抵抗変化素子を被覆するように、層間絶縁層を形成する工程を含むように構成してもよい。
本態様によれば、ダイオード素子及び抵抗変化素子を被覆するように、層間絶縁層を形成することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法において、前記抵抗変化素子を形成する工程において形成される前記抵抗変化層は、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物で構成される第２の抵抗変化層と、を有するように構成してもよい。
本態様によれば、抵抗変化層を第１の抵抗変化層と第２の抵抗変化層との積層構造で構成することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法において、前記抵抗変化層は、遷移金属酸化物又はアルミニウム酸化物で構成されているように構成してもよい。
本態様によれば、抵抗変化層を遷移金属酸化物又はアルミニウム酸化物で構成することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法において、前記ダイオード素子は、前記基板上に第３の電極を形成し、前記第３の電極の上に前記半導体層を形成し、前記半導体層の上に第４の電極を形成することで形成されたＭＳＭダイオード素子であるように構成してもよい。
本態様のように、ダイオード素子をＭＳＭダイオード素子で構成すれば、駆動電流のオン電流とオフ電流の比を変えることなく、より有効に、駆動電流を上昇させることが可能となる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置の製造方法において、前記第１の電極と前記第４の電極とは、同一の電極を共用電極として形成されるように構成してもよい。
本態様によれば、第１の電極と第４の電極とを同一の電極として共用することができる。
本発明の一態様に係る抵抗変化型不揮発性記憶装置は、基板と、前記基板上に形成された、半導体層を有するダイオード素子と、前記ダイオード素子上に形成された、抵抗変化層を有する抵抗変化素子と、を備え、前記抵抗変化素子は、第１の電極と、前記第１の電極に対向して配置された第２の電極と、前記第１の電極と前記第２の電極との間に配置された前記抵抗変化層と、前記ダイオード素子の前記半導体層の側壁を被覆し、且つ、前記抵抗変化素子の前記抵抗変化層の側壁の少なくとも一部を被覆しない第１の酸素バリア層と、を備え、前記抵抗変化素子の前記抵抗変化層の前記側壁のうち、前記第１の酸素バリア層に被覆されていない領域が絶縁化されている。
本態様によれば、ダイオード素子の半導体層の側壁が第１の酸素バリア層で被覆されているので、抵抗変化層の側壁を酸化する際に、半導体層の側壁が酸化するのを防止することができる。従って、ダイオード素子の駆動能力の低下を防止することができる。さらに、抵抗変化層の側壁が酸化されることにより、抵抗変化素子のアクティブな面積が縮小化される。これにより、抵抗変化素子から外部に流れるリーク電流が低減されるので、初期ブレイクダウン電圧の低電圧化及び初期ブレイクダウン電圧の印加時間の短縮化を図ることができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置において、前記第１の酸素バリア層は、前記ダイオード素子の前記半導体層の前記側壁が酸化されることを防止するように構成してもよい。
本態様によれば、第１の酸素バリア層により、ダイオード素子の半導体層の側壁が酸化されることを防止することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置において、前記抵抗変化素子は、さらに、酸化された前記抵抗変化層の前記側壁を被覆する第２の酸素バリア層を備えるように構成してもよい。
本態様によれば、酸化された抵抗変化層の側壁を被覆する第２の酸素バリア層が形成されているので、外部の酸素が抵抗変化層へ拡散するのを防止することができる。これにより、抵抗変化層の側壁酸化量にばらつきが生じるのを抑制することができ、抵抗変化層の側壁酸化量を安定化させることができる。抵抗変化層の側壁酸化量が安定することにより、側壁酸化により絞り込まれた抵抗変化素子のアクティブな面積のばらつきが小さくなる。従って、初期ブレイクダウン時の電流密度のばらつきを抑制することができ、初期ブレイクダウン電圧の大きさ及び印加時間のばらつきを抑制することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置において、前記第２の酸素バリア層は、外部からの酸素が前記抵抗変化層の前記側壁に拡散することを防止するように構成してもよい。
本態様によれば、第２の酸素バリア層により、外部からの酸素が抵抗変化層の側壁に拡散することを防止することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置において、前記第２の酸素バリア層は、さらに、前記第１の酸素バリア層を被覆するように構成してもよい。
本態様によれば、ダイオード素子の半導体層の側壁が第１の酸素バリア層及び第２の酸素バリア層により二重に被覆されるので、外部の酸素がダイオード素子の半導体層へ拡散するのをより一層確実に防止することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置において、前記第１の酸素バリア層の表面には、酸化層が形成されているように構成してもよい。
本態様によれば、抵抗変化層の側壁を酸化することによって、第１の酸素バリア層の表面に酸化層が形成される。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置において、前記抵抗変化層は、遷移金属酸化物又はアルミニウム酸化物で構成されているように構成してもよい。
本態様によれば、抵抗変化層を遷移金属酸化物又はアルミニウム酸化物で構成することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置において、前記抵抗変化層は、タンタル、ハフニウム及びジルコニウムのいずれかの遷移金属酸化物で構成されているように構成してもよい。
本態様によれば、タンタル、ハフニウム及びジルコニウムのいずれかの遷移金属酸化物は、リテンション特性に優れ、且つ、高速動作が可能な材料である。従って、抵抗変化層が初期ブレイクダウンを必要とする材料で構成されている場合であっても、初期ブレイクダウン電圧特性を極めて安定化することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置において、前記抵抗変化素子の前記抵抗変化層は、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物で構成される第２の抵抗変化層と、を有するように構成してもよい。
本態様によれば、抵抗変化層を第１の抵抗変化層と第２の抵抗変化層との積層構造で構成することができる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置において、前記ダイオード素子は、前記基板上に形成された第３の電極と、前記第３の電極に対向して配置された第４の電極と、前記第３の電極と前記第４の電極との間に配置された前記半導体層と、を有するＭＳＭダイオード素子であるように構成してもよい。
本態様のように、ダイオード素子をＭＳＭダイオード素子で構成すれば、駆動電流のオン電流とオフ電流の比を変えることなく、より有効に、駆動電流を上昇させることが可能となる。
例えば、本発明の一態様に係る抵抗変化型不揮発性記憶装置において、前記第１の電極と前記第４の電極とは、同一の電極を共用電極とするように構成してもよい。
本態様によれば、第１の電極と第４の電極とを同一の電極として共用することができる。
以下、本発明の一態様に係る抵抗変化型不揮発性記憶装置及びその製造方法について、図面を参照しながら説明する。
なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続状態、ステップ、ステップの順序等は、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、以下の実施の形態では、ダイオード素子としてＭＳＭダイオード素子を例に説明するが、上述したように、ダイオード素子はＭＳＭダイオード素子に限定されない。ダイオード素子における整流層が酸化しやすい材料で構成される他のダイオード素子、例えばｐｎ接合ダイオード素子やショットキーダイオード素子等を用いて、抵抗変化型不揮発性記憶装置を構成してもよい。
（実施の形態１）
（抵抗変化型不揮発性記憶装置の構成）
図１は、実施の形態１に係る抵抗変化型不揮発性記憶装置の構成を示す断面図である。図示の抵抗変化型不揮発性記憶装置１０は、基板１００、第１の配線１０１、第１の層間絶縁層１０２、第１のコンタクトプラグ１０３、ＭＳＭダイオード素子１０ａ、抵抗変化素子１０ｂ、第２の層間絶縁層１１０、第２のコンタクトプラグ１１１及び第２の配線１１２を有している。
第１の配線１０１は、トランジスタ等が形成された基板１００上に形成されている。第１の配線１０１は、例えば、銅又はアルミニウム等で構成される。
第１の層間絶縁層１０２は、第１の配線１０１を被覆するようにして、基板１００上に形成されている。第１の層間絶縁層１０２は、例えば、シリコン酸化物で構成される。
第１のコンタクトプラグ１０３は、第１の層間絶縁層１０２を貫通して形成されている。第１のコンタクトプラグ１０３は、第１の配線１０１と電気的に接続されている。第１のコンタクトプラグ１０３は、例えば、タングステン又は銅等で構成される。
ＭＳＭダイオード素子１０ａは、下部電極１０４（第３の電極を構成する）、半導体層１０５及び上部電極１０６（第４の電極を構成する）がこの順に積層されることにより構成されている。下部電極１０４は、第１のコンタクトプラグ１０３と電気的に接続されている。上部電極１０６は、下部電極１０４と対向して配置されている。半導体層１０５は、下部電極１０４と上部電極１０６との間に配置されている。下部電極１０４及び上部電極１０６はそれぞれ、例えば、タンタル窒化物（ＴａＮ）で構成される。半導体層１０５は、例えば、窒素不足型のシリコン窒化膜（ＳｉＮｘ）で構成される。
本実施の形態の抵抗変化型不揮発性記憶装置１０の特徴として、ＭＳＭダイオード素子１０ａの半導体層１０５の側壁（外周部）を被覆するようにして、且つ、第１の抵抗変化層１０７ａ（後述する）の側壁の少なくとも一部を被覆しないようにして、第１の酸素バリア層１０９ａが形成されている。第１の酸素バリア層１０９ａは、外部からの酸素が半導体層１０５に拡散するのを防止する酸素バリアとしての機能と、半導体層１０５の側壁にリーク電流が流れるのを防止する絶縁体としての機能とを有する必要がある。第１の酸素バリア層１０９ａは、上記の両機能を兼ね備える材料、例えば、窒化シリコン（ＳｉＮ）又は窒化酸化シリコン（ＳｉＯＮ）等で構成される。
抵抗変化素子１０ｂは、下部電極１０６（第１の電極を構成する）、抵抗変化層１０７及び上部電極１０８（第２の電極を構成する）がこの順に積層されることにより構成されている。本実施の形態では、抵抗変化素子１０ｂの下部電極１０６は、ＭＳＭダイオード素子１０ａの上部電極１０６と共用されている。上部電極１０８は、下部電極１０６と対向して配置されている。抵抗変化層１０７は、下部電極１０６と上部電極１０８との間に配置されている。上部電極１０８は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）又はパラジウム（Ｐｄ）等の貴金属で構成される。
抵抗変化層１０７は、下部電極１０６と上部電極１０８との間に介在され、下部電極１０６と上部電極１０８との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。抵抗変化層１０７は、例えば、下部電極１０６と上部電極１０８との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。抵抗変化層１０７は、下部電極１０６に接続される第１の抵抗変化層１０７ａと、上部電極１０８に接続される第２の抵抗変化層１０７ｂとの少なくとも２層を積層することにより構成される。
第１の抵抗変化層１０７ａは、酸素不足型の第１の金属酸化物で構成され、第２の抵抗変化層１０７ｂは、第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物で構成されている。抵抗変化素子１０ｂの第２の抵抗変化層１０７ｂ中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
第１の抵抗変化層１０７ａは、例えば、酸素不足型の酸化タンタル(ＴａＯｘ、０＜ｘ＜２．５)を主成分とする第１の遷移金属酸化物で構成することができる。第２の抵抗変化層１０７ｂは、例えば、酸素不足型の酸化タンタル(ＴａＯｙ、ｘ＜ｙ)を主成分とする第２の遷移金属酸化物で構成することができる。なお、第１の抵抗変化層１０７ａ及び第２の抵抗変化層１０７ｂが酸化タンタル以外の遷移金属酸化物で構成される場合には、第１の抵抗変化層１０７ａ及び第２の抵抗変化層１０７ｂはそれぞれ、絶縁性を示す化学量論的組成（ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ ｃｏｍｐｏｓｉｔｉｏｎ）からの酸素の不足度が小さい（つまり高抵抗な）材料で構成される。抵抗変化層１０７を構成する材料として、タンタルの酸化物以外に、例えば、ハフニウム（Ｈｆ）又はジルコニウム（Ｚｒ）の酸化物を用いることができる。
なお、「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、その中で最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定であり且つより高い抵抗値を有している。
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
なお、「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層を構成する金属と、第２の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。
抵抗変化層１０７を構成する金属は、タンタル以外の金属を用いてもよい。抵抗変化層１０７を構成する金属としては、遷移金属又はアルミニウム（Ａｌ）を用いることができる。すなわち、抵抗変化層１０７は、遷移金属酸化物又はアルミニウム酸化物で構成することができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
例えば、ハフニウム酸化物を用いる場合において、第１の金属酸化物の組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、且つ、第２の金属酸化物の組成をＨｆＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０７の抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物の膜厚は、３〜４ｎｍとしてもよい。
また、ジルコニウム酸化物を用いる場合において、第１の金属酸化物の組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、且つ、第２の金属酸化物の組成をＺｒＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０７の抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物の膜厚は、１〜５ｎｍとしてもよい。
なお、第１の金属酸化物を構成する第１の金属と、第２の金属酸化物を構成する第２の金属とは、異なる金属を用いてもよい。この場合、第２の金属酸化物は、第１の金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に下部電極１０６と上部電極１０８との間に印加された電圧は、第２の金属酸化物に、より多くの電圧が分配され、第２の金属酸化物中で発生する酸化還元反応をより起こしやすくすることができる。
また、第１の抵抗変化層１０７ａとなる第１の金属酸化物を構成する第１の金属と、第２の抵抗変化層１０７ｂとなる第２の金属酸化物を構成する第２の金属とを互いに異なる材料で構成する場合、第２の金属の標準電極電位は、第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い第２の金属酸化物において、酸化還元反応が起こりやすくなる。なお、抵抗変化現象は、抵抗が高い第２の金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、その抵抗値（酸素不足度）が変化すると考えられる。
例えば、第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。このように、第２の金属酸化物に第１の金属酸化物より標準電極電位が低い金属の酸化物を用いることにより、第２の金属酸化物中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、高抵抗層となる第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。例えば、第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。
積層構造の抵抗変化層１０７における抵抗変化現象は、いずれも抵抗が高い第２の金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント（導電パス）が変化することにより、その抵抗値が変化すると考えられる。
つまり、第２の金属酸化物に接続する上部電極１０８に、下部電極１０６を基準にして正の電圧を印加したとき、抵抗変化層１０７中の酸素イオンが第２の金属酸化物側に引き寄せられる。これによって、第２の金属酸化物中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域中のフィラメントが繋がりにくくなり、抵抗値が増大すると考えられる。
逆に、第２の金属酸化物に接続する上部電極１０８に、下部電極１０６を基準にして負の電圧を印加したとき、第２の金属酸化物中の酸素イオンが第１の金属酸化物側に押しやられる。これによって、第２の金属酸化物中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域中のフィラメントが繋がりやすくなり、抵抗値が減少すると考えられる。
酸素不足度がより小さい第２の金属酸化物に接続されている上部電極１０８は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）等、第２の金属酸化物を構成する金属及び下部電極１０６を構成する材料と比べて標準電極電位がより高い材料で構成される。また、酸素不足度がより高い第１の金属酸化物に接続されている下部電極１０６は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等、第１の金属酸化物を構成する金属と比べて標準電極電位がより低い材料で構成してもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
すなわち、上部電極１０８の標準電極電位Ｖ２、第２の金属酸化物を構成する金属の標準電極電位Ｖｒ２、第１の金属酸化物を構成する金属の標準電極電位Ｖｒ１、下部電極１０６の標準電極電位Ｖ１との間には、Ｖｒ２＜Ｖ２、且つＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１の関係を満足してもよい。
上記の構成とすることにより、上部電極１０８と第２の金属酸化物の界面近傍の第２の金属酸化物中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
第１の抵抗変化層１０７ａの側壁（外周部）には、第３の抵抗変化層１０７ｃが形成されている。第３の抵抗変化層１０７ｃは、酸素不足型の酸化タンタル(ＴａＯｚ、ｘ＜ｚ)を主成分とする第３の遷移金属酸化物で構成されている。即ち、第３の抵抗変化層１０７ｃを構成する第３の遷移金属酸化物の酸素不足度は、第１の抵抗変化層１０７ａを構成する遷移金属酸化物の酸素不足度よりも小さく構成されている。第３の抵抗変化層１０７ｃ及び第１の抵抗変化層１０７ａはそれぞれ、第２の抵抗変化層１０７ｂの下面と接している。このように、抵抗値の比較的高い第３の抵抗変化層１０７ｃが抵抗値の比較的低い第１の抵抗変化層１０７ａの側壁に配置されているので、第１の抵抗変化層１０７ａの平面方向の面積（アクティブな面積）が上部電極１０８の電極領域の面積に比べて小さくなる。その結果、第１の抵抗変化層１０７ａから第２の抵抗変化層１０７ｂへ流れる電流の密度が増加し、第２の抵抗変化層１０７ｂ内に導電パスが容易に形成される。これにより、抵抗変化型不揮発性記憶装置１０の初期ブレイクダウン電圧を低下させることができるとともに、初期ブレイクダウン電圧の印加時間を短縮させることができる。
さらに、抵抗変化型不揮発性記憶装置１０では、ＭＳＭダイオード素子１０ａ及び抵抗変化素子１０ｂを被覆するように、第２の層間絶縁層１１０が形成されている。なお、第２の層間絶縁層１１０は、ＭＳＭダイオード素子１０ａを第１の酸素バリア層１０９ａを介して間接的に被覆するように形成されている。第２の層間絶縁層１１０を貫通して第２のコンタクトプラグ１１１が形成され、この第２のコンタクトプラグ１１１は、抵抗変化素子１０ｂの上部電極１０８と電気的に接続されている。さらに、第２のコンタクトプラグ１１１と電気的に接続される第２の配線１１２が形成されている。
（製造方法）
次に、本実施の形態に係る抵抗変化型不揮発性記憶装置１０の製造方法について説明する。図２Ａ〜図２Ｉは、実施の形態１に係る抵抗変化型不揮発性半導体記憶装置の製造方法を示す断面図である。
まず、図２Ａに示すように、トランジスタ及び下層配線等（図示せず）が形成された基板１００を準備する（基板を準備する工程）。この基板１００上に、アルミニウムで構成された導電層を形成し、これをパターニングすることによって第１の配線１０１を形成する。次に、第１の配線１０１を被覆するように基板１００上に絶縁膜を形成した後に、この絶縁膜の表面を平坦化することにより、第１の層間絶縁層１０２を形成する（層間絶縁層を形成する工程）。
その後、図２Ｂに示すように、第１の層間絶縁層１０２を貫通して、第１の配線１０１と電気的に接続される第１のコンタクトプラグ１０３を形成する。
その後、図２Ｃに示すように、第１のコンタクトプラグ１０３を被覆するようにして、第１の層間絶縁層１０２上に、タンタル窒化物で構成される第１の導電膜１０４’と、窒素不足型のシリコン窒化膜で構成される半導体膜１０５’と、タンタル窒化物で構成される第２の導電膜１０６’とをこの順に形成する。
その後、図２Ｄに示すように、遷移金属酸化物で構成される第１の抵抗変化膜１０７ａ’及び第２の抵抗変化膜１０７ｂ’と、貴金属（白金、イリジウム又はパラジウム等）で構成される第３の導電膜１０８’とをこの順に形成する。
その後、図２Ｅに示すように、所定のマスクを用いて、第３の導電膜１０８’、第２の抵抗変化膜１０７ｂ’、第１の抵抗変化膜１０７ａ’、第２の導電膜１０６’、半導体膜１０５’及び第１の導電膜１０４’をそれぞれパターニングする。これにより、基板１００上に、上部電極１０６、半導体層１０５及び下部電極１０４がこの順に積層されたＭＳＭダイオード素子１０ａが形成される（ＭＳＭダイオード素子を形成する工程）。また、ＭＳＭダイオード素子１０ａ上に、上部電極１０８、第２の抵抗変化層１０７ｂ、第１の抵抗変化層１０７ａ及び下部電極１０６がこの順に積層された抵抗変化素子１０ｂが形成される（抵抗変化素子を形成する工程）。
その後、図２Ｆに示すように、ＭＳＭダイオード素子１０ａ及び抵抗変化素子１０ｂを被覆するようにして、第１の層間絶縁層１０２上に第１の酸素バリア膜１０９ａ’を形成する。第１の酸素バリア膜１０９ａ’は、窒化シリコン（ＳｉＮ）又は窒化酸化シリコン（ＳｉＯＮ）等で構成される。この成膜法として、抵抗変化型不揮発性記憶装置１０の端部にも十分成膜されるように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法又はＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いることができる。
その後、図２Ｇに示すように、第１の酸素バリア膜１０９ａ’の全面をエッチバックすることにより、第１の層間絶縁層１０２及び抵抗変化素子１０ｂの上部電極１０８上の第１の酸素バリア膜１０９ａ’を除去する。これにより、ＭＳＭダイオード素子１０ａの半導体層１０５の側壁を被覆するようにして、サイドウォール形状の第１の酸素バリア層１０９ａを形成する（第１の酸素バリア層を形成する工程）。このとき、半導体層１０５の側壁が第１の酸素バリア層１０９ａにより完全に被覆され、且つ、第１の抵抗変化層１０７ａの側壁の少なくとも一部が第１の酸素バリア層１０９ａにより被覆されずに露出される状態になるように、第１の酸素バリア層１０９ａのトップの位置をエッチング時間で調整する。なお、図２Ｇに示す工程で用いるエッチングガスとして、エッチングレートを確保することができ、且つ、上部電極１０８を構成するメタル材料との選択比を確保することができるフッ素系のガスを用いることが可能である。
なお、後述する製造工程（図２Ｈに示す工程）において半導体層１０５が酸化されるのを防止するために、第１の酸素バリア層１０９ａは、半導体層１０５の側壁の全体を被覆するように形成される。また、ＭＳＭダイオード素子１０ａの上部電極１０６が酸化され易い材料で構成されている場合には、第１の酸素バリア層１０９ａは、半導体層１０５の側壁の全体に加えて、半導体層１０５と上部電極１０６との界面まで被覆するように形成することもできる。
また、後述する製造工程（図２Ｈに示す工程）において第１の抵抗変化層１０７ａの側壁を酸化により絶縁化するために、第１の酸素バリア層１０９ａは、第１の抵抗変化層１０７ａの側壁の少なくとも一部を被覆しないように形成される。また、第１の酸素バリア層１０９ａは、第１の抵抗変化層１０７ａの側壁の全体を被覆しないように形成することもできる。
その後、図２Ｈに示すように、ＭＳＭダイオード素子１０ａの半導体層１０５が第１の酸素バリア層１０９ａにより被覆された状態で、酸素雰囲気中で３００〜４５０℃の温度でアニールすることにより、第１の抵抗変化層１０７ａの側壁を酸化して第３の抵抗変化層１０７ｃを形成する（抵抗変化層の側壁を酸化する工程）。これにより、第１の抵抗変化層１０７ａの側壁が酸化により絶縁化される。なお、第２の抵抗変化層１０７ｂについては、最初から絶縁層に近い場合はほとんど酸化されない。
図２Ｈに示す工程で酸化処理（酸素アニール）が行われた際に、第１の酸素バリア層１０９ａは酸素バリアとして機能するので、ＭＳＭダイオード素子１０ａの半導体層１０５の側壁は酸化されない。なお、上述した酸化処理によって、第１の酸素バリア層１０９ａの表面には酸化層（図示せず）が形成される。
その後、図２Ｉに示すように、ＭＳＭダイオード素子１０ａ及び抵抗変化素子１０ｂを被覆するようにして、第２の層間絶縁層１１０を形成する（層間絶縁層を形成する工程）。その後、第２の層間絶縁層１１０を貫通して、上部電極１０８と電気的に接続される第２のコンタクトプラグ１１１を形成する。その後、第２のコンタクトプラグ１１１と電気的に接続される第２の配線１１２を形成する。以上のようにして、本実施の形態の抵抗変化型不揮発性記憶装置１０が製造される。
本実施の形態では、ＭＳＭダイオード素子１０ａの半導体層１０５の側壁が第１の酸素バリア層１０９ａで被覆されているので、第１の抵抗変化層１０７ａの側壁を酸化する際に、半導体層１０５の側壁が酸化するのを防止することができる。従って、初期ブレイクダウン電圧の低電圧化及び初期ブレイクダウン電圧の印加時間の短縮化を図ることができ、且つ、ＭＳＭダイオード素子１０ａの駆動能力の低下を防止することができるという、２つの効果を同時に実現することができる。特に、ＭＳＭダイオード素子１０ａを用いるクロスポイントメモリの微細化及び大容量化に極めて貢献することができる。
（実施の形態２）
（抵抗変化型不揮発性記憶装置の構成）
図３は、実施の形態２に係る抵抗変化型不揮発性記憶装置の構成を示す断面図である。図３に示すように、本実施形態の抵抗変化型不揮発性記憶装置２０では、実施の形態１で説明した第１の酸素バリア層１０９ａに加えて、第２の抵抗変化層１０７ｂ及び第３の抵抗変化層１０７ｃの各々の側壁（外周部）を被覆するようにして、第２の酸素バリア層１０９ｂが形成されている。第２の酸素バリア層１０９ｂは、外部からの酸素が抵抗変化層１０７に拡散するのを防止する酸素バリアとしての機能を有する材料、例えば、窒化シリコン（ＳｉＮ）又は窒化酸化シリコン（ＳｉＯＮ）等で構成される。
（製造方法）
次に、本実施形態の抵抗変化型不揮発性記憶装置２０の製造方法について説明する。図４Ａ〜図４Ｄは、実施の形態２に係る抵抗変化型不揮発性記憶装置の製造方法の一部を示す断面図である。
まず、図４Ａに示す工程の前に、上述した図２Ａ〜図２Ｇに示す工程が行われる。図２Ａ〜図２Ｇに示す工程については、上述と同様であるので、説明を省略する。
その後、図４Ａに示すように、ＭＳＭダイオード素子１０ａの半導体層１０５が第１の酸素バリア層１０９ａにより被覆された状態で、酸素雰囲気中で３００〜４５０℃の温度でアニールすることにより、第１の抵抗変化層１０７ａの側壁を酸化して第３の抵抗変化層１０７ｃを形成する（抵抗変化層の側壁を酸化する工程）。これにより、第１の抵抗変化層１０７ａの側壁が酸化により絶縁化される。なお、第２の抵抗変化層１０７ｂについては、最初から絶縁層に近い場合はほとんど酸化されない。
上述したように、第１の酸素バリア層１０９ａは酸素バリアとして機能するので、図２Ｇに示す工程で酸化処理が行われた際に、ＭＳＭダイオード素子１０ａの半導体層１０５の側壁は酸化されない。なお、上述した酸化処理によって、第１の酸素バリア層１０９ａの表面には酸化層（図示せず）が形成される。
その後、図４Ｂに示すように、ＭＳＭダイオード素子１０ａと抵抗変化素子１０ｂとの積層構造及び第１の酸素バリア層１０９ａを被覆するようにして、第１の層間絶縁層１０２上に第２の酸素バリア膜１０９ｂ’を成膜する。第２の酸素バリア膜１０９ｂ’は、窒化シリコン（ＳｉＮ）又は窒化酸化シリコン（ＳｉＯＮ）等で構成される。この成膜法として、抵抗変化型不揮発性記憶装置２０の端部にも十分成膜されるように、ＣＶＤ法又はＡＬＤ法を用いることができる。
その後、図４Ｃに示すように、第２の酸素バリア膜１０９ｂ’の全面をエッチバックすることにより、第１の層間絶縁層１０２及び抵抗変化素子１０ｂの上部電極１０８上に配置された第２の酸素バリア膜１０９ｂ’を除去する。これにより、第１の酸素バリア層１０９ａ上に、第２の抵抗変化層１０７ｂ及び第３の抵抗変化層１０７ｃの各々の側壁を被覆するようにして、サイドウォール形状の第２の酸素バリア層１０９ｂが形成される（第２の酸素バリア層を形成する工程）。このとき、第２の抵抗変化層１０７ｂ及び第３の抵抗変化層１０７ｃの各々の側壁が第２の酸素バリア層１０９ｂにより被覆されるように、第２の酸素バリア層１０９ｂのトップの位置をエッチング時間で調整する。図４Ｃに示す工程で用いるエッチングガスとして、エッチングレートを確保することができ、且つ、上部電極１０８を構成するメタル材料との選択比を確保することができるフッ素系のガスを用いることが可能である。
なお、第３の抵抗変化層１０７ｃの側壁を完全に被覆するようにして、第２の酸素バリア層１０９ｂを形成することができる。また、第２の抵抗変化層１０７ｂ及び第３の抵抗変化層１０７ｃの各々の側壁を完全に被覆するようにして、第２の酸素バリア層１０９ｂを形成することもできる。
その後、図４Ｄに示すように、ＭＳＭダイオード素子１０ａ及び抵抗変化素子１０ｂを被覆するようにして、第２の層間絶縁層１１０を形成する（層間絶縁層を形成する工程）。その後、第２の層間絶縁層１１０を貫通して、上部電極１０８と電気的に接続される第２のコンタクトプラグ１１１を形成する。その後、第２のコンタクトプラグ１１１と電気的に接続される第２の配線１１２を形成する。以上のようにして、本実施の形態の抵抗変化型不揮発性記憶装置２０が製造される。
本実施の形態では、実施の形態１で得られる効果に加えて、次のような効果を得ることができる。即ち、第２の抵抗変化層１０７ｂ及び第３の抵抗変化層１０７ｃの各々の側壁を被覆するようにして、第２の酸素バリア層１０９ｂが形成されているので、外部の酸素が第２の層間絶縁層１１０等を介して抵抗変化層１０７へ拡散することを防止することができる。これにより、抵抗変化層１０７の側壁酸化量にばらつきが生じるのを抑制することができ、抵抗変化層１０７の側壁酸化量を安定化させることができる。抵抗変化層１０７の側壁酸化量が安定することにより、側壁酸化により絞り込まれた抵抗変化素子１０ｂのアクティブな面積のばらつきが小さくなる。従って、初期ブレイクダウン時の電流密度のばらつきを抑制することができ、初期ブレイクダウン電圧の大きさ及び印加時間のばらつきを抑制することができる。
なお、第２の酸素バリア層１０９ｂは、第１の酸素バリア層１０９ａを被覆するようにして形成することもできる。これにより、ＭＳＭダイオード素子１０ａの半導体層１０５は、第１の酸素バリア層１０９ａ及び第２の酸素バリア層１０９ｂにより二重に被覆される。従って、図４Ｃに示す工程以降の製造プロセスにおいて、外部の酸素がＭＳＭダイオード素子１０ａの半導体層１０５へ拡散するのをより一層確実に防止することができる。
以上、本発明の実施の形態１及び２について説明したが、本発明は上記実施の形態１及び２に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正及び組み合わせが可能である。
上記実施の形態１及び２では、ＭＳＭダイオード素子の上部電極（第４の電極）と抵抗変化素子の下部電極（第１の電極）とが同一の電極を共用電極として形成されるように構成したが、これらを別体に構成することもできる。即ち、ＭＳＭダイオード素子の上部電極と、抵抗変化素子の下部電極とを個別に設けて構成しても構わない。この場合にも、実施の形態１及び２にて述べたように、第１の抵抗変化層１０７ａの側壁の少なくとも一部を被覆しないようにして、第１の酸素バリア層１０９ａを形成すればよい。
また、上記実施の形態１及び２では、抵抗変化層を第１の抵抗変化層と第２の抵抗変化層との積層構造で構成したが、抵抗変化層を単層構造で構成することも可能である。
本発明は、抵抗変化型不揮発性半導体記憶装置の製造方法及び抵抗変化型不揮発性半導体記憶装置を提供するものであり、不揮発性メモリを用いた種々の電子機器等に対して有用である。
１０，２０，５０ 抵抗変化型不揮発性記憶装置
１０ａ，５０ａ ＭＳＭダイオード素子
１０ｂ，５０ｂ 抵抗変化素子
１００，５００ 基板
１０１，５０１ 第１の配線
１０２，５０２ 第１の層間絶縁層
１０３，５０３ 第１のコンタクトプラグ
１０４ 下部電極（第３の電極）
１０４’，５０４’ 第１の導電膜
１０５，５０５ 半導体層
１０５’，５０５’ 半導体膜
１０６ 上部電極（下部電極、第１の電極、第４の電極）
１０６’，５０６’ 第２の導電膜
１０７，５０７ 抵抗変化層
１０７ａ，５０７ａ 第１の抵抗変化層
１０７ａ’，５０７ａ’ 第１の抵抗変化膜
１０７ｂ，５０７ｂ 第２の抵抗変化層
１０７ｂ’，５０７ｂ’ 第２の抵抗変化膜
１０７ｃ，５０７ｃ 第３の抵抗変化層
１０８ 上部電極（第２の電極）
１０８’，５０８’ 第３の導電膜
１０９ａ 第１の酸素バリア層
１０９ａ’ 第１の酸素バリア膜
１０９ｂ 第２の酸素バリア層
１０９ｂ’ 第２の酸素バリア膜
１１０，５１０ 第２の層間絶縁層
１１１，５１１ 第２のコンタクトプラグ
１１２，５１２ 第２の配線
５０４ 下部電極
５０５ａ 側壁
５０６ 上部電極（下部電極）
５０８ 上部電極

Claims (18)

  1. 基板上に半導体層を有するダイオード素子を形成する工程と、
    前記ダイオード素子上に、第１の電極、抵抗変化層及び第２の電極がこの順に積層されることにより構成された抵抗変化素子を形成する工程と、
    前記ダイオード素子の前記半導体層の側壁を被覆するように、且つ、前記抵抗変化素子の前記抵抗変化層の側壁の少なくとも一部を被覆しないように、前記ダイオード素子の前記半導体層の前記側壁が酸化されることを防止するための第１の酸素バリア層を形成する工程と、
    前記第１の酸素バリア層により被覆されずに露出された前記抵抗変化層の前記側壁を酸化する工程と、を含み、
    前記ダイオード素子は、
    前記基板上に第３の電極を形成し、
    前記第３の電極の上に前記半導体層を形成し、
    前記半導体層の上に第４の電極を形成することで形成されたＭＳＭダイオード素子である
    抵抗変化型不揮発性記憶装置の製造方法。
  2. 前記抵抗変化層の前記側壁を酸化する工程において、前記抵抗変化層の前記側壁が絶縁化される
    請求項１に記載の抵抗変化型不揮発性記憶装置の製造方法。
  3. さらに、前記抵抗変化層の前記側壁を酸化する工程の後で、当該側壁を被覆する第２の酸素バリア層を形成する工程を含む
    請求項１又は２に記載の抵抗変化型不揮発性記憶装置の製造方法。
  4. 前記第２の酸素バリア層は、外部からの酸素が前記抵抗変化層の前記側壁に拡散することを防止する
    請求項３に記載の抵抗変化型不揮発性記憶装置の製造方法。
  5. 前記第２の酸素バリア層は、さらに、前記第１の酸素バリア層を被覆する
    請求項３又は４に記載の抵抗変化型不揮発性記憶装置の製造方法。
  6. さらに、前記ダイオード素子及び前記抵抗変化素子を被覆するように、層間絶縁層を形成する工程を含む
    請求項１〜５のいずれか１項に記載の抵抗変化型不揮発性記憶装置の製造方法。
  7. 前記抵抗変化素子を形成する工程において形成される前記抵抗変化層は、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物で構成される第２の抵抗変化層と、を有する
    請求項１〜６のいずれか１項に記載の抵抗変化型不揮発性記憶装置の製造方法。
  8. 前記抵抗変化層は、遷移金属酸化物又はアルミニウム酸化物で構成されている
    請求項１〜７のいずれか１項に記載の抵抗変化型不揮発性記憶装置の製造方法。
  9. 前記第１の電極と前記第４の電極とは、同一の電極を共用電極として形成される
    請求項１〜８のいずれか１項に記載の抵抗変化型不揮発性記憶装置の製造方法。
  10. 基板と、
    前記基板上に形成された、半導体層を有するダイオード素子と、
    前記ダイオード素子上に形成された、抵抗変化層を有する抵抗変化素子と、を備え、
    前記抵抗変化素子は、
    第１の電極と、
    前記第１の電極に対向して配置された第２の電極と、
    前記第１の電極と前記第２の電極との間に配置された前記抵抗変化層と、
    前記ダイオード素子の前記半導体層の側壁を被覆するように、且つ、前記抵抗変化素子の前記抵抗変化層の側壁の少なくとも一部を被覆しないように形成された、前記ダイオード素子の前記半導体層の前記側壁が酸化されることを防止するための第１の酸素バリア層と、を備え、
    前記抵抗変化素子の前記抵抗変化層の前記側壁のうち、前記第１の酸素バリア層に被覆されていない領域が絶縁化されており、
    前記ダイオード素子は、
    前記基板上に形成された第３の電極と、
    前記第３の電極に対向して配置された第４の電極と、
    前記第３の電極と前記第４の電極との間に配置された前記半導体層と、を有するＭＳＭダイオード素子である
    抵抗変化型不揮発性記憶装置。
  11. 前記抵抗変化素子は、さらに、酸化された前記抵抗変化層の前記側壁を被覆する第２の酸素バリア層を備える
    請求項１０に記載の抵抗変化型不揮発性記憶装置。
  12. 前記第２の酸素バリア層は、外部からの酸素が前記抵抗変化層の前記側壁に拡散することを防止する
    請求項１１に記載の抵抗変化型不揮発性記憶装置。
  13. 前記第２の酸素バリア層は、さらに、前記第１の酸素バリア層を被覆する
    請求項１１又は１２に記載の抵抗変化型不揮発性記憶装置。
  14. 前記第１の酸素バリア層の表面には、酸化層が形成されている
    請求項１０〜１３のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
  15. 前記抵抗変化層は、遷移金属酸化物又はアルミニウム酸化物で構成されている
    請求項１０〜１４のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
  16. 前記抵抗変化層は、タンタル、ハフニウム及びジルコニウムのいずれかの遷移金属酸化物で構成されている
    請求項１５に記載の抵抗変化型不揮発性記憶装置。
  17. 前記抵抗変化素子の前記抵抗変化層は、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物で構成される第２の抵抗変化層と、を有する
    請求項１０〜１４のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
  18. 前記第１の電極と前記第４の電極とは、同一の電極を共用電極とする
    請求項１０〜１７のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
JP2013554240A 2012-01-19 2013-01-10 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 Active JP5873981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013554240A JP5873981B2 (ja) 2012-01-19 2013-01-10 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012009435 2012-01-19
JP2012009435 2012-01-19
PCT/JP2013/000048 WO2013108593A1 (ja) 2012-01-19 2013-01-10 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP2013554240A JP5873981B2 (ja) 2012-01-19 2013-01-10 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JPWO2013108593A1 JPWO2013108593A1 (ja) 2015-05-11
JP5873981B2 true JP5873981B2 (ja) 2016-03-01

Family

ID=48799027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013554240A Active JP5873981B2 (ja) 2012-01-19 2013-01-10 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置

Country Status (3)

Country Link
US (1) US20150171324A1 (ja)
JP (1) JP5873981B2 (ja)
WO (1) WO2013108593A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888091A (zh) * 2019-03-01 2019-06-14 上海华力微电子有限公司 一种形成随机存储器层的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5555821B1 (ja) * 2012-11-14 2014-07-23 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US9577010B2 (en) 2014-02-25 2017-02-21 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US11223014B2 (en) 2014-02-25 2022-01-11 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
KR102247017B1 (ko) * 2014-03-03 2021-04-30 에스케이하이닉스 주식회사 전자 장치
US10249819B2 (en) * 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
KR102259189B1 (ko) * 2014-11-27 2021-06-02 에스케이하이닉스 주식회사 전자장치 및 그 제조방법
US9876169B2 (en) * 2015-06-12 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM devices and methods
CN106654004B (zh) 2015-10-29 2019-03-19 华邦电子股份有限公司 电阻式存储器及其制造方法
US10475997B1 (en) * 2018-07-17 2019-11-12 International Business Machines Corporation Forming resistive memory crossbar array employing selective barrier layer growth
JP7308026B2 (ja) * 2018-12-26 2023-07-13 ヌヴォトンテクノロジージャパン株式会社 抵抗変化型不揮発性記憶素子及びそれを用いた抵抗変化型不揮発性記憶装置
TWI747366B (zh) * 2020-07-08 2021-11-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
US11997932B2 (en) * 2021-03-31 2024-05-28 Crossbar, Inc. Resistive switching memory having confined filament formation and methods thereof
US20230049812A1 (en) * 2021-08-13 2023-02-16 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory array

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3541324B2 (ja) * 1993-10-21 2004-07-07 財団法人半導体研究振興会 半導体装置の製造方法
JP2003023174A (ja) * 2001-07-09 2003-01-24 Matsushita Electric Ind Co Ltd アバランシェフォトダイオード
JP2007311772A (ja) * 2006-05-17 2007-11-29 Sharp Corp 金属／半導体／金属の積層構造を有する双方向ショットキーダイオード及びその形成方法
CN101542730B (zh) * 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
US8134137B2 (en) * 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
KR101019986B1 (ko) * 2008-10-10 2011-03-09 주식회사 하이닉스반도체 성장 방식에 의해 형성되는 콘택 구조를 절연시키는 절연막을 포함하는 상변화 메모리 소자, 이를 포함하는 반도체 소자, 및 그들의 제조방법
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2011071380A (ja) * 2009-09-28 2011-04-07 Toshiba Corp 半導体メモリ装置およびその製造方法
JP5443965B2 (ja) * 2009-12-17 2014-03-19 株式会社東芝 半導体記憶装置
KR101661306B1 (ko) * 2010-02-23 2016-09-30 삼성전자 주식회사 반도체 소자 및 그 제조방법
JP2011199197A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 半導体記憶装置
WO2012066786A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 不揮発性半導体記憶素子の製造方法および不揮発性半導体記憶素子
US9214628B2 (en) * 2010-12-03 2015-12-15 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
US9111858B2 (en) * 2012-03-23 2015-08-18 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888091A (zh) * 2019-03-01 2019-06-14 上海华力微电子有限公司 一种形成随机存储器层的方法
CN109888091B (zh) * 2019-03-01 2023-12-01 上海华力微电子有限公司 一种形成随机存储器层的方法

Also Published As

Publication number Publication date
JPWO2013108593A1 (ja) 2015-05-11
WO2013108593A1 (ja) 2013-07-25
US20150171324A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
US8618526B2 (en) Nonvolatile memory device and manufacturing method thereof
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
WO2011030559A1 (ja) 不揮発性記憶装置及びその製造方法
US8471235B2 (en) Nonvolatile memory element having a resistance variable layer and manufacturing method thereof
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP5161404B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
JP4971522B2 (ja) 不揮発性記憶装置及びその製造方法
JP5571833B2 (ja) 不揮発性記憶素子及び不揮発性記憶素子の製造方法
JP2010251352A (ja) 不揮発性記憶素子及びその製造方法
JP2015135952A (ja) 不揮発性記憶装置およびその製造方法
US8999808B2 (en) Nonvolatile memory element and method for manufacturing the same
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US9006701B2 (en) Non-volatile memory device having bit lines and source lines arranged in parallel and manufacturing method thereof
WO2013057920A1 (ja) 不揮発性記憶素子及びその製造方法
JPWO2014076869A1 (ja) 不揮発性記憶素子及びその製造方法
US9142773B2 (en) Variable resistance nonvolatile memory element and method of manufacturing the same
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2013187503A (ja) 不揮発性記憶素子およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150819

R151 Written notification of patent or utility model registration

Ref document number: 5873981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250