JP4948688B2 - 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法 - Google Patents

抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法 Download PDF

Info

Publication number
JP4948688B2
JP4948688B2 JP2011554300A JP2011554300A JP4948688B2 JP 4948688 B2 JP4948688 B2 JP 4948688B2 JP 2011554300 A JP2011554300 A JP 2011554300A JP 2011554300 A JP2011554300 A JP 2011554300A JP 4948688 B2 JP4948688 B2 JP 4948688B2
Authority
JP
Japan
Prior art keywords
layer
resistance change
resistance
electrode
variable resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011554300A
Other languages
English (en)
Other versions
JPWO2012001993A1 (ja
Inventor
敦史 姫野
清孝 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011554300A priority Critical patent/JP4948688B2/ja
Application granted granted Critical
Publication of JP4948688B2 publication Critical patent/JP4948688B2/ja
Publication of JPWO2012001993A1 publication Critical patent/JPWO2012001993A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、電気パルスの印加により抵抗値が変化する抵抗変化素子を有する抵抗変化型の不揮発性記憶素子に関する。
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。さらに、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、抵抗変化素子を用いた抵抗変化型の不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
従来、抵抗変化素子を搭載した大容量の不揮発性記憶装置の一例として、クロスポイント型の不揮発性記憶装置が提案されている。クロスポイント型の不揮発性記憶装置では、１つの記憶単位として、抵抗変化素子とスイッチング素子としてのダイオード素子とが電気的に直列に接続された構成の１Ｄ（Ｄｉｏｄｅ）−１Ｒ（Ｒｅｓｉｓｔｏｒ）構造を有するメモリセルが好適に用いられる。
第１の例として、図１３Ａに、従来の抵抗変化素子を搭載した不揮発性半導体記憶装置６０のビット線方向に沿ったメモリセル２８０及びビット線２１０とワード線２２０の断面図を示す（特許文献１参照）。電気的ストレスによる電気抵抗の変化により情報を記憶する抵抗変化層２３０が上部電極２４０と下部電極２５０に挟まれて、抵抗変化素子２６０が形成される。
抵抗変化素子２６０の上部には、双方向に電流を流せる非線形の電流−電圧特性を有する２端子の非線形素子２７０が形成されており、抵抗変化素子２６０と非線形素子２７０の直列回路でメモリセル２８０を形成する。非線形素子２７０は、ダイオード等のように電圧変化に対する電流変化が一定でない非線形の電流−電圧特性を有する２端子素子である。また、上部配線となるビット線２１０は非線形素子２７０と電気的に接続されており、下部配線となるワード線２２０は、抵抗変化素子２６０の下部電極２５０と電気的に接続されている。
この非線形素子２７０は、メモリセル２８０の書き換え時に双方向に電流が流れるため、例えば、双方向に対称で非線形な電流−電圧特性を有するバリスタ（ＺｎＯやＳｒＴｉＯ３など）を用いている。以上の構成により、抵抗変化素子２６０の書き換えに必要な電流密度、３０ｋＡ／ｃｍ２以上の電流を流すことができ、大容量化を実現できるとしている。
また、第２の例として、図１３Ｂに従来の抵抗性メモリ素子７０の斜視図を示す（特許文献２参照）。この抵抗性メモリ素子７０は、第１電極Ｅ１と、第１電極Ｅ１とは離隔された第２電極Ｅ２と、第１電極Ｅ１と第２電極Ｅ２との間に、可変抵抗特性を有する物質からなる抵抗変化層Ｒ１、中間電極Ｍ１、及び中間電極Ｍ１を介して抵抗変化層Ｒ１と電気的に連結されたスイッチング素子Ｄ１とから構成される第１構造体Ｓ１を備え、さらに第２電極Ｅ２上には、第１構造体Ｓ１と同一構成を有する第２構造体Ｓ２が設けられている。
ここで、第１電極Ｅ１または第２電極Ｅ２のうち少なくとも一つは白金やイリジウムなどの貴金属を含む合金層で形成することで、抵抗変化特性と他の層との密着性を両立でき、かつ製造コストを低減できるとしている。また、スイッチング素子は、ｐ型酸化物層とｎ型酸化物層の積層構造、またはｐ型シリコンとｎ型シリコンの積層構造からなるｐｎダイオードが望ましいとしている。
特開２００６−２０３０９８号公報 特開２００８−３００８４１号公報
しかしながら、上記第１の例で説明した従来構造は、ビット線とワード線を含めて、６層の積層構成により、抵抗変化素子とダイオード素子を構成しており、上部電極２４０、抵抗変化層２３０、下部電極２５０、非線形素子２７０を、ビット線２１０の加工時にビット線２１０に沿う方向に同時にパターニングし、ワード線２２０の加工時にワード線に沿う方向に同時にパターニングする、いわゆるダブルパターニングにより、ワード線２２０とビット線２１０の交点にのみメモリセル２８０を形成している。
この製造方法では、パターニングする対象層の膜厚が厚くなること、異なった材料で構成された複数の層を同時に加工することなどから、エッチングによるパターニングが困難で、微細化に適した構造とはいえない。
また、第２の例においても、抵抗性メモリ素子は、上下電極を含めると、６層の積層構成が必要になるため、製造方法が複雑となる課題を有している。また、スイッチング素子はｐｎダイオードからなるため、単極性型の抵抗変化素子、すなわち、高抵抗化する書き込み電圧と低抵抗化する書き込み電圧とが同じ極性である抵抗変化素子には適している。しかし、ｐｎダイオードを双極性型の抵抗変化素子、すなわち、高抵抗化する書き込み電圧と低抵抗化する書き込み電圧とが逆極性の抵抗変化素子と組み合わせる場合には、ダイオードの逆バイアスは抵抗変化素子に十分な書き込み電圧を印加することができないという課題を有している。
そこで、本発明は、上記従来の課題を解決するもので、抵抗変化素子と双方向ダイオード素子とで構成された抵抗変化型の不揮発性記憶素子を簡単な構成で実現すること、さらには、そのような簡単な構成の不揮発性記憶素子を微細化が可能なメモリセルに応用することで、製造方法が容易で、かつ製造工程・コストを低減できる大容量で高集積化に適した不揮発性記憶装置を提供することを目的とする。
上記目的を達成するために、本発明の抵抗変化型不揮発性記憶素子の１つの態様は、金属を主成分とする材料で構成された第１電極と、前記第１電極に厚さ方向に隣接して配置され、極性が正の電気パルス及び負の電気パルスが印加されるに応じて抵抗値が可逆的に変化する抵抗変化層と、前記抵抗変化層に厚さ方向に隣接して配置され、窒素不足型シリコン窒化物を主成分とする材料で構成された半導体層と、前記半導体層に厚さ方向に隣接して配置された第２電極とを備え、前記抵抗変化層が、第１抵抗変化層と第３抵抗変化層と第２抵抗変化層との積層体で構成され、前記第１抵抗変化層が前記第１電極に隣接し、前記第３抵抗変化層が前記第１抵抗変化層と前記第２抵抗変化層との間に介在し、前記第１抵抗変化層、前記第３抵抗層及び前記第２抵抗変化層は酸素不足型遷移金属酸化物を主成分とする材料で構成され、前記第１抵抗変化層の酸素含有率は前記第２抵抗変化層の酸素含有率よりも高く、前記第３抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率は、前記第１抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも低く、かつ前記第２抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも高く、前記抵抗変化層、前記半導体層及び前記第２電極で構成される積層体が双方向ダイオードとして機能することを特徴とする。
このような構成とすることで、抵抗変化動作のメカニズムは、電極界面近傍における酸素の酸化・還元反応が支配的であり、酸化・還元に寄与できる酸素が多い界面で優先的に動作するため、第１電極と抵抗変化層との界面近傍で安定に抵抗変化動作を引き起こすことができる。したがって、抵抗変化特性が安定な抵抗変化型の不揮発性記憶素子を実現できる。
ここで、前記第１電極は、白金、イリジウム、パラジウム、銅、タンタル窒化物のいずれかの金属、もしくはこれらの金属の組み合わせ及び合金で構成され、第２電極は、タンタル窒化物、チタン窒化物、タングステンのいずれかの金属、もしくはこれらの金属の組み合わせからなることが好ましい。
また、前記抵抗変化層には、酸素不足型の遷移金属酸化物を用いることが望ましい。
また、前記抵抗変化層には、酸素不足型のタンタル酸化物を用いることが望ましい。
また、前記第２抵抗変化層に含まれる酸素不足型タンタル酸化物はＴａＯｙ（０＜ｙ≦１．２９）なる組成を有していることが望ましく、さらにまた、前記第２抵抗変化層に含まれる酸素不足型タンタル酸化物はＴａＯｙ（０．８≦ｙ≦１．２９）なる組成を有していることが望ましい。
また、半導体層には、窒素不足型のシリコン窒化物を用いることが望ましい。
このような構成とすることで、第１電極と抵抗変化層との組み合わせにより抵抗変化動作を示す材料を第１電極および抵抗変化層に用い、第１電極と抵抗変化層との界面近傍で抵抗変化動作を引き起こすことができる。
また、抵抗変化層には、半導体層の仕事関数よりも高い仕事関数を有する材料を用いることで、抵抗変化層と半導体層との界面にショットキーバリアが形成される。
また、抵抗変化層を第１抵抗変化層と第２抵抗変化層との積層体で構成し、第１抵抗変化層が第１電極に隣接し、第１抵抗変化層及び第２抵抗変化層は同種の金属酸化物で構成され、第１抵抗変化層の酸素含有率は第２抵抗変化層の酸素含有率よりも高い場合には、第２抵抗変化層は、半導体層の仕事関数よりも高い仕事関数を有する材料を用いることが望ましい。この場合にも、第２抵抗変化層と半導体層との界面にショットキーバリアが形成される。
さらに、第２電極にも半導体層よりも高い仕事関数を有する材料を用いることで、半導体層と第２電極との界面においてもショットキーバリアが形成される。これにより、上下電極を含めて４層の積層構成で抵抗変化素子と双方向ダイオード素子で構成される１Ｄ−１Ｒ構造を有する抵抗変化型の不揮発性記憶素子を実現できる。
本明細書では、双方向ダイオード素子を、非線形の電気抵抗特性を示し、かつ、その電流−電圧特性は印加電圧の極性に対して実質的に対称となる二端子素子と定義する。すなわち、正の印加電圧に対する電流の変化と、負の印加電圧に対する電流の変化とが、原点０に対して実質的に点対称となる。また、この二端子素子は、印加電圧が臨界電圧以下では電気抵抗が非常に高く、その一方で、臨界電圧を超えると電気抵抗が急激に低下し、大電流が流れるという非線形の電気抵抗特性を有している。
このような特性を備える二端子素子としては、例えば、ＭＳＭダイオード（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）、ＭＩＭダイオード（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）、あるいは、バリスタ等が知られている。
このような双方向ダイオード素子を１Ｄ−１Ｒ構造の抵抗変化型不揮発性記憶装置に用いることで、極性の異なる電気パルスによって抵抗変化動作する双極性型の抵抗変化素子において、隣接するメモリセルの書き込みディスターブの発生を確実に回避することが可能になる。
次に、本発明の抵抗変化型不揮発性記憶装置の１つの態様は、第１方向に延設された複数の第１配線と、前記第１方向と交差する第２方向に延設された複数の第２配線と、前記第１配線と前記第２配線との各交差点に設けられた複数のメモリセルと、を備え、各前記複数のメモリセルは、前述した抵抗変化型不揮発性記憶素子からなり、前記第１配線は複数の前記抵抗変化型不揮発性記憶素子の第１電極が連結されてなり、前記第２配線は複数の前記抵抗変化型不揮発性記憶素子の第２電極を連結されてなるものである。
このような構成とすることで、トランジスタ等のスイッチング素子を配することなく、大容量・高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。
また、メモリセルはタンタル酸化物で構成される抵抗変化層で構成することができるが、タンタル及びその酸化物はシリコン半導体プロセスとの親和性がよく、例えば、メモリセル内にタンタル酸化物で構成される抵抗変化層をＣＭＰを用いて埋め込み形成できる。また、エッチングプロセスを用いてメモリセルを形成する場合においても、メモリセルの抵抗変化層がタンタル酸化物で構成され、ドライエッチングが困難な貴金属や銅などを含まないため、メモリセルの加工が容易かつ微細化も可能である。
さらに、ダイオード素子を構成する半導体層を、第２電極と同様の配線形状に形成することができるため、第２電極と同時に形状加工することが可能で製造工程を低減できる。また、第２電極と半導体層の接触面積は、抵抗変化層と半導体層の接触面積に比べて大きくなるので、第２電極の周囲にまで電気力線が広がって、ダイオード素子の電流の駆動能力を高めることができる。
したがって、製造方法が容易で、製造工程やコストを低減できる抵抗変化型の不揮発性記憶素子を実現できる。
また、本発明は、このような抵抗変化型不揮発性記憶素子及び抵抗変化型不揮発性記憶装置として実現できるだけでなく、このような抵抗変化型不揮発性記憶素子の製造方法として実現することができる。
本発明の抵抗変化型不揮発性記憶素子は、第１電極と、第１電極に接続する抵抗変化層と、抵抗変化層に接続する半導体層、及び半導体層に接続する第２電極を備える４層の積層構成で構成される。ここで、抵抗変化素子は第１電極と抵抗変化層から構成され、ダイオード素子は抵抗変化層と半導体層、及び第２電極から構成される。
この抵抗変化型の不揮発性記憶素子の特徴は、抵抗変化層に半導体層よりも高い仕事関数をもつ材料を用いることで、抵抗変化層がダイオード素子の電極として機能し、抵抗変化層と半導体層との界面にショットキーバリアが形成される。また、第２電極にも半導体層よりも高い仕事関数をもつ材料を用いることで、半導体層と第２電極との界面においてもショットキーバリアが形成されるため、双方向のＭＳＭダイオードが実現できる。これにより、抵抗変化素子とダイオード素子とを組み合わせた１Ｄ−１Ｒ構造を４層の積層構成によって実現できる。
また、抵抗変化動作のメカニズムは、抵抗変化層の酸化、還元に因るものであり、第１電極に抵抗変化層よりも標準電極電位の高い金属または合金などを用いることで、抵抗変化層と第１電極との界面近傍で抵抗変化層の酸化・還元反応が起こり、抵抗変化動作を示す。
また、抵抗変化層の構成を、高濃度酸素含有層と低濃度酸素含有層の２層構成にして、第１電極と接続する抵抗変化層に高濃度酸素含有層を形成し、半導体層と接続する側の抵抗変化層には低濃度酸素含有層を形成することで、第１電極と抵抗変化層との界面近傍で抵抗変化動作を引き起こすことができ、抵抗変化する極性がさらに安定することで、安定なメモリ特性を得ることができる。これは、抵抗変化動作が、酸化、還元に寄与できる酸素が多い界面で優先的に発現するためである。
この場合、低濃度酸素含有層で構成される抵抗変化層と半導体層との界面近傍では、抵抗変化層の酸化、還元が発現しないため、半導体層との界面近傍の抵抗変化層内の酸素濃度の変化も起こらない。そのため、抵抗変化層と半導体層との界面に形成されるショットキーバリアは抵抗変化動作に依らず安定したダイオード特性を示す。
さらに、微細化・大容量化に適した構造、すなわちビット線とワード線、これら配線に挟持されたメモリセルから構成される構造に、この４層で構成される抵抗変化型不揮発性記憶素子を応用することで、製造方法が容易で、製造工程やコストを低減できる大容量で高集積化に適した抵抗変化型の不揮発性記憶装置を実現できるという効果を奏する。
図１Ａは、本発明の実施の形態１に係る抵抗変化型不揮発性記憶素子の構成例を示す断面図である。 図１Ｂは、本発明の実施の形態１に係る抵抗変化型不揮発性記憶素子の構成例を示す断面図である。 図１Ｃは、本発明の実施の形態１に係る抵抗変化型不揮発性記憶素子の構成例を示す断面図である。 図１Ｄは、本発明の実施の形態１に係る抵抗変化型不揮発性記憶素子の抵抗変化層の構成とエンデュランス特性との関係を示すグラフである。 図２Ａは、本発明の実施の形態１に係る抵抗変化型不揮発性記憶素子のダイオード素子単体の電流−電圧特性を示したグラフである。 図２Ｂは、本発明の実施の形態１に係る抵抗変化型不揮発性記憶素子のパルス抵抗変化特性を示したグラフである。 図２Ｃは、本発明の実施の形態１に係る抵抗変化型不揮発性記憶素子に用いられるダイオード素子および比較例に係るダイオード素子に流れる電流量と電極材料との関係を示したグラフである。 図２Ｄは、ダイオード素子の電流容量と電極材料との関係を説明するエネルギーバンド図である。 図３Ａは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図３Ｂは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図３Ｃは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の構成例を示す平面図である。 図４Ａは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図４Ｂは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図４Ｃは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図４Ｄは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図５Ａは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図５Ｂは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図５Ｃは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図５Ｄは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図６Ａは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のエッチングプロセスを用いた製造方法を示す断面図である。 図６Ｂは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のエッチングプロセスを用いた製造方法を示す断面図である。 図６Ｃは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のエッチングプロセスを用いた製造方法を示す断面図である。 図６Ｄは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のエッチングプロセスを用いた製造方法を示す断面図である。 図６Ｅは、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部のエッチングプロセスを用いた製造方法を示す断面図である。 図７Ａは、本発明の実施の形態３に係る抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図７Ｂは、本発明の実施の形態３に係る抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図８Ａは、本発明の実施の形態３に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図８Ｂは、本発明の実施の形態３に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図８Ｃは、本発明の実施の形態３に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図８Ｄは、本発明の実施の形態３に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図８Ｅは、本発明の実施の形態３に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図９Ａは、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図９Ｂは、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図１０Ａは、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図１０Ｂは、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図１０Ｃは、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図１０Ｄは、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図１１Ａは、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図１１Ｂは、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図１１Ｃは、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の要部のダマシンプロセスを用いた製造方法を示す断面図である。 図１２Ａは、本発明の実施の形態５に係る抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図１２Ｂは、本発明の実施の形態５に係る抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図１３Ａは、従来の一般的な抵抗変化型の不揮発性記憶装置の構成例を示す断面図である。 図１３Ｂは、従来の一般的な抵抗変化型の不揮発性記憶装置の構成例を示す断面図である。
以下、本発明の実施の形態に係る抵抗変化型不揮発性記憶素子（以下、単に不揮発性記憶素子とも言う）とその製造方法について、図面を参照しながら説明する。なお、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状や寸法などについては正確な表示ではない。
（実施の形態１）
図１Ａ及び図１Ｂは、本発明の実施の形態１に係る不揮発性記憶素子１０の構成例を示した断面図である。
図１Ａに示すように本実施の形態１の不揮発性記憶素子１０は、第１電極１０１と、第２電極１０４と、その２つの電極に挟持された抵抗変化層１０２と半導体層１０３から構成される。抵抗変化素子１０５は、第１電極１０１と抵抗変化層１０２から構成され、ダイオード素子１０６は抵抗変化層１０２と半導体層１０３、及び第２電極１０４から構成される。
ここで、抵抗変化素子１０５の抵抗変化層１０２は、酸素不足型タンタル酸化物で構成される遷移金属酸化物で構成される。ここで、酸素不足型の遷移金属酸化物とは、遷移金属をＭ、酸素をＯとして遷移金属酸化物をＭＯｘと表記した場合に、酸素Ｏの組成ｘが化学量論的に安定な状態（通常は絶縁体）よりも少ない組成（通常は半導体特性を示す）であるときの酸化物である。遷移金属がタンタルである場合、Ｔａ２Ｏ５が化学量論的に安定な状態であるので、０＜ｘ＜２．５の場合、酸素不足型のタンタル酸化物であるといえる。上記した酸素不足型タンタル酸化物を用いて構成される抵抗変化層を用いることにより、極性が異なる所定の電気パルスの印加に応じて、電気抵抗値が可逆的に変化し、安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子を得ることができる。このような抵抗変化素子の基本的な構成、製造方法及び動作特性については、例えば、関連特許出願である国際公開第２００８／０５９７０１号（特許文献３）に詳細に説明されている。
なお、抵抗変化層は、上述した酸素不足型のタンタル酸化物に限らず、酸素不足型の他の遷移金属酸化物を用いてもよく、例えば、ハフニウム酸化物やジルコニウム酸化物を用いても構わない。ハフニウム酸化物を用いる場合には、ハフニウム酸化物の組成をＨｆＯｘとすると、０．９≦ｘ≦１．６程度が好ましく、また、ジルコニウム酸化物を用いる場合には、ジルコニウム酸化物の組成をＺｒＯｘとすると、０．９≦ｘ≦１．４程度とすることが好ましい。このような組成範囲とすることにより、安定した抵抗変化動作を実現することができる。
また、図１Ｂに示すように、抵抗変化層１０２が第１抵抗変化層１０２ａと第２抵抗変化層１０２ｂとの積層体で構成されてもよく、その場合は、第１抵抗変化層１０２ａが第１電極１０１と接続され、第１抵抗変化層１０２ａの酸素含有率は第２抵抗変化層１０２ｂの酸素含有率よりも高い。
抵抗変化層がこのような２層の積層体で構成される場合の、製造方法及び抵抗変化素子の動作特性については、例えば、関連特許出願である国際公開第２００８／１４９４８４号（特許文献４）で詳細に説明されている。
抵抗変化層が２層の積層体で構成される場合、図１Ｂに示されるように、抵抗変化層１０２のうち抵抗値の低い第２抵抗変化層１０２ｂが、ダイオード素子１０６の一方の電極として機能する。また、抵抗変化素子１０５は、抵抗変化層１０２のうち主に酸素含有率の高い第１抵抗変化層１０２ａで、抵抗変化が発現する。具体的には、酸素含有率の高い第１抵抗変化層１０２ａが、第２抵抗変化層１０２ｂと酸素のやりとりをすることによって抵抗変化を示す。
以上より、抵抗変化層１０２を２層とした不揮発性記憶素子は、一方で第１抵抗変化層１０２ａを抵抗変化特性に応じて選択し、他方で第２抵抗変化層１０２ｂをダイオード特性に応じて選択することができる。
また、図１Ｃに示すように、抵抗変化層１０２が、さらに、第１抵抗変化層１０２ａと第２抵抗変化層１０２ｂとの間に介在された第３抵抗変化層１０２ｃを有していてもよい。その場合は、第３抵抗変化層１０２ｃに含まれる酸素不足型遷移金属酸化物の酸素含有率は、前記第１抵抗変化層に含まれる酸素不足型遷移金属酸化物の酸素含有率よりも低く、かつ前記第２抵抗変化層に含まれる酸素不足型遷移金属酸化物の酸素含有率よりも高い。
図１Ｄは、抵抗変化層１０２を２層構造としたサンプルと、３層構造としたサンプルにおける、不揮発性記憶素子のエンデュランス特性を示す図である。横軸は抵抗変化層の構成を示している。左側および中央に示されるサンプルは、高抵抗層である第１抵抗変化層１０２ａと、高抵抗層に比べて酸素含有率の低い酸素欠損層である第２抵抗変化層１０２ｂとから構成される２層構造を備える。右側に示されるサンプルは、高抵抗層である第１抵抗変化層１０２ａと、酸素欠損層である第２抵抗変化層１０２ｂおよび第３抵抗変化層１０２ｃとから構成される３層構造を備える。左の縦軸は、高抵抗にならないＨＲ不良、あるいは低抵抗にならないＬＲ不良の不良率（任意単位）を示している。右の縦軸は、そのような抵抗変化層を含む不揮発性記憶素子で構成されたメモリセルアレイの１０万回のエンデュランス特性のパス率（任意単位）を示している。
図１Ｄでは、左の縦軸に対応するデータとして、左側、中央、右側に示されるサンプルにそれぞれ対応して、ＬＲ不良率（左に位置する棒グラフ）とＨＲ不良率（右に位置する棒グラフ）とが対で示されている。また、右の縦軸に対応するデータとして、３つの黒丸印のプロットが描かれている。
図１Ｄの左側および中央に示されるサンプルに対応する棒グラフは、抵抗変化層１０２が２層構造である不揮発性記憶素子において、酸素欠損層（第１抵抗変化層１０２ａ）の抵抗率を下げるとＨＲ不良の発生回数が増加し、逆に酸素欠損層の抵抗率を上げるとＬＲ不良の発生回数が増加するというトレードオフの関係があることを示している。これに対して、図１Ｄにおける右側に示されるサンプルに対応する棒グラフおよび黒丸印のプロットは、酸素欠損層を２層化する、すなわち抵抗変化層１０２を３層化することによって、ＨＲ、ＬＲのどちらの不良回数も改善され、エンデュランス特性のパス率が改善することを示している。すなわち、抵抗変化層１０２を３層構造とすることによって、より良いエンデュランス特性を持つ不揮発性記憶素子が得られる。
また、抵抗変化層１０２が３層の積層体で構成される場合、各抵抗変化層は以下のように決定される。第１抵抗変化層１０２ａの組成及び膜厚は、フォーミング動作（高抵抗層である第１抵抗変化層１０２ａを電気的に形成する動作）が不要となり選択的に酸化および還元反応を促進できるようにストイキオメトリな組成に近い組成及び膜厚とする。第１抵抗変化層１０２ａの組成及び膜厚は、高抵抗時の読み出し電流を決定する。第３抵抗変化層１０２ｃの組成及び膜厚は、母体抵抗変化層として第１抵抗変化層１０２ａへの酸素供給及び受容層となって安定に抵抗変化を生じさせ、かつ第１抵抗変化層１０２ａとの酸素濃度プロファイルの急激な変化を緩和させるような組成及び膜厚とする。第２抵抗変化層１０２ｂの組成及び膜厚は、低抵抗化時の読み出し電流を増大させて読み出しウィンドウを広げ、かつダイオードの電極としての適切な組成及び膜厚とする。
このような積層体として、例えば、第１抵抗変化層と第２抵抗変化層にタンタル酸化物を用いた場合には、第１抵抗変化層１０２ａ（第１のタンタル酸化物層）の酸素含有率は、６７．７ａｔｍ％以上（ＴａＯｙと表記したときに、２．１≦ｙ）、第２抵抗変化層１０２ｂ（第２のタンタル酸化物層）の酸素含有率は、４４．４ａｔｍ％以上６５．５ａｔｍ％以下（ＴａＯｘと表記したときに、０．８≦ｘ≦１．９）としてもよい。また、抵抗変化層１０２を３層構造とする場合、第３抵抗変化層１０２ｃ（第３のタンタル酸化物層）の酸素含有率は、第１抵抗変化層１０２ａの酸素含有率と第２抵抗変化層１０２ｂの酸素含有率との中間的な値とする。ただし、これらの範囲に加えて、後述するように、第２抵抗変化層１０２ｂ（第２のタンタル酸化物）の酸素含有率は、半導体層１０３との間に好適なショットキーバリアが形成されるように選択されることが望ましい。
第１電極１０１と接続される第１抵抗変化層１０２ａの酸素含有率を第２抵抗変化層１０２ｂの酸素含有率よりも高く設計することにより、第１抵抗変化層１０２ａの第１電極１０１との界面近傍での酸化、還元による抵抗変化が発現しやすくなる。これにより、初期抵抗のばらつきが小さく安定した抵抗変化特性を持つ抵抗変化素子１０５を得ることができる。また、第１のタンタル酸化物層の膜厚は１ｎｍ以上１０ｎｍ以下であることが好ましい。
タンタル酸化物の積層構造を形成する場合は、Ｔａ２Ｏ５ターゲットを用い、アルゴンガス中でのスパッタリング法によって、第１電極１０１上に第１のタンタル酸化物層１０２ａ（ＴａＯｙ）を形成した後、Ｔａターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、第１のタンタル酸化物層１０２ａ上に酸素不足型で、第１のタンタル酸化物層より酸素含有率が低い第２のタンタル酸化物層１０２ｂ（ＴａＯｘ）を形成することができる。第１のタンタル酸化物層１０２ａ（ＴａＯｙ）を形成する際、アルゴンガス及び酸素ガス中でスパッタリングさせてもよい。また第２のタンタル酸化物層１０２ｂ（ＴａＯｘ）の酸素含有率はスパッタ時の酸素ガス流量を適宜調整することにより変化させることができる。第１のタンタル酸化物層１０２ａの形成は、最初に第２のタンタル酸化物層１０２ｂ（ＴａＯｘ）と同じ方法で所定の膜厚形成した後、酸化処理により酸素含有率の高い第１のタンタル酸化物層１０２ａに変化せしめ、その後に第２のタンタル酸化物層１０２ｂ（ＴａＯｘ）を形成してもよい。
以上は酸素含有率が高い第１抵抗変化層１０２ａを、酸素含有率が低い第２抵抗変化層１０２ｂの下に形成する場合について述べたが、逆の構成の場合はさらに簡単で、第１電極１０１上に第２のタンタル酸化物層１０２ｂ（ＴａＯｘ）を形成した後、その表面をプラズマ酸化等の酸化処理を用いて酸化すればよい。
なお、遷移金属酸化物層はタンタル酸化物の積層構造で構成されている例で説明したが、例えば、ハフニウム酸化物の積層構造やジルコニウム酸化物の積層構造などであってもよい。
ハフニウム酸化物の積層構造を採用する場合は、第１のハフニウム酸化物の組成をＨｆＯｙとし、第２のハフニウム酸化物の組成をＨｆＯｘとすると、０．９≦ｘ≦１．６程度であって、ｙが１．８＜ｙで、第１のハフニウム酸化物の膜厚は３ｎｍ以上、４ｎｍ以下であることが好ましい。
また、ジルコニウム酸化物の積層構造を採用する場合は、第１のジルコニウム酸化物の組成をＺｒＯｙとし、第２のジルコニウム酸化物の組成をＺｒＯｘとすると、０．９≦ｘ≦１．４程度であって、ｙが１．９＜ｙで、第１のジルコニウム酸化物の膜厚は１ｎｍ以上、５ｎｍ以下であることが好ましい。
ハフニウム酸化物あるいはジルコニウム酸化物の積層構造は、タンタル酸化物の積層構造と同様な方法で形成することができる。例えば、ハフニウム酸化物の場合は、ＨｆＯ２ターゲットを用い、アルゴンガス中でスパッタリングすることにより、はじめに、第１電極１０１上に第１のハフニウム酸化物（ＨｆＯｙ）で構成され膜厚３ｎｍ以上４ｎｍ以下の範囲の薄膜を形成することができる。次に、第１のハフニウム酸化物層（ＨｆＯｙ）の上方に、第２のハフニウム酸化物層（ＨｆＯｘ）を所望の膜厚で、酸素含有率が０．９≦ｘ≦１．６程度となるよう形成することで、酸素含有率が異なる積層構造を有するハフニウム酸化物で構成される抵抗変化層を形成することができる。また、第２のハフニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
また、第２のハフニウム酸化物層の上方に、第１のハフニウム酸化物層を形成したい場合には、第２のハフニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第２のハフニウム酸化物層の表面を曝露することにより形成できる。このとき、第１のハフニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの曝露時間により容易に調整することができる。
第１のハフニウム酸化物層の組成をＨｆＯｙ、第２のハフニウム酸化物層の組成をＨｆＯｘと表した場合、０．９≦ｘ≦１．６、１．８＜ｙ、第１のハフニウム酸化物層の膜厚は３ｎｍ以上４ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
ジルコニウム酸化物の場合は、ＺｒＯ２ターゲットを用い、アルゴンガス中でスパッタリングすることよって、はじめに、第１電極１０１上に第２のジルコニウム酸化物（ＺｒＯｙ）で構成され膜厚１ｎｍ以上５ｎｍ以下の範囲の薄膜を形成する。次に、第１のジルコニウム酸化物層の上方に、所望の膜厚の第２のジルコニウム酸化物層を形成することで、酸素含有率が異なる積層構造を有するジルコニウム酸化物で構成される抵抗変化層を形成することができる。
また、第２のジルコニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
また、第２のジルコニウム酸化物層の上方に、第１のジルコニウム酸化物層を形成したい場合には、第２のジルコニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第２のジルコニウム酸化物層の表面を曝露することにより形成できる。このとき、第１のジルコニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの曝露時間により容易に調整することができる。
また、第１のジルコニウム酸化物層の組成をＺｒＯｙ、第２のジルコニウム酸化物層の組成をＺｒＯｘと表した場合、０．９≦ｘ≦１．４、１．９＜ｙ、第１のジルコニウム酸化物層の膜厚は１ｎｍ以上５ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
一方、半導体層１０３との界面を持つ第２抵抗変化層１０２ｂの酸素含有率を第１抵抗変化層の酸素含有率よりも低く設計することにより、製造工程における熱処理などによって、第２抵抗変化層１０２ｂから半導体層１０３への酸素の拡散による半導体層１０３の酸化を抑制できる。
また、第１抵抗変化層１０２ａの第１電極１０１との界面近傍において優先的に酸化、還元による抵抗変化動作が発現するため、第２抵抗変化層１０２ｂと半導体層１０３との界面近傍は抵抗変化動作に寄与しないため、第２抵抗変化層１０２ｂの半導体層１０３との界面近傍での酸素含有率は抵抗変化動作に依らず一定である。
これらにより、第２抵抗変化層１０２ｂと半導体層１０３との界面で、良好なダイオード特性を得ることができる。
ここで、半導体層１０３は、抵抗変化層１０２、あるいは第１抵抗変化層１０２ａと第２抵抗変化層１０２ｂの積層構造に対して、第１電極１０１とは抵抗変化層を挟んで反対側に位置する電極と見なすこともできる。その場合、抵抗変化素子は第１電極１０１、抵抗変化層１０２（または第１抵抗変化層１０２ａと第２抵抗変化層１０２ｂの積層構造）、及び半導体層１０３で構成される。
抵抗変化素子１０５を構成する第１電極１０１には白金やイリジウムなどの貴金属材料を用いることが好ましい。白金やイリジウムの標準電極電位は約１．２ｅＶである。一般に標準電極電位は、酸化のされにくさの一つの指標であり、この値が高ければ酸化されにくく、低くければ酸化されやすいことを意味する。電極と抵抗変化層とを構成する金属との標準電極電位の差が大きいほど酸化反応が抵抗変化層側で起こるため抵抗変化が起こりやすく、差が小さくなるにつれて、電極中での酸化反応により抵抗変化が起こりにくいことから、電極と抵抗変化層の界面での、抵抗変化層の酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしていると推測される。
タンタルの標準電極電位は約−０．６ｅＶで、白金やイリジウムの標準電極電位よりも低いことから、白金やイリジウムで構成される第１電極１０１と抵抗変化層１０２（第１抵抗変化層１０２ａ）との界面近傍で、酸素不足型タンタル酸化物の酸化、還元反応が起こり、抵抗変化層１０２内や、抵抗変化層１０２と第１電極１０１との間で酸素の授受が行われて、抵抗変化現象が発現する。
タンタルより標準電極電位が高い材料としては、白金、イリジウム、パラジウム、銅、タングステンが挙げられる。
ダイオード素子１０６を構成する半導体層１０３には窒素不足型シリコン窒化物を用い、第２電極１０４には、タンタル窒化物を用いる。ここで、窒素不足型シリコン窒化物とは、シリコン窒化物をＳｉＮｙ（０＜ｙ）と表記した場合に、窒素Ｎの組成ｙが化学量論的に安定な状態よりも少ない組成であるときの窒化物である。Ｓｉ３Ｎ４が化学量論的に安定な状態であるので、０＜ｙ＜１．３３の場合に、窒素不足型のシリコン窒化物であるといえる。タンタル窒化物を用いた場合、０＜ｙ≦０．８５において、ＳｉＮｙは半導体特性を示し、抵抗変化に十分な電圧・電流をオン・オフ可能な電流（例えば、１０ｋＡ/ｃｍ２以上）を流すことができるＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）ダイオードを構成できる。
窒素不足型シリコン窒化物の成膜には、例えば、多結晶シリコンターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタする手法、いわゆる、反応性スパッタ法を用いる。そして、典型的な成膜条件として、圧力を０．０８〜２Ｐａとし、基板温度を２０〜３００℃とし、窒素ガスの流量比（アルゴンと窒素との総流量に対する窒素の流量の比率）を０〜４０％とし、ＤＣパワーを１００〜１３００Ｗとした上で、シリコン窒化物の厚さが５〜２０ｎｍとなるように成膜時間を調節する。
ここで、タンタル窒化物の仕事関数は４．６ｅＶと、シリコンの電子親和力３．８ｅＶより十分高いので、半導体層１０３と第２電極１０４との界面でショットキーバリアが形成される。同様に、酸素不足型タンタル酸化物の仕事関数をシリコンの電子親和力より高くすることにより、抵抗変化層１０２（第２抵抗変化層１０２ｂ）と半導体層１０３との界面においてもショットキーバリアが形成され、ダイオード素子１０６は双方向のＭＳＭダイオードとして機能する。
また、抵抗変化素子の抵抗変化時には１０ｋＡ／ｃｍ２以上の大電流密度の電流が流れる。タンタル等の高融点金属及びその窒化物または酸化物は耐熱性に優れ、大電流密度の電流が印加されても安定な特性を示す。以上の理由により、ＭＳＭダイオードの電極材料としては、タンタル、チタン、タングステン、タンタル窒化物、チタン窒化物、タングステン窒化物、タンタル酸化物等が好ましい。
次に、図１Ａに示した不揮発性記憶素子１０を実際に作製し、ダイオード素子１０６によって得られる電流−電圧特性（整流特性）と、抵抗変化素子１０５によって得られる抵抗変化特性とを測定した実験について述べる。
この実験では、第１電極１０１に膜厚５０ｎｍのイリジウム、抵抗変化層１０２に膜厚５０ｎｍの酸素不足型タンタル酸化物（ＴａＯｘ、ｘ＝１．３８）、半導体層１０３に膜厚１５ｎｍの窒素不足型シリコン窒化物（ＳｉＮｙ、ｙ＝０．３０）、第２電極１０４に膜厚５０ｎｍのタンタル窒化物で構成され、素子寸法が５０μｍ×５０μｍである不揮発性記憶素子１０を作製した。なお、この実験では、最も簡単な構造の不揮発性記憶素子１０によって得られる効果を確認するために、抵抗変化層１０２を１層で構成した。
図２Ａは、本実施の形態１の不揮発性記憶素子１０のダイオード素子１０６による電流−電圧特性を示すグラフである。
この電流−電圧特性は、印加電圧を−３〜３Ｖの範囲で０．２５Ｖ毎に変えながら流れる電流を測定した結果を表している。ここで、印加電圧は、第２電極１０４を基準にして第１電極１０１に加えた電圧である。図２Ａにおいて、横軸はダイオード素子への印加電圧を示し、縦軸はダイオード素子に流れる電流の絶対値を示している。
図２Ａに示すように、酸素不足型タンタル酸化物（ＴａＯｘ、ｘ＝１．３８）とタンタル窒化物をそれぞれの電極に用い、半導体層を窒素不足型シリコン窒化物（ＳｉＮｙ、ｙ＝０．３０）により構成したダイオード素子１０６は、非線形の電流−電圧特性を示し、かつ電流−電圧特性が印加電圧の極性に対してほぼ対称な双方向のダイオード素子として機能することが判明した。
次に、図２Ｂは、本発明の実施の形態１に係る不揮発性記憶素子１０の抵抗変化素子１０５とダイオード素子１０６とを組み合わせた場合の抵抗変化素子のパルス抵抗変化特性を示したグラフを示す。
図２Ｂに示すように、第１電極１０１と第２電極１０４の間に、パルス幅が５００ナノ秒（ｎｓ）で、抵抗変化素子１０５に＋２．０Ｖと−１．５Ｖの電圧が交互に印加されるように、電気的パルスを印加しながら抵抗変化素子の抵抗値を測定した結果である。ここで、前記パルス電圧は、第２電極１０４を基準にして第１電極１０１に印加する。この場合、＋２．０Ｖの電圧の電気パルスを印加することで抵抗値は１ｋΩ程度となり、−１．５Ｖの電圧の電気パルスを印加した場合は１００Ω程度となり、約１桁の抵抗変化を示すことが分かる。
このような測定結果から、本実施の形態１の不揮発性記憶素子１０では、抵抗変化層１０２が、抵抗変化素子１０５における抵抗変化層としての本来の機能を果たすと共に、ダイオード素子１０６における電極の機能を果たすことが確認できた。
ダイオード特性と抵抗変化特性とを兼ね備える不揮発性記憶素子１０は、１Ｄ−１Ｒ構造を有するメモリセルとして機能する。不揮発性記憶素子１０を、クロスポイント型の不揮発性記憶装置におけるメモリセルとして用いることで、各メモリセルが、電極まで含めても最少で４層の積層体で構成された、簡単な構成の不揮発性メモリが実現される。
本願発明者らは、さらに、ダイオード素子１０６が流すことができる電流量（以下では、電流容量とも言う）の観点から、抵抗変化層１０２を構成する酸素不足型タンタル酸化物の好適な組成について検討した。前述したように、ダイオード素子１０６の電流容量は、抵抗変化素子１０５の抵抗変化時に大電流を供給するために、大きいほうが好ましい。
この実験では、複数のダイオード素子の電流容量を比較するために、抵抗変化層１０２に相当するＡ層、半導体層１０３に相当する窒化シリコン層、第２電極１０４に相当する窒化タンタル層からなる３層構造を有し、かつＡ層の材料が互いに異なる３種類のダイオード素子を単体で作製した。素子寸法は、０．５μｍ×０．５μｍである。そして、これらのダイオード素子が、Ａ層と第２電極１０４とをダイオード電極とする双方向のダイオード素子として機能することを確認した上で、Ａ層と窒化タンタル層との間に同一の電圧を印加して各ダイオード素子に流れる電流量を実測した。
図２Ｃは、各ダイオード素子の電極間に電圧２．５Ｖを印加したときに、ダイオード素子に流れた電流の実測値を示したグラフである。実施例１、実施例２、比較例に係るダイオード素子のＡ層は、組成がＴａＯ０．８のタンタル酸化物、組成がＴａＯ１．２９のタンタル酸化物、及びタンタル窒化物でそれぞれ構成されている。実施例１、実施例２、比較例のＡ層の抵抗率を測定したところ、ＴａＯ０．８は２ｍΩ・ｃｍ、ＴａＯ１．２９は６ｍΩ・ｃｍ、及びＴａＮは０．２ｍΩ・ｃｍであった。
図２Ｃのグラフから、Ａ層をタンタル窒化物で構成した比較例におけるダイオード素子よりも、Ａ層を酸素不足型タンタル酸化物で構成した実施例１および実施例２のダイオード素子のほうが、より多くの電流を流せる（つまり、電流容量が大きい）ことが分かる。
本願発明者らは、比較例の電流容量と、実施例１および実施例２の電流容量との違いが、Ａ層の構成材料の違いによるものと推定する。
図２Ｄは、ダイオード素子の電流容量が電極材料に依存する推定メカニズムを説明するエネルギーバンド図である。Ａ層と半導体層との界面に生じる障壁の高さは、Ａ層を構成する材料の仕事関数に依存して、当該仕事関数が小さいほど低くなる。
そのため、図２Ｄに示したように、Ａ層と半導体層との界面に生じる障壁の高さは、Ａ層に酸素不足型のタンタル酸化物を用いた実施例１、２のほうが、Ａ層にタンタル窒化物を用いた比較例よりも小さくなり、その結果、図２Ｃに示したように、実施例１、２の電流容量が比較例の電流容量よりも大きくなったと考えられる。完全酸化したタンタル酸化物（Ｔａ２Ｏ５）の仕事関数は種々の報告があるため、酸素不足型タンタル酸化物の仕事関数を単純に見積もることは難しいが、実施例１、２がダイオード特性を示したことから、酸素不足型タンタル酸化物ＴａＯｘの仕事関数はタンタル窒化物の仕事関数４．６ｅＶよりも小さいと推定される。
図２Ｃに見られる、実施例１、２と比較例との電流容量の違いは、Ａ層と半導体層との界面に生じるこのような障壁の高さの違いが反映されたものと考えられる。同様の考え方から、仕事関数がＴａＮの仕事関数よりも小さい遷移金属酸化物（例えば、チタン酸化物、仕事関数４．０ｅＶ、非特許文献１：酸化チタン 物性と応用技術、清野学、技報堂出版、またはハフニウム酸化物、仕事関数２．５ｅＶ、特許文献５：特開２０００−６８０６１号公報など）をＡ層に用いることも、電流容量が大きなダイオード素子を得るために有効である。
これに対し、Ａ層が同じ酸素不足型タンタル酸化物で構成されている実施例１と実施例２との電流容量の違いは、Ａ層の抵抗率の違いによるものと考えられる。ここで、Ａ層を構成する酸素不足型タンタル酸化物の酸素含有率には好適な範囲が存在する。
すなわち、Ａ層の酸素不足型タンタル酸化物は、酸素含有率が大きすぎると絶縁体となり、ダイオード素子の電流容量を激減させる。図２Ｃに示される実験の結果における、実施例２のタンタル酸化物ＴａＯ１．２９は、比較例よりも大きな電流容量が得られる酸素含有率の好適な上限の一例である。
また、Ａ層の酸素不足型タンタル酸化物は、酸素含有率が小さすぎると、抵抗変化素子の抵抗変化特性を損なう。図２Ｃに示される実験の結果における、実施例１のタンタル酸化物ＴａＯ０．８０は、抵抗変化特性が得られる酸素含有率の好適な下限の一例である。
以下の本発明の実施の形態２から実施の形態５では、本発明の実施の形態１に係る不揮発性記憶素子１０を個々のメモリセルとして用いた抵抗変化型不揮発性記憶装置について説明する。
（実施の形態２）
図３Ａ及び図３Ｂは、本発明の実施の形態２に係る不揮発性記憶装置２０の構成例を示した断面図である。また、図３Ｃは、本発明の実施の形態２の不揮発性記憶装置２０の構成例を示す平面図である。図３Ｃ中のＡで示された１点鎖線の断面を矢印方向に見た断面図が図３Ａに相当し、図３Ｃ中のＢで示された１点鎖線の断面を矢印方向に見た断面図が図３Ｂに相当する。図３Ｃの平面図に示すように、本実施の形態２では、互いに平行してストライプ形状に形成された複数の第１電極１１１と、互いに平行してストライプ形状に形成された複数の半導体層１１６及び第２電極１１７で構成される積層体とが交差する位置にメモリセル１１３が形成されている。
図３Ａから図３Ｃには、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分が、不揮発性記憶装置２０として示されている。不揮発性記憶装置２０は、さらに、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。不揮発性記憶装置２０は、駆動回路からメモリセルアレイにデータ書き込み用の電気パルスを供給することで所望のメモリセル１１３の抵抗状態を変更し、駆動回路からメモリセルアレイにデータ読み出し用の電気パルスを供給することで所望のメモリセル１１３の抵抗状態を読み出すことができる。
図３Ａ及び図３Ｂに示すように、本実施の形態２の不揮発性記憶装置２０は、第１電極１１１が形成された基板１１０と、この基板１１０上に第１電極１１１を覆って形成されたシリコン酸化物（膜厚１００〜５００ｎｍ）で構成される第１の層間絶縁層１１２と、この第１の層間絶縁層１１２中に形成され、第１電極１１１と電気的に接続された抵抗変化層１１４、及び引き出しコンタクト１１９（いずれも直径５０〜３００ｎｍ）を有している。抵抗変化層１１４は、第１の層間絶縁層１１２を第１電極１１１まで貫通するように形成されたメモリセルホール内に埋め込み形成されている。
さらに、第１の層間絶縁層１１２上には、シリコン酸化物で構成される第２の層間絶縁層１１５が形成され、第２の層間絶縁層１１５に形成された配線溝の底部と側壁に、抵抗変化層１１４を被覆して、半導体層１１６が形成され、この抵抗変化層１１４上の半導体層１１６を少なくとも被覆して、第２電極１１７が形成されている。
抵抗変化素子は、第１電極１１１、抵抗変化層１１４から構成され、ダイオード素子は抵抗変化層１１４、半導体層１１６、第２電極１１７から構成される。メモリセル１１３は、抵抗変化素子とダイオード素子から構成される。
不揮発性記憶装置２０を平面的に見ると、図３Ｃに示すように、第１電極１１１で構成される下層配線と、半導体層１１６、第２電極１１７、及び引き出し配線１１８で構成される上層配線とはそれぞれストライプ形状を有し、直交している。その交差点にメモリセル１１３としての抵抗変化素子とダイオード素子とが形成されている。このようにして、クロスポイント型のメモリセルアレイが構成されている。なお、ここでは下層配線と上層配線とが直交するとしているが、必ずしも直交している必要はなく、交差するように配置していればよい。この点については、以下に述べる第３乃至第５の実施の形態についても同様である。
なお、図３Ｃに示すように、引き出し配線１１８を含む上層配線はメモリセル１１３がマトリクス状に形成された領域外まで延在されており、引き出しコンタクト１１９を介して回路接続配線１２０に接続され、図示しない駆動回路（基板１１０に形成された、一般にＤＲＡＭ等のメモリ回路に必要な素子で構成される回路）に接続されている。引き出しコンタクト１１９と引き出し配線１１８とは、一体となるよう形成されてもよい。
このような構成とすることにより、抵抗変化層１１４をメモリセルホール内に形成することに加えて、抵抗変化層１１４及び第２電極１１７に挟まれた半導体層１１６で構成される双方向ダイオードをメモリセルホール上に形成することができる。よって、トランジスタ等のスイッチング素子を配することなく、大容量で高集積化が可能な不揮発性記憶装置を実現できる。
また、メモリセルホール内にはタンタル酸化物で構成される抵抗変化層１１４が形成されるため、メモリセルホール内に複数の材料の積層構成を設ける場合と比較して、製造方法が容易になり、製造工程やコストも低減できる。また、メモリ特性に大きく影響する抵抗変化層１１４の膜厚の制御が容易になり、安定なメモリ特性を得ることができる。
上述のダイオード素子の構成において、第２電極１１７と半導体層１１６の接触面積は、抵抗変化層１１４と半導体層１１６の接触面積に比べて大きくなるので、第２電極１１７の周囲にまで電気力線が広がって、電流の駆動能力を高くすることができる。以上により、安定に抵抗変化を生じさせるのに必要な電流を十分確保することができる。また、タンタル窒化物で構成される第２電極１１７は、銅で構成される引き出し配線１１８のバリア層としても機能する。なお、不揮発性記憶装置２０のその他の構成要素の代表例については、不揮発性記憶素子１０と同様であるので、説明は省略する。
図４Ａから図４Ｄ、及び図５Ａから図５Ｄは、本実施の形態２の不揮発性記憶装置２０の要部のダマシンプロセスを用いてメモリセルを形成する製造方法を示す断面図である。これらを用いて、その製造方法について説明する。
はじめに、図４Ａに示すように、トランジスタや下層配線などが形成されている基板１１０上に、所望のマスクを用いて白金等の貴金属材料で構成される第１電極１１１を形成する。
次に、図４Ｂに示すように、第１電極１１１を被覆して全面にシリコン酸化物で構成される第１の層間絶縁層１１２を形成した後に、この第１の層間絶縁層１１２を貫通して第１電極１１１と接続する開口（メモリセルホール）１１３ａを形成する。
次に、図４Ｃに示すように、メモリセルホール１１３ａ内に酸素不足型タンタル酸化物で構成される抵抗変化層１１４を形成する。この形成には、タンタルターゲットをアルゴンと酸素との混合ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングを用いた。酸素不足型タンタル酸化物を、メモリセルホール１１３ａ内に完全に充填されるまで、スパッタリングで成膜し、その後に第１の層間絶縁層１１２上の不要なタンタル酸化物をＣＭＰで除去し、メモリセルホール１１３ａ内に抵抗変化層１１４を形成する。
次に、図４Ｄに示すように、第１の層間絶縁層１１２上にシリコン酸化物で構成される第２の層間絶縁層１１５（膜厚１００〜４００ｎｍ）を成膜し、後の引き出し配線１１８などを埋め込むための配線溝１２１を所望のマスクでパターニングする。このとき、配線溝１２１の底部には、抵抗変化層１１４が露出される。
次に、図５Ａに示すように、抵抗変化層１１４が露出した配線溝１２１を含む全面に窒素不足型のシリコン窒化物で構成される半導体薄膜１１６ａを形成する。半導体薄膜１１６ａは、シリコンターゲットをアルゴンと窒素ガス雰囲気中でスパッタリングする反応性スパッタリングで形成した。その窒素含有率は２０〜４０ａｔｍ％である。
次に、図５Ｂに示すように、第１の層間絶縁層１１２と配線溝１２１中に形成された半導体薄膜１１６ａを貫通して第１電極１１１と接続する開口（コンタクトホール）１１９ａを形成する。
次に、図５Ｃに示すように、配線溝１２１上及び第２の層間絶縁層１１５上の半導体薄膜１１６ａ及びコンタクトホール１１９ａを被覆して全面にタンタル窒化物で構成される第２電極層１１７ａを、更には銅で構成される引き出し配線層１１８ａを配線溝１２１及びコンタクトホール１１９ａ内を完全に充填するように形成する。
最後に、図５Ｄに示すように、第２の層間絶縁層１１５上の不要な銅、タンタル窒化物、及び窒素不足型シリコン窒化物をＣＭＰで除去し、配線溝１２１内に窒素不足型シリコン窒化物で構成される半導体層１１６、タンタル窒化物で構成される第２電極１１７、銅で構成される引き出し配線１１８を形成する。その一方で、コンタクトホール１１９ａ内には、バリア層としての役割を果たすタンタル窒化物で構成される第２電極１１７、銅で構成される引き出し配線１１８が形成される。
このような製造方法とすることにより、抵抗変化素子は、第１電極１１１、抵抗変化層１１４から構成され、第１電極１１１の界面領域を抵抗変化動作させることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。
また、ダイオード素子は、抵抗変化層１１４、半導体層１１６、第２電極１１７で構成され、双方向ダイオードをメモリセルの上部に形成することができるので、トランジスタ等のスイッチング素子を基板上に配する必要がない。以上により、微細化に適したホール埋め込み型の構造で、大容量で集積化が可能な抵抗変化型不揮発性記憶装置を実現できる。
また、本実施の形態２の不揮発性記憶装置２０において、メモリセルホール１１３ａ内には抵抗変化層１１４が形成されるため、エッチングプロセスを用いてメモリセル１１３を形成することも容易であり、微細化も可能である。
図６Ａから図６Ｅは、このようなエッチングプロセスを用いてメモリセルを形成する製造方法を示す断面図である。これらを用いて、その製造方法について説明する。
まず、図６Ａに示すように、トランジスタや下層配線などが形成されている基板１１０上に、所望のマスクを用いて白金等の貴金属材料で構成される第１電極１１１を形成する。
次に、図６Ｂに示すように、第１電極１１１上に、所望のマスクによるエッチングプロセスを用いて、抵抗変化層１１４をピラー形状に形成する。抵抗変化層１１４は、第１電極１１１上のメモリセル用の領域に形成される。
次に、図６Ｃに示すように、第１電極１１１及び抵抗変化層１１４を被覆して全面にシリコン酸化物で構成される第１の層間絶縁層１１２を形成する。
次に、図６Ｄに示すように、第１の層間絶縁層１１２に、後の引き出し配線１１８などを埋め込むための配線溝１２１を所望のマスクでパターニングする。このとき、配線溝１２１の底部には、抵抗変化層１１４が露出される。
なお、図６Ｄ以降の工程の製造方法は、図５Ａから図５Ｄと同様であるので、省略する。
前述の製造方法（図４Ａから図４Ｄ）にしたがって、アスペクト比の高い（開口が小さく深い）メモリセルホールに、抵抗変化層を埋め込み形成すると、メモリセルホール内を抵抗変化層で十分に充填する前にメモリセルホールの上部開口がオーバーハング状に形成された抵抗変化材料により塞がってしまうという懸念がある。
これに対し、後述（図６Ａから図６Ｄ）のエッチングプロセスを用いる製造方法によれば、メモリセルホールの上部開口が閉塞する懸念がなく、比較的容易にアスペクト比の高いメモリセルを形成することができる。
（実施の形態３）
図７Ａ及び図７Ｂは、本発明の実施の形態３の不揮発性記憶装置３０の構成例を示した断面図である。本発明の実施の形態３の不揮発性記憶装置３０は、本発明の実施の形態２の不揮発性記憶装置２０とほぼ同様の構造となっているが、メモリセルを構成する抵抗変化層１１４が第１抵抗変化層１１４ａと第２抵抗変化層１１４ｂの２層の積層体からなり、第１抵抗変化層１１４ａが第１電極１１１と接続され、第１抵抗変化層１１４ａの酸素含有率が第２抵抗変化層１１４ｂの酸素含有率よりも高いことが特徴である。
図７Ａは、ダマシンプロセスを用いてメモリセルを形成する場合の本発明の実施の形態３の不揮発性記憶装置３０の構成例、図７Ｂはエッチングプロセスを用いてメモリセルを形成する場合の構成例を示す。
このような構成において、抵抗変化素子は、第１電極１１１と、第１抵抗変化層１１４ａ及び第２抵抗変化層１１４ｂで構成される抵抗変化層１１４とから構成される。ここで、第１電極１１１近傍の第１抵抗変化層１１４ａの酸素含有率を高く設計することにより、第１電極１１１の界面での酸化、還元による抵抗変化を発現しやすくなる。これにより、低電圧駆動が可能な良好な抵抗変化特性を持つメモリセルを得ることができる。
また、第１電極１１１の近傍の酸素含有率が高い第１抵抗変化層１１４ａ中で酸化、還元が起こるため、半導体層１１６との界面近傍の酸素含有率が低い第２抵抗変化層１１４ｂ中の酸素濃度には変化がないことから、抵抗変化層１１４と半導体層１１６との界面において、抵抗変化動作に依らない安定なダイオード特性を得ることができる。
図８Ａから図８Ｅは、図７Ａの本実施の形態３の不揮発性記憶装置３０の要部のダマシンプロセスを用いる製造方法を示す断面図である。これらを用いて、その製造方法について説明する。
まず、図８Ａに示すように、トランジスタや下層配線などが形成されている基板１１０上に、所望のマスクを用いて白金等の貴金属材料で構成される第１電極１１１を形成する。
次に、図８Ｂに示すように、第１電極１１１を被覆して全面にシリコン酸化物で構成される第１の層間絶縁層１１２を形成した後に、この第１の層間絶縁層１１２を貫通して第１電極１１１と接続する開口（メモリセルホール）１１３ａを形成する。
次に、図８Ｃに示すように、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする反応性スパッタリングにより、メモリセルホール１１３ａの底部、側壁部及び第１の層間絶縁層１１２上にタンタル酸化物を成膜する。その後、第１の層間絶縁層１１２上の不要なタンタル酸化物をＣＭＰで除去する。この結果、メモリセルホール１１３ａ内の底部及び側壁に第１抵抗変化層１１４ａが形成される。反応性スパッタリング法では成膜時の酸素流量を高くすれば、酸素含有率を高くすることができ、ここではアルゴン３４ｓｃｃｍ、酸素２４ｓｃｃｍ、パワー１．６ｋＷの条件で、酸素含有率７１ａｔｍ％程度の第１抵抗変化層１１４ａを形成する。また、Ｔａ２Ｏ５ターゲットを用いて第１抵抗変化層１１４ａを形成してもよい。
次に、図８Ｄに示すように、表面に第１抵抗変化層１１４ａが形成されたメモリセルホールの内部に、第１抵抗変化層１１４ａより酸素含有率が低い第２抵抗変化層１１４ｂのタンタル酸化物を形成する。この形成は、第１抵抗変化層１１４ａの形成と同様に反応性スパッタリングで形成する。メモリセルホール１１３ａ内を完全に充填するまで、スパッタリングで成膜し、その後、第１の層間絶縁層１１２上の不要なタンタル酸化物をＣＭＰで除去する。この結果、メモリセルホール１１３ａ内に第２抵抗変化層１１４ｂが形成される。ここでは、アルゴン３４ｓｃｃｍ、酸素２０．５ｓｃｃｍ、パワー１．６ｋＷの条件で、酸素含有率５８ａｔｍ％程度の第２抵抗変化層１１４ｂを形成する。
図８Ｃ及び図８Ｄのプロセスでは、はじめにメモリセルホール１１３ａの底部及び側壁に第１抵抗変化層１１４ａを形成した後に、メモリセルホール１１３ａ内に第２抵抗変化層１１４ｂを埋め込み形成するが、第１抵抗変化層１１４ａと第２抵抗変化層１１４ｂとを連続成膜して、メモリセルホール１１３ａ内を充填した後に、第１の層間絶縁層１１２上の不要なタンタル酸化物をＣＭＰで除去することで、メモリセルホール１１３ａ内に抵抗変化層１１４を埋め込み形成してもよい。
以上の図８Ｃ及び図８Ｄのプロセスにより、既に形成されているメモリセルホール１１３ａ内部を含むウエハ全面に抵抗変化層１１４が堆積する。この後、メモリセルホール１１３ａ外の不要な抵抗変化層１１４をＣＭＰで除去するだけで、抵抗変化層１１４のパターニングが完成する。したがって、エッチングの工程を必要としないため、抵抗変化層１１４のエッチングガスとの反応によるダメージ、エッチング時の酸素還元によるダメージ、及びエッチング時のチャージアップによるダメージ等が懸念されるドライエッチングを原理的に回避して、抵抗変化層１１４を形成することができる。
なお、図８Ｄ以降の工程の製造方法は、図４Ｄ及び図５Ａから図５Ｄと同様であるので、省略する。
このような製造方法とすることにより、メモリセル１１３において、抵抗変化素子は、第１電極１１１、第１抵抗変化層１１４ａ、第２抵抗変化層１１４ｂから構成され、第１電極１１１の界面領域で確実に抵抗変化をさせることができる。さらに、半導体層１１６との界面近傍には酸素含有率が低い第２抵抗変化層１１４ｂが形成されるため、製造工程における熱処理などによる半導体層１１６の酸化が抑制できるため、安定な抵抗変化特性とダイオード特性を得ることができる。以上により、微細化に適したホール埋め込み型で大容量で高集積化が可能な抵抗変化型の不揮発性記憶装置を製造することができる。
（実施の形態４）
図９Ａ及び図９Ｂは、本発明の第４の実施の形態に係る不揮発性記憶装置４０の構成を説明する図である。本実施の形態の不揮発性記憶装置４０は、本発明の第２の実施の形態に係る不揮発性記憶装置２０の構成をほぼ上下反転した構造になっており、メモリセル１１３の下側に第２電極１１７及び半導体層１１６を形成することが特徴である。
このような構成とすることにより、メモリセル１１３に接続する配線溝の底面に比べて、表面が平滑な第２電極１１７上に半導体層１１６を形成することができる。そのため、ダイオード素子に流すことができる電流密度を増加させるために、半導体層１１６の膜厚を薄くしても、緻密で連続した膜を得ることができる。さらに、この構成においても、半導体層１１６はメモリセル１１３よりも水平方向に大きな形状を有しているため、第２電極１１７と抵抗変化層１１４とが接触してリークする現象も生じない。さらに、半導体層１１６は、抵抗変化層１１４より外側にも配置されているので、ダイオード素子に流れる電流パスは、抵抗変化層の面積より外側に広がって形成される。したがって、従来に比べて大きな電流容量で、かつ特性ばらつきの小さいダイオード素子を得ることができる。
さらに、図９Ｂでは、本実施の形態３と同様に、抵抗変化層１１４が第１抵抗変化層１１４ａと第２抵抗変化層１１４ｂとの２層の積層体からなり、第１抵抗変化層１１４ａが第１電極１１１と接続され、第１抵抗変化層１１４ａの酸素含有率が第２抵抗変化層１１４ｂの酸素含有率よりも高いことを特徴とする。このような構成において、抵抗変化層１１４の、第１電極１１１との界面近傍の酸素含有率を高く設計することにより、第１電極界面での酸化、還元による抵抗変化を発現しやすくなり、低電圧駆動が可能な良好な抵抗変化特性を持つメモリセルを得ることができる。
図１０Ａから図１０Ｄ、及び図１１Ａから図１１Ｃは、図９Ｂに示す本実施の形態４の不揮発性記憶装置４０において、要部のダマシンプロセスを用いてメモリセルを形成する製造方法を示す断面図である。これらを用いて、その製造方法について説明する。
まず、図１０Ａに示すように、トランジスタや下層配線などが形成されている基板１１０上に、所望のマスクを用いて、タンタル窒化物で構成される第２電極１１７と、窒素不足型シリコン窒化物で構成される半導体層１１６を形成する。第２電極１１７は配線としての機能（抵抗率が低い）も求められるので、第２電極１１７として、下層に銅などの抵抗率の低い材料、上層にタンタル窒化物の積層構造としてもかまわない。
次に、図１０Ｂに示すように、第２電極１１７及び半導体層１１６を被覆して全面にシリコン酸化物で構成される第１の層間絶縁層１１２を形成した後に、この第１の層間絶縁層１１２を貫通して半導体層１１６と接続する開口（メモリセルホール）１１３ｂを形成する。
次に、図１０Ｃに示すように、メモリセルホール１１３ｂ内に酸素含有率の低いタンタル酸化物で構成される第２抵抗変化層１１４ｂを形成する。この形成には、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする反応性スパッタリングにより形成した。メモリセルホール１１３ｂ内を完全に充填するまで、スパッタリングで成膜し、その後に第１の層間絶縁層１１２上の不要なタンタル酸化物をＣＭＰで除去する。この結果、メモリセルホール１１３ｂ内に第２抵抗変化層１１４ｂが形成される。
次に、図１０Ｄに示すように、プラズマ酸化処理や熱酸化処理により第２抵抗変化層１１４ｂの表層の一部を酸化させて酸素含有率の高い第１抵抗変化層１１４ａを形成する。
次に、図１１Ａに示すように、第１の層間絶縁層１１２上にシリコン酸化物で構成される第２の層間絶縁層１１５（膜厚１００〜３００ｎｍ）を成膜し、後述する引き出し配線１１８などを埋め込むための配線溝１２１を所望のマスクでパターニングする。このとき、配線溝１２１の底部には、第１抵抗変化層１１４ａが露出される。なお、上述のプロセスに代えて、配線溝１２１形成後に、プラズマ酸化処理や熱酸化処理により第２抵抗変化層１１４ｂの表面の一部を酸化させて酸素含有率の高い第１抵抗変化層１１４ａを形成してもよい。さらに、第１の層間絶縁層１１２及び半導体層１１６を貫通して第２電極１１７に接続する開口（コンタクトホール）１１９ａを形成する。
次に、図１１Ｂに示すように、配線溝１２１上及び第２の層間絶縁層１１５上及びコンタクトホール１１９ａ内を被覆して全面に白金等の貴金属材料で構成される第１電極層１１１ａ、さらに銅などで構成される引き出し配線層１１８ａを、配線溝１２１及びコンタクトホール１１９ａ内を完全に充填するように形成する。
最後に、図１１Ｃに示すように、第２の層間絶縁層１１５上の不要な銅、白金等の貴金属材料をＣＭＰまたはエッチバックで除去し、この結果、配線溝１２１及びコンタクトホール１１９ａ内に第１電極１１１と引き出し配線１１８が形成される。
このような製造方法とすることにより、ダイオード素子は、第２電極１１７、半導体層１１６、抵抗変化層１１４で構成され、双方向ダイオードをメモリセルの下部に形成することができる。また、抵抗変化素子は、抵抗変化層１１４、第１電極１１１から構成され、メモリセルホール１１３ａに埋め込み形成された抵抗変化層１１４の表面をプラズマ酸化処理や熱酸化処理を用いて酸素含有率の高い第１抵抗変化層１１４ａの膜厚を制御性よく形成することができるので、第１電極１１１の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。以上により、微細化に適したホール埋め込み型で大容量・高集積化が可能な抵抗変化型の不揮発性記憶装置を製造することができる。
（実施の形態５）
図１２Ａ及び図１２Ｂは、本発明の実施の形態５に係る抵抗変化型の不揮発性記憶装置５０の構成例を示した断面図である。
本発明の実施の形態２、３及び４では、メモリセル１１３の上層側に形成する電極を、ダマシンプロセスを用いて、第２の層間絶縁層１１５に埋め込み形成しているが、本実施の形態５に係る不揮発性記憶装置５０は、メモリセル１１３の上層側に形成する半導体層１１６及び第２電極１１７、または第１電極１１１を、エッチングプロセスを用いて形成することが特徴である。
このような構成とすることにより、埋め込み形成した後にＣＭＰするプロセスでは形成が困難な材料を半導体層１１６や第２電極１１７、または第１電極１１１に用いる場合に有効である。例えば、半導体層にＳｉＣやＺｎＯを用いた場合や、電極材料にＰｔなどの貴金属を用いた場合である。また、メモリセル１１３の上部に形成される電極には配線としての機能（抵抗率が低い）も求められるので、その電極上に、銅やタングステンなどの抵抗率の低い材料で構成される上層配線層１２２を形成してもかまわない。
第１の層間絶縁層１１２上に、エッチングプロセスを用いて、電極及び上層配線層１２２を形成する方法に関しては、一般的な露光プロセスとエッチングプロセスを経ることで容易に形成できるので、省略する。
以上、実施の形態の説明から明らかにされるように、本発明の技術的特徴は、抵抗変化素子とダイオード素子とを電気的に直列に接続してなる抵抗変化型不揮発性記憶素子において、従来から抵抗変化素子の１つの構成層として設けられる抵抗変化層をダイオード素子の電極としても兼用するための好適な構成を見出したこと、そして、その知見に基づき、電極まで含めても最少で４層の積層体で、抵抗変化型不揮発性記憶素子を実現することにある。
なお、上述した実施形態においては、抵抗変化層としての遷移金属酸化物としては、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物の場合について説明したが、上下電極間に挟まれる遷移金属酸化物層としては、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。
したがって、酸素不足型の遷移金属酸化物Ｍを抵抗変化層に用いた抵抗変化素子について、抵抗変化層を、ＭＯｘ（但し、ストイキオメトリーの構成の遷移金属酸化物の構成をＭＯｓとしたとき、０＜ｘ＜ｓ）で表される組成を有する第１の酸素不足型の遷移金属酸化物を含む第１の領域と、ＭＯｙ（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含む第２の領域とを有した構成とした場合、前記第１の領域および前記第２の領域は、対応する組成の遷移金属酸化物のほかに、所定の不純物（例えば、抵抗値の調整のための添加物）を含むことを妨げない。
また、スパッタリングにて抵抗膜を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗膜に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。
また、実施の形態２〜５において、そのような抵抗変化型不揮発性記憶素子をメモリセルとして用いた抵抗変化型不揮発性記憶装置の種々の構成が示されたが、これらの実施の形態は例示であって、本発明を限定するものではない。
本発明の趣旨、すなわち、抵抗変化層をダイオード素子の電極として兼用するという考え方を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも本発明の範囲内に含まれる。
本発明は、微細化に適した抵抗変化型の不揮発性記憶装置の構造及びその製造方法を提供するものであり、メモリ容量が極めて大きい不揮発性メモリを実現することができるので、不揮発性記憶装置を用いる種々の電子機器分野に有用である。
１０ 不揮発性記憶素子
２０、３０、４０、５０ 不揮発性記憶装置
６０ 不揮発性半導体記憶装置
７０ 抵抗性メモリ素子
１０１ 第１電極
１０２ 抵抗変化層
１０２ａ 第１抵抗変化層（第１のタンタル酸化物層）
１０２ｂ 第２抵抗変化層（第２のタンタル酸化物層）
１０２ｃ 第３抵抗変化層（第３のタンタル酸化物層）
１０３ 半導体層
１０４ 第２電極
１０５ 抵抗変化素子
１０６ ダイオード素子
１１０ 基板
１１１ 第１電極
１１１ａ 第１電極層
１１２ 第１の層間絶縁層
１１３ メモリセル
１１３ａ、１１３ｂ メモリセルホール
１１４ 抵抗変化層
１１４ａ 第１抵抗変化層
１１４ｂ 第２抵抗変化層
１１５ 第２の層間絶縁層
１１６ 半導体層
１１６ａ 半導体薄膜
１１７ 第２電極
１１７ａ 第２電極層
１１８ 引き出し配線
１１８ａ 引き出し配線層
１１９ 引き出しコンタクト
１１９ａ コンタクトホール
１２０ 回路接続配線
１２１ 配線溝
１２２ 上層配線層
２１０ ビット線
２２０ ワード線
２３０ 抵抗変化層
２４０ 上部電極
２５０ 下部電極
２６０ 抵抗変化素子
２７０ 非線形素子
２８０ メモリセル
Ｄ１ 第１ダイオード
Ｅ１ 第１電極
Ｅ２ 第２電極
Ｍ１ 中間電極
Ｒ１ 抵抗変化層
Ｓ１ 第１構造体
Ｓ２ 第２構造体

Claims (13)

  1. 金属を主成分とする材料で構成された第１電極と、
    前記第１電極に厚さ方向に隣接して配置され、極性が異なる所定の電気パルスの印加に応じて抵抗値が可逆的に変化する抵抗変化層と、
    前記抵抗変化層に厚さ方向に隣接して配置され、窒素不足型シリコン窒化物を主成分とする材料で構成された半導体層と、
    前記半導体層に厚さ方向に隣接して配置された第２電極と、を備え、
    前記抵抗変化層が、第１抵抗変化層と第３抵抗変化層と第２抵抗変化層との積層体で構成され、前記第１抵抗変化層が前記第１電極に隣接し、前記第３抵抗変化層が前記第１抵抗変化層と前記第２抵抗変化層との間に介在し、前記第１抵抗変化層、前記第３抵抗層及び前記第２抵抗変化層は酸素不足型遷移金属酸化物を主成分とする材料で構成され、前記第１抵抗変化層の酸素含有率は前記第２抵抗変化層の酸素含有率よりも高く、前記第３抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率は、前記第１抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも低く、かつ前記第２抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも高く、
    前記抵抗変化層、前記半導体層及び前記第２電極で構成される積層体が双方向ダイオードとして機能する
    抵抗変化型不揮発性記憶素子。
  2. 前記抵抗変化層が酸素不足型タンタル酸化物を主成分とする材料で構成される
    請求項１に記載の抵抗変化型不揮発性記憶素子。
  3. 前記第２抵抗変化層に含まれる酸素不足型タンタル酸化物はＴａＯｙ（０＜ｙ≦１．２９）なる組成を有する
    請求項２に記載の抵抗変化型不揮発性記憶素子。
  4. 前記第２抵抗変化層に含まれる酸素不足型タンタル酸化物はＴａＯｙ（０．８≦ｙ≦１．２９）なる組成を有する
    請求項３に記載の抵抗変化型不揮発性記憶素子。
  5. 前記第１電極を構成する金属の標準電極電位が、前記第１抵抗変化層を構成する遷移金属の標準電極電位より高い
    請求項１に記載の抵抗変化型不揮発性記憶素子。
  6. 前記第１電極は、白金、イリジウム、パラジウム、銅、及びタングステンのいずれかの金属、もしくはこれらの金属の組み合わせ及び合金から構成され、前記第２電極は、タンタル窒化物、チタン窒化物、及びタングステンのいずれかの金属、もしくはこれらの金属の組み合わせから構成される
    請求項５に記載の抵抗変化型不揮発性記憶素子。
  7. 前記第２抵抗変化層は、前記半導体層の仕事関数よりも高い仕事関数を有する材料を用いる
    請求項１に記載の抵抗変化型不揮発性記憶素子。
  8. 前記第２電極には、前記半導体層よりも高い仕事関数を有する材料を用いる
    請求項６に記載の抵抗変化型不揮発性記憶素子。
  9. 第１方向に延設された複数の第１配線と、
    前記第１方向と交差する第２方向に延設された複数の第２配線と、
    前記第１配線と前記第２配線との各交差点に設けられた複数のメモリセルと、を備え、
    各前記複数のメモリセルは、請求項１から請求項８の何れかに記載の抵抗変化型不揮発性記憶素子からなり、
    前記第１配線は複数の前記抵抗変化型不揮発性記憶素子の第１電極が連結されてなり、
    前記第２配線は複数の前記抵抗変化型不揮発性記憶素子の第２電極が連結されてなる
    抵抗変化型不揮発性記憶装置。
  10. 第１電極を形成する工程と、
    前記第１電極上に層間絶縁層を形成する工程と、
    前記層間絶縁層におけるメモリセル用の領域に、前記第１電極に到達する開口を形成する工程と、
    前記開口内に、第１抵抗変化層と第３抵抗変化層と第２抵抗変化層との積層体で構成され、前記第１抵抗変化層が前記第１電極に接続し、前記第３抵抗変化層が前記第１抵抗変化層と前記第２抵抗変化層との間に介在し、前記第１抵抗変化層、前記第３抵抗層及び前記第２抵抗変化層は酸素不足型遷移金属酸化物を主成分とする材料で構成され、前記第１抵抗変化層の酸素含有率は前記第２抵抗変化層の酸素含有率よりも高く、前記第３抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率は、前記第１抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも低く、かつ前記第２抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも高い抵抗変化層を形成する工程と、
    前記抵抗変化層を被覆する半導体層を形成する工程と、
    前記半導体層の少なくとも前記抵抗変化層上の部分を被覆する第２電極を形成する工程と
    を含む抵抗変化型不揮発性記憶素子の製造方法。
  11. 第１電極を形成する工程と、
    前記第１電極上におけるメモリセル用の領域に、第１抵抗変化層と第３抵抗変化層と第２抵抗変化層との積層体で構成され、前記第１抵抗変化層が前記第１電極に接続し、前記第３抵抗変化層が前記第１抵抗変化層と前記第２抵抗変化層との間に介在し、前記第１抵抗変化層、前記第３抵抗層及び前記第２抵抗変化層は酸素不足型遷移金属酸化物を主成分とする材料で構成され、前記第１抵抗変化層の酸素含有率は前記第２抵抗変化層の酸素含有率よりも高く、前記第３抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率は、前記第１抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも低く、かつ前記第２抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも高い抵抗変化層を形成する工程と、
    前記第１電極及び前記抵抗変化層を被覆する層間絶縁層を形成する工程と、
    前記層間絶縁層の表面に、深さ方向に前記抵抗変化層まで到達する溝を形成する工程と、
    前記溝から露出した前記抵抗変化層を被覆する半導体層を形成する工程と、
    前記半導体層の少なくとも前記抵抗変化層上の部分を被覆する第２電極を形成する工程と
    を含む抵抗変化型不揮発性記憶素子の製造方法。
  12. 第２電極を形成する工程と、
    前記第２電極上に半導体層を形成する工程と、
    前記第２電極及び前記半導体層を被覆する層間絶縁層を形成する工程と、
    前記層間絶縁層におけるメモリセル用の領域に、前記半導体層に到達する開口を形成する工程と、
    前記開口内に、第２抵抗変化層と第３抵抗変化層と第１抵抗変化層との積層体で構成され、前記第２抵抗変化層が前記半導体層に接続し、前記第３抵抗変化層が前記第１抵抗変化層と前記第２抵抗変化層との間に介在し、前記第１抵抗変化層、前記第３抵抗層及び前記第２抵抗変化層は酸素不足型遷移金属酸化物を主成分とする材料で構成され、前記第１抵抗変化層の酸素含有率は前記第２抵抗変化層の酸素含有率よりも高く、前記第３抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率は、前記第１抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも低く、かつ前記第２抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも高い抵抗変化層を形成する工程と、
    前記抵抗変化層を被覆する第１電極を形成する工程と
    を含む抵抗変化型不揮発性記憶素子の製造方法。
  13. 第２電極を形成する工程と、
    前記第２電極上に半導体層を形成する工程と、
    前記半導体層上におけるメモリセル用の領域に、第２抵抗変化層と第３抵抗変化層と第１抵抗変化層との積層体で構成され、前記第２抵抗変化層が前記半導体層に接続し、前記第３抵抗変化層が前記第１抵抗変化層と前記第２抵抗変化層との間に介在し、前記第１抵抗変化層、前記第３抵抗層及び前記第２抵抗変化層は酸素不足型遷移金属酸化物を主成分とする材料で構成され、前記第１抵抗変化層の酸素含有率は前記第２抵抗変化層の酸素含有率よりも高く、前記第３抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率は、前記第１抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも低く、かつ前記第２抵抗変化層を構成する酸素不足型遷移金属酸化物の酸素含有率よりも高い抵抗変化層を形成する工程と、
    前記第２電極、前記半導体層及び前記抵抗変化層を被覆する層間絶縁層を形成する工程と、
    前記層間絶縁層の表面に、深さ方向に前記抵抗変化層まで到達する溝を形成する工程と、
    前記溝から露出した前記抵抗変化層を被覆する第１電極を形成する工程と
    を含む抵抗変化型不揮発性記憶素子の製造方法。
JP2011554300A 2010-07-02 2011-07-01 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法 Active JP4948688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011554300A JP4948688B2 (ja) 2010-07-02 2011-07-01 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010152526 2010-07-02
JP2010152526 2010-07-02
PCT/JP2011/003785 WO2012001993A1 (ja) 2010-07-02 2011-07-01 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP2011554300A JP4948688B2 (ja) 2010-07-02 2011-07-01 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法

Publications (2)

Publication Number Publication Date
JP4948688B2 true JP4948688B2 (ja) 2012-06-06
JPWO2012001993A1 JPWO2012001993A1 (ja) 2013-08-22

Family

ID=45401731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011554300A Active JP4948688B2 (ja) 2010-07-02 2011-07-01 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法

Country Status (3)

Country Link
US (1) US20120193600A1 (ja)
JP (1) JP4948688B2 (ja)
WO (1) WO2012001993A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140013364A (ko) * 2012-07-23 2014-02-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066313A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) * 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8546275B2 (en) * 2011-09-19 2013-10-01 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
CN103390628B (zh) * 2012-05-08 2016-08-03 复旦大学 集成于集成电路的后端结构的电阻型存储器及其制备方法
TW201408810A (zh) * 2012-07-12 2014-03-01 Applied Materials Inc 用於沉積貧氧金屬膜的方法
JP2014049749A (ja) * 2012-08-31 2014-03-17 Toshiba Corp 不揮発性半導体記憶装置
KR101929246B1 (ko) * 2012-09-14 2018-12-14 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
CN103681727B (zh) * 2012-09-17 2016-05-25 复旦大学 双层结构电阻型存储器及其制备方法
JP6032597B2 (ja) * 2012-09-26 2016-11-30 独立行政法人国立高等専門学校機構 傾斜機能膜及びその製造方法
KR20140042986A (ko) * 2012-09-28 2014-04-08 삼성전자주식회사 단위 셀이 단일 소자로 구성된 메모리 소자 및 그 제조방법
US8860095B2 (en) * 2013-02-13 2014-10-14 International Business Machines Corporation Interconnect wiring switches and integrated circuits including the same
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
KR102161603B1 (ko) * 2014-03-11 2020-10-05 에스케이하이닉스 주식회사 전자 장치
US10446704B2 (en) * 2015-12-30 2019-10-15 International Business Machines Corporation Formation of Ohmic back contact for Ag2ZnSn(S,Se)4 photovoltaic devices
US11177436B2 (en) * 2019-04-25 2021-11-16 International Business Machines Corporation Resistive memory with embedded metal oxide fin for gradual switching

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009141857A1 (ja) * 2008-05-22 2009-11-26 パナソニック株式会社 抵抗変化型不揮発性記憶装置
WO2010004705A1 (ja) * 2008-07-11 2010-01-14 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2010064340A1 (ja) * 2008-12-03 2010-06-10 パナソニック株式会社 不揮発性記憶装置及びその製造方法
WO2010064410A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542632B (zh) * 2007-06-01 2012-12-26 松下电器产业株式会社 电阻变化型存储装置
TW201005880A (en) * 2008-07-23 2010-02-01 Nanya Technology Corp Method of fabricating RRAM

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009141857A1 (ja) * 2008-05-22 2009-11-26 パナソニック株式会社 抵抗変化型不揮発性記憶装置
WO2010004705A1 (ja) * 2008-07-11 2010-01-14 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2010064340A1 (ja) * 2008-12-03 2010-06-10 パナソニック株式会社 不揮発性記憶装置及びその製造方法
WO2010064410A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140013364A (ko) * 2012-07-23 2014-02-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
WO2012001993A1 (ja) 2012-01-05
JPWO2012001993A1 (ja) 2013-08-22
US20120193600A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP5468087B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP4531863B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
JP5154711B2 (ja) 不揮発性記憶装置及びその製造方法
JP5427982B2 (ja) 不揮発性記憶装置及びその製造方法
JP4897089B2 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US8471235B2 (en) Nonvolatile memory element having a resistance variable layer and manufacturing method thereof
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
JP5571833B2 (ja) 不揮発性記憶素子及び不揮発性記憶素子の製造方法
JP2015195339A (ja) 抵抗変化型不揮発性記憶素子およびその製造方法、ならびに抵抗変化型不揮発性記憶装置
JP2010251352A (ja) 不揮発性記憶素子及びその製造方法
US9006701B2 (en) Non-volatile memory device having bit lines and source lines arranged in parallel and manufacturing method thereof
US9105332B2 (en) Variable resistance nonvolatile memory device
JP2011198909A (ja) 抵抗変化型不揮発性記憶素子
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
JP2014175419A (ja) 電流制御素子、不揮発性記憶素子、不揮発性記憶装置および電流制御素子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4948688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250