JP5154711B2 - 不揮発性記憶装置及びその製造方法 - Google Patents

不揮発性記憶装置及びその製造方法 Download PDF

Info

Publication number
JP5154711B2
JP5154711B2 JP2012511558A JP2012511558A JP5154711B2 JP 5154711 B2 JP5154711 B2 JP 5154711B2 JP 2012511558 A JP2012511558 A JP 2012511558A JP 2012511558 A JP2012511558 A JP 2012511558A JP 5154711 B2 JP5154711 B2 JP 5154711B2
Authority
JP
Japan
Prior art keywords
layer
wiring
electrode
variable resistance
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012511558A
Other languages
English (en)
Other versions
JPWO2011132423A1 (ja
Inventor
巧 三河
晴之 空田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012511558A priority Critical patent/JP5154711B2/ja
Application granted granted Critical
Publication of JP5154711B2 publication Critical patent/JP5154711B2/ja
Publication of JPWO2011132423A1 publication Critical patent/JPWO2011132423A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode

Description

本発明は、電圧パルスの印加により安定に保持する抵抗値が変化する抵抗変化素子を有する不揮発性記憶装置に関する。
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、抵抗変化素子を用いた不揮発性記憶装置（抵抗変化型不揮発性記憶装置、または単に不揮発性記憶装置と言う）の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
この抵抗変化素子を搭載した大容量不揮発性メモリの一例として、クロスポイント型の不揮発性記憶素子が提案されている。記憶部として抵抗変化膜、スイッチング素子としてダイオード素子を用いた構成の素子が開示されている（例えば、特許文献１参照）。
図２３（ａ）及び（ｂ）に、従来の抵抗変化素子を搭載した不揮発性記憶装置８０を示す。図２３（ａ）は、ビット線２１０とワード線２２０と、これらの各交点に形成されるメモリセル２８０からなるクロスポイントメモリセルアレイ２００の斜視図である。また、図２３（ｂ）はビット線方向に沿ったメモリセル２８０およびビット線２１０とワード線２２０の断面図である。
電気的ストレスによる電気抵抗の変化により情報を記憶する抵抗変化層２３０が上部電極２４０と下部電極２５０に挟まれて、抵抗変化素子２６０を形成している。抵抗変化素子２６０の上部には、双方向に電流を流せる非線形の電流−電圧特性を有する２端子の非線形素子２７０が形成されており、抵抗変化素子２６０と非線形素子２７０の直列回路でメモリセル２８０を形成する。非線形素子２７０は、ダイオード等のように電圧変化に対する電流変化が一定でない非線形の電流−電圧特性を有する２端子素子である。
また、上部配線となるビット線２１０は非線形素子２７０と電気的に接続されており、下部配線となるワード線２２０は、抵抗変化素子２６０の下部電極２５０と電気的に接続されている。この非線形素子２７０は、メモリセル２８０の書き換え時に双方向に電流が流れるため、例えば、双方向に対称で非線形な電流−電圧特性を有するバリスタ（ＺｎＯやＳｒＴｉＯ３など）を用いている。以上の構成は、抵抗変化素子２６０の書き換えに必要な電流密度である３０ｋＡ／ｃｍ２以上の電流を流すことができ、かつ高密度に形成できることから、大容量不揮発性メモリを実現できるとしている。
特開２００６−２０３０９８号公報
しかしながら、上記で説明した従来構造は、上部電極２４０、抵抗変化層２３０、下部電極２５０、非線形素子２７０を、ビット線２１０の加工時にビット線２１０に沿う方向に同時にパターニングし、また、ワード線２２０の加工時にワード線２２０に沿う方向に同時にパターニングする。いわゆるダブルパターニング法により、ビット線とワード線との交差する位置にのみメモリセル２８０を形成している。
この製造方法では、パターニングする対象膜の膜厚が厚くなり、かつ、異なった材料で構成される複数の素子膜パターンを同時に形成する必要があることなどから、エッチングによるパターニングが困難で、微細化に適した構造とはいえない。特に、上部電極２４０、下部電極２５０のいずれかに、良好な抵抗変化特性を実現できる標準電極電位の高い白金（Ｐｔ）やイリジウム（Ｉｒ）に代表される貴金属を用いる場合や、ビット線２１０やワード線２２０に配線抵抗の低い銅（Ｃｕ）を用いる場合には、これらの材料は難エッチング材料として知られているので、微細化と良好なデバイス特性の両立が極めて困難である。
また、Ｃｕ配線を用いる場合には、Ｃｕ配線の上層に形成する配線層間絶縁膜（図示せず）のストレスの影響を受けて、当該Ｃｕ配線にストレスマイグレーションが発生し、Ｃｕ配線内にボイドが形成されることがしばしばある。メモリセルホールの近傍のＣｕ配線には、ホール形成時のエッチングによりダメージが入るので、ストレスマイグレーション耐性が低下する。さらに、クロスポイントメモリの配線は直線形状でかつ長配線になるために、ストレス変化量が大きく、局所的にマイグレーションが発生しやすいレイアウトになっていることが懸念される。ボイドが発生すると、配線抵抗が上昇かつそのばらつきも増大し、配線抵抗の変化に極めて敏感なクロスポイントメモリのデバイスにとっては、致命的な問題となる。
本発明は、上記の課題を解決するためになされたものであり、微細化に適したホール構造（メモリセルホール）の内部に抵抗変化素子を埋め込む構造を提案する。即ち、本発明は、低電圧で安定して抵抗変化し、微細化に適した抵抗変化型の不揮発性記憶装置及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明の抵抗変化型不揮発性記憶装置は、基板と、前記基板上に形成された第１の層間絶縁層と、前記第１の層間絶縁層の配線溝内に形成され、前記配線溝の底面と側面とを被覆するバリアメタル層と、金属で構成され前記配線溝の内部を充填する主層とで構成される第１の配線と、前記第１の配線の上面の前記主層と前記バリアメタル層を被覆して形成された貴金属で構成される第１の電極と、前記基板、前記第１の配線及び前記第１の電極上に形成された第２の層間絶縁層と、前記第１の電極上の前記第２の層間絶縁層に形成された複数のメモリセルホールと、前記メモリセルホール内に形成され、前記第１の電極に接続される抵抗変化層と、前記抵抗変化層及び前記メモリセルホールを被覆して、前記第２の層間絶縁層上に形成された第２の配線とを備え、前記第１の配線は、前記複数のメモリセルホールの外縁を連結して囲まれる領域である第１の領域と、前記第１の領域以外の第２の領域とに、前記第１の配線の長手方向に区分され、前記第１の電極は前記複数のメモリセルホールに跨って形成され、前記第１の領域の前記第１の配線の幅方向の任意断面において、前記第１の電極が前記第１の配線の前記バリアメタル層に接し、かつ前記第１の配線の前記主層が前記バリアメタル層及び前記第１の電極で覆われており、前記第１の領域における前記第１の配線は前記第２の層間絶縁層と直接接しない。
このような構成とすることにより、微細化に適したホール構造に抵抗変化素子を埋め込むことができるので、大容量・高集積化に適した抵抗変化型の不揮発性記憶装置を実現できる。また、貴金属で構成される第１の電極がメモリセル近傍の第１の領域の第１の配線を被覆することで、層間絶縁膜のストレスが直接印加されずに、ストレスマイグレーション耐性を向上することができる。
とりわけ、前記第１の領域の前記第１の配線の幅方向の任意断面において、前記第１の配線の主層は、底面と側面をバリアメタル層、上面を貴金属電極で、完全に被覆されるので、層間絶縁膜のストレス変化が熱膨張係数の小さい材料で吸収され、ストレスマイグレーション耐性をより向上することができる。
特に、前記第２の領域における前記第１の配線上に引き出しコンタクトを備え、前記引き出しコンタクトに接続して引き出し配線が形成されていてもよい。
また、前記抵抗変化層は、前記メモリセルホールの少なくとも底部に形成され、前記第１の電極に接続される第１の酸素不足度を有する第１の遷移金属酸化物で構成される第１の抵抗変化層と、前記メモリセルホールの内部かつ前記第１の抵抗変化層上に形成され、前記第１の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第１の抵抗変化層より酸素不足度が大きい第２の遷移金属酸化物で構成される第２の抵抗変化層と、で構成されていてもよい。
また、前記第１の電極は抵抗変化層を構成する遷移金属の標準電極電位よりも高い標準電極電位を有する材料で構成されていてもよい。
第１の電極に接続して、酸素不足度が小さい第１の抵抗変化層をメモリセルホールの底部に配置し、その上部に第１の抵抗変化層よりも酸素不足度が大きい第２の抵抗変化層を配置すること、かつ第１の電極に標準電極電位の高い貴金属で構成される材料を用いることで、第１の電極の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定し、安定なメモリ特性を得ることができる。抵抗変化動作のメカニズムは、電極界面近傍における酸素の酸化・還元が支配的であり、酸化・還元に寄与できる酸素が多い界面で優先的に動作するからである。
また、上述の抵抗変化型の不揮発性記憶装置において、貴金属で構成される第１の電極の下層に密着層が配置されることが好ましい。貴金属材料は配線層間絶縁膜と相互拡散及び界面での反応がしにくいので、密着性が弱く、剥離しやすい。剥離が発生すると、第１の配線間の短絡し、歩留低下が懸念される。密着層の導入でその課題を解決できる。また、密着層は、Ｔｉ、Ｔａあるいはこれらの窒化物であり、上述のバリアメタル層で使用される材料と同種の材料が用いられる。よって、第１の配線の主層は、同種の材料で構成されるバリアメタル層と密着層とで周囲を囲まれるので、ストレスマイグレーション耐性を更に向上することができる。
また、上述の抵抗変化型の不揮発性記憶装置は、前記メモリセルホール内の、前記抵抗変化層上に、前記抵抗変化層と前記第２の配線に接する第２の電極をさらに有してもよい。
このような構成とすることにより、第２の電極をメモリセルホール内に埋め込んだ分だけ、第２の抵抗変化層の膜厚（基板厚み方向の厚み）を低減することができる。よって、第１の抵抗変化層及び第２の抵抗変化層中の電界が強くなるので、より低電圧での動作を可能とすることができる。
また、上述の抵抗変化型の不揮発性記憶装置において、第２の配線と第２の抵抗変化層との間に、整流作用を有するダイオード素子を有する構成としてもよい。このような構成とすることにより、トランジスタ等のスイッチング素子を配することなく、大容量・高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。
本発明の不揮発性記憶装置の製造方法は、基板上の第１の層間絶縁層上に配線溝を形成する工程と、前記配線溝の底面及び側面、並びに前記第１の層間絶縁層を被覆するバリアメタル層を形成する工程と、前記バリアメタル層に接して、かつ前記配線溝の内部を充填する金属で構成される主層を形成する工程と、前記第１の層間絶縁層上の前記バリアメタル層及び前記主層を除去して、前記配線溝に前記バリアメタル層と前記主層とで構成される第１の配線を形成する工程と、前記第１の配線の上面の前記主層と前記バリアメタル層を覆う貴金属で構成される第１の電極を形成する工程と、前記第１の層間絶縁層、前記第１の配線及び前記第１の電極上に第２の層間絶縁層を形成する工程と、前記第１の電極上の前記第２の層間絶縁層に複数のメモリセルホールを形成する工程と、前記メモリセルホールの少なくとも底部に、前記第１の電極に接続される遷移金属酸化物で構成される第１の抵抗変化層を形成する工程と、前記メモリセルホールの内部かつ前記第１の抵抗変化層上に、前記第１の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第１の抵抗変化層より酸素含有率が低い第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層及び前記メモリセルホールを被覆して、前記第２の層間絶縁層上に第２の配線を形成する工程とを有し、前記第１の配線は、前記複数のメモリセルホールの外縁を連結して囲まれる領域である第１の領域と、前記第１の領域以外の第２の領域とに、前記第１の配線の長手方向に区分したとき、前記第１の電極を形成する工程は、少なくとも前記第１の領域において、前記第１の電極を、前記バリアメタル層と前記主層とを覆うように形成することを特徴とする。
このような製造方法とすることにより、微細化に適したホール構造に抵抗変化素子を埋め込むことができるので、大容量・高集積化に適した抵抗変化型の不揮発性記憶装置を製造することできる。貴金属で構成される第１の電極を、ある程度の面積で密着力を保ち、かつ微細化が一番容易なライン形状とし、エッチングで微細加工することで、第１の配線と第１の電極にそれぞれ適した微細加工の方法を適用できるからである。
また、上述の抵抗変化型不揮発性記憶装置の製造方法において、第１の配線を形成する工程は、溝の底面及び側面を含む全面にバリアメタル層を形成する工程と、バリアメタル層に接して、かつ配線溝の内部に銅で構成される主層を形成する工程と、第１の層間絶縁層上のバリアメタル層及び銅を除去して、前記溝の内部にバリアメタル層及び銅で構成される主層を形成する工程とすることが好ましい。第１の配線の主層であるＣｕ配線をエッチングすることなくダマシンプロセスで形成することで、より微細加工がしやすい絶縁膜の溝幅で微細化が律速するので、第１の配線の微細化が可能になるからである。
本発明の不揮発性記憶装置の製造方法は、基板上の第１の層間絶縁層上に配線溝を形成する工程と、前記配線溝の底面及び側面、並びに前記第１の層間絶縁層を被覆するバリアメタル層を形成する工程と、前記バリアメタル層に接して、かつ前記配線溝の内部を充填する金属で構成される主層を形成する工程と、前記第１の層間絶縁層上の前記主層を除去して、前記第１の層間絶縁層の表面に前記バリアメタル層を残した状態で、前記配線溝に前記バリアメタル層と前記主層とで構成される第１の配線を形成する工程と、前記第１の配線の上面の前記主層と前記バリアメタル層とを少なくとも覆う貴金属で構成される第１の電極を形成した後、前記第１の層間絶縁層の表面の前記バリアメタル層で、前記第１の電極に覆われていない領域を除去する工程と、前記第１の層間絶縁層、前記第１の配線及び前記第１の電極上に第２の層間絶縁層を形成する工程と、前記第１の電極上の前記第２の層間絶縁層に複数のメモリセルホールを形成する工程と、前記メモリセルホールの少なくとも底部に、前記第１の電極に接続される遷移金属酸化物で構成される第１の抵抗変化層を形成する工程と、前記メモリセルホールの内部かつ前記第１の抵抗変化層上に、前記第１の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第１の抵抗変化層より酸素含有率が低い第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層及び前記メモリセルホールを被覆して、前記第２の層間絶縁層上に第２の配線を形成する工程とを有し、前記第１の配線は、前記複数のメモリセルホールの外縁を連結して囲まれる領域である第１の領域と、前記第１の領域以外の第２の領域とに、前記第１の配線の長手方向に区分したとき、前記第１の電極を形成する工程は、少なくとも前記第１の領域において、前記第１の電極を、前記バリアメタル層と前記主層を覆うように形成することを特徴とする。
このような製造方法とすることにより、前述と同様の効果に加えて、さらに次のような効果が得られる。すなわち、第１の領域の第１の配線の幅方向の断面に現れる第１の配線のバリアメタル層の端面と第１の電極の端面とが同一面となるように、第１の電極と第１の配線とが一体となって形成される。このため、バリアメタル層と第１の電極の密着させる面積が大きくなってバリアメタル層と第１の電極の密着性が向上し、より強固に第１の配線の主層をストレスマイグレーションから保護することができる。
本発明の不揮発性記憶装置は、貴金属で構成される第１の電極がメモリセル近傍の第１の配線を被覆することで、層間絶縁膜のストレスが直接印加されずに、ストレスマイグレーション耐性を向上することができる。また、抵抗変化層の成膜後にドライエッチによるパターンニング工程を用いることなく形成できるため、エッチングガスとの反応、酸素還元のダメージ、チャージによるダメージが懸念されるエッチングを原理的に回避して、抵抗変化層を形成することができる。また、メモリセルホールをエッチングで形成する場合にも貴金属で構成される第１の電極で第１の配線の主層が被覆されているので、プラズマダメージに曝されることがない。即ち、本発明は、安定して抵抗変化し、微細化に適した抵抗変化型の不揮発性記憶装置及びその製造方法を提供することができる。
とりわけ、標準電極電位の高い貴金属で構成される第１の電極に接続する、酸素不足度が小さい第１の抵抗変化層をメモリセルホールの底部に配置し、その上部に第１の抵抗変化層より酸素不足度が大きい第２の抵抗変化層を配置することで、第１の電極の界面領域で確実に抵抗変化をさせることができ、安定なメモリ特性を得ることができる。
更に、抵抗変化素子の第２の電極をスイッチング素子となるダイオード素子の電極に用いることで、メモリセルホールの底部に配した抵抗変化素子に加えて、メモリセルホールの上部にダイオード素子も埋め込むことができる。これにより、大容量・高集積化に適した抵抗変化型の不揮発性記憶装置を実現できるという効果を奏する。
図１は、本発明の実施の形態１、２、３、４、５、６における不揮発性記憶装置の一構成例を示す平面図である。 図２（ａ）及び（ｂ）は、本発明の実施の形態１において、図１の１Ａ−１Ａ’及び１Ｂ−１Ｂ’における不揮発性記憶装置の要部断面図である。 図３（ａ）から（ｆ）は、本発明の実施の形態１において、図１の１Ａ−１Ａ’における不揮発性記憶装置の製造方法を示す断面図である。 図４（ａ）から（ｃ）は、本発明の実施の形態１において、図１の１Ａ−１Ａ’における不揮発性記憶装置の製造方法を示す断面図である。 図５（ａ）から（ｆ）は、本発明の実施の形態１において、図１の１Ｂ−１Ｂ’における不揮発性記憶装置の製造方法を示す断面図である。 図６（ａ）及び（ｂ）は、本発明の実施の形態１において、図１の１Ｂ−１Ｂ’における不揮発性記憶装置の製造方法を示す断面図である。 図７（ａ）及び（ｂ）は、本発明の実施の形態１の変形例において、図１の１Ａ−１Ａ’及び１Ｂ−１Ｂ’における不揮発性記憶装置の要部断面図である。 図８（ａ）及び（ｂ）は、本発明の実施の形態２において、図１の１Ａ−１Ａ’及び１Ｂ−１Ｂ’における不揮発性記憶装置の要部断面図である。 図９（ａ）から（ｆ）は、本発明の実施の形態２において、図１の１Ａ−１Ａ’における不揮発性記憶装置の製造方法を示す断面図である。 図１０（ａ）から（ｃ）は、本発明の実施の形態２において、図１の１Ａ−１Ａ’における不揮発性記憶装置の製造方法を示す断面図である。 図１１（ａ）から（ｆ）は、本発明の実施の形態２において、図１の１Ｂ−１Ｂ’における不揮発性記憶装置の製造方法を示す断面図である。 図１２（ａ）及び（ｂ）は、本発明の実施の形態２において、図１の１Ｂ−１Ｂ’における不揮発性記憶装置の製造方法を示す断面図である。 図１３（ａ）及び（ｂ）は、本発明の実施の形態３において、図１の１Ａ−１Ａ’及び１Ｂ−１Ｂ’における不揮発性記憶装置の要部断面図である。 図１４（ａ）及び（ｂ）は、本発明の実施の形態４において、図１の１Ａ−１Ａ’及び１Ｂ−１Ｂ’における不揮発性記憶装置の要部断面図である。 図１５（ａ）及び（ｂ）は、本発明の実施の形態５において、図１の１Ａ−１Ａ’及び１Ｂ−１Ｂ’における不揮発性記憶装置の要部断面図である。 図１６（ａ）から（ｄ）は、本発明の実施の形態５において、図１の１Ａ−１Ａ’における不揮発性記憶装置の製造方法を示す断面図である。 図１７（ａ）から（ｄ）は、本発明の実施の形態５において、図１の１Ａ−１Ａ’における不揮発性記憶装置の製造方法を示す断面図である。 図１８（ａ）から（ｃ）は、本発明の実施の形態５において、図１の１Ａ−１Ａ’における不揮発性記憶装置の製造方法を示す断面図である。 図１９は、本発明の実施の形態６の不揮発性記憶装置の要部断面図である。 図２０（ａ）は、簡易構造の抵抗変化素子を示す図、図２０（ｂ）は、その素子の電流−電圧特性を示したグラフ、図２０（ｃ）は、その抵抗変化特性を示したグラフである。 図２１（ａ）は、２６０ｎｍφホール型簡易構造の抵抗変化素子を断面図、図２１（ｂ）は、その素子の抵抗変化特性を示したグラフである。 図２２（ａ）は、５００ｎｍφホール型簡易構造の抵抗変化素子を断面図、図２２（ｂ）は、その素子の抵抗変化特性を示したグラフである。 図２３（ａ）及び（ｂ）は、従来の一般的な不揮発性記憶装置の断面図である。
以下、本発明の実施の形態に係る不揮発性記憶装置とその製造方法について、図面を参照しながら説明する。なお、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状などについては正確な表示ではない。
（実施の形態１）
［抵抗変化型不揮発性記憶装置の構成］
図１は、本発明の実施の形態１に係る不揮発性記憶装置１０の構成例を示す平面図である（以降の不揮発性記憶装置２０、３０、４０、５０、６０も、平面図において同一構成）。図１の１Ａ−１Ａ’で示された１点鎖線部を矢印方向に見た断面図を図２（ａ）に示し、図１の１Ｂ−１Ｂ’で示された１点鎖線部を矢印方向に見た断面図を図２（ｂ）に示す。
図１及び図２に示すように、第１の配線１０１と第２の配線１０６はそれぞれライン形状を有し、第２の層間絶縁層１０３ｂを介して互いに交差する。その交差する位置に第２の層間絶縁層１０３ｂを貫通してメモリセルホール１０４が形成され、メモリセルホール１０４の内部に抵抗変化素子が形成されている。メモリセルホール１０４の内部には、抵抗変化素子と共にダイオード素子が形成されてもよい。
また、第１の配線１０１は、コンタクトホール１０７内に設けられ導電プラグ１０８を介して、引き出し配線１０９に接続されている。以上の構成にて、クロスポイント型のメモリアレイを構成している。
ここで、第１の配線１０１は、図１に示すように、複数のメモリセルホール１０４に跨って形成されており、複数のメモリセルホールが存在する領域およびその近傍領域を含む第１の領域１０１Ａと、第１の領域以外の第２の領域１０１Ｂに、第１の配線の長手方向において区分される。
より明確には、第１の領域１０１Ａは複数のメモリセルホール１０４の外縁を連結して囲まれる領域を指す（図１のグレー領域）。また、第１の電極１０２は、その第１の配線の第１の領域１０１Ａを被覆するように配置される。
図２（ａ）、（ｂ）に示すように、本実施の形態１の不揮発性記憶装置１０は、第１の配線１０１が形成された基板１００と、この基板１００上に第１の配線１０１間に形成された第１の層間絶縁層１０３ａと、第１の配線１０１と第１の層間絶縁層１０３ａ上に形成された第２の層間絶縁層１０３ｂと、第１の配線１０１の第１の領域１０１Ａを被覆するように形成された第１の電極（下部電極）１０２を有している。
また、第１の配線１０１は、例えば銅（Ｃｕ）から構成される主層１０１ａと、この主層１０１ａの周囲（側面と底面）に形成されるバリアメタル層１０１ｂとで構成される。すなわち、第１の配線１０１においては、主要部が銅で構成されている。ここでは、バリアメタル層１０１ｂは、Ｔａ（上層）／ＴａＮ（下層）の積層構造としている。
また、第２の層間絶縁層１０３ｂを貫通して形成され、第１の電極１０２に達するメモリセルホール１０４、及び第１の配線の第２の領域１０１Ｂに達するコンタクトホール１０７を有している。そして、メモリセルホール１０４の底部には、第１の電極１０２と接して、第１の抵抗変化層１０５ａ（層厚は１ｎｍ以上１０ｎｍ以下）が形成され、その上方には第２の抵抗変化層１０５ｂが形成されて、両者でメモリセルホール１０４が充填されている。また、コンタクトホール１０７にはタングステン（Ｗ）を主成分とした導電プラグ１０８で充填されている。
第２の層間絶縁層１０３ｂ上には、メモリセルホール１０４内に形成された第２の抵抗変化層１０５ｂを被覆して第２の配線１０６が形成され、コンタクトホール１０７内に形成された導電プラグ１０８に接続して引き出し配線１０９が形成されている。第２の配線１０６は、例えば銅（Ｃｕ）にて構成し、この第２の配線１０６を抵抗変化素子の第２の電極（上部電極）として機能させることができる。これにより、第１の電極１０２、第１の抵抗変化層１０５ａ、第２の抵抗変化層１０５ｂ、第２の配線１０６によって、抵抗変化素子が構成される。
第１の電極１０２は、第１の配線の第１の領域１０１Ａの主層１０１ａを被覆するとともにバリアメタル層１０１ｂと接するように、第１の領域１０１Ａの主層１０１ａの幅よりも大きな幅で形成する。そのような構成では、第１の領域１０１Ａにおいて第１の配線の幅方向のどの断面においても、第１の電極１０２が第１の配線１０１のバリアメタル層１０１ｂに接し、かつ第１の配線の主層１０１ａは、その周りを、バリアメタル層１０１ｂ及び第１の電極１０２に被覆されている。これにより、主層１０１ａは、第１の電極１０２のエッチング時に露出されないので、主層１０１ａにエッチングダメージが入るのを防止する効果が得られる。
ここで、抵抗変化素子の抵抗変化層１０５は、酸素不足型のタンタル酸化物で構成される遷移金属酸化物（ＴａＯｘ、０＜ｘ＜２．５）、あるいは酸素不足型のハフニウム酸化物で構成される遷移金属酸化物（ＨｆＯｘ、０＜ｘ＜２．０）で構成される。酸素不足型の遷移金属酸化物とは、化学量論的な組成を有する酸化物と比較して酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない酸化物をいう。これらの抵抗変化層を用いることで、可逆的に安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子が得られることが分かっている。
酸素不足型のタンタル酸化物で構成される遷移金属酸化物（ＴａＯｘ、０＜ｘ＜２．５）で抵抗変化層を形成した不揮発性記憶素子は、国際公開第２００８／０５９７０１号（特許文献２）、国際公開第２００８／１４９４８４号（特許文献３）等にて詳細に説明されている。また、酸素不足型のハフニウム酸化物で構成される遷移金属酸化物（ＨｆＯｘ、０＜ｘ＜２．０）で抵抗変化層を形成した不揮発性記憶素子は、国際公開第２００９／０５０８６１号（特許文献４）、国際公開第２０１０／００４７０５（特許文献５）等にて、詳細に説明されている。
酸素不足型のタンタル酸化物を用いる場合、第１の抵抗変化層１０５ａの酸素含有率は、６８ａｔｍ％以上７１ａｔｍ％以下、第２の抵抗変化層１０５ｂの酸素含有率は、４４ａｔｍ％以上６６ａｔｍ％以下とする。第１の電極１０２近傍の酸素含有率を高く設計することにより、電極界面での酸化・還元による抵抗変化を発現しやすくするためである。これにより、低電圧駆動が可能な良好なメモリセル特性を得ることができる。
酸素含有率は、酸素不足度でも表現できる。酸素不足度とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。例えば、遷移金属がタンタル（Ｔａ）の場合、化学量論的な酸化物の組成はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％である。例えばＴａＯ１．５の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。
遷移金属酸化物層すなわち抵抗変化層１０５を構成する金属は、タンタルやハフニウム以外の遷移金属を用いてもよい。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
さらに、第１の抵抗変化層１０５ａを構成する第１の遷移金属と、第２の抵抗変化層１０５ｂを構成する第２の遷移金属とは、異なる材料を用いてもよい。この場合、第１の抵抗変化層１０５ａは、第２の抵抗変化層１０５ｂよりも酸素不足度が小さい、つまり抵抗が高い材料である方が好ましい。このような構成とすることにより、抵抗変化時に第１の電極１０２及び第２の電極１０６間に印加された電圧は、第１の遷移金属酸化物層１０５ａに、より多くの電圧が分配され、第１の抵抗変化層１０５ａ中で発生する酸化還元反応をより起こしやすくすることができる。また、第１の遷移金属と第２の遷移金属とが互いに異なる材料を用いる場合、第１の遷移金属の標準電極電位は、第２の遷移金属の標準電極電位より小さい方が好ましい。抵抗変化現象は、抵抗が高い第１の抵抗変化層１０５ａ中に形成された微小な導電パス（フィラメント）中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。例えば、第２の抵抗変化層１０５ｂに、酸素不足型のタンタル酸化物を用い、第１の遷移金属酸化物層１０５ａにＴｉＯ２を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。標準電極電位は、その値が大きいほど酸化しにくい特性を表す。第１の遷移金属酸化物層１０５ａに第２の遷移金属酸化物層１０５ｂより標準電極電位が小さい金属の酸化物を配置することにより、第１の遷移金属酸化物層１０５ａ中でより酸化還元反応が発生しやすくなる。
また、抵抗変化素子の下部電極となる第１の電極１０２には白金（Ｐｔ）等を用いる。ここで、白金の酸化・還元のしやすさを示す標準電極電位はＶ１＝１．１８８ｅＶであり、タンタル（Ｔａ）の標準電極電位はＶｔ＝−０．６ｅＶであり、ハフニウム（Ｈｆ）の標準電極電位はＶｔ＝−１．５５ｅＶなので、ＴａまたはＨｆの酸化物のいずれを抵抗変化層として用いたとしても、Ｖｔ＜Ｖ１の関係を満たす。このような標準電極電位の関係から、白金で構成される第１の電極１０２と第１の抵抗変化層１０５ａとの界面近傍で、第１の抵抗変化層１０５ａの酸化・還元反応が起こり、酸素イオンの授受が第１の抵抗変化層１０５ａと第２の抵抗変化層１０５ｂとの間で行われ、抵抗変化現象が発現する。この酸化・還元反応が、白金で構成された第１の電極１０２と第１の抵抗変化層１０５ａの界面において優先的に発現する。即ち、抵抗変化現象が発現する界面を白金で構成された電極側に固定でき、反対側の電極での抵抗変化現象に伴う誤動作を防止することができる。
つまり、抵抗変化素子の一方の電極のみ（ここでは、第１電極１０２）を、抵抗変化層１０５を構成する遷移金属の標準電極電位よりも高い標準電極電位を有する電極材料で構成し、他方の電極は、もう一方の電極よりも低い標準電極電位を有する材料（さらに好ましくは、抵抗変化層１０５を構成する遷移金属の標準電極電位よりも低い標準電極電位を有する電極材料）で構成することが好ましい。このように構成すれば、第１の抵抗変化層１０５ａをあらかじめ形成しておかなくても（つまり、第２の抵抗変化層１０５ｂのみを形成しておいても）、抵抗変化のための電圧パルスを印加することにより、安定的に抵抗変化させることができる。
なお、このような、抵抗変化層を構成する遷移金属酸化物の遷移金属の標準電極電位（Ｖｔ）と、電極を構成する金属の標準電極電位（Ｖ１）とが、Ｖｔ＜Ｖ１の関係を満たす場合に、電極と抵抗変化層の界面近傍の抵抗変化層中で酸化・還元反応が起こり、抵抗変化現象が発現することについては、国際公開第２００９／０５０８３３号（特許文献６）や、国際公開第２００９／１３６４６７号（特許文献７）等において、詳細に説明されている。
その他、第１の電極１０２として、イリジウム（Ｉｒ）やパラジウム（Ｐｄ）を電極材料に用いてもかまわない。これらの電極の標準電極電位は、Ｉｒ（１．１５６ｅＶ）及びＰｄ（０．９５１ｅＶ）であり、Ｔａ（−０．６ｅＶ）やＨｆ（−１．５５ｅＶ）に比べ相対的に標準電極電位が大きく、界面近傍で抵抗変化を起こさせる第１の電極材料として望ましい。
更に、第１の配線を構成する主層１０１ａはＣｕメッキ層、バリアメタル層１０１ｂはＴａ（上層）／ＴａＮ（下層）の積層構造としたが、Ｃｕに対してバリア性を有する材料層であればよい。第１の配線１０１はダマシンプロセスの製造方法を用いれば、微細化が可能であるが従来のアルミ（Ａｌ）配線のような構成を用いてもよい。
［抵抗変化型不揮発性装置の製造方法］
次に、本実施の形態１に係る抵抗変化型不揮発性記憶装置の製造方法を説明する。図３、図４、図５及び図６は、本実施の形態１に係る不揮発性記憶装置１０の製造方法を示す断面図である。図３及び図４は、図１において１Ａ−１Ａ’の１点鎖線部を矢印方向に見た断面図、図５及び図６は、図１において１Ｂ−１Ｂ’の１点鎖線部を矢印方向に見た断面図である。これらを用いて、本実施の形態１の不揮発性記憶装置１０の製造方法について説明する。
図３（ａ）及び図５（ａ）に示すように、配線溝１０１ｚを形成する工程において、基板１００上にシリコン酸化膜で構成される第１の層間絶縁層１０３ａ（膜厚１００〜３００ｎｍ）を成膜し、後に第１の配線１０１を埋め込むための配線溝１０１ｚを所望のマスクでパターニングする。
次に、図３（ｂ）及び図５（ｂ）に示すように、配線溝１０１ｚ中に例えばＣｕで構成されるメッキ層１０１ａ’を形成する工程において、まず、全面にバリアメタル層１０１ｂ’（例えば上層Ｔａ／下層ＴａＮの積層構造；それぞれは図示せず）をスパッタリングで形成し、さらにＣｕシード層をスパッタで形成（図示せず）した後、Ｃｕをメッキで形成する。このとき、配線溝１０１ｚはメッキ層１０１ａ’及びバリアメタル層１０１ｂ’で充填される。
次に、図３（ｃ）及び図５（ｃ）に示すように、第１の配線１０１を形成する工程において、ＣＭＰ法により、第１の層間絶縁層１０３ａ上の不要なＣｕなどを除去し、第１の配線溝１０１ｚ内にのみ、主層１０１ａ及びバリアメタル層１０１ｂで構成される第１の配線を形成する。このとき、第１の配線の主層１０１ａは、底面と側面をバリアメタル層１０１ｂで被覆されるが、上面はＣｕが露出された状態である。
次に、図３（ｄ）及び図５（ｄ）に示すように、第１の電極１０２を形成する工程において、第１の配線１０１及び第１の層間絶縁層１０３ａ上に例えば白金層をスパッタで形成した後、所望のマスクを用いて白金層をエッチングし、白金で構成された第１の電極１０２を形成する。
第１の電極１０２は、第１の配線の第１の領域１０１Ａを被覆するように形成する。これにより、メモリセルホール１０４を形成するときのエッチングダメージや酸素が第１の配線１０１の主層１０１ａに入るのを防止することができる。
また、複数のメモリセルホール１０４が第１の電極１０２を共有するように、複数のメモリセルホール１０４に跨って第１の電極１０２をライン状に形成する（図１参照）。このようなライン形状を用いることで、メモリセルホール毎に個別に形成するドット形状に比べて、白金層を第１の電極１０２にパターニングする際のフォトレジストパターンの面積を大きく取れるので、白金層とフォトレジストとの密着性を確保しやすくなる。そのために、最小加工寸法も小さくすることができる。
次に、図３（ｅ）及び図５（ｅ）に示すように、メモリセルホール１０４を形成する工程において、第１の電極１０２を被覆して全面にシリコン酸化膜で構成された第２の層間絶縁層１０３ｂを形成して表面を平坦化した後に、この第２の層間絶縁層１０３ｂを貫通して第１の電極１０２と接続するメモリセルホール１０４を形成する。
次に、図３（ｆ）及び図５（ｆ）に示すように、第１の抵抗変化層１０５ａを形成する工程において、無電解メッキ法により、メモリセルホール１０４の底部に露出した第１の電極１０２上にのみ選択成長するように金属（ここでは、タンタルを用いた）を形成する。この遷移金属を酸素雰囲気中（４００℃以上４５０℃以下）で酸化してタンタル酸化物で構成される第１の抵抗変化層１０５ａを形成する。第１の抵抗変化層１０５ａは完全に酸化されるので、その酸素含有率は、化学量論的な組成を有するタンタル酸化物であるＴａ２Ｏ５に近い７１ａｔｍ％程度である。また、ここでは、遷移金属から遷移金属酸化物に完全に酸化させるために、効率の良い熱酸化を用いた。
次に、図４（ａ）及び図６（ａ）に示すように、第２の抵抗変化層１０５ｂを形成する工程において、第１の抵抗変化層１０５ａより酸素含有率が低い第２の抵抗変化層１０５ｂのタンタル酸化物は、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成する。第２の抵抗変化層１０５ｂの酸素含有率が５５ａｔｍ％前後になるよう、雰囲気中の酸素ガスの分圧を調整する。メモリセルホール１０４内を完全に充填するまで、スパッタリングで成膜し、その後に第２の層間絶縁層１０３ｂ上の不要なタンタル酸化物をＣＭＰで除去し、メモリセルホール１０４内にのみ第２の抵抗変化層１０５ｂを形成する。
このような製造方法により、第２の抵抗変化層１０５ｂの形成時において、メモリセルホール１０４の底部にある第１の抵抗変化層１０５ａに対する、エッチングガスとの反応、酸素還元のダメージ、及びチャージによるダメージ等が懸念されるエッチング工程を行わずに、抵抗変化層１０５を形成することができる。
次に、図４（ｂ）に示すように、引き出しコンタクトを形成する工程において、第２の層間絶縁層１０３ｂを貫通して第１の配線１０１に達するコンタクトホール１０７を形成する。更に、コンタクトホール内の全面に密着層（上層チタン窒化物／下層チタン；それぞれは図示せず）をスパッタリングで形成し、さらにタングステンをＣＶＤで成膜して、ＣＭＰにより、第２の層間絶縁層１０３ｂ上の不要なタングステンなどを除去し、コンタクトホール１０７内にのみ例えばタングステンと密着層で構成された導電プラグ１０８を形成する。
最後に、図４（ｃ）及び図６（ｂ）に示すように、第２の配線１０６、引き出し配線１０９を形成する工程において、第２の層間絶縁層１０３ｂ上に、メモリセルホール１０４内の第２の抵抗変化層１０５ｂを被覆する第２の配線１０６、及びコンタクトホール１０７内の導電プラグ１０８に接続する引き出し配線１０９を、所望のマスクでパターニングする。この第２の配線１０６、引き出し配線１０９は、例えば銅（Ｃｕ）にて構成する。
以上の本実施の形態１に係る製造方法によれば、抵抗変化層の成膜後にドライエッチングによるパターンニング工程を用いないため、エッチングガスとの反応、酸素還元のダメージ、チャージによるダメージが懸念されるエッチングを原理的に回避して、抵抗変化層を形成することができる。また、メモリセルホールをエッチングで形成する場合にも貴金属で構成される第１の電極で第１配線の主層（Ｃｕ）が被覆されているので、プラズマダメージに曝されることがない。即ち、低電圧で安定して抵抗変化し、微細化に適した抵抗変化型不揮発性記憶装置及びその製造方法を提供することが可能となる。
なお、第２の配線１０６及び引き出し配線１０９と導電プラグ１０８は、シングルダマシン工程、またはデュアルダマシン工程を用いて形成してもよい。
［変形例］
図７（ａ）、（ｂ）は、本発明の実施の形態１の変形例に係る不揮発性記憶装置２０の構成例を示す断面図である。図１の１Ａ−１Ａ’で示された１点鎖線部を矢印方向に見た断面図を図７（ａ）に示し、図１の１Ｂ−１Ｂ’で示された１点鎖線部を矢印方向に見た断面図を図７（ｂ）に示す。
本変形例の不揮発性記憶装置２０の構成において、上述した実施の形態１の不揮発性記憶装置１０との違いは、Ｐｔ等の貴金属材料で構成される第１の電極１０２が、上層の貴金属層１０２ａと、下層の密着層１０２ｂとの積層構造になっている点である。貴金属材料は層間絶縁層材料と相互拡散及び界面での反応が起こりにくいので、貴金属材料の下層にある層間絶縁層材料に対する密着性が弱く、貴金属材料を全面に形成した時点で、下層の層間絶縁層材料との界面において剥離しやすい特性を有する。剥離が発生すると、第１の配線間で短絡が発生し、歩留低下が懸念される。第１の電極１０２へ密着層を導入することでその課題を解決できる効果が期待できる。
ここでは、密着層として、ＴａＮ（上層）／Ｔａ（下層）の積層構造を用いた。第１の電極１０２の密着層１０２ｂは、第１の配線１０１の第１の領域１０１Ａにおける主層１０１ａを完全に被覆するので、第１層間絶縁層１０３ａに対する密着性が維持できる効果が得られる。
さらに、密着層１０２ｂをバリアメタル層１０１ｂと同じ材料で構成することにより、主層１０１ａの周囲を同一の材料で囲み、主層１０１ａにかかるストレスを均一化してストレスマイグレーション耐性を向上させることができる。なお、第１層間絶縁層１０３ａ上の密着層１０２ｂは、図７（ｂ）に示すように、第１の電極１０２がパターニングされる時に、上層の貴金属電極材料と共に除去される。
（実施の形態２）
［抵抗変化型不揮発性記憶装置の構成］
図８（ａ）、（ｂ）は、本発明の実施の形態２に係る抵抗変化型の不揮発性記憶装置３０の構成例を示した断面図である。図８（ａ）は、図１の１Ａ−１Ａ’で示された１点鎖線部を矢印方向に見た断面図であり、図８（ｂ）は、図１の１Ｂ−１Ｂ’で示された１点鎖線部を矢印方向に見た断面図である。
ここで、本実施の形態１の不揮発性記憶装置１０との違いは、以下の２点である。
第１に、貴金属で構成された第１の電極１０２の端面と第１の配線１０１の端面が１Ｂ−１Ｂ’線の断面と垂直方向において同一面内にある点である（図８（ｂ）参照）。第１の配線１０１のバリアメタル層１０１ｂが、第１の電極１０２の１Ｂ−１Ｂ’線の断面と垂直方向の端面を共有するように、第１の電極１０２と第１の配線１０１とが一体となって形成される。このため、バリアメタル層１０１ｂと第１の電極１０２の密着させる面積が大きくなってバリアメタル層１０１ｂと第１の電極１０２の密着性が向上し、より強固に第１の配線１０１の主層１０１ａをストレスマイグレーションから保護することができる。
第２に、第１の配線１０１は配線溝より上方にまで延長して形成されている点である。即ち、第１の配線の主層１０１ａの部分の厚み方向の断面積が大きくなるので、配線抵抗をより低くすることができる。また、同様の配線抵抗を維持するのであれば、その分配線間ピッチを小さくすることができるので、微細化することも可能である。
［抵抗変化型不揮発性装置の製造方法］
次に、本実施の形態２に係る抵抗変化型不揮発性記憶装置の製造方法を説明する。図９、図１０、図１１及び図１２は本実施の形態２に係る不揮発性記憶装置３０の製造方法を示す断面図である。図９及び図１０は、図１において１Ａ−１Ａ’の１点鎖線部を矢印方向に見た断面図、図１１及び図１２は、図１において１Ｂ−１Ｂ’の１点鎖線部を矢印方向に見た断面図である。これらを用いて、本実施の形態２の不揮発性記憶装置３０の製造方法について説明する。
図９（ａ）及び図１１（ａ）に示す配線溝１０１ｚを形成する工程、図９（ｂ）及び図１１（ｂ）に示す配線溝１０１ｚ中にバリアメタル層１０１ｂ’と例えばＣｕで構成されるメッキ層１０１ａ’を形成する工程は、実施の形態１の不揮発性記憶装置１０の製造方法と同様なので、説明を省略する。
次に、図９（ｃ）及び図１１（ｃ）に示すように、第１の配線１０１を形成する工程において、ＣＭＰにより、第１の層間絶縁層１０３ａおよびバリアメタル層１０１ｂ’上の不要なＣｕのみを除去し、配線溝１０１ｚ内にのみ主層１０１ａを形成する。このとき、第１の配線の主層１０１ａは、底面と側面をバリアメタル層１０１ｂ’で被覆されるが、主層１０１ａの上面はＣｕが露出された状態である。一方、バリアメタル層１０１ｂは除去せず、第１の層間絶縁層１０３ａ上に露出した状態で残す。
これにより、配線溝１０１ｚ上はバリアメタル層１０１ｂ’と主層１０１ａとが形成され、また、それ以外の第１の層間絶縁層１０３ａ上はバリアメタル層１０１ｂ’が形成される。研磨スラリーを適切に選択することで、主層１０１ａとバリアメタル層１０１ｂ’との研磨選択比を向上させることができ、第１の層間絶縁層１０３ａ上のバリアメタル層１０１ｂ’を確実に残すことが可能である。
次に、図９（ｄ）及び図１１（ｄ）に示すように、第１の電極１０２を形成する工程において、配線溝１０１ｚ内の第１の配線の主層１０１ａ、及び第１の層間絶縁層１０３ａ上の一部のバリアメタル層１０１ｂ’を被覆するように、例えば白金で構成される導電層を成膜し、所望のマスクを用いて白金で構成される第１の電極１０２をエッチングにて形成し、その際、不要なバリアメタル層１０１ｂ’もオーバーエッチングにより、除去する。
このように製造することで、第１の電極１０２と第１の層間絶縁層１０３ａとの間に、密着層の働きを有するバリアメタル層１０１ｂが残存するので、第１の電極１０２が第１の層間絶縁層１０３ａから剥離する懸念がない（他の貴金属でも同様の効果を生じる）。
平面的には、図１に示すように、第１の電極１０２は、第１の配線の第１の領域１０１Ａを被覆するように形成する。これにより、メモリセルホール１０４を形成するときのエッチングダメージが第１の配線の主層１０１ａに入るのを防止することができる。
なお、第１の電極１０２は、実施の形態１と同様に、第１の配線の第１の領域１０１Ａの主層１０１ａを被覆するとともにバリアメタル層１０１ｂと接するように、第１の領域１０１Ａの主層１０１ａの幅よりも大きな幅で形成する。これによる効果は、実施の形態１で述べた通りである。
また、複数のメモリセルホール１０４が第１の電極１０２を共有するように、複数のメモリセルホール１０４に跨って第１の電極１０２をライン状に形成する。このようなライン形状を用いることで、メモリセルホール毎に個別に形成するドット形状に比べて、白金層を第１の電極１０２にパターニングする際のフォトレジストパターンの面積を大きく取れるので、白金層とフォトレジストとの密着性を確保しやすくなる。そのために、最小加工寸法も小さくすることができる。
これ以降の図９（ｅ）、（ｆ）、図１０（ａ）から（ｃ）、及び図１１（ｅ）、（ｆ）、図１２（ａ）、（ｂ）に示す、メモリセルホール１０４を形成する工程、第１の抵抗変化層１０５ａを形成する工程、第２の抵抗変化層１０５ｂを形成する工程、引き出しコンタクトを形成する工程及び第２の配線１０６、引き出し配線１０９を形成する工程は、上述した実施の形態１の不揮発性記憶装置１０の製造方法と同様なので、説明を省略する。
（実施の形態３）
図１３（ａ）、（ｂ）は、本発明の実施の形態３に係る抵抗変化型の不揮発性記憶装置４０の構成例を示した断面図である。図１３（ａ）は、図１の１Ａ−１Ａ’で示された１点鎖線部を矢印方向に見た断面図であり、図１３（ｂ）は図１の１Ｂ−１Ｂ’で示された１点鎖線部を矢印方向に見た断面図である。
ここで、実施の形態１の不揮発性記憶装置１０との違いは、抵抗変化素子の第１の抵抗変化層１０５ａがメモリセルホール１０４の底部だけでなく、側壁にも形成されている点である。平面的に見ると、メモリセルホール１０４の内壁（側壁）に沿ってリング状に第１の抵抗変化層１０５ａが形成されており、更にその内側に第２の抵抗変化層１０５ｂが形成されている。
第１の抵抗変化層１０５ａは第２の抵抗変化層１０５ｂよりも酸素含有率が高くなるように形成する。これにより、第１の抵抗変化層１０５ａは第２の抵抗変化層１０５ｂに比べて相対的に高抵抗となるので、メモリセルホール１０４の側壁部に形成された第１の抵抗変化層１０５ａを介してセル電流（メモリセル内を流れる電流）はほとんど流れない。すなわち、セル電流はその内側に形成された相対的に抵抗の低い第２の抵抗変化層１０５ｂに集中して流れるので、メモリセルホール１０４の中央付近の底部でより安定に抵抗変化を起こすことができる。
このため、実施の形態１、２のように、メモリセルホール１０４の内壁には抵抗変化層１０５を形成しない場合に比べて、電流の流れる面積も小さくなるので、セル電流の低減、消費電力の低減効果がある。また、メモリセルホールの底部だけでなく側壁にも第１の抵抗変化層１０５ａを配置することで、抵抗変化層をスパッタ、ＣＶＤ法などで形成することができ、製造方法上も容易に実現できるというメリットがある。
なお、抵抗変化型の不揮発性記憶装置４０のその他の構成要素については、実施の形態１で述べた抵抗変化型の不揮発性記憶装置１０と同様であるので、説明は省略する。また、製造方法については、抵抗変化層１０５の形成については上述した通りであり、これ以外については実施の形態１と同様であるので、説明を省略する。
（実施の形態４）
図１４（ａ）、（ｂ）は、本発明の実施の形態４に係る抵抗変化型の不揮発性記憶装置５０の構成例を示した断面図である。図１４（ａ）は、図１の１Ａ−１Ａ’で示された１点鎖線部を矢印方向に見た断面図であり、図１４（ｂ）は図１の１Ｂ−１Ｂ’で示された１点鎖線部を矢印方向に見た断面図である。
ここで、実施の形態４に述べた不揮発性記憶装置４０との違いは、第２の電極１１０がメモリセルホール１０４の上方に埋め込まれており、この第２の電極１１０に接続して第２の配線１０６が形成されている。このような構成とすることにより、第２の電極１１０をメモリセルホール内に埋め込んだ分（２０ｎｍ以上１００ｎｍ以下）だけ、第２の抵抗変化層１０５ｂの膜厚（基板厚み方向の厚み）を低減することができる。よって、第１の抵抗変化層１０５ａ及び第２の抵抗変化層１０５ｂ中の電界が強くなるので、より低電圧での動作を可能とすることができる。
また、第２の電極１１０としてタンタル窒化物を用いれば、タンタル窒化物はメモリセルホール１０４への埋め込みやすく、かつ標準電極電位が相対的に小さいことから、動作特性に優れた不揮発性記憶装置を容易に製造するために好適である。また、配線抵抗の上昇を抑制するためには、第２の配線１０６にＣｕを主成分とする導電材料を用いれば好適である。このように、第２の電極１１０及び第２の配線１０６の材料はそれぞれ用途別に選択することが可能である。
なお、抵抗変化型の不揮発性記憶装置５０のその他の構成要素については、実施の形態１で述べた抵抗変化型の不揮発性記憶装置１０と同様であるので、説明は省略する。また、製造方法については、第２の電極１１０の埋め込み方法について上述の通りであり、これ以外については、実施の形態３と同じであるので、説明は省略する。
（実施の形態５）
［抵抗変化型不揮発性記憶装置の構成］
図１５（ａ）、（ｂ）は、本発明の実施の形態５に係る抵抗変化型の不揮発性記憶装置６０の構成例を示した断面図であり、図１５（ａ）は、図１の１Ａ−１Ａ’で示された１点鎖線部を矢印方向に見た断面図、図１５（ｂ）は図１の１Ｂ−１Ｂ’で示された１点鎖線部を矢印方向に見た断面図である。
図１５（ａ）及び（ｂ）に示すように、本実施の形態５の不揮発性記憶装置６０は、第１の配線１０１が形成された基板１００と、この基板１００上に第１の配線１０１間に形成された第１の層間絶縁層１０３ａと、第１の配線１０１と第１の層間絶縁層１０３ａ上に形成された第２の層間絶縁層１０３ｂと、第１の配線の第１の領域１０１Ａを被覆するように形成された第１の電極１０２を有している。また、第１の配線１０１は、例えばＣｕから構成される主層の１０１ａとバリアメタル層１０１ｂとで構成される。
更に、第２の層間絶縁層１０３ｂを貫通して形成され、第１の配線１０１の第２の領域１０１Ｂに接続されたコンタクトホール１０７を有している。そして、メモリセルホール１０４の底部及び側壁には、第１の電極１０２と接して、第１の抵抗変化層１０５ａ（膜厚は１ｎｍ以上１０ｎｍ以下）が、その上方には第２の抵抗変化層１０５ｂが形成され、両者でメモリセルホール１０４が充填されている。
メモリセルホール１０３の上方には凹部（深さが２０ｎｍ以上１００ｎｍ以下）が設けられ、その凹部に、第１の抵抗変化層１０５ａ及び第２の抵抗変化層１０５ｂを被覆するように、第２の電極１１０が埋め込み形成されている。
更に、第２の層間絶縁層１０３ｂ上には、シリコン酸化膜で構成される第３の層間絶縁層１０３ｃが形成されている。この第３の層間絶縁層１０３ｃに形成された配線溝の底部と側壁には、第２の電極１１０を被覆するように半導体層１０６ｃが形成されている。また、この第２の電極１１０上の半導体層１０６ｃを少なくとも被覆するように、導電性のバリアメタル層１０６ｂ（ダイオードの電極を兼ねる）、更に主層１０６ａが形成される。半導体層１０６ｃ、バリアメタル層１０６ｂ、主層１０６ａにて、第２の配線１０６が構成される。
一方、第２の層間絶縁層１０３ｂ中に形成されたコンタクトホール１０７には、密着層として機能するバリアメタル層１０９ｂと、その内部を充填された主層１０９ａが形成されている。その上部の配線溝には、半導体層１０９ｃ、バリアメタル層１０９ｂ、主層１０９ａで構成される引き出し配線１０９が形成されている。引き出し配線１０９とコンタクトホール１０７を接続する開口部では、オーミックコンタクトがとれるように半導体層１０９ｃは除去されており、バリアメタル層１０９ｂと主層１０９ａとが引き出し配線１０９とコンタクトホール内とで一体として形成されている。
抵抗変化素子は、第１の電極１０２、第１の抵抗変化層１０５ａ、第２の抵抗変化層１０５ｂ、第２の電極１１０から構成され、ダイオード素子は第２の電極１１０、半導体層１０６ｃ、バリアメタル層１０６ｂから構成される。
このような構成とすることにより、抵抗変化素子をメモリセルホール１０４の底部に埋め込むことに加えて、第２の電極１１０及び導電性のバリアメタル層１０６ｂに挟まれた半導体層１０６ｂで構成される双方向ダイオードをメモリセルホールの上部に形成することができる。
この双方向ダイオードは、抵抗変化素子に、異なる極性の電圧印加により抵抗変化が生じるバイポーラ型の抵抗変化素子を用いた場合でも、印加電圧の正または負の領域のダイオードの閾値電圧以上または以下の領域において、ダイオードをオンさせることができる。これにより、トランジスタ等のスイッチング素子を配することなく、大容量・高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。
また、第１の電極１０２に接続して、第２の抵抗変化層１０５ｂよりも酸素含有率の高い第１の抵抗変化層１０５ａをメモリセルホール１０４の底部に配置し、その上部に酸素含有率の低い第２の抵抗変化層１０５ｂを配置する。これにより、第１の電極１０２の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を持つ抵抗変化素子を得ることができる。
更に、上述のダイオード素子の構成において、バリアメタル層１０６ｂと半導体層１０６ｃの接触面積は、第２の電極１１０と半導体層１０６ｃの接触面積に比べて大きくなるので、第２の電極１１０の周囲にまで電気力線が広がって、電流の駆動能力を高くすることができる。以上により、安定に抵抗変化を起こすのに必要な電流を十分確保することができる。
ここで、ダイオード素子の構成は、例えば、第２の電極１１０及びバリアメタル層１０６ｂとしてタンタル窒化物（ＴａＮ）、半導体層１０６ｃとしては例えば窒素欠損型シリコン窒化膜（ＳｉＮｚ、０＜ｚ＜０．８５）を用いる。タンタル窒化物の仕事関数は４．７６ｅＶであり、シリコンの電子親和力３．７８ｅＶより十分高いので、界面でショットキーバリアが形成され、双方向にダイオード特性を有するＭＳＭダイオード（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ ｄｉｏｄｅ）を実現することができる。
これに加えて、タンタル窒化物で構成される第２の電極１１０は抵抗変化素子の上部電極でもあり、抵抗変化素子の抵抗変化を起こさせない電極として、第１の電極１０２と比較して標準電極電位が低い材料であることは、前述した通りである。また、Ｃｕで構成される第２の配線１０６のシード層（Ｃｕで構成、図示せず）との相性が良い（密着性が良い）という特性も有する。なお、抵抗変化型の不揮発性記憶装置６０のその他の構成要素の代表例については、抵抗変化型の不揮発性記憶装置１０と同様であるので、説明は省略する。
［抵抗変化型不揮発性装置の製造方法］
次に、本実施の形態５に係る抵抗変化型不揮発性記憶装置の製造方法を説明する。図１６、図１７及び図１８は本実施の形態５に係る不揮発性記憶装置６０の製造方法を示す断面図である。いずれも、図１の１Ａ−１Ａ’の１点鎖線部を矢印方向に見た断面図である。これらを用いて、本実施の形態５に係る不揮発性記憶装置６０の製造方法について説明する。なお、図１６（ａ）より前の工程は、図４（ａ）から（ｄ）、図６（ａ）から（ｄ）と同様であるので、説明を省略する。
図１６（ａ）に示すように、メモリセルホール１０４を形成する工程において、第１の電極１０２を被覆して全面にシリコン酸化膜で構成される第２の層間絶縁層１０３ｂを形成する。そして、この第２の層間絶縁層１０３ｂの表面を平坦化した後に、この第２の層間絶縁層１０３ｂを貫通して第１の電極１０２と接続されるメモリセルホール１０４を形成する。
次に、図１６（ｂ）に示すように、抵抗変化層１０５を形成する工程において、最初に、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングによりメモリセルホール１０４の底部、側壁部及び第２の層間絶縁層１０３ｂ上に第１の抵抗変化層１０５ａ’としてのタンタル酸化物を成膜する。続いて、第１の抵抗変化層１０５ａ’よりも酸素含有率が低い第２の抵抗変化層１０５ｂ’のタンタル酸化物は、同様に反応性スパッタリングで、メモリセルホール１０４内を完全に充填するまで、スパッタリングで成膜する。
ここでは、アルゴン３４ｓｃｃｍ、酸素２４ｓｃｃｍ、パワー１．６ｋＷの条件で、酸素含有率７１ａｔｍ％程度の第１の抵抗変化層１０５ａ’を形成し、アルゴン３４ｓｃｃｍ、酸素２０．５ｓｃｃｍ、パワー１．６ｋＷの条件で、酸素含有率５５ａｔｍ％程度の第２の抵抗変化層１０５ｂ’を形成する。ここでは、スパッタ法を用いるが、微細ホールへの埋め込み特性が良好なＣＶＤ法やＡＬＤ法を用いてもかまわない。
次に、図１６（ｃ）に示すように、抵抗変化層１０５を形成する工程において、第２の層間絶縁層１０３ｂ上の不要なタンタル酸化物をＣＭＰで除去し、メモリセルホール１０４内にのみ第１の抵抗変化層１０５ａ、第２の抵抗変化層１０５ｂを形成する。これにより、図１６（ｂ）及び（ｃ）で示したように、メモリセルホール１０４の底部での第２の抵抗変化層１０５ｂの形成時において、エッチングガスとの反応、酸素還元のダメージ、及びチャージによるダメージ等が懸念されるエッチング工程を行わずに、抵抗変化層１０５を形成することができる。
次に、図１６（ｄ）に示すように、第２の層間絶縁層１０３ｂ中の凹部１１０’を形成する工程において、メモリセルホール１０４中の底部及び側壁に形成された第１の抵抗変化層１０５ａとその内部に埋め込み形成された第２の抵抗変化層１０５ｂを有する下地に対して、第１の抵抗変化層１０５ａ及び第２の抵抗変化層１０５ｂが第２の層間絶縁層１０３ｂと比較して選択的にエッチングされる条件でエッチバックを行う。これにより、メモリセルホール１０４に凹部１１０’を形成する。凹部の深さは２０ｎｍ以上１００ｎｍ以下程度である。
また、エッチバックを用いて凹部１１０’を形成する代わりに、図１６（ｃ）の工程の延長として、更にＣＭＰのオーバー研磨を実施し、凹部１１０’を形成してもかまわない。この場合は、第２の層間絶縁層１０３ｂを積層構造として、上層側にＣＭＰで研磨されにくいシリコン窒化膜を配するのがより好ましい。シリコン窒化膜は、遷移金属酸化物で構成される第１の抵抗変化層１０５ａ、第２の抵抗変化層１０５ｂが研磨される条件では研磨されにくく、凹部１１０’が形成しやすくなるからである。
次に、図１７（ａ）に示すように、第２の電極１１０を形成する工程において、メモリセルホール１０４の凹部１１０’を被覆して全面にタンタル窒化物を形成した後に、第２の層間絶縁層１０３ｂ上の不要なタンタル窒化物をＣＭＰで除去し、メモリセルホール１０４内にのみタンタル窒化物で構成される第２の電極１１０を形成する。ここで、タンタル窒化物は、タンタルターゲットをアルゴンと窒素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングにより形成する。
次に、図１７（ｂ）に示すように、第３の層間絶縁層１０３ｃを形成する工程において、第２の層間絶縁層１０３ｂ上にシリコン酸化膜で構成される第３の層間絶縁層１０３ｃ（膜厚１００ｎｍ以上３００ｎｍ以下）を成膜する。
次に、図１７（ｃ）に示すように、配線溝１０６’及び１０９’を形成する工程において、第３の層間絶縁層１０３ｃを所望のマスクでパターニングして、後の第２の配線１０６、引き出し配線１０９などを埋め込むための配線溝１０６’及び１０９’を形成する。このとき、配線溝１０６’の底部には、第２の電極１１０が露出される。
次に、図１７（ｄ）に示すように、半導体層１１１を形成する工程において、第２の電極１１０が露出した配線溝１０６’及び引き出し配線を埋めるための配線溝１０９’を含む全面に、窒素欠損型のシリコン窒化膜で構成される半導体層１１１を形成する。窒素欠損型のシリコン窒化膜は、シリコンターゲットをアルゴンと窒素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成する。その窒素含有率は２５ａｔｍ％以上４０ａｔｍ％以下とする。
次に、図１８（ａ）に示すように、コンタクトホール１０７を形成する工程において、配線溝１０９’中に形成された半導体層１１１及び第２の層間絶縁層１０３ｂを貫通して第１の配線１０１と接続するコンタクトホール１０７を形成する。
次に、図１８（ｂ）に示すように、第２の配線１０６及び引き出し配線１０９を形成する工程において、配線溝１０６’、１０９’上、及び第２の層間絶縁層１０３ｂ上の半導体層１１１及びコンタクトホール１０７を被覆して全面にタンタル窒化物で構成されるバリアメタル層１１２を形成する。続いて、配線溝１０６’、１０９’、コンタクトホール１０７を充填するようにＣｕで構成されるメッキ層１１３を形成する。
最後に、図１８（ｃ）に示すように、第２の配線１０６、引き出し配線１０９を形成する工程において、第３の層間絶縁層１０３ｃ上の不要なＣｕ、タンタル窒化物、窒素欠損型シリコン窒化膜をＣＭＰで除去し、配線溝１０６’内にのみ窒素欠損型シリコン窒化膜で構成される半導体層１０６ｃ、タンタル窒化物で構成されるバリアメタル層１０６ｂ、及び主層１０６ａで構成される第３の配線１０６を形成する。その一方で、コンタクトホール１０７、配線溝１０９’には、密着層としての役割を果たすタンタル窒化物で構成されるバリアメタル層１０９ｂ、主層１０９ａで構成される引き出し配線１０９が形成される。
このような製造方法とすることにより、抵抗変化素子は、第１の電極１０２、第１の抵抗変化層１０５ａ、第２の抵抗変化層１０５ｂ、第２の電極１１０から構成され、第１の電極１０２の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。また、ＭＳＭダイオード素子は、第２の電極１１０、半導体層１０６ｃ、バリアメタル層１０６ｂで構成され、双方向ダイオードであるＭＳＭダイオードをメモリセルホールの上部に形成することができるので、トランジスタ等のスイッチング素子を配すること必要がない。以上により、微細化に適したホール埋め込み型で大容量・高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。
（実施の形態６）
図１９は、本発明の実施の形態６に係る抵抗変化型の不揮発性記憶装置７０の構成例を示した断面図である。本発明の実施の形態６に係る抵抗変化型の不揮発性記憶装置７０は、本発明の実施の形態５に係る抵抗変化型の不揮発性記憶装置６０を３次元的に多層化したものである。
具体的には、第１の電極１０２、第２の層間絶縁層１０３ｂ、第３の層間絶縁層１０３ｃ、第２の配線１０６、引き出し配線１０９、メモリセルホール１０４の中に埋め込まれた抵抗変化層１０５および第２の電極１１０を１つの構成単位である第１のメモリセル層１２１とする。そして、この第１のメモリセル層１２１の上に、さらに第１のメモリセル層１２１と同様の構成を、第２のメモリセル層１２２から第４のメモリセル層１２４まで３層積層したものである。本実施形態では第１のメモリセル層１２１から第４のメモリセル層１２４までの４層のクロスポイント型のメモリ構造であるが、大容量メモリの実現のために更に多層化することも可能である。
以上のような多層化した構成とすることにより、クロスポイント型メモリ部の配線間の接続を立体的に最短距離で互いに接続することができ、高信頼性・高集積の不揮発性半導体記憶装置を実現することができる。
（抵抗変化特性を示す動作事例）
以下に、上述した各実施の形態において、一例として、抵抗変化層１０５にタンタル酸化物（膜厚は約５０ｎｍ）を用いた抵抗変化素子が、良好な抵抗変化特性を示すことを確認した実験の結果について述べる。
第１の実験として、実施の形態の不揮発性記憶装置に含まれる抵抗変化素子に対応する平行平板型の抵抗変化素子を評価用に単体で作製し、その抵抗変化特性を評価した。
図２０（ａ）は、第１の実験で作製した平行平板型簡易構造の抵抗変化素子の構成図、（ｂ）は抵抗変化素子の電流−電圧特性を示したグラフ、（ｃ）は抵抗変化素子の電気パルスによる抵抗変化を示したグラフである。
ここで、第１の抵抗変化層１０５ａは膜厚５ｎｍ、酸素含有率７１ａｔｍ％、第２の抵抗変化層１０５ｂは膜厚４５ｎｍ、酸素含有率６０ａｔｍ％の積層構造のタンタル酸化物膜を用いた。また、第１電極１０２はＰｔ、第２電極１１０はＴａＮを用いた。素子の直径は、０．５μｍである。
図２０（ａ）に示すように、第１の電極１０２上に第２の抵抗変化層１０５ｂより酸素含有率が高い第１の抵抗変化層１０５ａ、酸素含有率が低い第２の抵抗変化層１０５ｂがこの順で形成され、更にその上に第２の電極１１０が形成されている。
このような構成をした抵抗変化素子において、図２０（ｂ）に示すように、第１の電極１０２に正の電位を印加（第２の電極１１０の電位を基準にしたときに第１の電極１０２に正の電圧を印加）した場合には、Ａ点で低抵抗状態から高抵抗状態へ変化する。このときの抵抗変化開始電圧は＋０．９Ｖ程度である。次に、この状態から第１の電極１０２に負の電位を印加（第２の電極１１０の電位を基準にしたときに第１の電極１０２に負の電圧を印加）していくと、Ｃ点で高抵抗状態から低抵抗状態へ変化する。このときの抵抗変化開始電圧は−０．７Ｖ程度である。このように、抵抗変化素子は、極性の異なる電圧を印加されることで、高抵抗状態と低抵抗状態の２つの状態の間を遷移する抵抗変化特性を示す。
また、図２０（ｃ）は、第１の電極１０２と第２の電極１１０の間に、パルス幅が１００ｎｓで、第２の電極１１０を基準として第１の電極１０２に＋１．５Ｖと−１．２Ｖの電圧を有する電気的パルスを交互に印加した時の抵抗の測定結果である。この場合、＋１．５Ｖの電圧の電気パルスを印加することで抵抗値は１２００Ω以上１５００Ω以下程度となり、−１．２Ｖの電圧の電気パルスを印加した場合は１５０Ω程度となり、約１桁の抵抗変化を示すことがわかる。なお、上記においては、遷移金属酸化物層はタンタル酸化物の積層構造で説明したが、タンタル酸化物以外の、例えば、ハフニウム（Ｈｆ）酸化物の積層構造やジルコニウム（Ｚｒ）酸化物等の他の遷移金属酸化物の積層構造であってもよい。
次に、第２の実験として、上述したタンタル酸化物で構成された抵抗変化層１０５をメモリセルホール内に形成したホール型の抵抗変化素子を評価用に単体で作製し、その抵抗変化特性を評価した。
図２１（ａ）、図２２（ａ）は、第２の実験で作製したホール型の抵抗変化素子の断面図、図２１（ｂ）、図２２（ｂ）は抵抗変化素子の電気パルスによる抵抗変化を示したグラフである。図２１（ａ）、図２２（ａ）に示すように、第１の電極１０２である白金（Ｐｔ）上に酸素含有率が高い第１の抵抗変化層１０５ａであるＴａ２Ｏ５、酸素含有率が上記第１の抵抗変化層Ｔａ２Ｏ５よりも低い第２の抵抗変化層１０５ｂであるＴａＯｘがホール内にこの順で形成され、更にその上に第２の電極１１０として窒化タンタル（ＴａＮ）が形成されている。
図２１（ａ）と図２２（ａ）の違いは、ホール半径の違いであり、前者が２６０ｎｍφ、後者が５００ｎｍφである。図２１（ｂ）、図２２（ｂ）は、第１の電極１０２と第２の電極１１０の間に、パルス幅が１００ｎｓで、第１の電極を基準として第２の電極に＋１．５Ｖと−２．０Ｖの電圧を有する電気的パルスを交互に印加した時の抵抗の測定結果である。図２１（ｂ）の場合は、＋１．５Ｖの電圧の電気パルスを印加することで抵抗値は約２００００Ω程度となり、−２．０Ｖの電圧の電気パルスを印加した場合は約１０００００Ω程度となり、約１桁の抵抗変化を示すことがわかる。また、図２２（ｂ）の場合も、＋１．５Ｖの電圧の電気パルスを印加することで抵抗値は約２５００Ω程度となり、−２．０Ｖの電圧の電気パルスを印加した場合は約３００００Ω程度となり、約１桁の抵抗変化を示すことがわかる。
以上の実験の結果から、一例として、抵抗変化層１０５にタンタル酸化物を用いた抵抗変化素子が、良好な抵抗変化特性を示すことが確認できた。実施の形態の不揮発性記憶装置の抵抗変化素子に、例えばこの実験で用いた抵抗変化素子の構成を採用することで、良好な抵抗変化特性を示す不揮発性記憶装置が実現できることが確かめられた。
本発明は、抵抗変化型の半導体記憶装置及びその製造方法を提供するものであり、安定動作し、信頼性の高い不揮発性メモリを実現することができるので、不揮発性メモリを用いる種々の電子機器分野に有用である。
１０ 本発明の実施の形態１における不揮発性記憶装置
２０ 本発明の実施の形態１の変形例における不揮発性記憶装置
３０ 本発明の実施の形態２における不揮発性記憶装置
４０ 本発明の実施の形態３における不揮発性記憶装置
５０ 本発明の実施の形態４における不揮発性記憶装置
６０ 本発明の実施の形態５における不揮発性記憶装置
７０ 本発明の実施の形態６における不揮発性記憶装置
８０ 従来の抵抗変化素子を搭載した不揮発性記憶装置
１００ 基板
１０１ 第１の配線
１０１ａ 第１の配線の主層
１０１ａ’ メッキ層
１０１ｂ、１０１ｂ’ 第１の配線のバリアメタル層
１０１ｚ 第１の配線を形成するための配線溝
１０１Ａ 第１の領域（第１の配線のメモリセルホールが近傍に存在する領域）
１０１Ｂ 第２の領域（第１の配線の第１の領域以外の領域）
１０２ 第１の電極
１０２ａ 第１の電極の上層（貴金属層）
１０２ｂ 第１の電極の下層（密着層）
１０３ａ 第１の層間絶縁層
１０３ｂ 第２の層間絶縁層
１０３ｃ 第３の層間絶縁層
１０４ メモリセルホール
１０５ 抵抗変化層
１０５ａ 第１の抵抗変化層
１０５ｂ 第２の抵抗変化層
１０６ 第２の配線
１０６ａ 第２の配線の主層
１０６ｂ 第２の配線のバリアメタル層（ダイオードの電極）
１０６ｃ 第２の配線の半導体層
１０７ コンタクトホール
１０８ 導電プラグ
１０９ 引き出し配線
１０９ａ 引き出し配線の主層
１０９ｂ 引き出し配線のバリアメタル層
１０９ｃ 引き出し配線の半導体層
１１０ 第２の電極
１１０’ 第２の層間絶縁層中の凹部
１１１ 半導体層
１１２ バリアメタル層
１１３ メッキ層
１２１ 第１のメモリセル層
１２２ 第２のメモリセル層
１２３ 第３のメモリセル層
１２４ 第４のメモリセル層
２００ クロスポイントメモリセルアレイ
２１０ 上部配線（ビット線）
２２０ 下部配線（ワード線）
２３０ 抵抗変化層
２４０ 上部電極
２５０ 下部電極
２６０ 抵抗変化素子
２７０ 非線形素子（バリスタ）
２８０ メモリセル

Claims (9)

  1. 基板と、
    前記基板上に形成された第１の層間絶縁層と、
    前記第１の層間絶縁層の配線溝内に形成され、前記配線溝の底面と側面とを被覆するバリアメタル層と、金属で構成され前記配線溝の内部を充填する主層とで構成される第１の配線と、
    前記第１の配線の上面の前記主層と前記バリアメタル層を少なくとも被覆して形成された貴金属で構成される第１の電極と、
    前記基板、前記第１の配線及び前記第１の電極上に形成された第２の層間絶縁層と、
    前記第１の電極上の前記第２の層間絶縁層に形成された複数のメモリセルホールと、
    前記メモリセルホール内に形成され、前記第１の電極に接続される抵抗変化層と、
    前記抵抗変化層及び前記メモリセルホールを被覆して、前記第２の層間絶縁層上に形成された第２の配線とを備え、
    前記第１の配線は、前記複数のメモリセルホールの外縁を連結して囲まれる領域である第１の領域と、前記第１の領域以外の第２の領域とに、前記第１の配線の長手方向に区分され、
    前記第１の電極は前記複数のメモリセルホールに跨って形成され、
    前記第１の領域の前記第１の配線の幅方向の任意断面において、前記第１の電極が前記第１の配線の前記バリアメタル層に接し、かつ前記第１の配線の前記主層が前記バリアメタル層及び前記第１の電極で覆われており、前記第１の領域における前記第１の配線は前記第２の層間絶縁層と直接接しない、
    抵抗変化型不揮発性記憶装置。
  2. 前記抵抗変化層は、
    前記メモリセルホールの少なくとも底部に形成され、前記第１の電極に接続される第１の酸素不足度を有する第１の遷移金属酸化物で構成される第１の抵抗変化層と、
    前記メモリセルホールの内部かつ前記第１の抵抗変化層上に形成され、前記第１の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第１の抵抗変化層より酸素不足度が大きい第２の遷移金属酸化物で構成される第２の抵抗変化層と、
    で構成される請求項１に記載の抵抗変化型不揮発性記憶装置。
  3. 前記第１の電極は抵抗変化層を構成する遷移金属の標準電極電位よりも高い標準電極電位を有する材料で構成される請求項１または２に記載の抵抗変化型不揮発性記憶装置。
  4. 前記第１の電極の下層に密着層が配置される、
    請求項１から請求項３のいずれかに記載の抵抗変化型不揮発性記憶装置。
  5. 前記メモリセルホール内の、前記抵抗変化層上に、前記抵抗変化層と前記第２の配線に接する第２の電極をさらに有する、
    請求項１から請求項３のいずれかに記載の抵抗変化型不揮発性記憶装置。
  6. 前記第２の配線と前記第２の抵抗変化層との間に、整流作用を有するダイオード素子を有する、
    請求項１から請求項３のいずれかに記載の抵抗変化型不揮発性記憶装置。
  7. 基板上の第１の層間絶縁層上に配線溝を形成する工程と、
    前記配線溝の底面及び側面、並びに前記第１の層間絶縁層を被覆するバリアメタル層を形成する工程と、
    前記バリアメタル層に接して、かつ前記配線溝の内部を充填する金属で構成される主層を形成する工程と、
    前記第１の層間絶縁層上の前記バリアメタル層及び前記主層を除去して、前記配線溝に前記バリアメタル層と前記主層とで構成される第１の配線を形成する工程と、
    前記第１の配線の上面の前記主層と前記バリアメタル層とを少なくとも覆う貴金属で構成される第１の電極を形成する工程と、
    前記第１の層間絶縁層、前記第１の配線及び前記第１の電極上に第２の層間絶縁層を形成する工程と、
    前記第１の電極上の前記第２の層間絶縁層に複数のメモリセルホールを形成する工程と、
    前記メモリセルホールの少なくとも底部に、前記第１の電極に接続される遷移金属酸化物で構成される第１の抵抗変化層を形成する工程と、
    前記メモリセルホールの内部かつ前記第１の抵抗変化層上に、前記第１の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第１の抵抗変化層より酸素含有率が低い第２の抵抗変化層を形成する工程と、
    前記第２の抵抗変化層及び前記メモリセルホールを被覆して、前記第２の層間絶縁層上に第２の配線を形成する工程とを有し、
    前記第１の配線は、前記複数のメモリセルホールの外縁を連結して囲まれる領域である第１の領域と、前記第１の領域以外の第２の領域とに、前記第１の配線の長手方向に区分したとき、
    前記第１の電極を形成する工程は、少なくとも前記第１の領域において、前記第１の電極を、前記バリアメタル層と前記主層とを覆うように形成する、
    抵抗変化型不揮発性記憶装置の製造方法。
  8. 基板上の第１の層間絶縁層上に配線溝を形成する工程と、
    前記配線溝の底面及び側面、並びに前記第１の層間絶縁層を被覆するバリアメタル層を形成する工程と、
    前記バリアメタル層に接して、かつ前記配線溝の内部を充填する金属で構成される主層を形成する工程と、
    前記第１の層間絶縁層上の前記主層を除去して、前記第１の層間絶縁層の表面に前記バリアメタル層を残した状態で、前記配線溝に前記バリアメタル層と前記主層とで構成される第１の配線を形成する工程と、
    前記第１の配線の上面の前記主層と前記バリアメタル層とを少なくとも覆う貴金属で構成される第１の電極を形成した後、前記第１の層間絶縁層の表面の前記バリアメタル層で、前記第１の電極に覆われていない領域を除去する工程と、
    前記第１の層間絶縁層、前記第１の配線及び前記第１の電極上に第２の層間絶縁層を形成する工程と、
    前記第１の電極上の前記第２の層間絶縁層に複数のメモリセルホールを形成する工程と、
    前記メモリセルホールの少なくとも底部に、前記第１の電極に接続される遷移金属酸化物で構成される第１の抵抗変化層を形成する工程と、
    前記メモリセルホールの内部かつ前記第１の抵抗変化層上に、前記第１の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第１の抵抗変化層より酸素含有率が低い第２の抵抗変化層を形成する工程と、
    前記第２の抵抗変化層及び前記メモリセルホールを被覆して、前記第２の層間絶縁層上に第２の配線を形成する工程とを有し、
    前記第１の配線は、前記複数のメモリセルホールの外縁を連結して囲まれる領域である第１の領域と、前記第１の領域以外の第２の領域とに、前記第１の配線の長手方向に区分したとき、
    前記第１の電極を形成する工程は、少なくとも前記第１の領域において、前記第１の電極を、前記バリアメタル層と前記主層を覆うように形成する、
    抵抗変化型不揮発性記憶装置の製造方法。
  9. 前記第２の領域における前記第１の配線上に引き出しコンタクトを備え、前記引き出しコンタクトに接続して引き出し配線が形成されている請求項１記載の抵抗変化型不揮発性記憶装置。
JP2012511558A 2010-04-21 2011-04-21 不揮発性記憶装置及びその製造方法 Expired - Fee Related JP5154711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012511558A JP5154711B2 (ja) 2010-04-21 2011-04-21 不揮発性記憶装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010097630 2010-04-21
JP2010097630 2010-04-21
JP2012511558A JP5154711B2 (ja) 2010-04-21 2011-04-21 不揮発性記憶装置及びその製造方法
PCT/JP2011/002328 WO2011132423A1 (ja) 2010-04-21 2011-04-21 不揮発性記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP5154711B2 true JP5154711B2 (ja) 2013-02-27
JPWO2011132423A1 JPWO2011132423A1 (ja) 2013-07-18

Family

ID=44833964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012511558A Expired - Fee Related JP5154711B2 (ja) 2010-04-21 2011-04-21 不揮発性記憶装置及びその製造方法

Country Status (4)

Country Link
US (1) US8592798B2 (ja)
JP (1) JP5154711B2 (ja)
CN (1) CN102918647B (ja)
WO (1) WO2011132423A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10076641B2 (en) 2005-05-11 2018-09-18 The Spectranetics Corporation Methods and systems for delivering substances into luminal walls
EP2380604A1 (en) 2010-04-19 2011-10-26 InnoRa Gmbh Improved coating formulations for scoring or cutting balloon catheters
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) * 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
WO2013111545A1 (ja) * 2012-01-25 2013-08-01 パナソニック株式会社 抵抗変化型不揮発性記憶素子とその製造方法
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
JP6717192B2 (ja) * 2014-06-25 2020-07-01 日本電気株式会社 半導体装置、および半導体装置の製造方法
JP6415956B2 (ja) * 2014-12-09 2018-10-31 東芝メモリ株式会社 半導体記憶装置及びその制御方法
US10062845B1 (en) * 2016-05-13 2018-08-28 Crossbar, Inc. Flatness of memory cell surfaces
US10522754B2 (en) 2016-06-15 2019-12-31 Crossbar, Inc. Liner layer for dielectric block layer
US10749110B1 (en) 2016-07-15 2020-08-18 Crossbar, Inc. Memory stack liner comprising dielectric block layer material
US10729012B2 (en) * 2018-04-24 2020-07-28 Micron Technology, Inc. Buried lines and related fabrication techniques
US10950663B2 (en) 2018-04-24 2021-03-16 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
JP6888641B2 (ja) * 2019-03-01 2021-06-16 Tdk株式会社 抵抗変化素子及びその製造方法
US11177436B2 (en) * 2019-04-25 2021-11-16 International Business Machines Corporation Resistive memory with embedded metal oxide fin for gradual switching
KR20220040566A (ko) * 2020-09-23 2022-03-31 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008001712A1 (fr) * 2006-06-26 2008-01-03 Nec Corporation Élément de commutation, dispositif à semi-conducteurs, circuit intégré logique réinscriptible et élément de mémoire
JP2008244090A (ja) * 2007-03-27 2008-10-09 Nec Corp スイッチング素子およびスイッチング素子の製造方法
WO2009050833A1 (ja) * 2007-10-15 2009-04-23 Panasonic Corporation 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009218411A (ja) * 2008-03-11 2009-09-24 Fujitsu Ltd 抵抗記憶素子及びその製造方法
JP2010067942A (ja) * 2008-08-13 2010-03-25 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
US9236381B2 (en) 2006-11-17 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory apparatus, nonvolatile semiconductor apparatus, and method of manufacturing nonvolatile memory element
KR101048199B1 (ko) 2006-11-20 2011-07-08 파나소닉 주식회사 비휘발성 반도체 기억 장치 및 그 제조 방법
JP4868518B2 (ja) 2006-12-22 2012-02-01 シャープ株式会社 抵抗変化型不揮発性メモリ素子とその作製方法及び不揮発性半導体記憶装置
EP2063467B1 (en) 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
JP2010287582A (ja) 2007-10-15 2010-12-24 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4427630B2 (ja) 2007-11-15 2010-03-10 パナソニック株式会社 不揮発性記憶装置およびその製造方法
US20100188884A1 (en) 2008-05-08 2010-07-29 Satoru Mitani Nonvolatile memory element, nonvolatile memory apparatus, and method of writing data to nonvolatile memory element
JP2010021381A (ja) 2008-07-11 2010-01-28 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4469023B2 (ja) 2008-07-11 2010-05-26 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008001712A1 (fr) * 2006-06-26 2008-01-03 Nec Corporation Élément de commutation, dispositif à semi-conducteurs, circuit intégré logique réinscriptible et élément de mémoire
JP2008244090A (ja) * 2007-03-27 2008-10-09 Nec Corp スイッチング素子およびスイッチング素子の製造方法
WO2009050833A1 (ja) * 2007-10-15 2009-04-23 Panasonic Corporation 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009218411A (ja) * 2008-03-11 2009-09-24 Fujitsu Ltd 抵抗記憶素子及びその製造方法
JP2010067942A (ja) * 2008-08-13 2010-03-25 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
CN102918647A (zh) 2013-02-06
WO2011132423A1 (ja) 2011-10-27
CN102918647B (zh) 2015-04-01
US20130037777A1 (en) 2013-02-14
US8592798B2 (en) 2013-11-26
JPWO2011132423A1 (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
JP5154711B2 (ja) 不揮発性記憶装置及びその製造方法
JP4897089B2 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP4722236B2 (ja) 不揮発性記憶装置及びその製造方法
US9006793B2 (en) Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same
JP5468087B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP5000788B2 (ja) 不揮発性記憶装置およびその製造方法
TWI544607B (zh) 不揮發性半導體記憶裝置及其製造方法
WO2010050094A1 (ja) 不揮発性半導体記憶装置及びその製造方法
JP4969707B2 (ja) 不揮発性半導体記憶装置およびその製造方法
WO2011007538A1 (ja) 抵抗変化型素子および抵抗変化型記憶装置
WO2008062688A1 (fr) Dispositif de stockage semiconducteur non volatile et son procédé de fabrication
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP5161404B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
JP5074583B2 (ja) 不揮発性記憶素子の製造方法、および不揮発性記憶装置の製造方法
JPWO2016163120A1 (ja) スイッチング素子、半導体装置及びその製造方法
US9006701B2 (en) Non-volatile memory device having bit lines and source lines arranged in parallel and manufacturing method thereof
CN108807454B (zh) 半导体器件及其制造方法
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5154711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees