JP4722236B2 - 不揮発性記憶装置及びその製造方法 - Google Patents

不揮発性記憶装置及びその製造方法 Download PDF

Info

Publication number
JP4722236B2
JP4722236B2 JP2011503298A JP2011503298A JP4722236B2 JP 4722236 B2 JP4722236 B2 JP 4722236B2 JP 2011503298 A JP2011503298 A JP 2011503298A JP 2011503298 A JP2011503298 A JP 2011503298A JP 4722236 B2 JP4722236 B2 JP 4722236B2
Authority
JP
Japan
Prior art keywords
layer
resistance change
variable resistance
change layer
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011503298A
Other languages
English (en)
Other versions
JPWO2011030559A1 (ja
Inventor
巧 三河
良男 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011503298A priority Critical patent/JP4722236B2/ja
Application granted granted Critical
Publication of JP4722236B2 publication Critical patent/JP4722236B2/ja
Publication of JPWO2011030559A1 publication Critical patent/JPWO2011030559A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、電圧パルスの印加により、抵抗値が変化する抵抗変化型の不揮発性記憶装置に関する。
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の不揮発性記憶素子の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
この抵抗変化素子の一例として、酸素含有率の異なる遷移金属酸化物を積層して抵抗変化層に用いた不揮発性記憶装置が提案されている。例えば、特許文献１においては、酸素含有率の高い抵抗変化層と接触する電極界面に酸化・還元反応を選択的に発生させ、抵抗変化を安定化することが開示されている。
上記した従来の抵抗変化素子は、下部電極と抵抗変化層と上部電極とを有して構成され、この抵抗変化素子が二次元状もしくは三次元上に配置されて、メモリアレイを構成している。各々の抵抗変化素子においては、抵抗変化層は第１の抵抗変化層と第２の抵抗変化層の積層構造からなり、かつ第１及び第２の抵抗変化層は同種の遷移金属酸化物からなる。第２の抵抗変化層を形成する遷移金属酸化物の酸素含有率は、第１の抵抗変化層を形成する遷移金属酸化物の酸素含有率より高い。このような構造とすることで、抵抗変化素子に電圧を印加した場合には、酸素含有率が高く、より高い抵抗値を示す第２の抵抗変化層にほとんどの電圧が印加されることになる。また、この界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、上部電極と第２の抵抗変化層との界面で、選択的に酸化・還元の反応が起こり、安定に抵抗変化を実現することができる。
国際公開第２００８／１４９４８４号
しかしながら、上述した従来の抵抗変化型の不揮発性記憶装置においては、抵抗変化が開始される状態へ遷移させるために初期に抵抗変化素子に印加するブレイク電圧が高く、また、メモリアレイを構成する抵抗変化素子ごとにブレイク電圧がばらつくという問題がある。
本発明は上記課題を解決するためになされたものであり、従来に比べてブレイク電圧を低くし、かつ、ブレイク電圧の抵抗変化素子ごとのばらつきを抑制することが可能な抵抗変化型の不揮発性記憶装置及びその製造方法を提供することを目的としている。
上記目的を達成するために、本発明の第１の不揮発性記憶装置は、基板と、基板上に形成された下部電極と、下部電極上に形成され、第１の遷移金属酸化物で構成される第１の抵抗変化層と、第１の抵抗変化層上に形成され、酸素含有率が第１の遷移金属酸化物の酸素含有率より高い第２の遷移金属酸化物で構成される第２の抵抗変化層と、第２の抵抗変化層上に形成された上部電極とを備え、第１の抵抗変化層と第２の抵抗変化層との界面には段差があり、第２の抵抗変化層は、段差を被覆して形成されかつ段差の上方に屈曲部を有することを特徴とする。ここで、屈曲部とは、下地に形成された不連続の段差の影響を受けて、第２の抵抗変化層が積層方向に曲がった部位のことをいい、連続的に変化する緩やかな段差形状によるものは含まない。このような構成とすることにより、第１の抵抗変化層の段差形状を反映して、その段差上の第２の抵抗変化層に屈曲部が形成されるので、その屈曲部を起点に、電界集中によって、低い電圧でもブレイク現象を生じることができる。また段差形状は意図的に制御して形成できるので、第２の抵抗変化層の屈曲部の形状を安定させることで、ブレイク電圧のばらつきも増加しない。よって、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
また、上述の第１の不揮発性記憶装置において、下部電極の下方にコンタクトプラグを有し下部電極と第１の抵抗変化層との界面は平坦であることが好ましい。このような構成とすることにより、たとえコンタクトプラグ上方にリセスが発生しても、そのリセスの上方の下部電極が厚くなるので、下部電極の表面を平坦にすることができる。屈曲部における第２の抵抗変化層の形状及び膜厚は、第１の抵抗変化層の段差形状にのみ依存し、更に下層の下地の形状には影響を受けない。よって、下地に起因したビットごとの抵抗変化特性のばらつきを低減することができる。
上記目的を達成するために、本発明の第２の不揮発性記憶装置は、基板と、基板上に形成された下部電極と、下部電極上に形成され、第２の遷移金属酸化物で構成される第２の抵抗変化層と、第２の抵抗変化層上に形成され、酸素含有率が第２の遷移金属酸化物の酸素含有率より低い第１の遷移金属酸化物で構成される第１の抵抗変化層と、第１の抵抗変化層上に形成された上部電極とを備え、下部電極と第２の抵抗変化層との界面には段差があり、第２の抵抗変化層は、段差を被覆して形成されかつ段差の上方に屈曲部を有することを特徴とする。このような構成とすることにより、下部電極の段差形状を反映して、その段差上の第２の抵抗変化層に屈曲部が形成されるので、その屈曲部を起点に、電界集中によって、低い電圧でもブレイク現象を生じることができる。また、段差形状は意図的に制御されて形成されるので、第２の抵抗変化層の屈曲部の形状が安定することで、ブレイク電圧のばらつきも増加しない。よって、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
上述で説明した第１及び第２の不揮発性記憶装置において、第２の抵抗変化層の屈曲部が前記第２の抵抗変化層を上方からみたとき、ライン状であることを特徴とする。このような構成とすることにより、隣接する複数の抵抗変化素子に跨って第１の抵抗変化層もしくは下部電極にライン状の段差パターンを同一パターンで形成することができるので、ライン状の段差パターンを形成する際に微細化が問われない。よって、コストの低いマスクを用いることができるので、製造コストの低減が可能であり、ライン状の段差パターンを形成する製造方法も容易である。
また、上述で説明した本発明の第１及び第２の不揮発性記憶装置において、第２の抵抗変化層の屈曲部が前記第２の抵抗変化層を上方からみたとき、リング状であることを特徴とする構成としてもよい。このような構成とすることにより、一つの抵抗変化素子の中に、ライン状の段差パターンに比べて、より長い段差パターンを形成することができる。そのため、第２の抵抗変化層の屈曲部の長さを拡張でき、ブレイクの起点となる領域を増加がすることで、よりブレイク電圧の低電圧化が可能になる。また、場合によっては、抵抗変化素子の上下にコンタクトホールを形成するマスクと共用することができるので、製造コストの低減が可能である。
また、上述で説明した本発明の第１及び第２の不揮発性記憶装置において、第１の抵抗変化層の段差は複数の段差からなり、複数の段差が交わった交点が存在することを特徴とする構成としてもよい。このような構成とすることにより、複数の段差が交わった交点で段差が最も大きくなってその上に形成された第２の抵抗変化層では、より屈曲が大きい状態になるので、第２の抵抗変化層が局所的には薄膜になりやすい。よって、この交点に電界集中しやすくなり、ブレイクの箇所を固定できる。よって、抵抗変化素子の端部から離れた抵抗変化素子の中央部に交点を配置することで、エッチングダメージや層膜絶縁膜などによる酸化領域の影響の少ない部分にフィラメントを形成することができる。よって、抵抗変化特性のばらつきの極めて少なくなるので、ビットばらつきが少なく、製造歩留が良好な不揮発性記憶装置を実現することができる。
上述で説明した第１及び第２の不揮発性記憶装置において、第１の抵抗変化層及び第２の抵抗変化層は、タンタル、ハフニウムまたはジルコニウムの酸化物層により構成されるとしても良い。これらの材料は抵抗変化素子のリテンション特性に優れ、かつ高速動作が可能な材料であるが、抵抗変化開始時に初期ブレイクを必要とする抵抗変化層の材料であっても、本発明の効果により、そのブレイク特性を極めて安定化することができる。
上述で説明した第１及び第２の不揮発性記憶装置において、抵抗変化素子の下部電極もしくは上部電極に接して、ダイオード素子が形成される構成としてもよい。抵抗変化素子とダイオード素子が直列に接続されたメモリセル構造では、ダイオード素子に分配される電圧分を追加して、メモリセルに印加される電圧を上げなければならず、より低電圧化の要望が大きい。本発明の不揮発性記憶装置においては、抵抗変化素子のブレイク電圧を低電圧化できるので、メモリセルの印加電圧を下げることができる。また、抵抗変化素子のブレイク現象は、局所的に発生するので、ブレイク時に流れる過渡電流を小さくすることができる。これにより、ダイオード素子の破壊も防止することができる。
本発明の第１の不揮発性記憶装置の製造方法は、基板上に下部電極を形成する工程と、下部電極上に第１の遷移金属酸化物から構成される第１の抵抗変化層を形成する工程と、第１の抵抗変化層の表面に段差を形成する工程と、第１の抵抗変化層の段差を被覆して、酸素含有率が第１の遷移金属酸化物の酸素含有率より高い第２の遷移金属酸化物で構成され、かつ段差の上方に屈曲部を有する第２の抵抗変化層を形成する工程と、第２の抵抗変化層上に上部電極を形成する工程とを有することを特徴とする。
また、本発明の第２の不揮発性記憶装置の製造方法は、基板上に下部電極を形成する工程と、下部電極の表面に段差を形成する工程と、下部電極の段差を被覆して、第２の遷移金属酸化物から構成され、かつ前記段差の上方に屈曲部を有する第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に、酸素含有率が第２の遷移金属酸化物の酸素含有率より低い第１の遷移金属酸化物から構成される第１の抵抗変化層を形成する工程と、第１の抵抗変化層上に上部電極を形成する工程とを有することを特徴とする。
以上の製造方法とすることにより、下地の段差形状を反映して、その段差上の第２の抵抗変化層に屈曲部を安定に形成することができ、その屈曲部を起点に、電界集中によって、低い電圧でもブレイク現象を生じることができる。また段差形状は意図的に制御されて形成できるので、第２の抵抗変化層の屈曲部の形状が安定することで、ブレイク電圧のばらつきも増加しない。よって、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
また、本発明の第３の不揮発性記憶装置の製造方法は、基板上に下部電極を形成する工程と、下部電極上に第１の遷移金属酸化物で構成される第１の抵抗変化層を形成する工程と、第１の抵抗変化層上に、酸素含有率が第１の遷移金属酸化物の酸素含有率より高い第２の遷移金属酸化物で構成される第２の抵抗変化層を形成する工程と、第２の抵抗変化層に段差を形成した後、段差を被覆して第２の抵抗変化層を更に積み増す工程と、積み増された第２の抵抗変化層上に上部電極を形成する工程とを有することを特徴とする。
以上の製造方法とすることにより、第２の抵抗変化層に電界が集中しやすい薄膜領域を形成することができ、この薄膜領域を起点に、低い電圧でもブレイク現象を生じることがでる。また段差形状は意図的に制御して形成できるので、第２の抵抗変化層の膜厚ばらつきを安定させることができるので、ブレイク電圧のばらつきも増加しない。よって、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
本発明の不揮発性記憶装置は、第２の抵抗変化層の下地層の表面に意図的に段差を形成することにより、その段差上の第２の抵抗変化層に局所的に薄膜化もしくは屈曲した部位を安定に形成することで、ブレイク電圧を低減し、かつそのばらつきを低減するものである。特に、ブレイク電圧の低電圧化、ビット単位でのばらつきを改善できることは、メモリの微細化・大容量化に極めて貢献できるものである。
図１（ａ）は、本発明の実施の形態１における不揮発性記憶装置の構成例を示す断面図である。図１（ｂ）は、同不揮発性記憶装置のうちの第１の抵抗変化層の平面図である。 図２（ａ）から図２（ｋ）は、本発明の実施の形態１における不揮発性記憶装置の要部の製造方法を示す断面図である。 図３（ａ）から図３（ｂ）は、本発明の実施の形態１における不揮発性記憶装置の要部の製造方法を示す断面図である。 図４（ａ）から図４（ｅ）は、本発明の実施の形態１における不揮発性記憶装置の要部の製造方法を示す平面図である。 図５（ａ）は、本発明の実施の形態２における不揮発性記憶装置の構成例を示す断面図である。図５（ｂ）は、同不揮発性記憶装置のうちの第１の抵抗変化層の平面図である。 図６（ａ）から図６（ｆ）は、本発明の実施の形態２における不揮発性記憶装置の要部の製造方法を示す断面図である。 図７（ａ）から図７（ｅ）は、本発明の実施の形態２における不揮発性記憶装置の要部の製造方法を示す平面図である。 図８Ａは、本発明の実施の形態２における不揮発性記憶装置の製造方法において、第１の抵抗変化層に段差を形成した工程における要部のＳＥＭ像による断面図である。 図８Ｂは、本発明の実施の形態２における不揮発性記憶装置のブレイク電圧特性を示すグラフである。 図９（ａ）は、本発明の実施の形態３における不揮発性記憶装置の構成例を示す断面図である。図９（ｂ）は、同不揮発性記憶装置のうちの下部電極の平面図である。 図１０（ａ）から図１０（ｇ）は、本発明の実施の形態３における不揮発性記憶装置の要部の製造方法を示す断面図である。 図１１（ａ）から図１１（ｆ）は、本発明の実施の形態３における不揮発性記憶装置の要部の製造方法を示す平面図である。 図１２（ａ）は、本発明の実施の形態４における不揮発性記憶装置の構成例を示す断面図である。図１２（ｂ）は、同不揮発性記憶装置のうちの下部電極の平面図である。 図１３（ａ）から図１３（ｇ）は、本発明の実施の形態４における不揮発性記憶装置の要部の製造方法を示す断面図である。 図１４（ａ）から図１４（ｆ）は、本発明の実施の形態４における不揮発性記憶装置の要部の製造方法を示す平面図である。 図１５は、本発明の実施の形態４における不揮発性記憶装置の製造方法において、下部電極に段差を形成した工程における要部のＳＥＭ像による断面図である。 図１６（ａ）は、本発明の実施の形態５における不揮発性記憶装置の構成例を示す断面図である。図１６（ｂ）は、同不揮発性記憶装置のうちの第１の抵抗変化層の平面図である。図１６（ｃ）は、同不揮発性記憶装置のうちの第１の抵抗変化層の斜視図である。 図１７（ａ）から図１７（ｇ）は、本発明の実施の形態５における不揮発性記憶装置の要部の製造方法を示す断面図である。 図１８（ａ）から図１８（ｃ）は、本発明の実施の形態５における不揮発性記憶装置の要部の製造方法を示す斜視図である。 図１９（ａ）は、本発明の実施の形態６における不揮発性記憶装置の構成例を示す断面図である。図１９（ｂ）は、同不揮発性記憶装置のうちの第１の抵抗変化層の平面図である。 図２０（ａ）から図２０（ｇ）は、本発明の実施の形態６における不揮発性記憶装置の要部の製造方法を示す断面図である。 図２１（ａ）は、本発明の実施の形態７における不揮発性記憶装置の構成例を示す断面図である。図２１（ｂ）は、同不揮発性記憶装置のうちの第１の抵抗変化層の平面図である。 図２２（ａ）から図２２（ｉ）は、本発明の実施の形態７における不揮発性記憶装置の要部の製造方法を示す断面図である。 図２３（ａ）は、本発明の実施の形態７の変形例における不揮発性記憶装置の構成例を示す断面図である。図２３（ｂ）は、同不揮発性記憶装置のうちの第１の抵抗変化層の平面図である。 図２４は、第１の比較例の不揮発性記憶装置の構成例を示す断面図である。 図２５は、第２の比較例の不揮発性記憶装置の構成例を示す断面図である。 図２６Ａは、第１の比較例の不揮発性記憶装置のＳＥＭ像による断面図である。 図２６Ｂは、第２の比較例の不揮発性記憶装置のＳＥＭ像による断面図である。 図２７は、第１及び第２の比較例の不揮発性記憶装置のブレイク電圧特性を示すグラフである。
以下、本発明の詳細を説明する前に、本発明者の実験によって得た、ブレイク電圧がばらついた結果とその原因とを説明する。
図２４に、第１の比較例としての抵抗変化素子を搭載した抵抗変化型の不揮発性記憶装置５０を示す。図２４に示すように、基板１００上に第１の配線１０１が形成され、この第１の配線１０１を被覆して、第１の層間絶縁層１０２が形成されている。第１の層間絶縁層１０２を貫通して、第１の配線１０１に達する第１のコンタクトホール１０３が形成され、その内部に第１のコンタクトプラグ１０４が埋め込み形成されている。第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に下部電極１０５、抵抗変化層１０６、及び上部電極１０７で構成される抵抗変化素子が形成されている。この抵抗変化素子を被覆して、第２の層間絶縁層１０８が形成され、第２の層間絶縁層１０８を貫通した第２のコンタクトホール１０９の内部には、第２のコンタクトプラグ１１０が埋め込み形成され、上部電極１０７と第２の配線１１１を接続している。抵抗変化層１０６は第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂの積層構造で構成され、かつ第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂは同種の遷移金属酸化物で構成され、第２の抵抗変化層１０６ｂを形成する遷移金属酸化物の酸素含有率は、第１の抵抗変化層１０６ａを形成する遷移金属酸化物の酸素含有率より高い。
このような構造とすることで、抵抗変化素子に電圧を印加した場合には、酸素含有率が高く、より高い抵抗値を示す第２の抵抗変化層１０６ｂにほとんどの電圧が印加されることになる。また、上部電極１０７と第２の抵抗変化層１０６ｂの界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、上部電極１０７と第２の抵抗変化層１０６ｂとの界面で、選択的に酸化・還元の反応が起こり、安定に抵抗変化を実現することができる。
また、図２５に、第２の比較例としての抵抗変化素子を搭載した抵抗変化型の不揮発性記憶装置６０を示す。図２５に示すように、上述の図２４の不揮発性記憶装置５０と不揮発性記憶装置６０との違いは、下部電極１０５の表面が平坦化されていることである。第１のコンタクトプラグ１０４の上面と第１の層間絶縁層１０２の上面は連続的ではなく、その不連続部にリセス（５〜５０ｎｍ）が発生しているが、下部電極１０５が第１のコンタクトホール１０３内部の第１のコンタクトプラグ１０４の上方に発生したリセスの部分にも入り込んで形成され、下部電極１０５の表面が平坦になっている。このように、下部電極１０５は、第１のコンタクトプラグ１０４の上方に発生したリセス部分にも入りこんでいるため、結果として、リセス上の下部電極１０５の厚みは、第１の層間絶縁層１０２上の厚みよりも厚く形成されている。このような構造によれば、下部電極１０５の表面の平坦度を良好にできるため、下部電極１０５上に形成する抵抗変化層１０６の形状及び膜厚ばらつきは抑制され、抵抗変化特性のばらつきを低減することができる。とりわけ、膜厚が薄く酸素含有率が高くて高抵抗となる第２の抵抗変化層１０６ｂの膜厚ばらつきが抑制され、抵抗変化を起こさせるための初期のブレイク動作（第２の抵抗変化層１０６ｂの一部を局所的に短絡させて、抵抗変化が開始される状態へ遷移させる動作）が安定することで、ビット毎のばらつきを大幅に低減し、大容量の不揮発性メモリを実現することができる。
図２６Ａ及び図２６Ｂに、図２４と図２５の構造に対応するそれぞれの具体的な構成例を示す。図２６Ａは、上述した第１の比較例としての不揮発性記憶装置５０、図２６Ｂは、第２の比較例としての不揮発性記憶装置６０の実際に試作した抵抗変化素子のＳＥＭ写真断面図である。試作品のいずれも第１のコンタクトプラグ１０４はタングステン（Ｗ）、下部電極１０５は上面から、窒化タンタル（ＴａＮ）、窒化チタンアルミ（ＴｉＡｌＮ）、及び窒化チタン（ＴｉＮ）の積層構造で構成される。また抵抗変化層１０６は、酸化タンタルを用いて構成され、酸素含有率が化学量論的組成に対して相対的に低い第１の抵抗変化層１０６ａは酸素不足型のＴａＯｘ（０＜ｘ＜２．５）、酸素含有率が第１の抵抗変化層１０６ａに対して相対的に高い第２の抵抗変化層１０６ｂはＴａ２Ｏ５に近い組成の酸化物から構成される。上部電極１０７はイリジウム（Ｉｒ）からなり、第２のコンタクトプラグ１１０はタングステン（Ｗ）で構成される。図２６Ａに示すように、不揮発性記憶装置５０では、第１のコンタクトプラグ１０４上にリセスが発生しており、それが下部電極１０５の形状に影響し、下部電極１０５の表面に約４０ｎｍの凹みが発生している。それゆえに、その上方に形成された抵抗変化層１０６は、中央部が凹んだ形をしており、中央部で若干薄くなっている。特に、素子に電圧が印加された場合に実効的に印加されることとなる第２の抵抗変化層１０６ｂは数ｎｍと薄いので、その形状及び膜厚ばらつきは、抵抗変化特性のばらつきに影響している。一方、図２６Ｂに示すように、不揮発性記憶装置６０では、下部電極１０５の表面が平坦になるように形成されているので、その上に形成された第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂはともに平坦な形状を有し、膜厚ばらつきも極めて少ない。
図２７は、上述した不揮発性記憶装置５０及び６０の初期のブレイク電圧を示したグラフ（エラーバーは最大値と最小値を示す）である。「初期のブレイク」とは、製造直後の抵抗変化素子に最初に電圧を印加した場合に、酸素含有率が高く、高抵抗値を示す第２の抵抗変化層１０６ｂの一部を局所的に短絡させて、抵抗変化が開始される状態へ遷移させることをいう（以下でも同様）。このグラフでは、抵抗変化素子と負荷抵抗５ｋΩを直列につないだ場合に要した初期のブレイク電圧を評価したものである。不揮発性記憶装置５０では、ブレイク電圧に２〜６Ｖ（平均値５Ｖ）とおおきくばらつきが見られる。これは、リセスが発生すること、またそのリセス量がばらつくこと（０〜５０ｎｍ）により、第２の抵抗変化層１０６ｂの膜厚が薄膜化あるいは局所的に短絡する方向へばらつくことを示唆している。一方、不揮発性記憶装置６０では、ブレイク電圧のばらつきは抑制されるものの、その絶対値は６Ｖ前後と高い。これは、リセス量がばらついても、第２の抵抗変化層１０６ｂの膜厚ばらつきに影響が出にくい構造を採用したために、ブレイク電圧のばらつきが抑制されたものと考えられる。しかし、その一方で、第２の抵抗変化層１０６ｂにおいて局所的に薄膜化する部位、屈曲した部位が存在しなくなったために、すなわちブレイクしやすい箇所がなくなった故にブレイク電圧が高くなったものと考えられる。
本発明は、上記の課題を解決し、初期のブレイク特性を決定する第２の抵抗変化層の下地となる第１の抵抗変化層もしくは下部電極の表面に意図的に段差を形成することで、第２の抵抗変化層に局所的に薄膜化もしくは屈曲した部位を安定に形成することで、初期のブレイク電圧を低減し、かつそのばらつきを低減するものである。特に、初期のブレイク電圧の低電圧化、ビット単位でのばらつきを改善できることは、メモリの微細化・大容量化に極めて貢献できる。即ち、本発明は、大容量化に適した抵抗変化型の不揮発性記憶装置及びその製造方法を提供することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
［装置の構成］
図１（ａ）は、本発明の実施の形態１における不揮発性記憶装置１０の断面図、図１（ｂ）はそのうちの第１の抵抗変化層１０６ａの平面図である。なお、以下で、断面図とは抵抗変化素子の積層方向と平行な線を含む面内図を示し、平面図とは抵抗変化素子の積層方向からみたときの図を示している。
図１（ａ）および図１（ｂ）に示すように、本実施の形態１の不揮発性記憶装置１０は、第１の配線１０１が形成された半導体基板等の基板１００と、この基板１００上に第１の配線１０１を覆って形成されたシリコン酸化膜（膜厚５００〜１０００ｎｍ）で構成される第１の層間絶縁層１０２と、この第１の層間絶縁層１０２を貫通して第１の配線１０１に達する第１のコンタクトホール１０３（直径：５０〜３００ｎｍ）の内部にタングステン（Ｗ）を主成分として埋め込んで構成された第１のコンタクトプラグ１０４とを有している。第１のコンタクトプラグ１０４の上面と第１の層間絶縁層１０２の上面は連続的ではなく（すなわち、同一平面上にない）、その不連続部にリセス（深さ：５〜５０ｎｍ）が発生している。そして、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上には、窒化タンタル（ＴａＮ）で構成される下部電極１０５（膜厚：５〜１００ｎｍ）、抵抗変化層１０６（２０〜１００ｎｍ）、及び貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される上部電極１０７（膜厚：５〜１００ｎｍ）を有する抵抗変化素子（５００ｎｍ角）が形成されている。この抵抗変化素子を被覆して、シリコン酸化膜（ＳｉＯ、５００〜１０００ｎｍ）で構成される第２の層間絶縁層１０８が形成され、この第２の層間絶縁層１０８を貫通して、上部電極１０７に達する第２のコンタクトホール１０９（直径：５０〜３００ｎｍ）が形成され、その内部にタングステン（Ｗ）を主成分とした第２のコンタクトプラグ１１０が形成されている。第２のコンタクトプラグ１１０を被覆して、第２の層間絶縁層１０８上には、第２の配線１１１が形成されている。なお、下部電極１０５の表面は、第１のコンタクトプラグ１０４上に発生した段差が転写されておらず、下部電極１０５表面全面にわたって、極めて高い平坦度を有し、連続面（平坦面）を維持している。従って、不揮発性記憶装置１０は下部電極１０５の下方に第１のコンタクトプラグ１０４を有するが、下部電極１０５と第１の抵抗変化層１０６ａとの界面は平坦である。
ここで、抵抗変化層１０６は、第１の抵抗変化層１０６ａ（膜厚：１８〜９５ｎｍ）と第２の抵抗変化層１０６ｂ（膜厚：２〜１０ｎｍ）の積層構造で構成され、第１の抵抗変化層１０６ａは第１の遷移金属酸化物、例えば酸素不足型の酸化タンタル（ＴａＯｘ、０＜ｘ＜２．５）を主成分とした遷移金属酸化物で構成される。第２の抵抗変化層１０６ｂを形成する第２の遷移金属酸化物の酸素含有率は、第１の抵抗変化層１０６ａを形成する第１の遷移金属酸化物の酸素含有率より高い。言い換えると、第２の遷移金属酸化物の酸素の組成比は、第１の遷移金属酸化物の酸素の組成比より高い。例えば、第２の抵抗変化層１０６ｂが酸化タンタル（ＴａＯｙ）で構成されるとすると、ｘ＜ｙとなる。第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂがタンタル以外の遷移金属で構成される場合は、絶縁性を示す化学量論（ｓｔｏｉｃｈｉｏｍｅｔｒｙ）的組成からの酸素の不足度が小さい材料で構成される。抵抗変化層１０６を構成する材料として他にハフニウム（Ｈｆ）やジルコニウム（Ｚｒ）の酸化物を用いても、同様の積層構造の抵抗変化膜が構成できる。
なお、酸素不足型の遷移金属酸化物とは、化学量論的な組成を有する酸化物と比較して酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない酸化物をいう。遷移金属がＴａの場合、化学量論的な酸化物の組成はＴａ２Ｏ５であって、ＴａとＯの原子数の比率（Ｏ／Ｔａ）は２．５である。したがって、酸素不足型のＴａ酸化物において、ＴａとＯの原子比は０より大きく、２．５より小さいことになる。
第１の抵抗変化層１０６ａの表面（第２の抵抗変化層１０６ｂとの界面）には、図１（ｂ）に示すようなライン状の段差１０６ａｘ（高さ１〜３０ｎｍ、長さ５００ｎｍ）が形成されており、その上方に段差１０６ａｘを被覆して第２の抵抗変化層１０６ｂが形成されている。第２の抵抗変化層１０６ｂの段差１０６ａｘの上方にはライン状の屈曲部１０６ｂｘが発生している。
段差１０６ａｘは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの界面において高さの変化を生じさせる部分である。段差１０６ａｘは、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの境界面となる第１主面とこれより高さの低い第２主面とをつなぐ側面から構成される。この側面は例えば第１主面及び第２主面の一方又は両方に対して９０°をなすように形成される。
段差１０６ａｘは、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂの界面において、平坦度が急激に変化する変曲点、言い換えると平坦度の連続性が途切れる点を含む部分である。段差１０６ａｘは、第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂを上方又は下方からみたとき（上部電極１０７又は下部電極１０５が設けられる側からみたとき）、ライン状に配置される。段差１０６ａｘは、第１のコンタクトホール１０３及び第２のコンタクトホール１０９の径方向の略中央に形成されることが好ましい。
屈曲部１０６ｂｘは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、断面図において第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂの積層方向に屈曲する第２の抵抗変化層１０６ｂの一部分である。屈曲部１０６ｂｘは、段差１０６ａｘに沿って設けられ、段差１０６ａｘの側面上の部分から構成される。
かかる構成によれば、第１の抵抗変化層１０６ａの段差１０６ａｘ上に、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｘが形成されるので、その屈曲部１０６ｂｘを起点に、低い電圧でも初期のブレイク現象を生じさせることができる。また、段差形状は意図的に制御されて形成されるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｘの形状が安定するため、ブレイク電圧のばらつきも増加しない。ここでは、ライン状の段差１０６ａｘが１本だけ形成されているが、複数本を形成してもかまわない。複数本を形成した場合には、ブレイクの起点となる領域を拡大できる点で効果がある。以上により、初期のブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
また、下部電極１０５は第１のコンタクトホール１０３内部の第１のコンタクトプラグ１０４の上方に発生したリセスの部分にも入り込んで形成され、下部電極１０５の表面は平坦となるように形成されている。したがって、屈曲部１０６ｂｘにおける第２の抵抗変化層１０６ｂの形状及び膜厚は、第１の抵抗変化層１０６ａの段差１０６ａｘの形状にのみ依存し、第１の抵抗変化層１０６ａの下層の下地の形状には影響を受けない。よって、下地に起因したビットごとの抵抗変化特性のばらつきを低減することができる。
［製造方法］
図２（ａ）から（ｋ）、図３（ａ）から（ｂ）は本発明の実施の形態１における不揮発性記憶装置１０の要部の製造方法を示す断面図である。また、図４（ａ）から（ｅ）は、図２（ｈ）から図３（ａ）の工程に相当した、不揮発性記憶装置１０を上方から見た平面図である。これらを用いて、本実施の形態１の不揮発性記憶装置１０の要部の製造方法について説明する。
まず、図２（ａ）に示すように、第１の配線１０１を形成する工程において、トランジスタや下層配線などが形成されている基板１００上に、アルミで構成される導電層（膜厚：４００〜６００ｎｍ）を形成し、これをパターニングすることで第１の配線１０１を形成する。
次に、図２（ｂ）に示すように、第１の層間絶縁層１０２を形成する工程において、第１の配線１０１を被覆して基板１００上に絶縁層を形成した後に絶縁層の表面を平坦化することで第１の層間絶縁層１０２（膜厚：５００〜１０００ｎｍ）を形成する。第１の層間絶縁層１０２については、プラズマＴＥＯＳ膜、並びに配線間の寄生容量の低減のためにフッ素含有酸化物（例えば、ＦＳＧ）及びｌｏｗ−ｋ材料等が用いられる。
次に、図２（ｃ）に示すように、第１のコンタクトホール１０３を形成する工程において、所望のマスクを用いて第１の層間絶縁層１０２をパターニングして、第１の層間絶縁層１０２を貫通して第１の配線１０１に達する第１のコンタクトホール１０３（膜厚：５０〜３００ｎｍφ）を形成する。ここで、第１の配線１０１の幅が第１のコンタクトホール１０３の径より小さい場合には、マスク合わせずれの影響により第１の配線１０１と第１のコンタクトプラグ１０４の接触する面積が変わり、例えばセル電流が変動する。これを防止する観点から、第１の配線１０１の幅は第１のコンタクトホール１０３の径より大きくなるようにしている。
次に、第１のコンタクトプラグ１０４を形成する工程において、まず下層として密着層、および拡散バリアとして機能するＴｉＮ／Ｔｉ層（膜厚：５〜３０ｎｍ）をスパッタ法で、そしてその上層として主成分となるタングステン（Ｗ、膜厚：２００〜４００ｎｍ）をＣＶＤ法で成膜する。この結果、図２（ｄ）に示すように、第１のコンタクトホール１０３は第１のコンタクトプラグ１０４となる積層構造の導電層１０４’で充填される。ただし、第１のコンタクトホール１０３上の導電層１０４’の上面には、下地の形状が反映され凹み（深さ：５〜１００ｎｍ）が生じる。
次に、図２（ｅ）に示すように、第１のコンタクトプラグ１０４を形成する工程において、化学的機械研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、第１の層間絶縁層１０２上の不要な導電層１０４’を除去して、第１のコンタクトホール１０３の内部に第１のコンタクトプラグ１０４を形成する。このとき、第１のコンタクトプラグ１０４の上面と第１の層間絶縁層１０２の上面は連続的ではなく、その不連続部にリセス（深さ：５〜５０ｎｍ）が発生している。これは、第１の層間絶縁層１０２と第１のコンタクトプラグ１０４を構成する材料が、各々絶縁体と導電体として必ず異なるので、ＣＭＰ法の研磨レートが異なるからである。これは異種材料を用いた場合に必ず発生する不可避の現象である。
次に、図２（ｆ）に示すように、導電層１０５’（下部電極１０５）を形成する工程において、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に、後に下部電極１０５となるタンタル窒化物で構成される導電層１０５’（膜厚：５０〜２００ｎｍ）をスパッタ法で形成する。導電層１０５’が第１のコンタクトホール１０３内部の第１のコンタクトプラグ１０４の上方に発生したリセスの部分にも入り込んで形成される。また、先と同様に、第１のコンタクトプラグ１０４上の導電層１０５’の上面には、下地の形状が反映され凹みが生じる。
次に、図２（ｇ）に示すように、導電層１０５”（下部電極１０５）を形成する工程において、ＣＭＰ法を用いてウエハ全面を平坦化研磨し、パターニング後に下部電極１０５となる導電層１０５”（膜厚：２０〜１００ｎｍ）を形成する。この工程のポイントは、図２（ｆ）で発生した上述の導電層１０５’の凹みが消失するまで、導電層１０５’を平坦化研磨することであり、また導電層１０５”を全面に残すことである。このような製造方法により、この導電層１０５”の表面は、第１のコンタクトプラグ１０４上に発生した段差が転写されておらず、下部電極１０５は表面全面にわたって、極めて高い平坦度を有し、第１のコンタクトプラグ１０４の上方と第１の層間絶縁層１０２の上方で連続面を維持できる。これは、第１のコンタクトプラグ１０４を形成した場合と異なり、導電層１０５”の研磨を途中で止めるために、研磨対象が常に同種の材料となり、ＣＭＰ法の研磨レートが異なることが原理的に回避できるからである。
次に、図２（ｈ）及び図４（ａ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、導電層１０５”上に、第１の遷移金属酸化物で構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴン（Ａｒ）と酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
次に、図２（ｉ）及び図４（ｂ）に示すように、第１の抵抗変化層１０６ａ’に段差１０６ａｘを形成する工程において、所望のマスクを用いて、隣接する抵抗変化素子に跨ってライン形状の段差１０６ａｘ（高さ：１〜３０ｎｍ）を第１の抵抗変化層１０６ａ’表面に形成する。この際には、第１の抵抗変化層１０６ａ’中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。また、フッ酸（ＨＦ）等を含有するエッチング液などによるウェットエッチングをすることも好ましい。この場合、エッチング液に含まれるフッ素（Ｆ）は抵抗変化層中には入りこまず、抵抗変化層を劣化させることはない。
次に、図２（ｊ）及び図４（ｃ）に示すように、第２の抵抗変化層１０６ｂ’を形成する工程において、第１の抵抗変化層１０６ａ’上に、第１の抵抗変化層１０６ａ’の段差を被覆して、酸素含有率が第１の遷移金属酸化物（第１の抵抗変化層１０６ａ’）の酸素含有率より高い第２の遷移金属酸化物で構成される第２の抵抗変化層１０６ｂ’を形成する。第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂ’を形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。第１の抵抗変化層１０６ａ’の表面の段差１０６ａｘの上方には、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｘが形成される。ここでは、下地の段差１０６ａｘの高さに応じて、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｘの膜厚（段差１０６ａｘの側壁上の膜厚）を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｘにおいては平坦部に比べて、膜質が疎になる傾向にあり、ブレイクしやすい膜を実現することができる。以上の工程では、反応性スパッタを用いて抵抗変化層を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して抵抗変化層を形成してもよい。
次に、図２（ｋ）及び図４（ｄ）に示すように、導電層１０７’（上部電極１０７）を形成する工程において、第２の抵抗変化層１０６ｂ’上に、パターニング後に上部電極１０７となる貴金属（白金、イリジウム、パラジウムなど）で構成される導電層１０７’を形成する。
次に、図３（ａ）及び図４（ｅ）に示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、図２（ｋ）に示される導電層１０５”、第１の抵抗変化層１０６ａ’、第２の抵抗変化層１０６ｂ’及び導電層１０７’をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるので、上部電極１０７に用いた場合に、これをハードマスクにして抵抗変化素子を形成することもできる。本工程では、抵抗変化素子の各層を同じマスクを用いて、一括してパターニングを行ったが、各層ごとにパターニングを行ってもかまわない。
最後に、図３（ｂ）に示すように、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚５００〜１０００ｎｍ）が形成され、図２（ｂ）、図２（ｃ）と同様の製造方法で、その第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶装置１０が完成する。
以上の製造方法とすることにより、第１の抵抗変化層１０６ａ表面の段差形状を反映して、その段差１０６ａｘ上の第２の抵抗変化層１０６ｂに屈曲部１０６ｂｘを安定に形成することができ、その屈曲部１０６ｂｘを起点に、低い電圧でもブレイク現象を生じさせることができる。また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｘの形状が安定することで、初期のブレイク電圧のばらつきも増加しない。よって、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
（実施の形態２）
［装置の構成］
図５（ａ）は、本発明の実施の形態２における不揮発性記憶装置２０の断面図、図５（ｂ）はそのうちの第１の抵抗変化層１０６ａの平面図である。図５において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
図５（ａ）および図５（ｂ）に示すように、本実施の形態２の不揮発性記憶装置２０と、実施の形態１の不揮発性記憶装置１０との違いは、第１の抵抗変化層１０６ａに形成された段差の形状にある。不揮発性記憶装置１０においては、第１の抵抗変化層１０６ａの表面に形成された段差１０６ａｘはライン状であるのに対し、不揮発性記憶装置２０においては、リング状の段差１０６ａｙ（高さ：１〜３０ｎｍ、長さ：２５０ｎｍ×４＝１０００ｎｍ）、言い換えると凹部が形成されている。よって、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｙもリング状となる。本実施形態では、一つの抵抗変化素子の中に、ライン状の段差パターンに比べて、より長い段差パターンを形成することができるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｙの領域を拡大することができ、ブレイクの起点となる領域が増加することで、よりブレイク電圧の低電圧化が可能になる。
段差１０６ａｙは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの界面において高さの変化を生じさせる部分である。段差１０６ａｙは、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの境界面となる第１主面とこれより高さの低い第２主面とをつなぐ側面から構成される。この側面は例えば第１主面及び第２主面のいずれか一つ又は全部に対して９０°をなすように形成される。
段差１０６ａｙは、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂの界面において、平坦度が急激に変化する変曲点、言い換えると平坦度の連続性が途切れる点を含む部分である。段差１０６ａｙは、第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂを上方又は下方からみたとき（上部電極１０７又は下部電極１０５が設けられる側からみたとき）、リング状に配置されている。リング状の段差１０６ａｙの中心が、第１のコンタクトホール１０３及び第２のコンタクトホール１０９の径方向の略中央に形成されることが好ましい。
屈曲部１０６ｂｙは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、断面図において第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂの積層方向に屈曲する第２の抵抗変化層１０６ｂの一部分から構成される。屈曲部１０６ｂｙは、段差１０６ａｙに沿って設けられ、段差１０６ａｙの側面上の部分から構成される。
かかる構成によれば、第１の抵抗変化層１０６ａの段差１０６ａｙ上に、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｙが形成されるので、その屈曲部１０６ｂｙを起点に、低い電圧でもブレイク現象を生じることができる。また、段差の形状は意図的に制御されて形成されるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｙの形状が安定することで、ブレイク電圧のばらつきも増加しない。ここでは、リング状の段差１０６ａｙが１つだけ形成されているが、複数形成してもかまわない。複数形成した場合には、ブレイクの起点となる領域がより拡大できる点で効果がある。以上により、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
［製造方法］
図６（ａ）から（ｆ）は本発明の実施の形態２における不揮発性記憶装置２０の要部の製造方法を示す断面図である。また、図７（ａ）から（ｅ）は、図６（ａ）から（ｅ）の工程に相当した、不揮発性記憶装置２０を上方から見た平面図である。これらを用いて、本実施の形態２の不揮発性記憶装置２０の要部の製造方法について説明する。また、図６（ａ）以前の工程は、図２（ａ）〜（ｇ）と同様であるので、説明を省略する。
図６（ａ）及び図７（ａ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、導電層１０５”上に、遷移金属酸化物で構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
次に、図６（ｂ）及び図７（ｂ）に示すように、第１の抵抗変化層１０６ａ’に段差１０６ａｙを形成する工程において、所望のマスクを用いて、後の抵抗変化素子の形成時に必ず１つのリング状の段差１０６ａｙが含まれるように、リング形状の段差１０６ａｙ（高さ：１〜３０ｎｍ）を第１の抵抗変化層１０６ａ’表面に形成する。この際には、第１の抵抗変化層１０６ａ’中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。また、フッ酸（ＨＦ）等を含有するエッチング液などによるウェットエッチをすることも好ましい。この場合、エッチング液に含まれるフッ素（Ｆ）は抵抗変化層中には入りこまず、抵抗変化層を劣化させることはない。
図８Ａに、タンタル酸化物（ＴａＯｘ）で構成される第１の抵抗変化層１０６ａ’にリング状の段差１０６ａｙを形成した直後のＳＥＭ像による断面図を示す。レジストマスクを用いて、高さ３０ｎｍ、リング直径２５０ｎｍのリング状の段差が形成されていることが分かる。
次に、図６（ｃ）及び図７（ｃ）に示すように、第２の抵抗変化層１０６ｂ’を形成する工程において、第１の抵抗変化層１０６ａ’上に、酸素含有率が第１の抵抗変化層１０６ａ’より高い第２の抵抗変化層１０６ｂ’を形成する。第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂ’を形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。第１の抵抗変化層１０６ａ’の表面の段差１０６ａｙ上には、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｙが形成される。ここでは、下地の段差１０６ａｙの高さ（凹部の深さ）に応じて、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｙの膜厚（第１の抵抗変化層１０６ａ’の凹部の側壁上の膜厚）を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｙにおいてはその平坦部に比べて、膜質が疎になる傾向にあり、ブレイクしやすい膜を実現することができる。以上の工程では、反応性スパッタを用いて抵抗変化層を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して抵抗変化層を形成してもよい。
次に、図６（ｄ）及び図７（ｄ）に示すように、導電層１０７’（上部電極１０７）を形成する工程において、第２の抵抗変化層１０６ｂ’上に、パターニング後に上部電極１０７となる貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される導電層１０７’を形成する。
次に、図６（ｅ）及び図７（ｅ）に示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、導電層１０５”、第１の抵抗変化層１０６ａ’、第２の抵抗変化層１０６ｂ’及び導電層１０７’をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。実施の形態１のように、ライン形状の段差１０６ａｘの場合は、段差１０６ａｘを軸として左右でエッチング体積が異なり、エッチング残り、エッチング過剰による下地掘れが懸念されるが、リング状の段差１０６ａｙは抵抗変化素子の内部に含まれているので、エッチング対象物となる第１の抵抗変化層１０６ａ’の体積は変わらない。即ち、エッチング残り、エッチング過剰による下地掘れが発生しにくく製造歩留を向上することができる。
最後に、図６（ｆ）に示すように、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚５００〜１０００ｎｍ）が形成され、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶装置２０が完成する。
以上の製造方法とすることにより、第１の抵抗変化層１０６ａ表面の段差形状を反映して、その段差１０６ａｙ上の第２の抵抗変化層１０６ｂに屈曲部１０６ｂｙを安定に形成することができ、その屈曲部１０６ｂｙを起点に、低い電圧でもブレイク現象を生じることができる。また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｙの形状が安定することで、初期のブレイク電圧のばらつきも増加しない。よって、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
図８Ｂは、上述した不揮発性記憶装置２０の初期のブレイク電圧を示したグラフである。このグラフも、図１９と同様に抵抗変化素子と負荷抵抗５ｋΩを直列につないだ場合に要した初期のブレイク電圧を評価したものである。図８Ｂでは、第１の抵抗変化層１０６ａに段差を形成しない不揮発性記憶装置６０のブレイク電圧を１と規格化してブレイク電圧を示している。本発明の実施の形態２における不揮発性記憶装置２０の場合（第１の抵抗変化層１０６ａに段差を形成した場合）に、ブレイク電圧の低電圧化が実現できていることが分かる。また、段差量（段差１０６ａｙでの表面の高さの差分量）を大きくすれば、ブレイク電圧の低電圧化の割合も大きくなる傾向が読み取れることから、段差量でブレイク電圧を制御できることも分かる。
（実施の形態３）
［装置の構成］
図９（ａ）は、本発明の実施の形態３における不揮発性記憶装置３０の断面図、図９（ｂ）はそのうちの下部電極１０５の表面の平面図である。図９において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
図９（ａ）および図９（ｂ）に示すように、本実施の形態３の不揮発性記憶装置３０と、実施の形態１の不揮発性記憶装置１０との違いは、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂが上下逆に配置された構造とした点である。不揮発性記憶装置１０においては、第１の抵抗変化層１０６ａの表面に形成された段差１０６ａｘ上に第２の抵抗変化層１０６ｂの屈曲部１０６ｂｘが形成されている。これに対し、不揮発性記憶装置３０においては、下部電極１０５の表面（第２の抵抗変化層１０６ｂとの界面）に形成されたライン状の段差１０５ｓ上に第２の抵抗変化層１０６ｂが形成されており、この第２の抵抗変化層１０６ｂ上に第１の抵抗変化層１０６ａが形成されている。第２の抵抗変化層１０６ｂは段差１０５ｓを被覆して形成されており、段差１０５ｓの上方の第２の抵抗変化層１０６ｂには屈曲部１０６ｂｓが形成されている。上部電極１０７は、第１の抵抗変化層１０６ａ上に形成されている。
段差１０５ｓは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、下部電極１０５と第２の抵抗変化層１０６ｂとの界面において高さの変化を生じさせる部分である。段差１０５ｓは、下部電極１０５と第２の抵抗変化層１０６ｂとの境界面となる第１主面とこれより高さの低い第２主面とをつなぐ側面から構成される。この側面は例えば第１主面及び第２主面の一方又は両方に対して９０°をなすように形成される。
段差１０５ｓは、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂの界面において、平坦度が急激に変化する変曲点、言い換えると平坦度の連続性が途切れる点を含む部分である。段差１０５ｓは、下部電極１０５及び第２の抵抗変化層１０６ｂを上方又は下方からみたとき（上部電極１０７又は下部電極１０５が設けられる側からみたとき）、ライン状に配置される。段差１０５ｓは、第１のコンタクトホール１０３及び第２のコンタクトホール１０９の幅方向の略中央に形成されることが好ましい。
屈曲部１０６ｂｘは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、断面図において第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂの積層方向に屈曲する第２の抵抗変化層１０６ｂの一部分である。屈曲部１０６ｂｘは、段差１０５ｓに沿って設けられ、段差１０５ｓの側面上の部分から構成される。
かかる構成によれば、下部電極１０５の段差１０５ｓ上に、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｓが形成されるので、その屈曲部１０６ｂｓを起点に、低い電圧でもブレイク現象を生じることができる。また、段差形状は意図的に制御されて形成されるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｓの形状が安定することで、初期のブレイク電圧のばらつきも増加しない。ここでは、ライン状の段差１０５ｓが１本だけ形成されているが、複数本を形成してもかまわない。複数本を形成した場合には、ブレイクの起点となる領域が拡大できる点で効果がある。以上により、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
［製造方法］
図１０（ａ）から（ｇ）は本発明の実施の形態３における不揮発性記憶装置３０の要部の製造方法を示す断面図である。また、図１１（ａ）から（ｆ）は、図１０（ａ）から（ｆ）の工程に相当した、不揮発性記憶装置３０を上方から見た平面図である。これらを用いて、本実施の形態３の不揮発性記憶装置３０の要部の製造方法について説明する。また、図１０（ａ）以前の工程は、図２（ａ）〜（ｆ）と同様であるので、説明を省略する。
図１０（ａ）及び図１１（ａ）に示すように、導電層１０５”（下部電極１０５）を形成する工程において、化学的機械研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、パターニング後に下部電極１０５となる導電層１０５”（膜厚：２０〜１００ｎｍ）を形成する。
次に、図１０（ｂ）及び図１１（ｂ）に示すように、導電層１０５”（下部電極１０５）に段差１０５ｓを形成する工程において、所望のマスクを用いて、隣接する抵抗変化素子に跨ってライン形状の段差１０５ｓ（高さ：１〜３０ｎｍ）を導電層１０５”表面に形成する。下部電極１０５にエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。
次に、図１０（ｃ）及び図１１（ｃ）に示すように、第２の抵抗変化層１０６ｂ’を形成する工程において、導電層１０５”上に、導電層１０５”の段差を被覆して、酸素含有率が第１の遷移金属酸化物（第１の抵抗変化層１０６ａ’）の酸素含有率より高い第２の遷移金属酸化物で構成される第２の抵抗変化層１０６ｂ’を形成する。ここでは、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂ’を形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。導電層１０５”の表面の段差１０５ｓの上方には、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｓが形成される。ここでは、下地の段差１０５ｓの高さに応じて、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｓの膜厚（段差１０５ｓ上の側壁上の膜厚）を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｓにおいてはその平坦部に比べて、膜質が疎になる傾向にあり、ブレイクしやすい膜を実現することができる。以上の工程では、反応性スパッタを用いて抵抗変化層を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いて抵抗変化層を形成してもよい。
次に、図１０（ｄ）及び図１１（ｄ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、第２の抵抗変化層１０６ｂ’上に、第１の遷移金属酸化物で構成される第１の抵抗変化層１０６ａ’を形成する。先と同様に、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
次に、図１０（ｅ）及び図１１（ｅ）に示すように、導電層１０７’（上部電極１０７）を形成する工程において、第１の抵抗変化層１０６ａ’上に、パターニング後に上部電極１０７となる貴金属（白金、イリジウム、パラジウムなど）で構成される導電層１０７’を形成する。
次に、図１０（ｆ）及び図１１（ｆ）に示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、導電層１０５”、第２の抵抗変化層１０６ｂ’、第１の抵抗変化層１０６ａ’及び導電層１０７’をパターニングして、第２の抵抗変化層１０６ｂ、第１の抵抗変化層１０６ａの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。
最後に、図１０（ｇ）に示すように、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚：５００〜１０００ｎｍ）が形成され、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶装置３０が完成する。
以上の製造方法とすることにより、下部電極１０５の段差形状を反映して、その段差１０５ｓ上の第２の抵抗変化層１０６ｂに屈曲部１０６ｂｓを安定に形成することができ、その屈曲部１０６ｂｓを起点に、低い電圧でもブレイク現象を生じることができる。また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｓの形状が安定することで、ブレイク電圧のばらつきも増加しない。よって、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
（実施の形態４）
［装置の構成］
図１２（ａ）は、本発明の実施の形態４における不揮発性記憶装置４０の断面図、図１２（ｂ）はそのうちの下部電極１０５の表面の平面図である。図１２において、図９と同じ構成要素については同じ符号を用い、説明を省略する。
図１２（ａ）および図１２（ｂ）に示すように、本実施の形態４の不揮発性記憶装置４０と、実施の形態３の不揮発性記憶装置３０との違いは、下部電極１０５に形成された段差の形状に違いがある。不揮発性記憶装置３０においては、下部電極１０５の表面に形成された段差１０５ｓはライン状であるのに対し、不揮発性記憶装置４０においては、リング状の段差１０５ｔ（高さ１〜３０ｎｍ、長さ２５０ｎｍ×４＝１０００ｎｍ）、言い換えると凹部が形成されている。よって、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｔもリング状となる。本実施形態では、一つの抵抗変化素子の中に、ライン状の段差パターンに比べて、より長く段差パターンを形成することができるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｔの領域を拡大でき、ブレイクと起点となる領域が増加することで、よりブレイク電圧の低電圧化が可能になる。
段差１０５ｔは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、下部電極１０５と第２の抵抗変化層１０６ｂとの界面において高さの変化を生じさせる部分である。段差１０５ｔは、下部電極１０５と第２の抵抗変化層１０６ｂとの境界面となる内の第１主面とこれより高さの低い第２主面とをつなぐ側面から構成される。この側面は例えば第１主面及び第２主面のいずれか一つ又は全部に対して９０°をなすように形成される。
段差１０５ｔは、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂの界面において、平坦度が急激に変化する変曲点、言い換えると平坦度の連続性が途切れる点を含む部分である。段差１０５ｔは、下部電極１０５及び第２の抵抗変化層１０６ｂを上方又は下方からみたとき（上部電極１０７又は下部電極１０５が設けられる側からみたとき）、リング状に配置されている。リング状の段差１０５ｔの中心が、第１のコンタクトホール１０３及び第２のコンタクトホール１０９の径方向の略中央に形成されることが好ましい。
屈曲部１０６ｂｔは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、断面図において第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂの積層方向に屈曲する第２の抵抗変化層１０６ｂの一部分から構成される。屈曲部１０６ｂｔは、段差１０５ｔに沿って設けられ、段差１０５ｔの側面上の部分から構成される。
かかる構成によれば、下部電極１０５の段差形状を反映して、その段差１０５ｔ上の第２の抵抗変化層１０６ｂに屈曲部１０６ｂｔが形成されるので、その屈曲部１０６ｂｔを起点に、低い電圧でもブレイク現象を生じることができる。また段差形状は意図的に制御されて形成されるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｔの形状が安定することで、ブレイク電圧のばらつきも増加しない。ここでは、リング状の段差１０５ｔが１つだけ形成されているが、複数形成してもかまわない。複数形成した場合には、ブレイクの起点となる領域が拡大できる点で効果がある。以上により、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
［製造方法］
図１３（ａ）から（ｇ）は本発明の実施の形態４における不揮発性記憶装置４０の要部の製造方法を示す断面図である。また、図１４（ａ）から（ｆ）は、図１３（ａ）から（ｆ）の工程に相当した、不揮発性記憶装置４０を上方から見た平面図である。これらを用いて、本実施の形態４の不揮発性記憶装置４０の要部の製造方法について説明する。また、図１３（ａ）以前の工程は、図２（ａ）〜（ｆ）と同様であるので、説明を省略する。
図１３（ａ）及び図１４（ａ）に示すように、導電層１０５”（下部電極１０５）を形成する工程において、化学的機械研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、パターニング後に下部電極１０５となる導電層１０５”（膜厚：２０〜１００ｎｍ）を形成する。
次に、図１３（ｂ）及び図１４（ｂ）に示すように、導電層１０５”（下部電極１０５）に段差１０５ｔを形成する工程において、所望のマスクを用いて、後の抵抗変化素子の形成時に必ず１つのリング状の段差１０５ｔが含まれるように、リング形状の段差１０５ｔ（高さ：１〜３０ｎｍ）を導電層１０５”表面に形成する。下部電極１０５にエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。
図１５に、タンタル窒化物で構成される導電層１０５”（下部電極１０５）にリング状の段差１０５ｔを形成した直後のＳＥＭ像による断面図を示す。レジストマスクを用いて、高さ２０ｎｍ、リング直径２５０ｎｍのリング状の段差１０５ｔが形成されていることが分かる。
次に、図１３（ｃ）及び図１４（ｃ）に示すように、第２の抵抗変化層１０６ｂ’を形成する工程において、導電層１０５”上に、酸素含有率が第１の抵抗変化層１０６ａ’より高い第２の抵抗変化層１０６ｂ’を形成する。ここでは、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂ’を形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。ここでは、下地の段差１０５ｔの高さ（凹部の深さ）に応じて、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｔの膜厚（導電層１０５”の凹部の側壁上の膜厚）を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｔにおいてはその平坦部に比べて、膜質が疎になる傾向にあり、ブレイクしやすい膜を実現することができる。以上の工程では、反応性スパッタを用いて抵抗変化層を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、ＣＶＤ法を用いて抵抗変化層を形成してもよい。
次に、図１３（ｄ）及び図１４（ｄ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、第２の抵抗変化層１０６ｂ’上に、遷移金属酸化物で構成される第１の抵抗変化層１０６ａ’を形成する。先と同様に、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
次に、図１３（ｅ）及び図１４（ｅ）に示すように、導電層１０７’（上部電極１０７）を形成する工程において、第１の抵抗変化層１０６ａ’上に、パターニング後に上部電極１０７となる貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される導電層１０７’を形成する。
次に、図１３（ｆ）及び図１４（ｆ）に示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、導電層１０５”、第２の抵抗変化層１０６ｂ’、第１の抵抗変化層１０６ａ’及び導電層１０７’をパターニングして、第２の抵抗変化層１０６ｂ、第１の抵抗変化層１０６ａの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。実施の形態３のように、ライン形状の段差１０５ｓの場合は、段差１０５ｓを軸として左右でエッチング体積が異なり、エッチング残り、エッチング過剰による下地掘れが懸念されるが、リング状の段差１０５ｔは抵抗変化素子の内部に含まれているので、エッチング対象物となる導電層１０５”の体積は変わらない。即ち、エッチング残り、エッチング過剰による下地掘れが発生しにくく製造歩留を向上することができる。
最後に、図１３（ｇ）に示すように、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚：５００〜１０００ｎｍ）が形成され、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶装置４０が完成する。
以上の製造方法とすることにより、下部電極１０５の段差形状を反映して、その段差１０５ｔ上の第２の抵抗変化層１０６ｂに屈曲部１０６ｂｔを安定に形成することができ、その屈曲部１０６ｂｔを起点に、低い電圧でもブレイク現象を生じることができる。また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｔの形状が安定することで、ブレイク電圧のばらつきも増加しない。よって、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
（実施の形態５）
［装置の構成］
図１６（ａ）は、本発明の実施の形態５における不揮発性記憶装置４１の断面図、図１６（ｂ）はそのうちの第１の抵抗変化層１０６ａの平面図、図１６（ｃ）は第１の抵抗変化層１０６ａの斜視図である。図１６において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
図１６（ａ）、図１６（ｂ）及び図１６（ｃ）に示すように、本実施の形態５の不揮発性記憶装置４１と、実施の形態１の不揮発性記憶装置１０との違いは、第１の抵抗変化層１０６ａに形成された段差の形状にある。具体的には、不揮発性記憶装置１０においては、第１の抵抗変化層１０６ａの表面に形成された段差１０６ａｘはライン状の１本であるのに対し、不揮発性記憶装置４１においては、第１の抵抗変化層１０６ａの表面に形成された段差１０６ａｘ１と段差１０６ａｘ２のライン状の段差が複数（２本）形成され、素子の中央部において、複数の段差が交わって交点が形成されている。この交点を中心にして、第１の抵抗変化層１０６ａは４つの領域に区分されている。第１の抵抗変化層１０６ａの左奥の領域を基準とすると、段差量としては、第１の抵抗変化層１０６ａの左手前の平面領域との差は１０ｎｍ、右奥の平面領域との差は１０ｎｍ、右手前の平面領域との差は２０ｎｍとなっている。
段差１０６ａｘ１及び１０６ａｘ２は、それぞれ第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの界面において高さの変化を生じさせる部分である。段差１０６ａｘ１及び１０６ａｘ２は、それぞれ、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの境界面となる第１主面とこれより高さの低い第２主面とをつなぐ側面から構成される。この側面は例えば第１主面及び第２主面の一方又は両方に対して９０°をなすように形成される。
段差１０６ａｘ１、１０６ａｘ２は、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂの界面において、平坦度が急激に変化する変曲点、言い換えると平坦度の連続性が途切れる点を含む部分である。段差１０６ａｘ１及び１０６ａｘ２は、第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂを上方又は下方からみたとき（上部電極１０７又は下部電極１０５が設けられる側からみたとき）、それぞれがライン状に配置されており、十字状に交差している。段差１０６ａｘ１及び１０６ａｘ２は、第１のコンタクトホール１０３及び第２のコンタクトホール１０９の径方向の略中央に形成されることが好ましい。
屈曲部１０６ｂｘは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、断面図において第２の抵抗変化層１０６ｂの積層方向に屈曲する第２の抵抗変化層１０６ｂの一部分である。屈曲部１０６ｂｘは、段差１０６ａｘ１、１０６ａｘ２に沿って設けられる。
かかる構成によれば、第１の抵抗変化層１０６ａの段差１０６ａｘ１及び１０６ａｘ２の交点上に、第２の抵抗変化層１０６ｂの最大の屈曲部１０６ｂｘが形成されるので、その屈曲部１０６ｂｘを起点に、低い電圧でもブレイク現象を生じることができる。また、この交点に電界が集中しやすくなり、ブレイクの箇所を固定できる。よって、抵抗変化素子の端部から離れた抵抗変化素子の中央部に交点を配置することで、エッチングダメージや層膜絶縁膜などによる酸化領域の影響の少ない部分にフィラメントを形成することができる。以上より、抵抗変化特性のばらつきが極めて少なくなるので、ビットばらつきが少なく、製造歩留が良好な不揮発性記憶装置を実現することができる。
［製造方法］
図１７（ａ）から（ｇ）は本発明の実施の形態５における不揮発性記憶装置４１の要部の製造方法を示す断面図である。また、図１８（ａ）から（ｃ）においては、第１の抵抗変化層１０６ａ’の斜視図も示した。これらを用いて、本実施の形態５の不揮発性記憶装置４１の要部の製造方法について説明する。また、図１７（ａ）以前の工程は、図２（ａ）〜（ｇ）と同様であるので、説明を省略する。
図１７（ａ）及び図１８（ａ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、導電層１０５”上に、遷移金属酸化物で構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
次に、図１７（ｂ）及び図１８（ｂ）に示すように、第１の抵抗変化層１０６ａ’に段差１０６ａｘ１を形成する工程において、所望のマスクを用いて、隣接する抵抗変化素子に跨ってライン形状（図１７の紙面垂直方向に走るライン形状）の段差１０６ａｘ１（高さ：１０ｎｍ）を形成する。
次に、図１７（ｃ）及び図１８（ｃ）に示すように、第１の抵抗変化層１０６ａ’に段差１０６ａｘ２を形成する工程において、所望のマスクを用いて、段差１０６ａｘ１を横切る方向に（図１７の紙面平行方向に）、ライン形状の段差１０６ａｘ２（高さ：１０ｎｍ）を形成する。これにより、第１の抵抗変化層１０６ａ’の表面に段差１０６ａｘ１と段差１０６ａｘ２のライン状の段差が２本形成され、素子の中央部において、段差が交わって交点が形成される。この交点を中心にして、第１の抵抗変化層１０６ａ’には４つの領域が形成される。第１の抵抗変化層１０６ａ’の左奥の領域を基準とすると、第１の抵抗変化層１０６ａ’の１回エッチングされた左手前の平面領域及び右奥の平面領域とは１０ｎｍの段差、２回エッチングされた右手前の平面領域とは２０ｎｍの段差が生じる。
以上の段差１０６ａｘ１及び１０６ａｘ２を形成するエッチングの際には、第１の抵抗変化層１０６ａ’中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。また、フッ酸（ＨＦ）等を含有するエッチング液などによるウェットエッチをすることも好ましい。この場合、エッチング液に含まれるフッ素（Ｆ）は抵抗変化層中には入りこまず、抵抗変化層を劣化させることはない。
次に、図１７（ｄ）に示すように、第２の抵抗変化層１０６ｂ’を形成する工程において、第１の抵抗変化層１０６ａ’上に、酸素含有率が第１の抵抗変化層１０６ａ’より高い第２の抵抗変化層１０６ｂ’を形成する。第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂ’を形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。第１の抵抗変化層１０６ａ’の表面の段差１０６ａｘ１及び１０６ａｘ２上には、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｘが形成される。ここでは、下地の段差１０６ａｘ１及び１０６ａｘ２の高さに応じて、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｘの膜厚（段差１０６ａｘ１及び１０６ａｘ２の側壁上の膜厚）を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｘにおいてはその平坦部に比べて、膜質が疎になる傾向にあり、ブレイクしやすい膜を実現することができる。以上の工程では、反応性スパッタを用いて抵抗変化層を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して抵抗変化層を形成してもよい。
次に、図１７（ｅ）に示すように、導電層１０７’（上部電極１０７）を形成する工程において、第２の抵抗変化層１０６ｂ’上に、パターニング後に上部電極１０７となる貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される導電層１０７’を形成する。
次に、図１７（ｆ）に示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、導電層１０５”、第１の抵抗変化層１０６ａ’、第２の抵抗変化層１０６ｂ’及び導電層１０７’をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。
最後に、図１７（ｇ）に示すように、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚：５００〜１０００ｎｍ）が形成され、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶装置４１が完成する。
以上の製造方法とすることにより、第１の抵抗変化層１０６ａ表面の複数の段差の形状を利用して、その段差の交わった交点上に形成する第２の抵抗変化層１０６ｂに電界集中がしやすい領域を意図的に形成することができる。この交点を抵抗変化素子の端部から離れた抵抗変化素子の中央部に配置することで、エッチングダメージや層膜絶縁膜などによる酸化領域の影響の少ない部分にフィラメントを形成することができる。よって、抵抗変化特性のばらつきが極めて少なくなるので、ビットばらつきが少なく、製造歩留が良好な不揮発性記憶装置を実現することができる。
なお、本実施の形態において、段差１０６ａｘ１と段差１０６ａｘ２はライン状であるとしたが、リング状であってもよい。また、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂが上下逆に配置されてもよい。つまり、下部電極１０５と第２の抵抗変化層１０６ｂとの界面に段差１０６ａｘ１及び１０６ａｘ２が形成され、第２の抵抗変化層１０６ｂは段差１０６ａｘ１及び１０６ａｘ２を被覆して形成されかつ段差１０６ａｘ１及び１０６ａｘ２の交点上に屈曲部１０６ｂｘを有してもよい。
（実施の形態６）
［装置の構成］
図１９（ａ）は、本発明の実施の形態６における不揮発性記憶装置４２の断面図、図１９（ｂ）はそのうちの第１の抵抗変化層１０６ａの平面図である。図１９において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
図１９（ａ）及び図１９（ｂ）に示すように、本実施の形態６の不揮発性記憶装置４２と、実施の形態２の不揮発性記憶装置２０との違いは、第２の抵抗変化層１０６ｂの厚膜部と薄膜部の差がより大きくなるようにリング状の段差形状を工夫した点にある。不揮発性記憶装置２０においては、リング状の段差１０６ａｙは、第１の抵抗変化層１０６ａの表面に形成されているのに対し、不揮発性記憶装置４２においては、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂ１の積層構造の表面に、リング状の段差１０６ａｚ、言い換えると凹部を形成した点である。リング状の段差１０６ａｚは、第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂ１の一部を除去して形成されている。更に、このリング状の段差１０６ａｚを被覆して、第２の抵抗変化層１０６ｂ２が積み増しされている。以上により、不揮発性記憶装置２０においては、第２の抵抗変化層１０６ｂの局所的な膜厚差は、リング状の段差１０６ａｚで生じる第２の抵抗変化層１０６ｂの段差被覆性によるものであり小さいが、不揮発性記憶装置４２においては、第２の抵抗変化層１０６ｂ２形成時に、第２の抵抗変化層１０６ｂ１が、リング状の段差１０６ａｚ以外の領域に残存しているので、その膜厚分だけ、第２の抵抗変化層１０６ｂの膜厚差は大きくなっている。
段差１０６ａｚは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの界面において高さの変化を生じさせる部分である。段差１０６ａｚは、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの境界面となる第１主面とこれより高さの低い第２主面とをつなぐ側面から構成される。段差１０６ａｚは、この側面が例えば第１主面及び第２主面のいずれか一つ又は全部に対して９０°をなすように形成される。
段差１０６ａｚは、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂの界面において、平坦度が急激に変化する変曲点、言い換えると平坦度の連続性が途切れる点を含む部分である。段差１０６ａｚは、第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６を上方又は下方からみたとき（上部電極１０７又は下部電極１０５が設けられる側からみたとき）、リング状に配置されている。リング状の段差１０６ａｚの中心が、第１のコンタクトホール１０３及び第２のコンタクトホール１０９の径方向の略中央に形成されることが好ましい。
屈曲部１０６ｂｙは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、断面図において第１の抵抗変化層１０６ａ及び第２の抵抗変化層１０６ｂの積層方向に屈曲する第２の抵抗変化層１０６ｂの一部分から構成される。屈曲部１０６ｂｙは、段差１０６ａｚに沿って設けられ、段差１０６ａｚの側面上の部分とから構成される。
かかる構成によれば、第２の抵抗変化層１０６ｂに屈曲部１０６ｂｙが形成されるので、その屈曲部１０６ｂｙを起点に、低い電圧でもブレイク現象を生じることができる。また、第２の抵抗変化層１０６ｂ２形成時に、リング状の段差１０６ａｙ以外の領域には、第２の抵抗変化層１０６ｂ１が残存しているので、第２の抵抗変化層１０６ｂの膜厚を大きくし、リーク電流を大幅に低減することができ、より確実にセルに電圧を印加することができ、更なるブレイク電圧の低電圧化も可能である。以上により、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
［製造方法］
図２０（ａ）から（ｇ）は本発明の実施の形態６における不揮発性記憶装置４２の要部の製造方法を示す断面図である。これを用いて、本実施の形態６の不揮発性記憶装置４２の要部の製造方法について説明する。また、図２０（ａ）以前の工程は、図２（ａ）〜（ｇ）と同様であるので、説明を省略する。
図２０（ａ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、導電層１０５”上に、第１の遷移金属酸化物で構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
次に、図２０（ｂ）に示すように、第２の抵抗変化層１０６ｂ１’を形成する工程において、第１の抵抗変化層１０６ａ’上に、酸素含有率が第１の遷移金属酸化物（第１の抵抗変化層１０６ａ’）の酸素含有率より高い第２の遷移金属酸化物から構成される第２の抵抗変化層１０６ｂ１’を形成する。第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。ここでは、反応性スパッタを用いて抵抗変化層を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して抵抗変化層を形成してもよい。
次に、図２０（ｃ）に示すように、第１の抵抗変化層１０６ａ’と第２の抵抗変化層１０６ｂ１’の積層構造（第２の抵抗変化層１０６ｂ１’の表面）に段差１０６ａｙを形成する工程において、所望のマスクを用いて、後の抵抗変化素子の形成時（第２の抵抗変化層１０６ｂ２’の形成時）に必ず１つのリング状の段差１０６ａｙが含まれるように、リング状の段差１０６ａｙ（高さ：２〜３０ｎｍ）を形成する。この場合には、リング状の段差１０６ａｙにおいては、第２の抵抗変化層１０６ｂ１’が確実に除去されるようにする、つまり、第２の抵抗変化層１０６ｂ１’に第１の抵抗変化層１０６ａ’まで達する貫通孔が形成され、第１の抵抗変化層１０６ａ’の一部が除去されるようにする。また、この際には、第１の抵抗変化層１０６ａ’中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。また、フッ酸（ＨＦ）等を含有するエッチング液などによるウェットエッチをすることも好ましい。この場合、エッチング液に含まれるフッ素（Ｆ）は抵抗変化層中には入りこまず、抵抗変化層を劣化させることはない。
次に、図２０（ｄ）に示すように、第２の抵抗変化層１０６ｂ２’を形成する工程において、第２の抵抗変化層１０６ｂ１’及び第１の抵抗変化層１０６ａ’のリング状の段差１０６ａｙ上に、酸素含有率が第１の遷移金属酸化物の酸素含有率より高い第２の遷移金属酸化物から構成される第２の抵抗変化層１０６ｂ２’を形成する。つまり、第２の抵抗変化層１０６ｂ１’及び第１の抵抗変化層１０６ａ’上に段差１０６ａｙを被覆して第２の抵抗変化層１０６ｂ２’を更に積み増す。成膜方法は第２の抵抗変化層１０６ｂ１’と同様である。リング状の段差１０６ａｙ上には、第２の抵抗変化層１０６ｂ２’の屈曲部１０６ｂｙが形成される。リング状の段差１０６ａｙ内の第２の抵抗変化層１０６ｂ２’の膜厚に比べて、第２の抵抗変化層１０６ｂ２形成時にリング状の段差１０６ａｙ以外の領域に残存している第２の抵抗変化層１０６ｂ１’の膜厚分だけ、第２の抵抗変化層１０６ｂの膜厚差は大きくなっている。
次に、図２０（ｅ）に示すように、導電層１０７’（上部電極１０７）を形成する工程において、第２の抵抗変化層１０６ｂ’上に、パターニング後に上部電極１０７となる貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される導電層１０７’を形成する。
次に、図２０（ｆ）に示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、導電層１０５”、第１の抵抗変化層１０６ａ’、第２の抵抗変化層１０６ｂ’及び導電層１０７’をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。実施の形態１のように、ライン形状の段差１０６ａｘの場合は、段差１０６ａｘを軸として左右でエッチング体積が異なり、エッチング残り、エッチング過剰による下地掘れが懸念されるが、リング状の段差１０６ａｙは抵抗変化素子の内部に含まれているので、エッチング対象物となる第１の抵抗変化層１０６ａの体積は変わらない。即ち、エッチング残り、エッチング過剰による下地掘れが発生しにくく製造歩留を向上することができる。
最後に、図２０（ｇ）に示すように、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚：５００〜１０００ｎｍ）が形成され、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶装置４２が完成する。
以上の製造方法とすることにより、第１の抵抗変化層１０６ａ表面の段差形状を反映して、その段差１０６ａｙ上の第２の抵抗変化層１０６ｂに屈曲部１０６ｂｙを安定に形成することができ、その屈曲部１０６ｂｙを起点に、低い電圧でもブレイク現象を生じることができる。また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｙの形状が安定することで、初期のブレイク電圧のばらつきも増加しない。また、リング状の段差１０６ａｙ以外の領域には、第２の抵抗変化層１０６ｂ２形成時に第２の抵抗変化層１０６ｂ１が残存しているので、第２の抵抗変化層１０６ｂの膜厚を大きくし、リーク電流を大幅に低減することができ、より確実にセルに印加することができ、更なるブレイク電圧の低電圧化も可能である。よって、ブレイク電圧の低電圧化とそのばらつきの抑制を両立することができ、メモリの微細化・大容量化を実現することができる。
なお、本実施の形態において、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂが上下逆に配置されてもよい。また、第１の抵抗変化層１０６ａの表面に複数の段差が形成されてもよい。
（実施の形態７）
上述した実施の形態１乃至６にて説明した不揮発性記憶素子を有するメモリセルを二次元状に配置してメモリセルアレイを構成した場合、所定のメモリセル（選択メモリセル）のみを抵抗変化させ、それ以外のメモリセル（非選択メモリセル）については抵抗変化させないようにしたい場合がある。このような場合には、抵抗変化素子にダイオード素子を直列接続してメモリセルを構成し、所定のメモリセルのダイオード素子をＯＮとし、それ以外のメモリセルのダイオード素子をＯＦＦにすればよい。この場合には、ダイオード素子に分配される電圧分を追加して、メモリセルに印加される電圧を上げて与えなければならない。このため、より低電圧化の要望が大きい。
本実施形態の不揮発性記憶装置は、抵抗変化素子のブレイク電圧を低電圧化できるので、メモリセルの印加電圧を下げることができる。また、上述した各実施形態の構造では、抵抗変化素子のブレイク現象は、局所的に発生するので、ブレイク時に流れる過渡電流を小さくすることができる。これにより、ダイオード素子の破壊も防止することができる。
これらについて、以下に詳細に説明する。
［装置の構成］
図２１（ａ）は、本発明の実施の形態７における不揮発性記憶装置４４の断面図、図２１（ｂ）はそのうちの第１の抵抗変化層１０６ａの平面図である。図２１において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
図２１（ａ）、及び図２１（ｂ）に示すように、本実施の形態７の不揮発性記憶装置４４と、実施の形態１の不揮発性記憶装置１０との違いは、抵抗変化素子の下方に、ダイオード素子の下部電極１１２、半導体層１１３、及びダイオード素子の上部電極１１４、つまりダイオード素子が組み込まれている点である。即ち、不揮発性記憶装置４４は、抵抗変化素子とダイオード素子を一体として素子を形成したものである。
不揮発性記憶装置４４は、ダイオード素子の上部電極１１４と抵抗変化素子の下部電極１０５を共用する構造となっているが、これらの電極は別々に構成されてもかまわない。ここでは、ダイオード素子の下部電極１１２の表面が平坦化されており、その上方に形成される半導体層１１３の素子膜の表面は、略平坦に形成されている。また、不揮発性記憶装置１０と同様に、第１の抵抗変化層１０６ａの表面にライン状の段差１０６ａｘが形成されている。
かかる構成によれば、ダイオード素子の下部電極１１２が第１のコンタクトホール１０３内部の第１のコンタクトプラグ１０４の上方に発生したリセスの部分にも入り込んで形成されるが、ダイオード素子の下部電極１１２の表面は平坦に形成される。半導体層１１３は、平坦化された下地上に形成することができるので、その膜厚ばらつきを極めて小さくすることができ、半導体層１１３を上下電極で挟持したＭＳＭダイオードの安定な整流特性を得ることができる。一方、抵抗変化素子においては、第１の抵抗変化層１０６ａの段差１０６ａｘ上に、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｘが形成されるので、その屈曲部１０６ｂｘを起点に、電界集中によって、低い電圧でも初期のブレイク現象を生じさせることができる。また、段差形状は意図的に制御されて形成されるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｘの形状が安定するため、ブレイク電圧のばらつきも増加しない。
以上のような抵抗変化素子とダイオード素子が直列に接続されたメモリセル構造では、抵抗変化素子のブレイク電圧を低電圧化できるので、メモリセルの印加電圧を下げることができる。また、抵抗変化素子のブレイク現象は、局所的に発生するので、ブレイク時に流れる過渡電流を小さくすることができる。これにより、ダイオード素子の破壊も防止することができる。
［製造方法］
図２２（ａ）から（ｉ）は本発明の実施の形態７における不揮発性記憶装置４４の要部の製造方法を示す断面図である。これを用いて、本実施の形態７の不揮発性記憶装置４４の要部の製造方法について説明する。また、図２２（ａ）以前の工程は、図２（ａ）〜（ｅ）と同様であるので、説明を省略する。
図２２（ａ）に示すように、ダイオード素子の導電層１１２’（下部電極１１２）を形成する工程において、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に、後にダイオード素子の下部電極１１２となるタンタル窒化物で構成される導電層１１２’（膜厚：５０〜２００ｎｍ）をスパッタ法で形成する。導電層１１２’が第１のコンタクトホール１０３内部の第１のコンタクトプラグ１０４の上方に発生したリセスの部分にも入り込んで形成される。また、第１のコンタクトプラグ１０４上の導電層１０５’の上面には、下地の形状が反映され凹みが生じる。
次に、図２２（ｂ）に示すように、ダイオード素子の下部電極１１２を形成する工程において、化学的機械研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、パターニング後にダイオード素子の下部電極１１２となる導電層１１２”（膜厚：２０〜１００ｎｍ）を形成する。この工程のポイントは、図２２（ａ）で発生した上述の凹みが消失するまで、導電層１１２’を平坦化研磨することであり、また導電層１１２”を全面に残すことである。このような製造方法により、この導電層１１２”の表面は、第１のコンタクトプラグ１０４上に発生した段差が転写されておらず、下部電極１１２表面全面にわたって、極めて高い平坦度を有し、連続面を維持できる。第１のコンタクトプラグ１０４を形成した場合と異なり、導電層１１２”の研磨を途中で止めるために、研磨対象が常に同種の材料となり、ＣＭＰ法の研磨レートが異なることが原理的に回避できるからである。
次に、図２２（ｃ）で示すように、ダイオード素子の半導体層１１３’を形成する工程において、導電層１１２”の上に、半導体層１１３’を堆積する。半導体層１１３’は、窒化シリコンのスパッタリング法により例えば、５〜３０ｎｍ堆積し形成する。
次に、図２２（ｄ）で示すように、ダイオード素子の導電層１１４’（上部電極１１４）を形成する工程において、半導体層１１３’の上にダイオード素子の上部電極となる導電層１１４’を堆積する。ダイオード素子の上部電極１１４となる導電層１１４’は、窒化タンタルのスパッタリング法により例えば、２０〜５０ｎｍ堆積し形成する。ダイオード素子の上部電極１１４は、抵抗変化素子の下部電極１０５を兼ねる。
次に、図２２（ｅ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、導電層１１４’（導電層１０５’）上に、遷移金属酸化物で構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
次に、図２２（ｆ）に示すように、第１の抵抗変化層１０６ａ’に段差１０６ａｘを形成する工程において、所望のマスクを用いて、隣接する抵抗変化素子に跨ってライン形状の段差１０６ａｘ（高さ：１〜３０ｎｍ）を第１の抵抗変化層１０６ａ’表面に形成する。この際には、第１の抵抗変化層１０６ａ’中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。また、フッ酸（ＨＦ）等を含有するエッチング液などによるウェットエッチングをすることも好ましい。この場合、エッチング液に含まれるフッ素（Ｆ）は抵抗変化層中には入りこまず、抵抗変化層を劣化させることはない。
次に、図２２（ｇ）に示すように、第２の抵抗変化層１０６ｂ’を形成する工程において、第１の抵抗変化層１０６ａ’上に、酸素含有率が第１の抵抗変化層１０６ａ’の酸素含有率より高い第２の抵抗変化層１０６ｂ’を形成する。第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂ’を形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。第１の抵抗変化層１０６ａ’の表面の段差１０６ａｘ上には、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｘが形成される。ここでは、下地の段差１０６ａｘの高さに応じて、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｘの膜厚（段差１０６ａｘの側壁上の膜厚）を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｘにおいてはその平坦部に比べて、膜質が疎になる傾向にあり、ブレイクしやすい膜を実現することができる。以上の工程では、反応性スパッタを用いて抵抗変化層を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して抵抗変化層を形成してもよい。
次に、図２２（ｈ）に示すように、導電層１０７’（上部電極１０７）を形成する工程において、第２の抵抗変化層１０６ｂ’上に、パターニング後に上部電極１０７となる貴金属（白金、イリジウム、パラジウムなど）で構成される導電層１０７’を形成する。
最後に、図２２（ｉ）に示すように、抵抗変化素子及びダイオード素子を形成する工程において、所望のマスクを用いて、導電層１１２”、半導体層１１３’、導電層１１４’、第１の抵抗変化層１０６ａ’、第２の抵抗変化層１０６ｂ’及び導電層１０７’をパターニングして、半導体層１１３を電極で挟持したダイオード素子と、積層で構成される抵抗変化層１０６を電極で挟持した抵抗変化素子とを一体形成する。本工程では、同じマスクを用いて、一括してパターニングを行ったが、工程ごと（異なる層ごと）にパターニングを行ってもかまわない。更に、抵抗変化素子及びダイオード素子を被覆して、第２の層間絶縁層１０８（膜厚５００〜１０００ｎｍ）が形成され、図２（ｂ）、図２（ｃ）と同様の製造方法で、その第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶装置４４が完成する。
以上の製造方法とすることにより、抵抗変化素子とダイオード素子が直列に接続されたメモリセル構造において、抵抗変化素子のブレイクの低電圧化が可能な素子を実現することができる。抵抗変化素子のブレイク電圧を低電圧化できるので、全体のセルの印加電圧を下げることができる。また、抵抗変化素子のブレイク現象は、屈曲部１０６ｂｘにおいて局所的に発生するので、ブレイク時に流れる過渡電流を小さくすることができる。これにより、ダイオード素子の破壊も防止することができる。
なお、本実施の形態においては、実施の形態７（図２１）の構成において、第１の抵抗変化層１０６ａの下部にダイオード素子を配置した例を説明したが、図２３のように、実施の形態３（図９）の構成において、第１の抵抗変化層１０６ａの上部に下部電極１２７、半導体層１１３、及び上部電極１２８で構成されるダイオード素子を配置した構成（変形例）であっても、本実施の形態７と同様の作用効果を奏する。この場合には、抵抗変化層１０６の段差１０５ｓの転写を消去する化学的機械研磨法（ＣＭＰ法）を上部電極１０７に実施するのが好ましい。
また、本実施の形態において、段差１０６ａｘはライン状であるとしたが、実施の形態２、実施の形態４、実施の形態５の実施形態で述べたようなリング状であってもよい。また、第１の抵抗変化層１０６ａの表面に複数の段差が形成されてもよい。以上の内容は、上記した図２３に示した変形例においても同様に適用することができる。
さらにまた、第６の実施形態で述べたように、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂ’（１０６ｂ１）を積層形成した上で、リング状の段差１０６ａｘを形成してもよい。該段差１０６ａｘを被覆して第２の抵抗変化層１０６ｂ’（１０６ｂ２）を更に積み増して、第２の抵抗変化層１０６ｂが形成されてもよい。
（第１から第７の実施形態の変形例）
上記の各実施の形態においては、金属酸化物層はタンタル酸化物層の積層構造で構成されていたが、本発明の上述した作用効果は、タンタル酸化物層の場合に限って発現されるものではなく、本発明はこれに限定されない。例えば、金属酸化物層はハフニウム（Ｈｆ）酸化物層の積層構造やジルコニウム（Ｚｒ）酸化物層の積層構造など、その他の金属酸化物層（遷移金属酸化物層）で構成されてもよい。
例えば、ハフニウム酸化物層の積層構造を採用する場合は、第１のハフニウム酸化物層の組成をＨｆＯｘとし、第２のハフニウム酸化物層の組成をＨｆＯｙとすると、０．９≦ｘ≦１．６程度であって、ｙが１．８＜ｙ＜２．０程度で、第２のハフニウム酸化物層の膜厚は３ｎｍ以上、４ｎｍ以下であることが好ましい。
また、ジルコニウム酸化物層の積層構造を採用する場合は、第１のジルコニウム酸化物層の組成をＺｒＯｘとし、第２のジルコニウム酸化物層の組成をＺｒＯｙとすると、０．９≦ｘ≦１．４程度であって、ｙが１．９＜ｙ＜２．０程度で、第２のジルコニウム酸化物層の膜厚は１ｎｍ以上、５ｎｍ以下であることが好ましい。
また、ハフニウム酸化物層を採用する場合は、Ｈｆターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極の上に第１のハフニウム酸化物層を形成する。第２のハフニウム酸化物層は、この第１のハフニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第１のハフニウム酸化物層の表面を暴露することにより形成できる。第１のハフニウム酸化物層の酸素含有率は、上述したタンタル酸化物層の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
また、第２のハフニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第１のハフニウム酸化物層の組成をＨｆＯｘ、第２のハフニウム酸化物層の組成をＨｆＯｙと表した場合、０．９≦ｘ≦１．６、１．８＜ｙ＜２．０、第２のハフニウム酸化物層の膜厚は３ｎｍ以上４ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
ジルコニウム酸化物層を採用する場合は、Ｚｒターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極の上に第１のジルコニウム酸化物層を形成する。第２のジルコニウム酸化物層は、この第１のジルコニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第１のジルコニウム酸化物層の表面を暴露することにより形成できる。第１のジルコニウム酸化物層の酸素含有率は、上述したタンタル酸化物層の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
また、第２のジルコニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第１のジルコニウム酸化物層の組成をＺｒＯｘ、第２のジルコニウム酸化物層の組成をＺｒＯｙと表した場合、０．９≦ｘ≦１．４、１．９＜ｙ＜２．０、第２のジルコニウム酸化物層の膜厚は１ｎｍ以上５ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
また、第１から第７の実施形態において述べた上部電極、下部電極の材料は一例であって、その他の材料を用いてもかまわない。例えば、上部電極としては、Ｐｔ、Ｉｒ、Ｐｄ以外に、Ａｕ（金）、銅（Ｃｕ）、銀（Ａｇ）などを用いることができ、下部電極としては、ＴａＮ以外に、タングステン（Ｗ）、ニッケル（Ｎｉ）などを用いてもよい。
また、第１から第７の実施形態において、第２の抵抗変化層に屈曲部が設けられるとは、第２の抵抗変化層の表面において、第１の抵抗変化層と第２の抵抗変化層との界面の段差に対応する位置に該段差が転写されることを含む。また、第２の抵抗変化層は、屈曲部において第２の抵抗変化層の他の部分より膜厚が薄くてもよいし、また他の部分と同じ膜厚でもよい。
本発明は、抵抗変化型の不揮発性記憶装置及びその製造方法を提供するものであり、安定動作し、信頼性の高い不揮発性メモリを実現することができるので、不揮発性メモリを用いる種々の電子機器分野に有用である。
１０、２０、３０、４０、４１、４２、４４、５０、６０ 不揮発性記憶装置
１００ 基板
１０１ 第１の配線
１０２ 第１の層間絶縁層
１０３ 第１のコンタクトホール
１０４ 第１のコンタクトプラグ
１０４’、１０５’、１０５”、１０７’、１１２’、１１２”、１１４’ 導電層
１０５、１１２、１２７ 下部電極
１０５ｓ、１０５ｔ、１０６ａｘ、１０６ａｙ、１０６ａｘ１、１０６ａｘ２、１０６ａｚ 段差
１０６ 抵抗変化層
１０６ａ、１０６ａ’ 第１の抵抗変化層（低酸素濃度層・低抵抗層）
１０６ｂ、１０６ｂ’、１０６ｂ１、１０６ｂ２ 第２の抵抗変化層（高酸素濃度層・高抵抗層）
１０６ｂｘ、１０６ｂｙ、１０６ｂｓ、１０６ｂｔ 屈曲部
１０７、１１４、１２８ 上部電極
１０８ 第２の層間絶縁層
１０９ 第２のコンタクトホール
１１０ 第２のコンタクトプラグ
１１１ 第２の配線
１１３、１１３’ 半導体層

Claims (11)

  1. 基板と、
    前記基板上に形成された下部電極と、
    前記下部電極上に形成され、第１の遷移金属酸化物で構成される第１の抵抗変化層と、
    前記第１の抵抗変化層上に形成され、酸素含有率が前記第１の遷移金属酸化物の酸素含有率より高い第２の遷移金属酸化物で構成される第２の抵抗変化層と、
    前記第２の抵抗変化層上に形成された上部電極とを備え、
    前記第１の抵抗変化層と前記第２の抵抗変化層との界面には段差があり、
    前記第２の抵抗変化層は、前記段差を被覆して形成されかつ前記段差の上方に屈曲部を有する
    不揮発性記憶装置。
  2. 基板と、
    前記基板上に形成された下部電極と、
    前記下部電極上に形成され、第２の遷移金属酸化物で構成される第２の抵抗変化層と、
    前記第２の抵抗変化層上に形成され、酸素含有率が前記第２の遷移金属酸化物の酸素含有率より低い第１の遷移金属酸化物で構成される第１の抵抗変化層と、
    前記第１の抵抗変化層上に形成された上部電極とを備え、
    前記下部電極と前記第２の抵抗変化層との界面には段差があり、
    前記第２の抵抗変化層は、前記段差を被覆して形成されかつ前記段差の上方に屈曲部を有する
    不揮発性記憶装置。
  3. 前記不揮発性記憶装置は、さらに、前記下部電極の下方にコンタクトプラグを有し、
    前記下部電極と前記第１の抵抗変化層との界面は平坦である
    請求項１記載の不揮発性記憶装置。
  4. 前記第２の抵抗変化層の屈曲部が前記第２の抵抗変化層を上方からみたときライン状である
    請求項１または２に記載の不揮発性記憶装置。
  5. 前記第２の抵抗変化層の屈曲部が前記第２の抵抗変化層を上方からみたときリング状である
    請求項１または２に記載の不揮発性記憶装置。
  6. 前記段差は複数の段差からなり、該複数の段差が交わった交点が存在する
    請求項１または２に記載の不揮発性記憶装置。
  7. 前記第１の遷移金属酸化物及び前記第２の遷移金属酸化物は、タンタル、ハフニウムまたはジルコニウムの酸化物から構成される
    請求項１または２に記載の不揮発性記憶装置。
  8. 前記下部電極もしくは前記上部電極に接して、ダイオード素子が形成されている
    請求項１または２に記載の不揮発性記憶装置。
  9. 基板上に下部電極を形成する工程と、
    前記下部電極上に第１の遷移金属酸化物で構成される第１の抵抗変化層を形成する工程と、
    前記第１の抵抗変化層の表面に段差を形成する工程と、
    前記第１の抵抗変化層の前記段差を被覆して、酸素含有率が前記第１の遷移金属酸化物の酸素含有率より高い第２の遷移金属酸化物で構成され、かつ前記段差の上方に屈曲部を有する第２の抵抗変化層を形成する工程と、
    前記第２の抵抗変化層上に上部電極を形成する工程とを有する
    不揮発性記憶装置の製造方法。
  10. 基板上に下部電極を形成する工程と、
    前記下部電極の表面に段差を形成する工程と、
    前記下部電極の前記段差を被覆して、第２の遷移金属酸化物で構成され、かつ前記段差の上方に屈曲部を有する第２の抵抗変化層を形成する工程と、
    前記第２の抵抗変化層上に、酸素含有率が前記第２の遷移金属酸化物の酸素含有率より低い第１の遷移金属酸化物で構成される第１の抵抗変化層を形成する工程と、
    前記第１の抵抗変化層上に上部電極を形成する工程とを有する
    不揮発性記憶装置の製造方法。
  11. 基板上に下部電極を形成する工程と、
    前記下部電極上に第１の遷移金属酸化物で構成される第１の抵抗変化層を形成する工程と、
    前記第１の抵抗変化層上に、酸素含有率が前記第１の遷移金属酸化物の酸素含有率より高い第２の遷移金属酸化物で構成される第２の抵抗変化層を形成する工程と、
    前記第２の抵抗変化層に段差を形成した後、該段差を被覆して前記第２の抵抗変化層を更に積み増す工程と、
    積み増された前記第２の抵抗変化層上に上部電極を形成する工程とを有する
    不揮発性記憶装置の製造方法。
JP2011503298A 2009-09-14 2010-09-13 不揮発性記憶装置及びその製造方法 Active JP4722236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011503298A JP4722236B2 (ja) 2009-09-14 2010-09-13 不揮発性記憶装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009211390 2009-09-14
JP2009211390 2009-09-14
PCT/JP2010/005565 WO2011030559A1 (ja) 2009-09-14 2010-09-13 不揮発性記憶装置及びその製造方法
JP2011503298A JP4722236B2 (ja) 2009-09-14 2010-09-13 不揮発性記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP4722236B2 true JP4722236B2 (ja) 2011-07-13
JPWO2011030559A1 JPWO2011030559A1 (ja) 2013-02-04

Family

ID=43732238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011503298A Active JP4722236B2 (ja) 2009-09-14 2010-09-13 不揮発性記憶装置及びその製造方法

Country Status (4)

Country Link
US (2) US8389972B2 (ja)
JP (1) JP4722236B2 (ja)
CN (1) CN102217067B (ja)
WO (1) WO2011030559A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140074954A (ko) * 2011-09-19 2014-06-18 인터몰레큘러 인코퍼레이티드 메모리 애플리케이션들을 위한 하프늄 및 지르코늄 산화물들의 원자층 증착
KR20150015744A (ko) * 2013-08-01 2015-02-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9130167B2 (en) 2012-03-29 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US9172038B2 (en) 2012-11-14 2015-10-27 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and method of manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5659480B2 (ja) * 2009-10-26 2015-01-28 ソニー株式会社 記憶装置の製造方法
WO2012140887A1 (ja) * 2011-04-14 2012-10-18 パナソニック株式会社 不揮発性記憶素子およびその製造方法
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) * 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
WO2013046603A1 (ja) * 2011-09-27 2013-04-04 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法
JP5236841B1 (ja) * 2011-10-11 2013-07-17 パナソニック株式会社 半導体記憶素子の製造方法
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8964448B2 (en) 2012-08-09 2015-02-24 Micron Technology, Inc. Memory cells having a plurality of resistance variable materials
KR20140068162A (ko) 2012-09-05 2014-06-05 가부시키가이샤 아루박 저항 변화 소자 및 그 제조 방법
JP5571833B2 (ja) * 2012-09-14 2014-08-13 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶素子の製造方法
US9231197B2 (en) * 2012-11-12 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Logic compatible RRAM structure and process
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
US8952347B2 (en) 2013-03-08 2015-02-10 Taiwan Semiconductor Manfacturing Company, Ltd. Resistive memory cell array with top electrode bit line
CN104078562B (zh) * 2013-03-25 2016-12-28 华邦电子股份有限公司 电阻式非挥发性内存装置
KR20150037120A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그의 제조방법
US9985203B2 (en) * 2013-11-15 2018-05-29 Taiwan Semiconductor Manufacturing Company Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making
CN105679932B (zh) * 2014-11-21 2018-10-16 中芯国际集成电路制造(上海)有限公司 电阻式随机存储器的形成方法
US9455402B2 (en) * 2015-01-23 2016-09-27 Macronix International Co., Ltd. Resistive memory device with ring-shaped metal oxide on top surfaces of ring-shaped metal layer and barrier layer
CN105990518B (zh) * 2015-01-29 2018-12-07 旺宏电子股份有限公司 电阻式存储器元件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047530A1 (en) * 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
WO2008062623A1 (fr) * 2006-11-22 2008-05-29 Nec Corporation Dispositif de mémoire non volatile
JP2008198941A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置および半導体装置の製造方法
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
WO2010064410A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子
WO2010079827A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041303A1 (ja) 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
JP2006351992A (ja) 2005-06-20 2006-12-28 Renesas Technology Corp 半導体記憶装置及びその製造方法
JP4699932B2 (ja) 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047530A1 (en) * 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
WO2008062623A1 (fr) * 2006-11-22 2008-05-29 Nec Corporation Dispositif de mémoire non volatile
JP2008198941A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置および半導体装置の製造方法
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
WO2010064410A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子
WO2010079827A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140074954A (ko) * 2011-09-19 2014-06-18 인터몰레큘러 인코퍼레이티드 메모리 애플리케이션들을 위한 하프늄 및 지르코늄 산화물들의 원자층 증착
US9130167B2 (en) 2012-03-29 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US9172038B2 (en) 2012-11-14 2015-10-27 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and method of manufacturing the same
KR20150015744A (ko) * 2013-08-01 2015-02-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102053037B1 (ko) * 2013-08-01 2019-12-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템

Also Published As

Publication number Publication date
US20130140514A1 (en) 2013-06-06
US8389972B2 (en) 2013-03-05
CN102217067A (zh) 2011-10-12
JPWO2011030559A1 (ja) 2013-02-04
WO2011030559A1 (ja) 2011-03-17
CN102217067B (zh) 2014-07-30
US8492743B2 (en) 2013-07-23
US20110220863A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
JP4722236B2 (ja) 不揮発性記憶装置及びその製造方法
JP5417445B2 (ja) 半導体記憶装置の製造方法
JP5236841B1 (ja) 半導体記憶素子の製造方法
JP5154711B2 (ja) 不揮発性記憶装置及びその製造方法
JP5597320B2 (ja) 不揮発性記憶装置の製造方法
WO2010050094A1 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP5161404B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法
JP5148025B2 (ja) 不揮発性半導体記憶素子の製造方法
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
JP5404977B2 (ja) 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
JP2013168454A (ja) 半導体記憶装置及びその製造方法
WO2020179199A1 (ja) 不揮発性記憶装置およびその製造方法
JP2013187503A (ja) 不揮発性記憶素子およびその製造方法
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110304

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4722236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250