JP5404977B2 - 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法 - Google Patents

不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法 Download PDF

Info

Publication number
JP5404977B2
JP5404977B2 JP2013533806A JP2013533806A JP5404977B2 JP 5404977 B2 JP5404977 B2 JP 5404977B2 JP 2013533806 A JP2013533806 A JP 2013533806A JP 2013533806 A JP2013533806 A JP 2013533806A JP 5404977 B2 JP5404977 B2 JP 5404977B2
Authority
JP
Japan
Prior art keywords
resistance change
layer
forming
lower electrode
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013533806A
Other languages
English (en)
Other versions
JPWO2013046603A1 (ja
Inventor
巧 三河
英昭 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013533806A priority Critical patent/JP5404977B2/ja
Application granted granted Critical
Publication of JP5404977B2 publication Critical patent/JP5404977B2/ja
Publication of JPWO2013046603A1 publication Critical patent/JPWO2013046603A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、電圧パルスの印加により、抵抗値が変化する抵抗変化型の不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法に関する。
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の不揮発性記憶素子の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
この抵抗変化素子の一例として、酸素含有率の異なる遷移金属酸化物を積層して抵抗変化層に用いた不揮発性記憶素子が提案されている。例えば、特許文献１においては、酸素含有率の高い抵抗変化層と接触する電極界面に酸化・還元反応を選択的に発生させ、抵抗変化を安定化することが開示されている。
上記した従来の抵抗変化素子は、下部電極と抵抗変化層と上部電極とを有して構成され、この抵抗変化素子が二次元状もしくは三次元状に配置されて、メモリアレイを構成している。各々の抵抗変化素子においては、抵抗変化層は第１の抵抗変化層と第２の抵抗変化層の積層構造から構成され、かつ第１及び第２の抵抗変化層は同種の遷移金属酸化物で構成される。第２の抵抗変化層を構成する遷移金属酸化物の酸素含有率は、第１の抵抗変化層を構成する遷移金属酸化物の酸素含有率より高い。このような構造とすることで、抵抗変化素子に電圧を印加した場合には、酸素含有率が高く、より高い抵抗値を示す第２の抵抗変化層にほとんどの電圧が印加されることになる。また、上部電極と第２の抵抗変化層との界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、上部電極と第２の抵抗変化層との界面で、選択的に酸化・還元の反応が起こり、安定に抵抗変化を実現することができる。
従来の不揮発性記憶素子に対し、本件発明者らは、特許文献２において示すように、抵抗変化が開始される状態へ遷移させるために初期に抵抗変化素子に印加するブレイク電圧を低くし、かつ、ブレイク電圧の素子ごとのばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子及びその製造方法を開発してきた。
図１５（ａ）は、従来の第１の不揮発性記憶素子４０の構成例を示す断面図（図１５（ｂ）のＡ−Ａ’での断面図）、図１５（ｂ）は図１５（ａ）の第１の抵抗変化層１０６ａの平面図である。なお、以下で、断面図とは抵抗変化素子の積層方向と平行な線を含む面内図を示し、平面図とは抵抗変化素子の積層方向からみたときの図を示している。
第１の不揮発性記憶素子４０は、第１の配線１０１が形成された基板１００と、この基板１００上に形成された第１の層間絶縁層１０２と、この第１の層間絶縁層１０２を貫通して第１の配線１０１に達する第１のコンタクトホール１０３の内部に形成された第１のコンタクトプラグ１０４とを有している。そして、第１のコンタクトプラグ１０４を被覆して、下部電極１０５、抵抗変化層１０６、及び上部電極１０７で構成される抵抗変化素子が形成されている。この抵抗変化素子を被覆して、第２の層間絶縁層１０８が形成され、この第２の層間絶縁層１０８を貫通して、上部電極１０７に達する第２のコンタクトホール１０９が形成され、その内部に第２のコンタクトプラグ１１０が形成されている。第２のコンタクトプラグ１１０を被覆して、第２の配線１１１が形成されている。
ここで、抵抗変化層１０６は、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂの積層構造で構成され、かつ第１の抵抗変化層１０６ａは酸素不足型の酸化タンタル(ＴａＯｘ、０＜ｘ＜２．５)を主成分とした遷移金属酸化物で構成される。第２の抵抗変化層１０６ｂを構成する第２の遷移金属酸化物の酸素含有率は、第１の抵抗変化層１０６ａを構成する第１の遷移金属酸化物の酸素含有率より高い。例えば、第２の抵抗変化層１０６ｂが酸化タンタル（ＴａＯｙ）で構成されるとすると、ｘ＜ｙとなる。第２の抵抗変化層１０６ｂがタンタル以外の遷移金属で構成される場合は、絶縁性を示す化学量論的組成（ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ ｃｏｍｐｏｓｉｔｉｏｎ）からの酸素の不足度が小さい材料で構成される。
第１の抵抗変化層１０６ａの表面（第２の抵抗変化層１０６ｂとの界面）には、図１５（ｂ）に示すようなライン状の段差１０６ａｘ（高さ１〜３０ｎｍ、長さ５００ｎｍ）が形成されており、その上方に形成された第２の抵抗変化層１０６ｂの段差１０６ａｘの上方表面にはライン状の屈曲部１０６ｂｘが発生している。
図１６（ａ）は、従来の第２の不揮発性記憶素子５０の構成例を示す断面図（図１６（ｂ）のＡ−Ａ’での断面図）、図１６（ｂ）は図１６（ａ）の第１の抵抗変化層１０６ａの平面図である。
第２の不揮発性記憶素子５０と第１の不揮発性記憶素子４０との違いは、第１の抵抗変化層１０６ａに形成された段差の形状にある。第１の不揮発性記憶素子４０においては、第１の抵抗変化層１０６ａの表面に形成された段差１０６ａｘはライン状であるのに対し、第２の不揮発性記憶素子５０においては、リング状の段差１０６ａｙが形成されている。よって、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｙもリング状となる。
図１５及び図１６の構成によれば、第１の抵抗変化層１０６ａの段差１０６ａｘもしくは１０６ａｙ上に、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｘもしくは１０６ｂｙが発生するので、その屈曲部１０６ｂｘもしくは１０６ｂｙを起点に低い電圧でも初期のブレイク現象を生じさせることができる。また、段差形状は意図的に制御されて形成されるので、第２の抵抗変化層１０６ｂの屈曲部の形状が安定するため、ブレイク電圧のばらつきも増加しない。以上により、初期のブレイク電圧の低電圧化とそのばらつきの抑制を両立することができる。
図１７Ａ（ａ）は、従来の第３の不揮発性記憶素子６０の構成例を示す断面図（図１７Ａ（ｂ）のＡ−Ａ’での断面図）、図１７Ａ（ｂ）は図１７Ａ（ａ）の第１の抵抗変化層１０６ａの平面図、図１７Ｂは図１７Ａの第１の抵抗変化層１０６ａの斜視図である。
第３の不揮発性記憶素子６０と第１の不揮発性記憶素子４０との違いは、第１の抵抗変化層１０６ａに形成された段差の形状にある。具体的には、従来の第１の不揮発性記憶素子４０においては、第１の抵抗変化層１０６ａの表面に形成された段差１０６ａｘはライン状の１本であるのに対し、第３の不揮発性記憶素子６０においては、第１の抵抗変化層１０６ａの表面に段差１０６ａｘ１及び１０６ａｘ２のライン状の２本の段差が形成され、素子の中央部において、段差１０６ａｘ１及び１０６ａｘ２が交点を有している。この交点を起点にして、第１の抵抗変化層１０６ａは４つの領域に区分されている。かかる構成によれば、第１の抵抗変化層１０６ａの段差１０６ａｘ１及び１０６ａｘ２の交点上方に、第２の抵抗変化層１０６ｂの最大の屈曲部１０６ｂｘが発生するので、その屈曲部１０６ｂｘを起点に低い電圧でもブレイク現象を生じることができる。
国際公開第２００８／１４９４８４号 国際公開第２０１１／０３０５５９号
しかしながら、上述した従来の抵抗変化型の不揮発性記憶素子を微細化していくと、抵抗変化素子の面積がより小さくなり、ブレイク電圧の印加により形成されるフィラメントの位置と抵抗変化素子の端部（抵抗変化層１０６の積層方向と直交する方向の端部）との距離が相対的に近くなることによる課題が発生する。具体的には、抵抗変化素子の端部では、エッチング時のダメージによる組成崩れや酸素欠損が発生し、こういう領域に発生したフィラメントにおける抵抗変化特性はばらつきが大きいということである。エッチングのダメージによる遷移金属酸化物の組成ずれや酸素欠損は、メモリセル（抵抗変化素子）の抵抗の変動要因になるので、セル電流のばらつきとなって課題が顕在化してくる。一方、製造方法においても、抵抗変化素子のサイズが小さくなることで、段差を形成するマスクとの合わせずれが抵抗変化特性に影響を与える。
本発明は上記課題を解決するためになされたものであり、ブレイク電圧を低くし、かつ、抵抗変化特性の素子ごとのばらつきを抑制し、微細化に対応可能な抵抗変化型の不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法を提供することを目的としている。
上記目的を達成するために、本発明の一態様に係る不揮発性記憶素子の製造方法は、基板上に下部電極を形成する工程と、前記下部電極上に第１の金属酸化物で構成され、表面に一段の段差を有する第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層の前記段差を被覆して、酸素不足度が前記第１の金属酸化物の酸素不足度より低い第２の金属酸化物で構成され、かつ前記段差の上方に前記段差を被覆する屈曲部を有する第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に上部電極を形成する工程とを有し、前記第１の抵抗変化層を形成する工程において、前記第１の抵抗変化層の表面で、前記段差は一段のみであり、かつ上方から見た前記段差の角部がただ１つになるように前記段差を形成することを特徴とする。
本発明の不揮発性記憶素子によれば、第２の抵抗変化層の下地層の表面に意図的に段差を形成することにより、その段差上の第２の抵抗変化層に局所的に薄膜化もしくは屈曲した部位を安定に形成することで、ブレイク電圧を低減し、かつそのばらつきを低減することができる。更に、抵抗変化素子内の屈曲部のただ一つの角部を起点にフィラメントが発生することで、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができ、メモリの微細化・大容量化を実現することができる。
図１の（ａ）は、本発明の実施の形態１における不揮発性記憶素子の構成例を示す断面図である。図１の（ｂ）は、同不揮発性記憶素子の第１の抵抗変化層の平面図である。 図２の（ａ）は、本発明の実施の形態１における不揮発性記憶素子の構成例を示す断面図である。図２の（ｂ）は、不揮発性記憶素子の第１の抵抗変化層の平面図である。 図３の（ａ）から（ｅ）は、本発明の実施の形態１における不揮発性記憶素子の要部の第１の製造方法を示す断面図である。 図４の（ａ）から（ｄ）は、本発明の実施の形態１における不揮発性記憶素子の要部の第１の製造方法を示す断面図である。 図５の（ａ）から（ｅ）は、本発明の実施の形態１における不揮発性記憶素子の要部の第１の製造方法を示す平面図である。 図６の（ａ）から（ｅ）は、本発明の実施の形態１における不揮発性記憶素子の要部の第２の製造方法を示す断面図である。 図７の（ａ）から（ｅ）は、本発明の実施の形態１における不揮発性記憶素子の要部の第２の製造方法を示す平面図である。 図８の（ａ）は、本発明の実施の形態２における不揮発性記憶素子の構成例を示す断面図である。図８の（ｂ）は、同不揮発性記憶素子の下部電極の平面図である。 図９の（ａ）は、本発明の実施の形態２における不揮発性記憶素子の構成例を示す断面図である。図９の（ｂ）は、同不揮発性記憶素子の下部電極の平面図である。 図１０の（ａ）から（ｅ）は、本発明の実施の形態２における不揮発性記憶素子の要部の第１の製造方法を示す断面図である。 図１１の（ａ）から（ｆ）は、本発明の実施の形態２における不揮発性記憶素子の要部の第１の製造方法を示す平面図である。 図１２の（ａ）から（ｅ）は、本発明の実施の形態２における不揮発性記憶素子の要部の第２の製造方法を示す断面図である。 図１３の（ａ）から（ｆ）は、本発明の実施の形態２における不揮発性記憶素子の要部の第２の製造方法を示す平面図である。 図１４の（ａ）は、本発明の実施の形態３における不揮発性記憶素子の構成例を示す断面図である。図１４の（ｂ）は、同不揮発性記憶素子の第１の抵抗変化層の平面図である。 図１５の（ａ）は、従来の第１の不揮発性記憶素子の構成例を示す断面図である。図１５の（ｂ）は、従来の第１の不揮発性記憶素子の第１の抵抗変化層の平面図である。 図１６の（ａ）は、従来の第２の不揮発性記憶素子の構成例を示す断面図である。図１６の（ｂ）は、従来の第２の不揮発性記憶素子の第１の抵抗変化層の平面図である。 図１７Ａの（ａ）は、従来の第３の不揮発性記憶素子の構成例を示す断面図である。図１７Ａの（ｂ）は、従来の第３の不揮発性記憶素子の第１の抵抗変化層の平面図である。 図１７Ｂは、従来の第３の不揮発性記憶素子の第１の抵抗変化層の斜視図である。
（本発明の基礎となった知見）
上述した第１の不揮発性記憶素子４０では、第１の抵抗変化層１０６ａのライン状の段差１０６ａｘ上方の、第２の抵抗変化層１０６ｂのライン状の屈曲部１０６ｂｘのいずれかの部分でブレイクされる。従って、抵抗変化素子の中央（抵抗変化層１０６の積層方向と直交する方向を含む面の中央）で必ずしもフィラメントが形成されるわけではなく、微細化の影響を受けやすく、抵抗変化特性がばらつく。
次に、上述した従来の第２の不揮発性記憶素子５０では、第１の抵抗変化層１０６ａのリング状の段差１０６ａｙ上方に、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｙが発生する。従って、その屈曲部１０６ｂｙを起点に、とりわけ平面的に見てリング状の屈曲部１０６ｂｙの曲率の大きい角部を起点にフィラメントが発生する。リング状の屈曲部１０６ｂｙに角部は４箇所あり、いずれの角部でフィラメントが発生するかは確率によるので、抵抗変化素子により、フィラメントの位置が異なり、抵抗変化特性がばらつく。これが、メモリのビットばらつきの要因になる。また、抵抗変化素子の大きさよりリング状の段差１０６ａｙを小さく形成する必要があり、微細化がリング状の段差パターンで律速してしまうという問題もある。なお、本明細書において、屈曲部は、基板表面に対して垂直方向に屈曲している部位を示している。そして、角部は、基板表面に対して垂直方向に屈曲し、かつ基板表面に対して平行方向に屈曲している部位である。
最後に、上述した従来の第３の不揮発性記憶素子６０では、複数の段差の交点に電界が集中しやすくなり、ブレイクの箇所を固定できる。しかし、複数の段差を２枚のマスクを用いてパターニングして作成するので、１枚のマスクを用いてパターニングした場合の抵抗変化素子と比較して合わせずれがより大きくなり、抵抗変化特性がばらつく。従って、微細化にとってはまだ十分とはいえない。
そこで、本発明の一態様に係る不揮発性記憶素子の製造方法は、基板上に下部電極を形成する工程と、前記下部電極上に第１の金属酸化物で構成され、表面に一段の段差を有する第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層の前記段差を被覆して、酸素不足度が前記第１の金属酸化物の酸素不足度より低い第２の金属酸化物で構成され、かつ前記段差の上方に前記段差を被覆する屈曲部を有する第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に上部電極を形成する工程とを有し、前記第１の抵抗変化層を形成する工程において、前記第１の抵抗変化層の表面で、前記段差は一段のみであり、かつ上方から見た前記段差の角部がただ１つになるように前記段差を形成することを特徴とする。ここで、屈曲部とは、下地に形成された不連続の段差の影響を受けて、側方から見て第２の抵抗変化層が曲がった部位のことをいい、連続的に変化する緩やかな段差形状による影響により発生するものは含まない。
また、本発明の一態様に係る不揮発性記憶素子の製造方法は、基板上に、表面に一段の段差を有する下部電極を形成する工程と、前記下部電極の前記段差を被覆して、第２の金属酸化物で構成され、かつ前記段差の上方に前記段差を被覆する屈曲部を有する第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に、酸素不足度が前記第２の金属酸化物の酸素不足度より高い第１の金属酸化物で構成される第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層上に上部電極を形成する工程とを有し、前記下部電極を形成する工程において、前記下部電極の表面で、前記段差は一段のみであり、かつ上方から見た前記段差の角部がただ１つになるように前記段差を形成することを特徴とする。
以上の製造方法とすることにより、下地の段差形状を反映して、その段差上の第２の抵抗変化層に屈曲部を安定に形成することができ、その屈曲部を起点に低い電圧でもブレイク現象を生じることができる。また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層の屈曲部の形状が安定することで、ブレイク電圧のばらつきも増加しない。また、抵抗変化素子内の段差のただ一つの角部上の屈曲部の角部を起点にフィラメントが発生することで、ブレイク電圧及び抵抗変化特性の素子ごとのばらつきを抑え、微細化に対応可能な抵抗変化型の不揮発性記憶素子を実現することができる。
ここで、前記第１の抵抗変化層を形成する工程において、前記第１の抵抗変化層の表面で、上方から見た前記段差の角部が中央に位置するように前記段差を形成してもよい。
また、前記下部電極を形成する工程において、前記下部電極の表面で、上方から見た前記段差の角部が中央に位置するように前記段差を形成してもよい。
このような構成とすることにより、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができるので、メモリの微細化・大容量化を実現することができる。
また、前記第１の抵抗変化層を形成する工程において、第１の抵抗変化層を成膜した後、成膜された第１の抵抗変化層の表面に前記段差を形成し、前記段差の形成された第１の抵抗変化層をパターニングすることで、表面に一段の段差を有する第１の抵抗変化層を形成し、前記第２の抵抗変化層を形成する工程において、第２の抵抗変化層を成膜した後、成膜された第２の抵抗変化層をパターニングすることで第２の抵抗変化層を形成し、前記上部電極を形成する工程において、上部電極を成膜した後、成膜された上部電極をパターニングすることで上部電極を形成してもよい。
また、前記下部電極を形成する工程において、下部電極を成膜した後、成膜された下部電極の表面に前記段差を形成し、前記段差の形成された下部電極をパターニングすることで、表面に一段の段差を有する下部電極を形成し、前記第１の抵抗変化層を形成する工程において、第１の抵抗変化層を成膜した後、成膜された第１の抵抗変化層をパターニングすることで第１の抵抗変化層を形成し、前記第２の抵抗変化層を形成する工程において、第２の抵抗変化層を成膜した後、成膜された第２の抵抗変化層をパターニングすることで第２の抵抗変化層を形成し、前記上部電極を形成する工程において、上部電極を成膜した後、成膜された上部電極をパターニングすることで上部電極を形成してもよい。
また、前記第１の抵抗変化層を形成する工程において、第１の抵抗変化層を成膜した後、成膜された第１の抵抗変化層の表面に前記段差を形成し、前記段差の形成された第１の抵抗変化層をパターニングすることで、表面に一段の段差を有する第１の抵抗変化層を形成し、前記第１の抵抗変化層を形成する工程において、前記段差を形成するために用いるマスクの開口の一辺が、上方から見た前記パターニング後の前記第１の抵抗変化層の最小寸法より大きくなるように、前記段差を形成してもよい。
また、前記第１の抵抗変化層を形成する工程において、第１の抵抗変化層を成膜した後、成膜された第１の抵抗変化層の表面に前記段差を形成し、前記段差の形成された第１の抵抗変化層をパターニングすることで、表面に一段の段差を有する第１の抵抗変化層を形成し、前記第１の抵抗変化層を形成する工程において、前記段差を形成するために用いるマスクの一辺が、上方から見た前記パターニング後の前記第１の抵抗変化層の最小寸法より大きくなるように、前記段差を形成してもよい。
また、前記下部電極を形成する工程において、下部電極を成膜した後、成膜された下部電極の表面に前記段差を形成し、前記段差の形成された下部電極をパターニングすることで、表面に一段の段差を有する下部電極を形成し、前記下部電極を形成する工程において、前記段差を形成するために用いるマスクの開口の一辺が、上方から見た前記パターニング後の前記下部電極の最小寸法より大きくなるように、前記段差を形成してもよい。
また、前記下部電極を形成する工程において、下部電極を成膜した後、成膜された下部電極の表面に前記段差を形成し、前記段差の形成された下部電極をパターニングすることで、表面に一段の段差を有する下部電極を形成し、前記下部電極を形成する工程において、前記段差を形成するために用いるマスクの一辺が、上方から見た前記パターニング後の前記下部電極の最小寸法より大きくなるように、前記段差を形成してもよい。
また、本発明の一形態に係る不揮発性記憶装置の製造方法は、上記不揮発性記憶素子の製造方法を用いて複数の前記不揮発性記憶素子を備える不揮発性記憶装置を製造する方法であって、前記第１の抵抗変化層を形成する工程において、前記パターニングにより、１つの前記第１の抵抗変化層を前記複数の不揮発性記憶素子に対応した複数の第１の抵抗変化層に分離し、前記第１の抵抗変化層を形成する工程において、上方から見た前記パターニング前の前記段差が形成された第１の抵抗変化層の１つの前記段差が、前記パターニング後の前記複数の第１の抵抗変化層に跨るように前記段差を形成することを特徴とする。
また、本発明の一形態に係る不揮発性記憶装置の製造方法は、上記不揮発性記憶素子の製造方法を用いて複数の前記不揮発性記憶素子を備える不揮発性記憶装置を製造する方法であって、前記下部電極を形成する工程において、前記パターニングにより、１つの前記下部電極を前記複数の不揮発性記憶素子に対応した複数の下部電極に分離し、前記下部電極を形成する工程において、上方から見た前記パターニング前の前記段差が形成された下部電極の１つの前記段差が、前記パターニング後の前記複数の下部電極に跨るように前記段差を形成することを特徴とする。
例えば、隣接した抵抗変化素子に跨って段差を共通して形成することにより、上方から見たパターニング前の第１の抵抗変化層又は下部電極の表面の段差を抵抗変化素子より小さく形成する必要がなくなり、微細化が段差パターンで律速してしまうという問題を解消することができる。
また、本発明の一態様に係る不揮発性記憶素子は、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成され、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の抵抗変化層上に形成され、酸素不足度が前記第１の金属酸化物の酸素不足度より低い第２の金属酸化物で構成される第２の抵抗変化層と、前記第２の抵抗変化層上に形成された上部電極とを備え、前記第１の抵抗変化層と前記第２の抵抗変化層との界面には一段のみの段差があり、前記第２の抵抗変化層は、前記段差を被覆して形成され、かつ前記段差の上方に前記段差を被覆する屈曲部を有し、上方から見た前記屈曲部の角部は、前記第２の抵抗変化層の表面において、ただ１つであることを特徴とする。
このような構成とすることにより、第１の抵抗変化層の段差形状を反映して、その段差上の第２の抵抗変化層に屈曲部が発生するので、その屈曲部を起点に低い電圧でもブレイク現象を生じることができる。また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層の屈曲部の形状が安定することで、ブレイク電圧のばらつきも増加しない。また、抵抗変化素子内の屈曲部のただ一つの角部を起点にフィラメントが発生することで、ブレイク電圧及び抵抗変化特性の素子ごとのばらつきを抑え、微細化に対応可能な抵抗変化型の不揮発性記憶素子を実現することができる。
ここで、前記不揮発性記憶素子は、さらに、前記下部電極の下方に形成されたコンタクトプラグを備え、前記下部電極と前記第１の抵抗変化層との界面は平坦であってもよい。
例えば、コンタクトプラグ上方にリセスが発生しても、そのリセスの上方の下部電極を厚くし、下部電極の表面を平坦にすることができる。屈曲部における第２の抵抗変化層の形状及び膜厚は、第１の抵抗変化層の段差形状にのみ依存し、更に下層の下地の形状には影響を受けない。よって、下地に起因したビットごとの抵抗変化特性のばらつきを低減することができる。
また、本発明の一態様に係る不揮発性記憶素子は、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成され、第２の金属酸化物で構成される第２の抵抗変化層と、前記第２の抵抗変化層上に形成され、酸素不足度が前記第２の金属酸化物の酸素不足度より高い第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の抵抗変化層上に形成された上部電極とを備え、前記下部電極と前記第２の抵抗変化層との界面には一段のみの段差があり、前記第２の抵抗変化層は、前記段差を被覆して形成され、かつ前記段差の上方に前記段差を被覆する屈曲部を有し、上方から見た前記屈曲部の角部は、前記第２の抵抗変化層の表面において、ただ１つであることを特徴とする。
このような構成とすることにより、下部電極の段差形状を反映して、その段差上の第２の抵抗変化層に屈曲部が発生するので、その屈曲部を起点に低い電圧でもブレイク現象を生じることができる。また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層の屈曲部の形状が安定することで、ブレイク電圧のばらつきも増加しない。また、抵抗変化素子内の屈曲部のただ一つの角部を起点にフィラメントが発生することで、ブレイク電圧及び抵抗変化特性の素子ごとのばらつきを抑え、微細化に対応可能な抵抗変化型の不揮発性記憶素子を実現することができる。
ここで、上方から見た前記屈曲部の角部は、前記第２の抵抗変化層の表面において、中央に位置してもよい。
このような構成とすることにより、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができるので、メモリの微細化・大容量化を実現することができる。
また、前記第２の抵抗変化層は絶縁層であってもよい。
このような構成とすることにより、初期ブレイクの課題がより顕在化するなかで、これに対応することができる。
また、前記第１の金属酸化物及び前記第２の金属酸化物は、タンタル、ハフニウムまたはジルコニウムの酸化物で構成されてもよい。
これらの材料は抵抗変化素子のリテンション特性に優れ、かつ高速動作を可能にする材料であり、抵抗変化開始時に初期ブレイクを必要とする抵抗変化層の材料として用いることで、そのブレイク特性を極めて安定化することができる。
また、前記下部電極又は前記上部電極に接するダイオード素子を備えてもよい。
抵抗変化素子とダイオード素子が直列に接続されたメモリセル構造では、ダイオード素子に分配される電圧分を追加して、セルに印加される電圧を上げなければならず、より低電圧化の要望が大きい。本発明の不揮発性記憶素子においては、抵抗変化素子のブレイク電圧を低電圧化できるので、全体のメモリセルの印加電圧を下げることができる。また、抵抗変化素子のブレイク現象は、局所的に発生するので、ブレイク時に流れる過渡電流を小さくすることができる。これにより、ダイオード素子の破壊も防止することができる。
また、本発明の一態様に係る不揮発性記憶装置は、上記抵抗変化素子を複数備え、個々の不揮発性記憶素子において、上方から見た前記屈曲部の角部と、前記角部を構成する２本の直線部との相対的な位置関係が異なることを特徴とする。
このような構成とすることにより、隣接した抵抗変化素子に跨って段差を共通して形成することができる。よって、抵抗変化素子より段差パターンを小さく形成する必要がなくなり、微細化が段差パターンで律速してしまうという問題を解消することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲によって定まる。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。また、図面において、実質的に同一の構成、動作、及び効果を表す要素については、同一の符号を付す。
（実施の形態１）
［素子の構成］
図１（ａ）は、本発明の実施の形態１における不揮発性記憶素子１０の構成例を示す断面図（図１（ｂ）のＡ−Ａ’での断面図）、図１（ｂ）は図１（ａ）の第１の抵抗変化層１０６ａの平面図である。また、図２（ａ）は、本発明の実施の形態１における不揮発性記憶素子１０の構成例を示す断面図（図２（ｂ）のＢ−Ｂ’での断面図）、図２（ｂ）は図２（ａ）の第１の抵抗変化層１０６ａの平面図である。なお、図１（ａ）及び図２（ａ）は、同じ不揮発性記憶素子１０の異なる位置での断面図を示している。
図１及び図２に示すように、本実施の形態１の不揮発性記憶素子１０は、基板１００と、基板１００上に形成された下部電極１０５と、下部電極１０５上に形成され、第１の金属酸化物で構成される第１の抵抗変化層１０６ａと、第１の抵抗変化層１０６ａ上に形成され、酸素不足度が第１の金属酸化物の酸素不足度より低い第２の金属酸化物で構成される第２の抵抗変化層１０６ｂと、第２の抵抗変化層１０６ｂ上に形成された上部電極１０７とを備える。第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの界面には一段の段差１０６ａｚがあり、第２の抵抗変化層１０６ｂは、段差１０６ａｚを被覆して形成され、かつ段差１０６ａｚの上方に段差１０６ａｚを被覆する屈曲部１０６ｂｚを有し、上方から見た屈曲部１０６ｂｚの角部は、第２の抵抗変化層１０６ｂの表面において、ただ１つである。
抵抗変化層１０６は、下部電極１０５と上部電極１０７との間に介在され、下部電極１０５と上部電極１０７との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。例えば、下部電極１０５と上部電極１０７との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。
第１の抵抗変化層１０６ａは、酸素不足型の第１の金属酸化物で構成され、第２の抵抗変化層は、第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物で構成されている。不揮発性記憶素子１０の第２の抵抗変化層１０６ｂ中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。抵抗変化層を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。
ここで、不揮発性記憶素子１０は、さらに、下部電極１０５の下方に形成された第１のコンタクトプラグ１０４を備え、下部電極１０５と第１の抵抗変化層１０６ａとの界面は平坦である。また、上方から見た屈曲部１０６ｂｚの角部は、第２の抵抗変化層１０６ｂの表面において、中央に位置する。また、第２の抵抗変化層１０６ｂは絶縁層である。また、第１の金属酸化物及び第２の金属酸化物は、例えば、タンタル、ハフニウムまたはジルコニウムの酸化物から構成される。
なお、屈曲部１０６ｂｚの角部が第２の抵抗変化層１０６ｂの表面において中央に位置するとしたが、第２の抵抗変化層１０６ｂが上方から見たときに多角形形状及び楕円形状である場合、この中央は重心を意味する。また、この中央とは厳密な中央を意味するものでなく、製造ばらつきの範囲内でずれた位置にあるものを含む略中央を意味する。
以下、本実施の形態１の不揮発性記憶素子１０について詳細に説明する。
図１及び図２に示すように、本実施の形態１の不揮発性記憶素子１０は、第１の配線１０１が形成された基板１００と、この基板１００上に第１の配線１０１を覆って形成されたシリコン酸化膜（膜厚５００〜１０００ｎｍ）で構成される第１の層間絶縁層１０２と、この第１の層間絶縁層１０２を貫通して第１の配線１０１に達する（電気的に接続する）第１のコンタクトホール１０３（直径５０〜３００ｎｍ）の内部に埋め込み形成された、タングステン（Ｗ）を主成分とする第１のコンタクトプラグ１０４とを有している。
第１のコンタクトプラグ１０４の上面と第１の層間絶縁層１０２の上面とは連続的ではなく（すなわち、同一平面上になく）、その不連続部にリセス（深さ５〜５０ｎｍ）が発生している。そして、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上には、窒化タンタル（ＴａＮ）で構成される下部電極１０５（膜厚５〜１００ｎｍ）と、抵抗変化層１０６（膜厚２０〜１００ｎｍ）と、貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）から構成される上部電極１０７（膜厚５〜１００ｎｍ）とを有する抵抗変化素子（５０〜３００ｎｍ角）が形成されている。この抵抗変化素子を被覆して、シリコン酸化膜（ＳｉＯ、膜厚５００〜１０００ｎｍ）で構成される第２の層間絶縁層１０８が形成され、この第２の層間絶縁層１０８を貫通して、上部電極１０７に達する第２のコンタクトホール１０９（直径５０〜３００ｎｍ）が形成され、その内部にタングステン（Ｗ）を主成分とした第２のコンタクトプラグ１１０が形成されている。第２のコンタクトプラグ１１０を被覆して、第２の層間絶縁層１０８上には、第２の配線１１１が形成されている。なお、下部電極１０５の表面には、第１のコンタクトプラグ１０４上方に発生した段差が転写されておらず、下部電極１０５の表面は全面にわたって、極めて高い平坦度を有し、連続面（平坦面）を維持している。
ここで、抵抗変化層１０６は、第１の抵抗変化層１０６ａ（膜厚１８〜９５ｎｍ）と第２の抵抗変化層１０６ｂ（膜厚が２〜１０ｎｍ）の積層構造で構成され、かつ第１の抵抗変化層１０６ａは酸素不足型の酸化タンタル(ＴａＯｘ、０＜ｘ＜２．５)を主成分とした第１の金属酸化物で構成される。
第２の抵抗変化層１０６ｂを構成する第２の金属酸化物の酸素含有率は、第１の抵抗変化層１０６ａを構成する第１の金属酸化物の酸素含有率より高く、例えば、第２の抵抗変化層１０６ｂが酸化タンタル（ＴａＯｙ）で構成されるとすると、ｘ＜ｙとなる。第２の抵抗変化層１０６ｂがタンタル以外の金属で構成される場合は、絶縁性を示す化学量論的組成（ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ ｃｏｍｐｏｓｉｔｉｏｎ）からの酸素の不足度が小さい材料で構成される。
言い換えると、第２の抵抗変化層１０６ｂを構成する第２の金属酸化物の酸素不足度は、第１の抵抗変化層１０６ａを構成する第１の金属酸化物の酸素不足度より低い。
「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。従って、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層を構成する金属と、第２の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。
このような構造とすることで、抵抗変化素子に電圧を印加した場合には、酸素不足度が低く、より高い抵抗値を示す第２の抵抗変化層１０６ｂにほとんどの電圧が印加されることになる。また、上部電極１０７と第２の抵抗変化層１０６ｂの界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、上部電極１０７と第２の抵抗変化層１０６ｂとの界面で、選択的に酸化・還元の反応が起こり、安定に抵抗変化を実現することができる。
なお、第１の金属酸化物を構成する金属と、第２の金属酸化物を構成する金属とは、異なる金属を用いてもよい。この場合、第２の金属酸化物は、第１の金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に下部電極１０５と上部電極１０７との間に印加された電圧は、第２の金属酸化物に、より多くの電圧が分配され、第２の金属酸化物中で発生する酸化還元反応をより起こしやすくすることができる。
また、第１の抵抗変化層１０６ａとなる第１の金属酸化物を構成する第１の金属と、第２の抵抗変化層１０６ｂとなる第２の金属酸化物を構成する第２の金属とを、互いに異なる金属を用いる場合、第２の金属の標準電極電位は、第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い第２の金属酸化物において、酸化還元反応が起こりやすくなる。なお、抵抗変化現象は、抵抗が高い第２の抵抗変化層１０６ｂ中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント(導電パス)が変化することにより、その抵抗値（酸素不足度）が変化すると考えられる。
例えば、第１の金属酸化物に、酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。このように、第２の金属酸化物に第１の金属酸化物より標準電極電位が低い金属の酸化物を用いることにより、第２の金属酸化物中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、高抵抗層となる第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。例えば、第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。
また、一般に、化学量論的組成を有するＴａ２Ｏ５は絶縁体と考えられており、Ｔａ２Ｏ５から酸素が欠損した第２の金属酸化物から構成される第２の抵抗変化層１０６ｂは、絶縁体である。本発明における絶縁体の定義は、一般的な定義に従う。すなわち、抵抗率が１０８Ωｃｍ以上の材料を絶縁体と定義し（非特許文献：出展「集積回路のための半導体工学」工業調査会（１９９２年）宇佐美晶、兼房慎二、前川隆雄、友景肇、井上森男）、１０８Ωｃｍ未満の抵抗値を有する材料を導電体と定義する。この場合、第２の金属酸化物は第１の金属酸化物に対して、抵抗率が例えば４から６桁以上異なることなるが、第２の抵抗変化層１０６ｂは、ブレイク電圧の印加により例えば抵抗率が１０４Ωｃｍに変化する。
上述した各材料の積層構造の抵抗変化層１０６における抵抗変化現象は、いずれも抵抗が高い第２の金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント（導電パス）が変化することにより、その抵抗値が変化すると考えられる。
つまり、第２の金属酸化物に接続されている上部電極１０７に、下部電極１０５を基準にして正の電圧を印加したとき、抵抗変化層１０６中の酸素イオンが第２の金属酸化物側に引き寄せられる。これによって、第２の金属酸化物中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域中のフィラメントが繋がりにくくなり、抵抗値が増大すると考えられる。
逆に、第２の金属酸化物に接続されている上部電極１０７に、下部電極１０５を基準にして負の電圧を印加したとき、第２の金属酸化物中の酸素イオンが第１の金属酸化物側に押しやられる。これによって、第２の金属酸化物中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域中のフィラメントが繋がりやすくなり、抵抗値が減少すると考えられる。
下部電極１０５及び上部電極１０７のうち、酸素不足度がより小さい第２の金属酸化物１０６ｂに接続されている上部電極１０７は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第２の金属酸化物を構成する金属及び下部電極を構成する材料と比べて標準電極電位が、より高い材料で構成する。また、酸素不足度がより高い第１の金属酸化物１０６ａに接続されている下部電極１０５は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、第１の金属酸化物１０６ａを構成する金属と比べて標準電極電位が、より低い材料で構成してもよい。
すなわち、上部電極の標準電極電位Ｖ２、第２の金属酸化物を構成する金属の標準電極電位Ｖｒ２、第１の金属酸化物を構成する金属の標準電極電位Ｖｒ１、下部電極の標準電極電位Ｖ１との間には、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１の関係を満足してもよい。
このような構成とすることにより、上部電極１０７と第２の金属酸化物１０６ｂの界面近傍の第２の金属酸化物１０６ｂ中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
第１の抵抗変化層１０６ａの表面（第２の抵抗変化層１０６ｂとの界面）には、図１（ｂ）に示すような１つの屈曲した部分（角部）と２つの直線状の部分（直線部）とを含む一段のＬ字状の段差１０６ａｚ（高さ１〜３０ｎｍ、１辺の長さ２５０ｎｍ）が形成されている。従って、第１の抵抗変化層１０６ａは、段差１０６ａｚにより、その膜厚が薄くその表面が低くなった領域１０６ａｄと、その膜厚が厚くその表面が高くなった領域１０６ａｕつまり元の膜厚を示す領域１０６ａｕに分けられている。それゆえに図１（ａ）の断面図では、第１の抵抗変化層１０６ａの表面に段差１０６ａｚが確認され、図２（ａ）の断面図では、第１の抵抗変化層１０６ａの表面は平坦な形状となる。段差１０６ａｚの角部（コーナー部）の形状は、ブレイクの起点を固定させるためには、直角が好ましいが、製造方法上、完全な直角は作り得ないので、曲率が変化して高くなるような角部が形成されていればよい。この段差１０６ａｚの上方に形成された第２の抵抗変化層１０６ｂの上方表面には屈曲部１０６ｂｚが発生している。従って、屈曲部１０６ｂｚは、上方からみたとき、段差１０６ａｚに対応して、１つの屈曲した部分（角部）と２つの直線状の部分（直線部）とを含むＬ字状で形成されている。屈曲部１０６ｂｚの角部の形状についても、直角が好ましいが、製造方法上、完全な直角は作り得ないので、曲率が変化して高くなるような角部が形成されていればよい。
段差１０６ａｚは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの境界において第１の抵抗変化層１０６ａの厚み方向の高さの変化を生じさせる部分である。第１の抵抗変化層１０６ａは、第２の抵抗変化層１０６ｂとの境界面として、第１主面（領域１０６ａｕ）と、第１主面より高さの低い第２主面（領域１０６ａｄ）と、第１主面及び第２主面をつなぐ側面を有する。そして、段差１０６ａｚは、この第１の抵抗変化層１０６の側面から構成される。この側面は例えば第１主面及び第２主面の一方又は両方に対して９０°をなすように形成される。
段差１０６ａｚは、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの界面において、平坦度が急激に変化する変曲点、言い換えると平坦度の連続性が途切れる点を含む部分である。段差１０６ａｚは、第１のコンタクトホール１０３及び第２のコンタクトホール１０９の径方向の略中央に形成されることが好ましい。
屈曲部１０６ｂｚは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、第２の抵抗変化層１０６ｂの積層方向に屈曲する第２の抵抗変化層１０６ｂの一部分である。屈曲部１０６ｂｚは、段差１０６ａｚに沿って設けられ、段差１０６ａｚの側面上の部分から構成される。屈曲部１０６ｂｚは、第１のコンタクトホール１０３及び第２のコンタクトホール１０９の径方向の略中央に形成されることが好ましい。
以上のように、本実施の形態１の不揮発性記憶素子１０の構成によれば、第１の抵抗変化層１０６ａの段差１０６ａｚ上方に、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｚが形成されるので、その屈曲部１０６ｂｚを起点に低い電圧でも初期のブレイク現象を生じさせることができる。「ブレイク」とは、製造直後の抵抗変化素子に最初に電圧を印加した場合に、酸素不足度が低く、絶縁性を示す第２の抵抗変化層１０６ｂの一部を局所的に短絡させてフィラメントを形成し、抵抗変化が開始される状態へ遷移させることをいう。
また、段差１０６ａｚの形状は意図的に制御されて形成されるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｚの形状が安定するため、ブレイク電圧及び抵抗変化特性の素子ごとのばらつきを抑えることができる。
また、抵抗変化素子内にただ一つの段差１０６ａｚの角部を起点にフィラメントが発生することで、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができる。その結果、微細化による抵抗変化素子の形成のためのマスクの合わせずれによる影響を小さくすることができ、メモリの微細化・大容量化を実現することができる。
また、下部電極１０５は第１のコンタクトホール１０３内部の第１のコンタクトプラグ１０４の上方に発生したリセスの部分にも入り込んで形成されているが、下部電極１０５の表面は平坦となるように形成されている。従って、屈曲部１０６ｂｚにおける第２の抵抗変化層１０６ｂの形状及び膜厚は、第１の抵抗変化層１０６ａの段差１０６ａｚの形状にのみ依存し、第１の抵抗変化層１０６ａの下層の下地の形状には影響を受けない。よって、抵抗変化層１０６の下地に起因したビットごとの抵抗変化特性のばらつきを低減することができる。
［第１の製造方法］
図３（ａ）から（ｅ）、図４（ａ）から（ｄ）は本発明の実施の形態１における不揮発性記憶素子１０の要部の第１の製造方法を示す断面図である。また、図５（ａ）から（ｅ）は、図３（ｄ）から図４（ｃ）の各工程に対応した、不揮発性記憶素子１０を上方から見た平面図である。これらを用いて、本実施の形態１の不揮発性記憶素子１０の要部の第１の製造方法について説明する。
図３から図５に示すように、本実施の形態１の不揮発性記憶素子１０の第１の製造方法は、基板１００上に下部電極１０５を形成する工程と、下部電極１０５に第１の金属酸化物で構成され、表面に一段の段差１０６ａｚを有する第１の抵抗変化層１０６ａを形成する工程と、第１の抵抗変化層１０６ａの段差１０６ａｚを被覆して、酸素不足度が第１の金属酸化物の酸素不足度より低い第２の金属酸化物で構成され、かつ段差１０６ａｚの上方に段差１０６ａｚを被覆する屈曲部１０６ｂｚを有する第２の抵抗変化層１０６ｂを形成する工程と、第２の抵抗変化層１０６ｂ上に上部電極１０７を形成する工程とを有し、第１の抵抗変化層１０６ａを形成する工程において、第１の抵抗変化層１０６ａの表面で、上方から見た段差１０６ａｚの角部がただ１つになるように段差１０６ａｚを形成する。言い換えると、第２の抵抗変化層１０６ｂの表面で、上方から見た屈曲部１０６ｂｚの角部がただ１つになるように屈曲部１０６ｂｚを形成する。
ここで、第１の抵抗変化層１０６ａを形成する工程において、第１の抵抗変化層１０６ａの表面で、上方から見た段差１０６ａｚの角部が中央に位置するように段差１０６ａｚを形成する。
以下、本実施の形態１の不揮発性記憶素子１０の第１の製造方法について詳細に説明する。
まず、図３（ａ）に示すように、第１の配線１０１が形成された基板１００と、この基板１００上に第１の配線１０１を覆って形成されたシリコン酸化膜（膜厚５００〜１０００ｎｍ）で構成される第１の層間絶縁層１０２と、この第１の層間絶縁層１０２を貫通して第１の配線１０１に達する第１のコンタクトホール１０３（直径５０〜３００ｎｍ）の内部に埋め込み形成された、タングステン（Ｗ）を主成分とする第１のコンタクトプラグ１０４とを形成する。第１のコンタクトプラグ１０４の上面と第１の層間絶縁層１０２の上面は連続的ではなく（すなわち、同一平面上になく）、その不連続部にリセス（深さ５〜５０ｎｍ）が発生している。第１の層間絶縁層１０２については、プラズマＴＥＯＳ膜、並びに配線間の寄生容量の低減のためにフッ素含有酸化物（例えば、ＦＳＧ）及びｌｏｗ−ｋ材料等が用いられる。
次に、図３（ｂ）に示すように、導電層１０５’（下部電極１０５）を形成する工程において、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に、後に下部電極１０５となるタンタル窒化物から構成される導電層１０５’（膜厚５０〜２００ｎｍ）をスパッタ法で形成する。導電層１０５’が第１のコンタクトホール１０３内部の第１のコンタクトプラグ１０４の上方に発生したリセスの部分にも入り込んで形成される。また、第１のコンタクトプラグ１０４上の導電層１０５’の上面には、下地の形状が反映され凹みが生じる。
次に、図３（ｃ）に示すように、導電層１０５”（下部電極１０５）を形成する工程において、化学的機械的研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、パターニング後に下部電極１０５となる導電層１０５”（膜厚２０〜１００ｎｍ）を形成する。この工程のポイントは、図３（ｂ）で発生した上述の導電層１０５’の凹みが消失するまで、導電層１０５’を平坦化研磨することであり、また導電層１０５”を全面に残すことである。このような製造方法により、この導電層１０５”の表面は、第１のコンタクトプラグ１０４上に発生した段差が転写されておらず、下部電極１０５は表面全面にわたって、極めて高い平坦度を有し、第１のコンタクトプラグ１０４の上方と第１の層間絶縁層１０２の上方で連続面を維持できる。これは、第１のコンタクトプラグ１０４を形成した場合と異なり、導電層１０５”の研磨を途中で止めるために、研磨対象が常に同種の材料となり、ＣＭＰ法の研磨レートが異なることが原理的に回避できるからである。
次に、図３（ｄ）及び図５（ａ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、導電層１０５”上に、第１の金属酸化物から構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴン（Ａｒ）と酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、４０〜６５ａｔｍ％、その抵抗率は０．２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
次に、図３（ｅ）及び図５（ｂ）に示すように、第１の抵抗変化層１０６ａ’に後に段差１０６ａｚとなる段差１０６ａｚ１を形成する工程において、所望のマスクを用いて、複数の抵抗変化素子のそれぞれで個別に角部を持つ矩形形状（リング形状）の段差１０６ａｚ１（高さ１〜３０ｎｍ）をエッチングにより形成する。なお、図５では、後工程で形成される抵抗変化素子（抵抗変化層１０６）を点線で示している。なお、ここでは、マスクにより、図５（ｂ）の黒実線内の領域がエッチングされて凹部となる例で説明しているが、この逆に、黒実線外の領域がエッチングされて凹部となってもよい。
このとき、矩形形状の角部の一つが抵抗変化素子に含まれるように配置され、その角部は抵抗変化素子の中央近傍に配置されるのが好ましい。これにより、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができ、微細化による抵抗変化素子の形成におけるマスクの合わせずれやエッチングダメージによる影響を小さくすることができる。
また、この段差１０６ａｚ１を形成する際には、第１の抵抗変化層１０６ａ’中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用してドライエッチングをするのが好ましい。また、フッ酸（ＨＦ）等を含有するエッチング液などによるウェットエッチングをすることも好ましい。この場合、エッチング液に含まれるフッ素（Ｆ）は抵抗変化層中には入りこまず、抵抗変化層を劣化させることはない。
次に、図４（ａ）及び図５（ｃ）に示すように、第２の抵抗変化層１０６ｂ’を形成する工程において、第１の抵抗変化層１０６ａ’上に、第１の抵抗変化層１０６ａ’の段差１０６ａｚ１を被覆して、酸素不足度が第１の金属酸化物（第１の抵抗変化層１０６ａ’）の酸素不足度より低い第２の金属酸化物で構成される第２の抵抗変化層１０６ｂ’を形成する。第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂ’を形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。第１の抵抗変化層１０６ａ’の表面の段差１０６ａｚ１の上方には、後に屈曲部１０６ｂｚとなる屈曲部１０６ｂｚ１が形成される。ここでは、下地の段差１０６ａｚ１の高さに応じて、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｚ１の膜厚（段差１０６ａｚ１の側壁上の膜厚）を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｚ１においては平坦部に比べて、膜質が疎になる傾向にあり、ブレイクしやすい膜を実現することができる。以上の工程では、反応性スパッタを用いて第２の抵抗変化層１０６ｂ’を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して第２の抵抗変化層１０６ｂ’を形成してもよい。
次に、図４（ｂ）及び図５（ｄ）に示すように、導電層１０７’（上部電極１０７）を形成する工程において、第２の抵抗変化層１０６ｂ’上に、パターニング後に上部電極１０７となる貴金属（白金、イリジウム、パラジウムなど）から構成される導電層１０７’を形成する。
次に、図４（ｃ）及び図５（ｅ）に示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、図４（ｂ）に示される導電層１０５”、第１の抵抗変化層１０６ａ’、第２の抵抗変化層１０６ｂ’及び導電層１０７’をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。このとき、段差１０６ａｚ及び屈曲部１０６ｂｚも同時に形成される。
なお、標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるので、このような材料を上部電極１０７に用いた場合に、これをハードマスクにして抵抗変化素子を形成することもできる。本工程では、抵抗変化素子の各層を同じマスクを用いて、一括してパターニングを行ったが、各層ごとにパターニングを行ってもかまわない。
最後に、図４（ｄ）に示すように、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚５００〜１０００ｎｍ）が形成され、第１のコンタクトホール１０３、第１のコンタクトプラグ１０４と同様の製造方法で、その第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶素子１０が完成する。言い換えると、複数の不揮発性記憶素子１０を備える図４（ｄ）の不揮発性記憶装置が完成する。不揮発性記憶装置では、個々の不揮発性記憶素子１０（図５（ｅ）では４つ）において、上方から見た屈曲部１０６ｂｚの１つの角部と、この１つの角部を構成する２本の直線部との相対的な位置関係が同じである。従って、上方から見た一の抵抗変化素子の屈曲部１０６ｂｚの角部の向きと、上方から見た他の抵抗変化素子の屈曲部１０６ｂｚの角部の向きとは同じになっている。例えば、図５（ｅ）に示すように、隣接する４つの抵抗変化素子の屈曲部１０６ｂｚの角部の向きは、左上である。
以上のように、本実施の形態１の第１の製造方法によれば、第１の抵抗変化層１０６ａ表面の段差形状を反映して、その段差１０６ａｚ上方の第２の抵抗変化層１０６ｂに屈曲部１０６ｂｚを安定に形成することができ、その屈曲部１０６ｂｚを起点に、低い電圧でもブレイク現象を生じさせることができる。
また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｚの形状が安定することで、初期のブレイク電圧及び抵抗変化特性の素子ごとのばらつきを抑えることができる。
また、抵抗変化素子内にただ一つの段差１０６ａｚの角部を起点にフィラメントが発生することで、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができる。
また、一回のマスク工程のみで一段の段差１０６ａｚを形成することで、微細化による抵抗変化素子の形成のためのマスクの合わせずれによる影響を小さくすることができ、メモリの微細化・大容量化を実現することができる。
なお、図３（ｅ）及び図５（ｂ）に示す段差１０６ａｚ１を形成する工程において、上方から見たパターニング前の第１の抵抗変化層１０６ａ’の隣り合う段差１０６ａｚ１の距離（マスクの開口の一辺）が、上方から見たパターニング後の第１の抵抗変化層１０６ａの最小寸法より小さくなるように、段差１０６ａｚ１を形成した。しかし、上方から見たパターニング前の第１の抵抗変化層１０６ａ’の隣り合う段差１０６ａｚ１の距離が、上方から見たパターニング後の第１の抵抗変化層１０６ａの最小寸法より大きくなるように、段差１０６ａｚ１を形成してもよい。
このとき、段差１０６ａｚ１の最小寸法とは、上方から見たパターニング前の第１の抵抗変化層１０６ａ’の段差１０６ａｚ１（段差１０６ａｚ１を形成するためのマスクパターンの開口部分に形成）が多角形形状であるときには最小の一辺の長さであり、楕円形状及び円形形状であるときには最小の径の長さである。同様に、第１の抵抗変化層１０６ａの最小寸法とは、上方から見たパターニング後の第１の抵抗変化層１０６ａが多角形形状であるときには最小の一辺の長さであり、楕円形状及び円形形状であるときには最小の径の長さである。以下も同様である。
なお、上述した製法では、抵抗変化素子を形成する工程において、所望のマスクを用いて、導電層１０５”、第１の抵抗変化層１０６ａ’、第２の抵抗変化層１０６ｂ’及び導電層１０７’を堆積した後で、各層を一括してパターニングすることで、第２の抵抗変化層１０６ｂ、第１の抵抗変化層１０６ａの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成した。
しかしながら、これらの各層を形成するたびに各層をパターニングして、抵抗変化素子を形成してもかまわない。すなわち、下部電極１０５を形成する工程において、導電層１０５”を成膜した後、導電層１０５”をパターニングすることで、下部電極１０５を形成する。そして、第１の抵抗変化層１０６ａを形成する工程において、第１の抵抗変化層１０６ａ’を成膜した後、成膜された第１の抵抗変化層１０６ａ’の表面に段差１０６ａｚ１を形成し、段差１０６ａｚ１の形成された第１の抵抗変化層１０６ａ’をパターニングすることで、表面に一段の段差１０６ａｚを有する第１の抵抗変化層１０６ａを形成する。そして、第２の抵抗変化層１０６ｂを形成する工程において、第２の抵抗変化層１０６ｂ’を成膜した後、成膜された第２の抵抗変化層１０６ｂ’をパターニングすることで第２の抵抗変化層１０６ｂを形成する。そして、上部電極１０７を形成する工程において、導電層１０７’を成膜した後、成膜された導電層１０７’をパターニングすることで上部電極１０７を形成する。以上のような工程で、抵抗変化素子を形成してもかまわない。
［第２の製造方法］
図６（ａ）から（ｅ）は本発明の実施の形態１における不揮発性記憶素子１０の要部の第２の製造方法を示す断面図である。また、図７（ａ）から（ｅ）は、図６（ａ）から図６（ｅ）の各工程に対応した、不揮発性記憶素子１０を上方から見た平面図である。これらを用いて、本実施の形態１の不揮発性記憶素子１０の要部の第２の製造方法について説明する。なお、図６（ａ）以前の工程は、図３（ａ）〜（ｃ）と同様であるので、以下ではその説明を省略する。
図６から図７に示すように、本実施の形態１の不揮発性記憶素子１０の第２の製造方法は、第１の抵抗変化層１０６ａを形成する工程において、第１の抵抗変化層１０６ａ’を成膜した後、成膜された第１の抵抗変化層１０６ａ’の表面に段差１０６ａｚ２を形成し、段差１０６ａｚ２の形成された第１の抵抗変化層１０６ａ’をパターニングすることで、表面に一段の段差１０６ａｚを有する第１の抵抗変化層１０６ａを形成し、第１の抵抗変化層１０６ａを形成する工程において、上方から見たパターニング前の段差１０６ａｚ２が形成された第１の抵抗変化層１０６ａ’の隣り合う段差１０６ａｚ２の距離（最小寸法）が、上方から見たパターニング後の第１の抵抗変化層１０６ａの最小寸法より大きくなるように、段差１０６ａｚ２を形成する点で第１の製造方法と異なる。
不揮発性記憶素子１０の第２の製造方法を用いて複数の不揮発性記憶素子１０を備える不揮発性記憶装置を製造する方法では、第１の抵抗変化層１０６ａを形成する工程において、パターニングにより、１つの第１の抵抗変化層１０６ａ’を複数の不揮発性記憶素子１０に対応した複数の第１の抵抗変化層１０６ａに分離し、第１の抵抗変化層１０６ａを形成する工程において、上方から見たパターニング前の段差１０６ａｚ２が形成された第１の抵抗変化層１０６ａ’の１つの段差１０６ａｚ２が、パターニング後の複数の第１の抵抗変化層１０６ａに跨るように段差１０６ａｚ２を形成する。
以下、本実施の形態１の不揮発性記憶素子１０の第２の製造方法について詳細に説明する。
まず、図６（ａ）及び図７（ａ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、導電層１０５”上に、第１の金属酸化物から構成される第１の抵抗変化層１０６ａ’を形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａ’を形成した。その酸素含有率としては、４０〜６５ａｔｍ％、その抵抗率は０．２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。
次に、図６（ｂ）及び図７（ｂ）に示すように、第１の抵抗変化層１０６ａ’に後に段差１０６ａｚとなる段差１０６ａｚ２を形成する工程において、所望のマスクを用いて、複数の抵抗変化素子に跨って４つの角部を持つ矩形形状の段差１０６ａｚ２（高さ１〜３０ｎｍ）をエッチングにより形成する。なお、図７では、後工程で形成される抵抗変化素子（抵抗変化層１０６）を点線で示している。なお、ここでは、マスクにより、図７（ｂ）の黒実線内の領域がエッチングされて凹部となる例で説明しているが、この逆に、黒実線外の領域がエッチングされて凹部となってもよい。
このとき、矩形形状の角部の一つが隣り合う４つの抵抗変化素子のそれぞれに含まれるように配置され、その角部は各抵抗変化素子の中央近傍に配置されるのが好ましい。これにより、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができ、微細化による抵抗変化素子の形成におけるマスクの合わせずれやエッチングダメージによる影響を小さくすることができる。更に、抵抗変化素子より矩形形状の段差パターンを平面的に小さく形成する必要がなくなり、微細化が矩形形状の段差パターンで律速してしまうという問題を解消することもできる。
次に、図６（ｃ）及び図７（ｃ）に示すように、第２の抵抗変化層１０６ｂ’を形成する工程において、第１の抵抗変化層１０６ａ’上に、第１の抵抗変化層１０６ａ’の段差１０６ａｚ２を被覆して、酸素不足度が第１の金属酸化物（第１の抵抗変化層１０６ａ’）の酸素不足度より低い第２の金属酸化物で構成される第２の抵抗変化層１０６ｂ’を形成する。第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂ’を形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。第１の抵抗変化層１０６ａ’の表面の段差１０６ａｚ２の上方には、後に屈曲部１０６ｂｚとなる屈曲部１０６ｂｚ２が形成される。ここでは、下地の段差１０６ａｚ２の高さに応じて、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｚ２の膜厚（段差１０６ａｚ１の側壁上の膜厚）を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｚ２においては平坦部に比べて、膜質が疎になる傾向にあり、ブレイクしやすい膜を実現することができる。以上の工程では、反応性スパッタを用いて第２の抵抗変化層１０６ｂ’を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して第２の抵抗変化層１０６ｂ’を形成してもよい。
次に、図６（ｄ）及び図７（ｄ）に示すように、導電層１０７’（上部電極１０７）を形成する工程において、第２の抵抗変化層１０６ｂ’上に、パターニング後に上部電極１０７となる貴金属（白金、イリジウム、パラジウムなど）から構成される導電層１０７’を形成する。
次に、図６（ｅ）及び図７（ｅ）に示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、図６（ａ）に示される導電層１０５”、第１の抵抗変化層１０６ａ’、第２の抵抗変化層１０６ｂ’及び導電層１０７’をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。このとき、段差１０６ａｚ及び屈曲部１０６ｂｚも同時に形成される。
なお、標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるので、これを上部電極１０７に用いた場合に、これをハードマスクにして抵抗変化素子を形成することもできる。本工程では、抵抗変化素子の各層を同じマスクを用いて、一括してパターニングを行ったが、各層ごとにパターニングを行ってもかまわない。また、第１の製造方法との違いは、第１の抵抗変化層１０６ａの段差１０６ａｚの向きが隣接する抵抗変化素子で逆向きになることである。
以降の工程は、図４（ｄ）と同様の方法で、不揮発性記憶素子１０が完成する。言い換えると、複数の不揮発性記憶素子１０を備える不揮発性記憶装置が完成する。不揮発性記憶装置では、個々の不揮発性記憶素子１０（図７（ｅ）では４つ）において、上方から見た屈曲部１０６ｂｚの１つの角部と、この１つの角部を構成する２本の直線部との相対的な位置関係が異なっている。従って、上方から見た一の抵抗変化素子の屈曲部１０６ｂｚの角部の向きと、上方から見た他の抵抗変化素子の屈曲部１０６ｂｚの角部の向きとは異なっている。例えば、図７（ｅ）に示すように、隣接する４つの抵抗変化素子の屈曲部１０６ｂｚの角部の向きは、左上の抵抗変化素子で左上、右上の抵抗変化素子で右上、左下の抵抗変化素子で左下、右下の抵抗変化素子で右下であり、４つの角部の向きは全て異なる。
以上のように、本実施の形態１の第２の製造方法によれば、第１の抵抗変化層１０６ａ表面の段差形状を反映して、その段差１０６ａｚ上方の第２の抵抗変化層１０６ｂに屈曲部１０６ｂｚを安定に形成することができ、その屈曲部１０６ｂｚを起点に低い電圧でもブレイク現象を生じさせることができる。
また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｚの形状が安定することで、初期のブレイク電圧及び抵抗変化特性の素子ごとのばらつきを抑えることができる。
また、抵抗変化素子内にただ一つの段差１０６ａｚの角部を起点にフィラメントが発生することで、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができる。
また、一回のマスク工程のみで一段の段差１０６ａｚを形成することで、微細化による抵抗変化素子の形成のためのマスクの合わせずれによる影響を小さくすることができ、メモリの微細化・大容量化を実現することができる。
また、第１の製造方法と比較して、抵抗変化素子より矩形形状の段差パターンを平面的に小さく形成する必要がなくなり、微細化が矩形形状の段差パターンで律速してしまうという問題を解消することができる。
なお、本実施の形態１の第２の製造方法において、４つの抵抗変化素子の段差１０６ａｚつまり４つの屈曲部１０６ｂｚを同時に形成するために、４つの角部を持つ矩形形状の段差１０６ａｚ２を形成した。しかし、２つの抵抗変化素子の段差１０６ａｚつまり屈曲部１０６ｂｚを同時に形成する場合には、２つの角部を持つ段差１０６ａｚ２が形成されれば十分である。
なお、本第２の製造方法においても、上述した本実施の形態１に係る第１の製造方法と同様に、導電層１０５”、第１の抵抗変化層１０６ａ’、第２の抵抗変化層１０６ｂ’及び導電層１０７’の各層を形成するたびに各層をパターニングして、抵抗変化素子を形成してもかまわない。
（実施の形態２）
［素子の構成］
図８（ａ）は、本発明の実施の形態２における不揮発性記憶素子２０の構成例を示す断面図（図８（ｂ）のＡ−Ａ’での断面図）、図８（ｂ）は図８（ａ）の下部電極１０５の表面の平面図である。また、図９（ａ）は、本発明の実施の形態２における不揮発性記憶素子２０の構成例を示す断面図（図９（ｂ）のＢ−Ｂ’での断面図）、図９（ｂ）は図９（ａ）の下部電極１０５の平面図である。なお、図８（ａ）及び図９（ａ）は、同じ不揮発性記憶素子２０の異なる位置での断面図を示している。
図８及び図９に示すように、本実施の形態２の不揮発性記憶素子２０は、基板１００と、基板１００上に形成された下部電極１０５と、下部電極１０５上に形成され、第２の金属酸化物で構成される第２の抵抗変化層１０６ｂと、第２の抵抗変化層１０６ｂ上に形成され、酸素不足度が第２の金属酸化物の酸素不足度より高い第１の金属酸化物で構成される第１の抵抗変化層１０６ａと、第１の抵抗変化層１０６ａ上に形成された上部電極１０７とを備え、下部電極１０５と第２の抵抗変化層１０６ｂとの界面には一段の段差１０５ｓがあり、第２の抵抗変化層１０６ｂは、段差１０５ｓを被覆して形成され、かつ段差１０５ｓの上方に段差１０５ｓを被覆する屈曲部１０６ｂｓを有し、上方から見た屈曲部１０６ｂｓの角部は、第２の抵抗変化層１０６ｂの表面において、ただ１つである。
ここで、上方から見た屈曲部１０６ｂｓの角部は、第２の抵抗変化層１０６ｂの表面において、中央に位置する。また、第２の抵抗変化層１０６ｂは絶縁層である。また、第１の金属酸化物及び第２の金属酸化物は、タンタル、ハフニウムまたはジルコニウムの酸化物から構成される。
なお、屈曲部１０６ｂｓの角部が第２の抵抗変化層１０６ｂの表面において中央に位置するとしたが、第２の抵抗変化層１０６ｂが上方から見たときに多角形形状及び楕円形状である場合、この中央は重心を意味する。また、この中央とは厳密な中央を意味するものでなく、製造ばらつきの範囲内でずれた位置にあるものを含む略中央を意味する。
以下、本実施の形態２の不揮発性記憶素子２０について詳細に説明する。
図８及び図９に示すように、本実施の形態２の不揮発性記憶素子２０と、本実施の形態１の不揮発性記憶素子１０との違いは、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂが上下逆に配置された構造とした点である。従って、不揮発性記憶素子１０においては、第１の抵抗変化層１０６ａの表面に形成された段差１０６ａｚ上方に第２の抵抗変化層１０６ｂの屈曲部１０６ｂｚが形成されているのに対し、不揮発性記憶素子２０においては、下部電極１０５の表面（第２の抵抗変化層１０６ｂとの界面）に１つの角部と２つの直線部とを含むＬ字状の一段の段差１０５ｓが形成されており、下部電極１０５は、段差１０５ｓにより、その膜厚が薄くその表面が低くなった領域１０５ｄと、その膜厚が厚くその表面が高くなった領域１０５ｕつまり元の膜厚を示す領域１０５ｕに分けられている。それゆえに図８（ａ）の断面図では、下部電極１０５の表面に段差１０５ｓが確認され、図９（ａ）の断面図では、下部電極１０５の表面は平坦な形状となる。段差１０５ｓの角部の形状は、ブレイクの起点を固定させるためには、直角が好ましいが、製造方法上、完全な直角は作り得ないので、曲率が高くなるような角部が形成されていればよい。この段差１０５ｓの上方に形成された第２の抵抗変化層１０６ｂの段差１０５ｓの上方表面には屈曲部１０６ｂｓが発生している。従って、屈曲部１０６ｂｓは、上方からみたとき、段差１０５ｓに対応して、１つの角部と２つの直線部とを含むＬ字状で形成されている。
段差１０５ｓは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、第２の抵抗変化層１０６ｂと下部電極１０５との境界において高さの変化を生じさせる部分である。段差１０５ｓは、第２の抵抗変化層１０６ｂと下部電極１０５との境界面となる第１主面とこれより高さの低い第２主面とをつなぐ側面から構成される。この側面は例えば第１主面及び第２主面の一方又は両方に対して９０°をなすように形成される。
段差１０５ｓは、第２の抵抗変化層１０６ｂと下部電極１０５との界面において、平坦度が急激に変化する変曲点、言い換えると平坦度の連続性が途切れる点を含む部分である。段差１０５ｓは、第１のコンタクトホール１０３及び第２のコンタクトホール１０９の径方向の略中央に形成されることが好ましい。
屈曲部１０６ｂｓは、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１１０（第１のコンタクトホール１０３及び第２のコンタクトホール１０９）で挟まれるように位置し、第２の抵抗変化層１０６ｂの積層方向に屈曲する第２の抵抗変化層１０６ｂの一部分である。屈曲部１０６ｂｓは、段差１０５ｓに沿って設けられ、段差１０５ｓの側面上の部分から構成される。屈曲部１０６ｂｓは、第１のコンタクトホール１０３及び第２のコンタクトホール１０９の径方向の略中央に形成されることが好ましい。
以上のように、本実施の形態２の不揮発性記憶素子２０の構成によれば、下部電極１０５の段差１０５ｓ上方に、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｓが形成されるので、その屈曲部１０６ｂｓを起点に低い電圧でもブレイク現象を生じることができる。
また、段差１０５ｓの形状は意図的に制御されて形成されるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｓの形状が安定することで、初期のブレイク電圧及び抵抗変化特性の素子ごとのばらつきを抑えることができる。
また、抵抗変化素子内にただ一つの段差１０５ｓの角部を起点にフィラメントが発生することで、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができる。その結果、微細化による抵抗変化素子の形成のためのマスクの合わせずれによる影響を小さくすることができ、メモリの微細化・大容量化を実現することができる。
［第１の製造方法］
図１０（ａ）から（ｅ）は本発明の実施の形態２における不揮発性記憶素子２０の要部の第１の製造方法を示す断面図である。また、図１１（ａ）から（ｆ）は、図１０（ａ）から（ｅ）の各工程に対応した、不揮発性記憶素子１０を上方から見た平面図である。これらを用いて、本実施の形態２の不揮発性記憶素子２０の要部の第１の製造方法について説明する。なお、図１０（ａ）以前の工程は、図３（ａ）〜（ｂ）と同様であるので、以下では説明を省略する。
図１０から図１１に示すように、本実施の形態２の不揮発性記憶素子２０の第１の製造方法は、基板１００上に、表面に一段の段差１０５ｓを有する下部電極１０５を形成する工程と、下部電極１０５の段差１０５ｓを被覆して、第２の金属酸化物で構成され、かつ段差１０５ｓの上方に段差１０５ｓを被覆する屈曲部１０６ｂｓを有する第２の抵抗変化層１０６ｂを形成する工程と、第２の抵抗変化層１０６ｂ上に、酸素不足度が第２の金属酸化物の酸素不足度より高い第１の金属酸化物で構成される第１の抵抗変化層１０６ａを形成する工程と、第１の抵抗変化層１０６ａ上に上部電極１０７を形成する工程とを有し、下部電極１０５を形成する工程において、下部電極１０５の表面で、上方から見た段差１０５ｓの角部がただ１つになるように段差１０５ｓを形成する。言い換えると、パターニング後の第２の抵抗変化層１０６ｂの表面で、上方から見た屈曲部１０６ｂｓの角部がただ１つになるように屈曲部１０６ｂｓを形成する。
ここで、下部電極１０５を形成する工程において、下部電極１０５の表面で、上方から見た段差１０５ｓの角部が中央に位置するように段差１０５ｓを形成する。
以下、本実施の形態２の不揮発性記憶素子２０の第１の製造方法について詳細に説明する。
まず、図１０（ａ）及び図１１（ａ）に示すように、導電層１０５”（下部電極１０５）を形成する工程において、ＣＭＰ法を用いてウエハ全面を平坦化研磨し、パターニング後に下部電極１０５となる導電層１０５”（膜厚２０〜１００ｎｍ）を形成する。
次に、図１０（ｂ）及び図１１（ｂ）に示すように、導電層１０５”に後に段差１０５ｓとなる段差１０５ｓ１を形成する工程において、所望のマスクを用いて、複数の抵抗変化素子に跨って４つの角部を持つ矩形形状の段差１０５ｓ１（高さ１〜３０ｎｍ）をエッチングにより形成する。なお、図１１では、後工程で形成される抵抗変化素子（抵抗変化層１０６）を点線で示している。なお、ここでは、マスクにより、図１１（ｂ）の黒実線内の領域がエッチングされて凹部となる例で説明しているが、この逆に、黒実線外の領域がエッチングされて凹部となってもよい。
このとき、矩形形状の角部の一つが抵抗変化素子に含まれるように配置され、その角部は抵抗変化素子の中央近傍に配置されるのが好ましい。これにより、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができ、微細化による抵抗変化素子の形成におけるマスクの合わせずれやエッチングダメージによる影響を小さくすることができる。
また、下部電極１０５にエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。
次に、図１０（ｃ）及び図１１（ｃ）に示すように、第２の抵抗変化層１０６ｂ’を形成する工程において、導電層１０５”上に、導電層１０５”の段差１０５ｓ１を被覆して、酸素不足度が第１の金属酸化物（第１の抵抗変化層１０６ａ’）の酸素不足度より低い第２の金属酸化物で構成される第２の抵抗変化層１０６ｂ’を形成する。ここでは、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂ’を形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。導電層１０５”の表面の段差１０５ｓ１の上方には、後に屈曲部１０６ｂｓとなる屈曲部１０６ｂｓ１が形成される。ここでは、下地の段差１０５ｓ１の高さに応じて、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｓ１の膜厚（段差１０５ｓ１の側壁上の膜厚）を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｓ１においては平坦部に比べて、膜質が疎になる傾向にあり、ブレイクしやすい膜を実現することができる。以上の工程では、反応性スパッタを用いて第２の抵抗変化層１０６ｂ’を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いて第２の抵抗変化層１０６ｂ’を形成してもよい。
次に、図１０（ｄ）、図１１（ｄ）及び図１１（ｅ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、第２の抵抗変化層１０６ｂ’上に、第１の金属酸化物から構成される第１の抵抗変化層１０６ａ’を形成する。第１の抵抗変化層１０６ａ’は、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で形成される。その酸素含有率としては、４０〜６５ａｔｍ％、その抵抗率は０．２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。その後、導電層１０７’（上部電極１０７）を形成する工程において、第１の抵抗変化層１０６ａ’上に、パターニング後に上部電極１０７となる貴金属（白金、イリジウム、パラジウムなど）から構成される導電層１０７’を形成する。
次に、図１０（ｅ）及び図１１（ｆ）に示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、導電層１０５”、第２の抵抗変化層１０６ｂ’、第１の抵抗変化層１０６ａ’及び導電層１０７’をパターニングして、第２の抵抗変化層１０６ｂ、第１の抵抗変化層１０６ａの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。このとき、段差１０５ｓ及び屈曲部１０６ｂｓも同時に形成される。
以降の工程は、図４（ｄ）と同様の方法で、不揮発性記憶素子２０が完成する。言い換えると、複数の不揮発性記憶素子２０を備える不揮発性記憶装置が完成する。不揮発性記憶装置では、個々の不揮発性記憶素子２０（図１１（ｆ）では４つ）において、上方から見た屈曲部１０６ｂｓの１つの角部と、この１つの角部を構成する２本の直線部との相対的な位置関係が同じである。従って、上方から見た一の抵抗変化素子の屈曲部１０６ｂｓの角部の向きと、上方から見た他の抵抗変化素子の屈曲部１０６ｂｓの角部の向きとは同じになっている。例えば、図１１（ｆ）に示すように、隣接する４つの抵抗変化素子の屈曲部１０６ｂｓの角部の向きは、左上である。
以上のように、本実施の形態２の第１の製造方法によれば、下部電極１０５表面の段差形状を反映して、その段差１０５ｓ上方の第２の抵抗変化層１０６ｂに屈曲部１０６ｂｓを安定に形成することができ、その屈曲部１０６ｂｓを起点に低い電圧でもブレイク現象を生じることができる。
また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｓの形状が安定することで、ブレイク電圧及び抵抗変化特性の素子ごとのばらつきを抑えることができる。
また、抵抗変化素子内にただ一つの段差１０５ｓの角部を起点にフィラメントが発生することで、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができる。
また、一回のマスク工程のみで一段の段差１０５ｓを形成することで、微細化による抵抗変化素子の形成のためのマスクの合わせずれによる影響を小さくすることができ、メモリの微細化・大容量化を実現することができる。
なお、図１０（ｂ）及び図１１（ｂ）に示す段差１０５ｓ１を形成する工程において、上方から見たパターニング前の導電層１０５”の段差１０５ｓ１の最小寸法（マスクの開口の一辺）が、上方から見たパターニング後の下部電極１０５の最小寸法より小さくなるように、段差１０５ｓ１を形成した。しかし、上方から見たパターニング前の導電層１０５”の段差１０５ｓ１の最小寸法が、上方から見たパターニング後の下部電極１０５の最小寸法より大きくなるように、段差１０５ｓ１を形成してもよい。
このとき、段差１０５ｓ１の最小寸法とは、上方から見たパターニング前の導電層１０５”の段差１０５ｓ１が多角形形状であるときには最小の一辺の長さであり、楕円形状及び円形形状であるときには最小の径の長さである。同様に、下部電極１０５の最小寸法とは、上方から見たパターニング後の下部電極１０５が多角形形状であるときには最小の一辺の長さであり、楕円形状及び円形形状であるときには最小の径の長さである。
なお、上述した製法では、抵抗変化素子を形成する工程において、所望のマスクを用いて、導電層１０５”、第２の抵抗変化層１０６ｂ’、第１の抵抗変化層１０６ａ’及び導電層１０７’を堆積した後で、各層を一括してパターニングすることで、第２の抵抗変化層１０６ｂ、第１の抵抗変化層１０６ａの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成した。
しかしながら、これらの各層を形成するたびに各層をパターニングして、抵抗変化素子を形成してもかまわない。すなわち、下部電極１０５を形成する工程において、導電層１０５”を成膜した後、成膜された導電層１０５”の表面に段差１０５ｓ１を形成し、段差１０５ｓ１の形成された導電層１０５”をパターニングすることで、表面に一段の段差１０５ｓを有する下部電極１０５を形成する。そして、第１の抵抗変化層１０６ａを形成する工程において、第１の抵抗変化層１０６ａ’を成膜した後、成膜された第１の抵抗変化層１０６ａ’をパターニングすることで第１の抵抗変化層１０６ａを形成する。そして、第２の抵抗変化層１０６ｂを形成する工程において、第２の抵抗変化層１０６ｂ’を成膜した後、成膜された第２の抵抗変化層１０６ｂ’をパターニングすることで第２の抵抗変化層１０６ｂを形成する。そして、上部電極１０７を形成する工程において、導電層１０７’を成膜した後、成膜された導電層１０７’をパターニングすることで上部電極１０７を形成する。以上のような工程で、抵抗変化素子を形成してもかまわない。
［第２の製造方法］
図１２（ａ）から（ｅ）は本発明の実施の形態２における不揮発性記憶素子２０の要部の第２の製造方法を示す断面図である。また、図１３（ａ）から（ｆ）は、図１２（ａ）から（ｅ）の各工程に対応した、不揮発性記憶素子２０を上方から見た平面図である。これらを用いて、本実施の形態２の不揮発性記憶素子２０の要部の第２の製造方法について説明する。なお、図１２（ａ）以前の工程は、図３（ａ）〜（ｂ）と同様であるので、以下では説明を省略する。
図１２から図１３に示すように、本実施の形態２の不揮発性記憶素子２０の第２の製造方法は、下部電極１０５を形成する工程において、導電層１０５”を成膜した後、成膜された導電層１０５”の表面に段差１０５ｓ２を形成し、段差１０５ｓ２の形成された導電層１０５”をパターニングすることで、表面に一段の段差１０５ｓを有する下部電極１０５を形成し、下部電極１０５を形成する工程において、上方から見たパターニング前の段差１０５ｓ２が形成された導電層１０５”の隣り合う段差１０５ｓ２の距離（最小寸法）が、上方から見たパターニング後の下部電極１０５の最小寸法より大きくなるように、段差１０５ｓ２を形成する点で第１の製造方法と異なる。
不揮発性記憶素子２０の第２の製造方法を用いて複数の不揮発性記憶素子２０を備える不揮発性記憶装置を製造する方法では、下部電極１０５を形成する工程において、パターニングにより、１つの導電層１０５”を複数の不揮発性記憶素子２０に対応した複数の下部電極１０５に分離し、下部電極１０５を形成する工程において、上方から見たパターニング前の段差１０５ｓ２が形成された導電層１０５”の１つの段差１０５ｓ２がパターニング後の複数の下部電極１０５に跨るように段差１０５ｓ２を形成する。
以下、本実施の形態２の不揮発性記憶素子２０の第２の製造方法について詳細に説明する。
まず、図１２（ａ）及び図１３（ａ）に示すように、導電層１０５”（下部電極１０５）を形成する工程において、ＣＭＰ法を用いてウエハ全面を平坦化研磨し、パターニング後に下部電極１０５となる導電層１０５”（膜厚２０〜１００ｎｍ）を形成する。
次に、図１２（ｂ）及び図１３（ｂ）に示すように、導電層１０５”に後に段差１０５ｓとなる段差１０５ｓ２を形成する工程において、所望のマスクを用いて、複数の抵抗変化素子に跨って４つの角部を持つ矩形形状の段差１０５ｓ２（高さ１〜３０ｎｍ）をエッチングにより形成する。なお、図１３では、後工程で形成される抵抗変化素子（抵抗変化層１０６）を点線で示している。なお、ここでは、マスクにより、図１３（ｂ）の黒実線内の領域がエッチングされて凹部となる例で説明しているが、この逆に、黒実線外の領域がエッチングされて凹部となってもよい。
このとき、矩形形状の角部の一つが４つの抵抗変化素子のそれぞれに含まれるように配置され、その角部は抵抗変化素子の中央近傍に配置されるのが好ましい。これにより、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができ、微細化による抵抗変化素子の形成におけるマスクの合わせずれやエッチングダメージによる影響を小さくすることができる。更に、抵抗変化素子より矩形形状の段差パターンを平面的に小さく形成する必要がなくなり、微細化が矩形形状の段差パターンで律速してしまうという問題を解消することもできる。
また、下部電極１０５にエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用するのが好ましい。
次に、図１２（ｃ）及び図１３（ｃ）に示すように、第２の抵抗変化層１０６ｂ’を形成する工程において、導電層１０５”上に、導電層１０５”の段差１０５ｓ２を被覆して、酸素不足度が第１の金属酸化物（第１の抵抗変化層１０６ａ’）の酸素不足度より低い第２の金属酸化物で構成される第２の抵抗変化層１０６ｂ’を形成する。ここでは、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂ’を形成した。その酸素含有率は、６７〜７１ａｔｍ％、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２〜１０ｎｍである。導電層１０５”の表面の段差１０５ｓ２の上方には、後に屈曲部１０６ｂｓとなる屈曲部１０６ｂｓ２が形成される。ここでは、下地の段差１０５ｓ２の高さに応じて、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｓ２の膜厚（段差１０５ｓ２の側壁上の膜厚）を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第２の抵抗変化層１０６ｂ’の屈曲部１０６ｂｓ２においては平坦部に比べて、膜質が疎になる傾向にあり、ブレイクしやすい膜を実現することができる。以上の工程では、反応性スパッタを用いて抵抗変化層を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いて抵抗変化層を形成してもよい。
次に、図１２（ｄ）、図１３（ｄ）及び図１３（ｅ）に示すように、第１の抵抗変化層１０６ａ’を形成する工程において、第２の抵抗変化層１０６ｂ’上に、第１の金属酸化物から構成される第１の抵抗変化層１０６ａ’を形成する。第１の抵抗変化層１０６ａ’は、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で形成される。その酸素含有率としては、４０〜６５ａｔｍ％、その抵抗率は０．２〜５０ｍΩｃｍ、膜厚は２０〜１００ｎｍである。その後、導電層１０７’（上部電極１０７）を形成する工程において、第１の抵抗変化層１０６ａ’上に、パターニング後に上部電極１０７となる貴金属（白金、イリジウム、パラジウムなど）から構成される導電層１０７’を形成する。
次に、図１２（ｅ）及び図１３（ｆ）に示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、導電層１０５”、第２の抵抗変化層１０６ｂ’、第１の抵抗変化層１０６ａ’及び導電層１０７’をパターニングして、第２の抵抗変化層１０６ｂ、第１の抵抗変化層１０６ａの積層で構成される抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。このとき、段差１０５ｓ及び屈曲部１０６ｂｓも同時に形成される。また、第１の製造方法との違いは、下部電極１０５の段差１０５ｓの向きが隣接する抵抗変化素子で逆向きになることである。
以降の工程は、図４（ｄ）と同様の方法で、不揮発性記憶素子２０が完成する。言い換えると、複数の不揮発性記憶素子２０を備える不揮発性記憶装置が完成する。不揮発性記憶装置では、個々の不揮発性記憶素子２０（図１３（ｆ）では４つ）において、上方から見た屈曲部１０６ｂｓの１つの角部と、この１つの角部を構成する２本の直線部との相対的な位置関係が異なっている。従って、上方から見た一の抵抗変化素子の屈曲部１０６ｂｓの角部の向きと、上方から見た他の抵抗変化素子の屈曲部１０６ｂｓの角部の向きとは異なっている。例えば、図１３（ｆ）に示すように、隣接する４つの抵抗変化素子の屈曲部１０６ｂｓの角部の向きは、左上の抵抗変化素子で左上、右上の抵抗変化素子で右上、左下の抵抗変化素子で左下、右下の抵抗変化素子で右下であり、４つの角部の向きは全て異なる。
以上のように、本実施の形態２の第２の製造方法によれば、下部電極１０５表面の段差形状を反映して、その段差１０５ｓ上方の第２の抵抗変化層１０６ｂに屈曲部１０６ｂｓを安定に形成することができ、その屈曲部１０６ｂｓを起点に低い電圧でもブレイク現象を生じることができる。
また、段差形状は意図的に制御されて形成できるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｓの形状が安定することで、ブレイク電圧及び抵抗変化特性の素子ごとのばらつきを抑えることができる。
また、抵抗変化素子内にただ一つの段差１０５ｓの角部を起点にフィラメントが発生することで、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができる。
また、一回のマスク工程のみで一段の段差１０５ｓを形成することで、微細化による抵抗変化素子の形成のためのマスクの合わせずれによる影響を小さくすることができ、メモリの微細化・大容量化を実現することができる。
また、第１の製造方法と比較して、抵抗変化素子より矩形形状の段差パターンを平面的に小さく形成する必要がなくなり、微細化が矩形形状の段差パターンで律速してしまうという問題を解消することができる。
なお、本実施の形態２の第２の製造方法において、４つの抵抗変化素子の段差１０５ｓつまり屈曲部１０６ｂｓを同時に形成するために、４つの角部を持つ矩形形状の段差１０５ｓ２を形成した。しかし、２つの抵抗変化素子の段差１０５ｓつまり屈曲部１０６ｂｓを同時に形成する場合には、２つの角部を持つ段差１０５ｓ２が形成されれば十分である。
なお、本第２の製造方法においても、上述した本実施の形態２に係る第１の製造方法と同様に、導電層１０５”、第２の抵抗変化層１０６ｂ’、第１の抵抗変化層１０６ａ’及び導電層１０７’の各層を形成するたびに各層をパターニングして、抵抗変化素子を形成してもかまわない。
（実施の形態３）
［素子の構成］
図１４（ａ）は、本発明の実施の形態３における不揮発性記憶素子３０の構成例を示す断面図（図１４（ｂ）のＡ−Ａ’での断面図）、図１４（ｂ）は図１４（ａ）の第１の抵抗変化層１０６ａの平面図である。
図１４に示すように、本実施の形態３の不揮発性記憶素子３０と、実施の形態１の不揮発性記憶素子１０との違いは、抵抗変化素子の下方に、ダイオード素子の下部電極１１２、半導体層１１３及びダイオード素子の上部電極１１４、つまりダイオード素子が組み込まれている点である。即ち、抵抗変化素子とダイオード素子とを一体として素子を形成している点である。その他の構成については、実施の形態１と同様であるので説明を省略する。
なお、不揮発性記憶素子３０は、ダイオード素子の上部電極１１４と抵抗変化素子の下部電極１０５とを共用する構造となっているが、別々に構成してもかまわない。
不揮発性記憶素子３０では、ダイオード素子の下部電極１１２の表面が平坦化されており、その上方に形成される半導体層１１３の素子膜の表面は、略平坦に形成されている。また、不揮発性記憶素子１０と同様に、第１の抵抗変化層１０６ａの表面に１つの角部と２つの直線部とを含む一段の段差１０６ａｚが形成されている。
以上のように、本実施の形態３の不揮発性記憶素子３０の構成によれば、ダイオード素子の下部電極１１２が第１のコンタクトホール１０３内部の第１のコンタクトプラグ１０４の上方に発生したリセスの部分にも入り込んで形成されるが、ダイオード素子の下部電極１１２の表面を平坦にすることができる。半導体層１１３は、平坦化された下地上に形成することができるので、その膜厚ばらつきを極めて小さくすることができ、半導体層を上下電極で挟持したＭＳＭダイオードの安定な整流特性を得ることができる。一方、抵抗変化素子においては、第１の抵抗変化層１０６ａの段差１０６ａｚ上方に、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｚが形成されるので、その屈曲部１０６ｂｚを起点に低い電圧でも初期のブレイク現象を生じさせることができる。
また、段差１０６ａｚの形状は意図的に制御されて形成されるので、第２の抵抗変化層１０６ｂの屈曲部１０６ｂｚの形状が安定するため、ブレイク電圧及び抵抗変化特性の素子ごとのばらつきを抑えることができる。
また、抵抗変化素子内にただ一つの段差１０６ａｚの角部を起点にフィラメントが発生することで、抵抗変化素子の端部から離れた中央付近にフィラメントを形成することができる。その結果、微細化による抵抗変化素子の形成のためのマスクの合わせずれによる影響を小さくすることができ、メモリの微細化・大容量化を実現することができる。
以上のような抵抗変化素子とダイオード素子が直列に接続されたメモリセル構造では、ダイオード素子に分配される電圧分を追加して、セルに印加される電圧を上げなければならずに、より低電圧化の要望が大きい。これに対して、本実施の形態３の不揮発性記憶素子３０においては、抵抗変化素子のブレイク電圧を低電圧化できるので、全体のセルの印加電圧を下げることができる。また、抵抗変化素子のブレイク現象は、局所的に発生するので、ブレイク時に流れる過渡電流を小さくすることができる。これにより、ダイオード素子の破壊も防止することができる。
なお、本実施の形態３において、ダイオード素子は下部電極１１２に接して下部電極１１２下方に形成されるとしたが、上部電極１０７に接して上部電極１０７上方に形成されてもよい。
また、本実施の形態のダイオード付の構成は、図８に示した実施の形態２の構成に対して、適用することも可能である。この場合、ダイオード素子の下部電極、半導体層及びダイオード素子の上部電極からなるダイオード素子は、上部電極１０７に接して上部電極１０７上方に形成することが好ましい。
（実施の形態１から３の変形例）
上記の各実施の形態においては、抵抗変化層はタンタル酸化物の積層構造で構成されていたが、本発明の上述した作用効果は、タンタル酸化物の場合に限って発現されるものではなく、本発明はこれに限定されない。抵抗変化層は、例えば、ハフニウム（Ｈｆ）酸化物の積層構造やジルコニウム（Ｚｒ）酸化物の積層構造など、その他の金属酸化物層（遷移金属酸化物層やアルミニウム酸化物層）で構成されてもよい。
例えば、ハフニウム酸化物の積層構造を採用する場合は、第１のハフニウム酸化物の組成をＨｆＯｘとし、第２のハフニウム酸化物の組成をＨｆＯｙとすると、０．９≦ｘ≦１．６程度であって、ｙが１．８＜ｙ＜２．０程度で、第２のハフニウム酸化物の膜厚は３ｎｍ以上、４ｎｍ以下であることが好ましい。
また、ジルコニウム酸化物の積層構造を採用する場合は、第１のジルコニウム酸化物の組成をＺｒＯｘとし、第２のジルコニウム酸化物の組成をＺｒＯｙとすると、０．９≦ｘ≦１．４程度であって、ｙが１．９＜ｙ＜２．０程度で、第２のジルコニウム酸化物の膜厚は１ｎｍ以上、５ｎｍ以下であることが好ましい。
また、ハフニウム酸化物を採用する場合は、Ｈｆターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極の上に第１のハフニウム酸化物層を形成する。第２のハフニウム酸化物層は、この第１のハフニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第１のハフニウム酸化物層の表面を暴露することにより形成できる。第１のハフニウム酸化物層の酸素不足度は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
また、第２のハフニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第１のハフニウム酸化物層の組成をＨｆＯｘ、第２のハフニウム酸化物層の組成をＨｆＯｙと表した場合、０．９≦ｘ≦１．６、で、１．８＜ｙ＜２．０、第２のハフニウム酸化物層の膜厚は３ｎｍ以上４ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
ジルコニウム酸化物を採用する場合は、Ｚｒターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極の上に第１のジルコニウム酸化物層を形成する。第２のジルコニウム酸化物層は、この第１のジルコニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第１のジルコニウム酸化物層の表面を暴露することにより形成できる。第１のジルコニウム酸化物層の酸素不足度は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
また、第２のジルコニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第１のジルコニウム酸化物層の組成をＺｒＯｘ、第２のジルコニウム酸化物層の組成をＺｒＯｙと表した場合、０．９≦ｘ≦１．４、１．９＜ｙ＜２．０、第２のジルコニウム酸化物層の膜厚は１ｎｍ以上５ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
また、実施の形態１から３において述べた上部電極、下部電極の材料は一例であって、その他の材料を用いてもかまわない。例えば、上部電極（図８から図１３では下部電極に対応し、酸素不足度が小さい方の金属酸化物層に接する電極）としては、Ｐｔ、Ｉｒ、Ｐｄ以外に、Ａｕ（金）、銅（Ｃｕ）、銀（Ａｇ）等、抵抗変化層の金属酸化物を構成する金属の標準電極電位より高い標準電極電位を有する材料を用いることができ、下部電極（図８から図１３では上部電極に対応し、酸素不足度が大きい方の金属酸化物層に接する電極）としては、ＴａＮ以外に、タングステン（Ｗ）、ニッケル（Ｎｉ）等、上部電極を構成する金属の標準電極電位より低い標準電極電位を有する材料を用いてもよい。
また、実施の形態１から３において、第２の抵抗変化層に屈曲部が設けられるとは、第２の抵抗変化層の表面において、第１の抵抗変化層と第２の抵抗変化層との界面の段差に対応する位置に該段差が転写されることを含む。また、第２の抵抗変化層は、屈曲部において第２の抵抗変化層の他の部分より膜厚が薄くてもよいし、また他の部分と同じ膜厚でもよい。
また、実施の形態１から３において、段差はパターニングの前に形成されるとしたが、パターニングの後に形成されてもよい。具体的には、第１の抵抗変化層の形成において、第１の抵抗変化層のパターニングが行われた後、パターニングされた第１の抵抗変化層の表面に段差が形成されてもよい。この場合、表面に段差を有する第１の抵抗変化層の上に第２の抵抗変化層が形成されて、第２の抵抗変化層のパターニングが行われる。同様に、下部電極の形成において、下部電極となる導電層のパターニングが行われた後、パターニングされた導電層の表面に段差が形成されてもよい。この場合、表面に段差を有する下部電極の上に第２の抵抗変化層が形成されて、第２の抵抗変化層のパターニングが行われる。
また、実施の形態１から３において、下部電極、第１の抵抗変化層、第２の抵抗変化層及び上部電極は、各抵抗変化層及び各電極に対応する抵抗変化層及び導電層を成膜した後、成膜された抵抗変化層及び導電層を、マスクパターンを用いて一括してパターニングすることにより形成されるとした。しかし、下部電極、第１の抵抗変化層、第２の抵抗変化層及び上部電極の形成は、マスクパターンを形成した後、そのマスクパターンを用いて、各抵抗変化層及び各電極に対応する抵抗変化層及び導電層を成膜することにより形成されてもよい。
以上、本発明の不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
本発明は、抵抗変化型の不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法を提供するものであり、安定動作し、信頼性の高い不揮発性メモリを実現することができるので、不揮発性メモリを用いる種々の電子機器分野に有用である。
１０、２０、３０ 不揮発性記憶素子
４０ 第１の不揮発性記憶素子
５０ 第２の不揮発性記憶素子
６０ 第３の不揮発性記憶素子
１００ 基板
１０１ 第１の配線
１０２ 第１の層間絶縁層
１０３ 第１のコンタクトホール
１０４ 第１のコンタクトプラグ
１０５’、１０５”、１０７’ 導電層
１０５、１１２ 下部電極
１０５ｄ、１０５ｕ、１０６ａｕ、１０６ａｄ 領域
１０５ｓ、１０５ｓ１、１０５ｓ２、１０６ａｘ、１０６ａｘ１、１０６ａｘ２、１０６ａｙ、１０６ａｚ、１０６ａｚ１、１０６ａｚ２ 段差
１０６ 抵抗変化層
１０６ａ、１０６ａ’ 第１の抵抗変化層（低酸素濃度層・低抵抗層）
１０６ｂ、１０６ｂ’ 第２の抵抗変化層（高酸素濃度層・高抵抗層）
１０６ｂｘ、１０６ｂｙ、１０６ｂｚ、１０６ｂｚ１、１０６ｂｚ２、１０６ｂｓ、１０６ｂｓ１、１０６ｂｓ２ 屈曲部
１０７ 上部電極
１０８ 第２の層間絶縁層
１０９ 第２のコンタクトホール
１１０ 第２のコンタクトプラグ
１１１ 第２の配線
１１３ 半導体層

Claims (20)

  1. 基板上に下部電極を形成する工程と、
    前記下部電極上に第１の金属酸化物で構成され、表面に一段の段差を有する第１の抵抗変化層を形成する工程と、
    前記第１の抵抗変化層の前記段差を被覆して、酸素不足度が前記第１の金属酸化物の酸素不足度より低い第２の金属酸化物で構成され、かつ前記段差の上方に前記段差を被覆する屈曲部を有する第２の抵抗変化層を形成する工程と、
    前記第２の抵抗変化層上に上部電極を形成する工程とを有し、
    前記第１の抵抗変化層を形成する工程において、前記第１の抵抗変化層の表面で、前記段差は一段のみであり、かつ上方から見た前記段差の角部がただ１つになるように前記段差を形成する
    不揮発性記憶素子の製造方法。
  2. 前記第１の抵抗変化層を形成する工程において、前記第１の抵抗変化層の表面で、上方から見た前記段差の角部が中央に位置するように前記段差を形成する
    請求項１に記載の不揮発性記憶素子の製造方法。
  3. 前記第１の抵抗変化層を形成する工程において、第１の抵抗変化層を成膜した後、成膜された第１の抵抗変化層の表面に前記段差を形成し、前記段差の形成された第１の抵抗変化層をパターニングすることで、表面に一段の段差を有する第１の抵抗変化層を形成し、
    前記第１の抵抗変化層を形成する工程において、前記段差を形成するために用いるマスクの開口の一辺が、上方から見た前記パターニング後の前記第１の抵抗変化層の最小寸法より大きくなるように、前記段差を形成する
    請求項１に記載の不揮発性記憶素子の製造方法。
  4. 前記第１の抵抗変化層を形成する工程において、第１の抵抗変化層を成膜した後、成膜された第１の抵抗変化層の表面に前記段差を形成し、前記段差の形成された第１の抵抗変化層をパターニングすることで、表面に一段の段差を有する第１の抵抗変化層を形成し、
    前記第１の抵抗変化層を形成する工程において、前記段差を形成するために用いるマスクの一辺が、上方から見た前記パターニング後の前記第１の抵抗変化層の最小寸法より大きくなるように、前記段差を形成する
    請求項１に記載の不揮発性記憶素子の製造方法。
  5. 請求項３に記載の不揮発性記憶素子の製造方法を用いて複数の前記不揮発性記憶素子を備える不揮発性記憶装置を製造する方法であって、
    前記第１の抵抗変化層を形成する工程において、前記パターニングにより、１つの前記第１の抵抗変化層を前記複数の不揮発性記憶素子に対応した複数の第１の抵抗変化層に分離し、
    前記第１の抵抗変化層を形成する工程において、上方から見た前記パターニング前の前記段差が形成された第１の抵抗変化層の１つの前記段差が、前記パターニング後の前記複数の第１の抵抗変化層に跨るように前記段差を形成する
    不揮発性記憶装置の製造方法。
  6. 前記第１の抵抗変化層を形成する工程において、第１の抵抗変化層を成膜した後、成膜された第１の抵抗変化層の表面に前記段差を形成し、前記段差の形成された第１の抵抗変化層をパターニングすることで、表面に一段の段差を有する第１の抵抗変化層を形成し、
    前記第２の抵抗変化層を形成する工程において、第２の抵抗変化層を成膜した後、成膜された第２の抵抗変化層をパターニングすることで第２の抵抗変化層を形成し、
    前記上部電極を形成する工程において、上部電極を成膜した後、成膜された上部電極をパターニングすることで上部電極を形成する
    請求項１に記載の不揮発性記憶素子の製造方法。
  7. 基板上に、表面に一段の段差を有する下部電極を形成する工程と、
    前記下部電極の前記段差を被覆して、第２の金属酸化物で構成され、かつ前記段差の上方に前記段差を被覆する屈曲部を有する第２の抵抗変化層を形成する工程と、
    前記第２の抵抗変化層上に、酸素不足度が前記第２の金属酸化物の酸素不足度より高い第１の金属酸化物で構成される第１の抵抗変化層を形成する工程と、
    前記第１の抵抗変化層上に上部電極を形成する工程とを有し、
    前記下部電極を形成する工程において、前記下部電極の表面で、前記段差は一段のみであり、かつ上方から見た前記段差の角部がただ１つになるように前記段差を形成する
    不揮発性記憶素子の製造方法。
  8. 前記下部電極を形成する工程において、前記下部電極の表面で、上方から見た前記段差の角部が中央に位置するように前記段差を形成する
    請求項７に記載の不揮発性記憶素子の製造方法。
  9. 前記下部電極を形成する工程において、下部電極を成膜した後、成膜された下部電極の表面に前記段差を形成し、前記段差の形成された下部電極をパターニングすることで、表面に一段の段差を有する下部電極を形成し、
    前記下部電極を形成する工程において、前記段差を形成するために用いるマスクの開口の一辺が、上方から見た前記パターニング後の前記下部電極の最小寸法より大きくなるように、前記段差を形成する
    請求項７に記載の不揮発性記憶素子の製造方法。
  10. 前記下部電極を形成する工程において、下部電極を成膜した後、成膜された下部電極の表面に前記段差を形成し、前記段差の形成された下部電極をパターニングすることで、表面に一段の段差を有する下部電極を形成し、
    前記下部電極を形成する工程において、前記段差を形成するために用いるマスクの一辺が、上方から見た前記パターニング後の前記下部電極の最小寸法より大きくなるように、前記段差を形成する
    請求項７に記載の不揮発性記憶素子の製造方法。
  11. 請求項９に記載の不揮発性記憶素子の製造方法を用いて複数の前記不揮発性記憶素子を備える不揮発性記憶装置を製造する方法であって、
    前記下部電極を形成する工程において、前記パターニングにより、１つの前記下部電極を前記複数の不揮発性記憶素子に対応した複数の下部電極に分離し、
    前記下部電極を形成する工程において、上方から見た前記パターニング前の前記段差が形成された下部電極の１つの前記段差が、前記パターニング後の前記複数の下部電極に跨るように前記段差を形成する
    不揮発性記憶装置の製造方法。
  12. 前記下部電極を形成する工程において、下部電極を成膜した後、成膜された下部電極の表面に前記段差を形成し、前記段差の形成された下部電極をパターニングすることで、表面に一段の段差を有する下部電極を形成し、
    前記第１の抵抗変化層を形成する工程において、第１の抵抗変化層を成膜した後、成膜された第１の抵抗変化層をパターニングすることで第１の抵抗変化層を形成し、
    前記第２の抵抗変化層を形成する工程において、第２の抵抗変化層を成膜した後、成膜された第２の抵抗変化層をパターニングすることで第２の抵抗変化層を形成し、
    前記上部電極を形成する工程において、上部電極を成膜した後、成膜された上部電極をパターニングすることで上部電極を形成する
    請求項７に記載の不揮発性記憶素子の製造方法。
  13. 基板と、
    前記基板上に形成された下部電極と、
    前記下部電極上に形成され、第１の金属酸化物で構成される第１の抵抗変化層と、
    前記第１の抵抗変化層上に形成され、酸素不足度が前記第１の金属酸化物の酸素不足度より低い第２の金属酸化物で構成される第２の抵抗変化層と、
    前記第２の抵抗変化層上に形成された上部電極とを備え、
    前記第１の抵抗変化層と前記第２の抵抗変化層との界面には一段のみの段差があり、
    前記第２の抵抗変化層は、前記段差を被覆して形成され、かつ前記段差の上方に前記段差を被覆する屈曲部を有し、
    上方から見た前記屈曲部の角部は、前記第２の抵抗変化層の表面において、ただ１つである
    不揮発性記憶素子。
  14. 基板と、
    前記基板上に形成された下部電極と、
    前記下部電極上に形成され、第２の金属酸化物で構成される第２の抵抗変化層と、
    前記第２の抵抗変化層上に形成され、酸素不足度が前記第２の金属酸化物の酸素不足度より高い第１の金属酸化物で構成される第１の抵抗変化層と、
    前記第１の抵抗変化層上に形成された上部電極とを備え、
    前記下部電極と前記第２の抵抗変化層との界面には一段のみの段差があり、
    前記第２の抵抗変化層は、前記段差を被覆して形成され、かつ前記段差の上方に前記段差を被覆する屈曲部を有し、
    上方から見た前記屈曲部の角部は、前記第２の抵抗変化層の表面において、ただ１つである
    不揮発性記憶素子。
  15. 上方から見た前記屈曲部の角部は、前記第２の抵抗変化層の表面において、中央に位置する
    請求項１３又は１４に記載の不揮発性記憶素子。
  16. 前記不揮発性記憶素子は、さらに、前記下部電極の下方に形成されたコンタクトプラグを備え、
    前記下部電極と前記第１の抵抗変化層との界面は平坦である
    請求項１３に記載の不揮発性記憶素子。
  17. 前記第２の抵抗変化層は絶縁層である
    請求項１３又は１４に記載の不揮発性記憶素子。
  18. 前記第１の金属酸化物及び前記第２の金属酸化物は、タンタル、ハフニウムまたはジルコニウムの酸化物で構成される
    請求項１３又は１４に記載の不揮発性記憶素子。
  19. 前記下部電極又は前記上部電極に接するダイオード素子を備える
    請求項１３又は１４に記載の不揮発性記憶素子。
  20. 請求項１３又は１４に記載の不揮発性記憶素子を複数備え、
    個々の不揮発性記憶素子において、上方から見た前記屈曲部の角部と、前記角部を構成する２本の直線部との相対的な位置関係が異なる
    不揮発性記憶装置。
JP2013533806A 2011-09-27 2012-09-20 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法 Active JP5404977B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013533806A JP5404977B2 (ja) 2011-09-27 2012-09-20 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011211434 2011-09-27
JP2011211434 2011-09-27
JP2013533806A JP5404977B2 (ja) 2011-09-27 2012-09-20 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法
PCT/JP2012/005968 WO2013046603A1 (ja) 2011-09-27 2012-09-20 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JP5404977B2 true JP5404977B2 (ja) 2014-02-05
JPWO2013046603A1 JPWO2013046603A1 (ja) 2015-03-26

Family

ID=47994688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013533806A Active JP5404977B2 (ja) 2011-09-27 2012-09-20 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法

Country Status (3)

Country Link
US (1) US9082974B2 (ja)
JP (1) JP5404977B2 (ja)
WO (1) WO2013046603A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
JP6092696B2 (ja) * 2013-04-15 2017-03-08 シャープ株式会社 可変抵抗素子を用いたメモリセル
JP2015060891A (ja) * 2013-09-17 2015-03-30 株式会社東芝 記憶装置
US9985203B2 (en) * 2013-11-15 2018-05-29 Taiwan Semiconductor Manufacturing Company Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making
KR101922049B1 (ko) * 2018-01-25 2019-02-20 재단법인 대구경북과학기술원 인공 시냅스 소자 및 이의 제조방법
US20200343306A1 (en) * 2019-04-26 2020-10-29 Tetramem Inc. Rram-based crossbar array circuits
US11227994B2 (en) * 2019-06-17 2022-01-18 Hefei Reliance Memory Limited Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
WO2011030559A1 (ja) * 2009-09-14 2011-03-17 パナソニック株式会社 不揮発性記憶装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549447B1 (en) 2001-10-31 2003-04-15 Peter Fricke Memory cell structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
WO2011030559A1 (ja) * 2009-09-14 2011-03-17 パナソニック株式会社 不揮発性記憶装置及びその製造方法

Also Published As

Publication number Publication date
WO2013046603A1 (ja) 2013-04-04
US20140061573A1 (en) 2014-03-06
JPWO2013046603A1 (ja) 2015-03-26
US9082974B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
JP4722236B2 (ja) 不揮発性記憶装置及びその製造方法
JP5404977B2 (ja) 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法
US10109793B2 (en) Bottom electrode for RRAM structure
JP5417445B2 (ja) 半導体記憶装置の製造方法
JP5597320B2 (ja) 不揮発性記憶装置の製造方法
US9806255B1 (en) Resistive random access memory and method of forming the same
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
JP5236841B1 (ja) 半導体記憶素子の製造方法
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
JP6548003B2 (ja) 不揮発性記憶装置
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
US9006701B2 (en) Non-volatile memory device having bit lines and source lines arranged in parallel and manufacturing method thereof
JP2013168454A (ja) 半導体記憶装置及びその製造方法
JP2013187503A (ja) 不揮発性記憶素子およびその製造方法
WO2020179199A1 (ja) 不揮発性記憶装置およびその製造方法
CN113675231B (zh) 存储器件以及形成存储器件的方法
CN113764578A (zh) 存储器器件以及形成存储器器件的方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Ref document number: 5404977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250