JP5236841B1 - 半導体記憶素子の製造方法 - Google Patents

半導体記憶素子の製造方法 Download PDF

Info

Publication number
JP5236841B1
JP5236841B1 JP2012557332A JP2012557332A JP5236841B1 JP 5236841 B1 JP5236841 B1 JP 5236841B1 JP 2012557332 A JP2012557332 A JP 2012557332A JP 2012557332 A JP2012557332 A JP 2012557332A JP 5236841 B1 JP5236841 B1 JP 5236841B1
Authority
JP
Japan
Prior art keywords
layer
resistance change
change layer
memory element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012557332A
Other languages
English (en)
Other versions
JPWO2013054506A1 (ja
Inventor
幸夫 早川
敦史 姫野
英昭 村瀬
良男 川島
巧 三河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012557332A priority Critical patent/JP5236841B1/ja
Application granted granted Critical
Publication of JP5236841B1 publication Critical patent/JP5236841B1/ja
Publication of JPWO2013054506A1 publication Critical patent/JPWO2013054506A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

基板(100)上方に下部電極(105)を形成する工程と、下部電極(105)上に第1の金属酸化物で構成される第1の抵抗変化層(106a)を形成する工程と、第1の抵抗変化層(106a)上にプラズマで励起されたイオンの衝突で段差領域(106x)を形成する工程と、段差領域(106x)の形成で発生した第1の抵抗変化層の残渣(106y)を除去する工程と、第1の抵抗変化層(106a)の段差領域(106x)を被覆して、酸素不足度が、第1の金属酸化物より小さい第2の金属酸化物で構成され、かつ段差領域(106x)の縁に沿って形成された段差上に屈曲部を有する第2の抵抗変化層(106b)を形成する工程と、第2の抵抗変化層(106b)上に上部電極(107)を形成する工程とを含む。

Description

本発明は、半導体記憶素子の製造方法に関する。
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体記憶素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリへの半導体記憶素子の適用が急速に拡大している。
さらに、このフラッシュメモリに置き換わる次世代の不揮発性メモリに適用される半導体記憶素子として、抵抗変化型不揮発性記憶素子(いわゆる抵抗変化素子)の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
例えば、特許文献1において、第1の金属酸化物で構成される第1の抵抗変化層と、前記第1の金属酸化物よりも酸素不足度が小さい第2の金属酸化物で構成される第2の抵抗変化層とを積層してなる抵抗変化層を一対の電極間に介在させて構成した抵抗変化型不揮発性記憶素子が提案されている。酸素不足度の定義については、後ほど詳述する。
特許文献1は、このように構成された抵抗変化型不揮発性記憶素子によれば、前記抵抗変化層の酸化・還元反応が前記第2の抵抗変化層と電極とが接触する界面で選択的に発生するので、安定的な抵抗変化動作が実現できるとしている。
上述した抵抗変化型不揮発性記憶素子は、安定的な抵抗変化動作が実現できる反面、製造直後の初期状態から抵抗変化動作可能な状態にするために、前記第2の抵抗変化層中にフィラメントを形成する処理(以下、初期ブレイク処理と言う)が必要となることがある。
初期ブレイク処理は、例えば、通常の抵抗変化動作のために必要な電圧よりも高い電圧(以下、初期ブレイク電圧と言う)を持つ電圧パルスを前記抵抗変化層に印加することによって行われる。
そこで、前記初期ブレイク処理を、より低い初期ブレイク電圧で達成できる抵抗変化型不揮発性記憶素子が検討されている。
例えば、特許文献2において、第1の金属酸化物で構成される第1の抵抗変化層と、前記第1の金属酸化物よりも酸素不足度が小さい第2の金属酸化物からなる第2の抵抗変化層とを積層してなる抵抗変化層を一対の電極間に介在させた抵抗変化型不揮発性記憶素子であって、前記第1の抵抗変化層の表面には段差があり、前記第2の抵抗変化層には前記段差上に屈曲部を有する抵抗変化型不揮発性記憶素子が提案されている。
特許文献2は、このように構成された抵抗変化型不揮発性記憶素子によれば、前記第1の抵抗変化層の段差形状を反映して、その段差上の前記第2の抵抗変化層に屈曲部が発生し、その屈曲部を中心にフィラメントが形成され易くなるので、低い初期ブレイク電圧の印加で初期ブレイク処理ができるようになるとしている。
国際公開第2008/149484号 国際公開第2011/030559号
しかしながら、特許文献2に開示されるような、前記第1の抵抗変化層に段差を設けた抵抗変化型不揮発性記憶素子では、前記第2の抵抗変化層が前記第1の抵抗変化層の段差を十分に被覆できないことがある。前記第2の抵抗変化層による前記第1の抵抗変化層の段差の被覆が十分でないことは、抵抗変化型不揮発性記憶素子の特性(特には初期抵抗や初期ブレイク電圧)のばらつきを増加させる要因となる。
本発明は、このような事情に鑑みてなされたものであり、第1の抵抗変化層と第2の抵抗変化層とを積層してなる抵抗変化層を有する半導体記憶素子の製造方法であって、第1の抵抗変化層に段差を形成し、かつ当該段差を第2の抵抗変化層によって従来よりも確実に被覆できる半導体記憶素子の製造方法を提供する。
上記目的を達成するために、本発明の半導体記憶素子の製造方法の1つの態様は、基板上方に下部電極を形成する工程と、下部電極上に第1の金属酸化物で構成される第1の抵抗変化層を形成する工程と、前記第1の抵抗変化層の上面の一部にプラズマで励起されたイオンを衝突させることで、前記第1の抵抗変化層の前記上面に段差を形成する工程と、前記段差の形成後に、前記段差上に残留した前記第1の抵抗変化層の残渣を除去する工程と、前記残渣の除去後に、前記第1の抵抗変化層の前記段差を被覆して、酸素不足度が前記第1の金属酸化物より小さい第2の金属酸化物で構成され、かつ前記段差の上方表面に屈曲部を有する第2の抵抗変化層を形成する工程と、前記第2の抵抗変化層上に上部電極を形成する工程とを含む。
本発明の半導体記憶素子の製造方法によれば、前記第1の抵抗変化層の段差の形成で発生した第1の金属酸化物の残渣を除去することができ、段差上面の屈曲部を第2の抵抗変化層で完全に被覆することができることから、初期ブレイク電圧の低減とそのばらつきが抑制可能な抵抗変化型不揮発性記憶素子を提供することができる。
なお、本発明の半導体記憶素子の製造方法は、抵抗変化型不揮発性記憶素子に限らず、要部に段差がある積層構造を有し、かつ当該段差の形成時に発生する残渣が動作特性を阻害する要因となる半導体記憶素子に一般的に適用でき、抵抗変化型不揮発性記憶素子に適用した場合と同様、残渣の除去による動作特性の改善効果を発揮することができる。
図1(a)は、実施の形態1における製造方法で形成される半導体記憶素子の断面図であり、図1(b)は、当該半導体記憶素子の上部電極の平面図である。 図2Aは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Bは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Cは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Dは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Eは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Fは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Gは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Hは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Iは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Jは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Kは、比較例としての従来の半導体記憶素子の製造方法における問題点を説明する断面図である。 図2Lは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Mは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Nは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図2Oは、実施の形態1における半導体記憶素子の要部の製造方法を示す断面図である。 図3(a)は、実施の形態2における製造方法で形成された半導体記憶素子の断面図であり、図3(b)は、当該半導体記憶素子の上部電極の平面図である。 図4Aは、実施の形態2における半導体記憶素子の要部の製造方法を示す断面図である。 図4Bは、実施の形態2における半導体記憶素子の要部の製造方法を示す断面図である。 図4Cは、実施の形態2における半導体記憶素子の要部の製造方法を示す断面図である。 図4Dは、比較例としての従来の半導体記憶素子の製造方法における問題点を説明する断面図である。 図4Eは、実施の形態2における半導体記憶素子の要部の製造方法を示す断面図である。 図4Fは、実施の形態2における半導体記憶素子の要部の製造方法を示す断面図である。 図4Gは、実施の形態2における半導体記憶素子の要部の製造方法を示す断面図である。 図4Hは、実施の形態2における半導体記憶素子の要部の製造方法を示す断面図である。 図5Aは、実施の形態1における製造方法で形成された段差領域の表面SEM写真である。 図5Bは、実施の形態1における製造方法で形成された段差領域の断面SEM写真である。 図6Aは、本発明の第1の製造方法で形成された半導体記憶素子の初期抵抗値の分布を示すグラフである。 図6Bは、本発明の第1の製造方法で形成された半導体記憶素子の初期ブレイク電圧の分布を示すグラフである。 図7(a)は、本発明の変形例に係る半導体記憶素子の断面図であり、図7(b)は、当該半導体記憶素子の上部電極の平面図である。 図8(a)は、本発明の変形例に係る半導体記憶素子の断面図であり、図8(b)は、当該半導体記憶素子の上部電極の平面図であり、図8(c)は、当該半導体記憶素子の上部電極の斜視図である。 図9Aは、従来の製造方法で形成された段差領域の表面SEM写真である。 図9Bは、従来の製造方法で形成された段差領域の断面SEM写真である。 図9Cは、従来の製造方法で形成された抵抗変化素子の断面SEM写真である。
(本発明の基礎となった知見)
本発明者は、以下に詳述するような検討と実験とを通して、背景技術の欄で述べた、従来の抵抗変化型不揮発性記憶素子(いわゆる抵抗変化素子)の製造方法が有している問題を見出した。
前述したように、特許文献2に開示される抵抗変化素子では、第1の抵抗変化層の表面に段差を形成し、その段差を前記第1の抵抗変化層よりも酸素不足度の小さい第2の抵抗変化層で被覆する。その結果、前記第2の抵抗変化層に生じる屈曲部を中心に、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成され易くなり、初期ブレイク電圧を低減できる。
基板表面に段差を形成する手段としては、プラズマを利用したドライエッチング法が広く用いられている。一般的に、ドライエッチング法は、基板表面とプラズマで励起されたガスとの化学反応でエッチングが進行する現象とプラズマで励起されたイオンが基板表面に衝突することでエッチングが進行する現象とが混在する。
抵抗変化動作を行う金属酸化物の表面に段差を形成する場合、エッチングガスと金属酸化物表面との化学反応でエッチングが進行する割合の大きなドライエッチング条件は好ましくない。酸素原子の酸化・還元現象が行われる抵抗変化層の表面にエッチングガスとの反応生成物が堆積し、安定した抵抗変化動作を阻害するからである。特に、金属酸化物との反応性の高いフッ素ガスを使用した場合には、酸素原子より電気陰性度の大きいフッ素原子が金属酸化物に混入し、酸素原子による酸化・還元現象が阻害され、抵抗変化動作が不安定となる。
一方、プラズマで励起されたイオンの衝突でエッチングが進行する割合の大きなエッチング条件の場合には、エッチングガスと基板表面とが反応した生成物の堆積がないため、酸素原子の酸化・還元現象が阻害されず、安定した抵抗変化動作を得ることが可能である。さらに、反応性の高いフッ素ガスを使用する必要がなく、原理的に金属酸化物へのフッ素原子の混入がない。また、プラズマで励起されたイオンが不活性元素の場合には、不活性元素であるため、金属酸化物に打ち込まれても酸素原子の酸化・還元現象を阻害する要因とはならない。
したがって、抵抗変化動作を行う金属酸化物の表面に段差を形成する手段には、プラズマで励起されたイオンの衝突でエッチングが進行する現象の割合が化学反応でエッチングが進行する現象の割合より大きなドライエッチング条件が望ましい。
しかし、プラズマで励起されたイオンの衝突でエッチングが進行する場合には、イオンとの衝突でスパッタリングされた金属酸化物で構成される残渣が発生するという製造上の課題がある。本発明者は、抵抗変化素子の安定した抵抗変化動作を阻害する別の要因として、この残渣に着目する。
図9A、図9Bは、アルゴン(Ar)を主成分としたアルゴンと塩素(Cl)との混合ガスで金属酸化物の表面に段差を形成した場合のSEM写真である。これらは、エッチング範囲を規定するレジストを剥離した後の写真であり、エッチングされた領域の縁に金属酸化物のフレイク状の薄い残渣が観測される。この残渣は、スパッタリングされた金属酸化物が、レジスト端面(つまり、エッチング範囲に設けられた開口の内周面)に再付着して残留したものと考えられる。
このような残渣が第1の抵抗変化層の段差上に残留した場合、第2の抵抗変化層による段差の被覆を阻害し、抵抗変化素子の初期抵抗や初期ブレイク電圧のばらつきを増加させる要因となる。
図9Cは、従来の製造方法で残渣が残留した抵抗変化素子の断面SEM写真である。残渣によって、第2の抵抗変化層と上部電極とが段差を十分に被覆できていないことがわかる。
このような問題を解決するために、本発明の半導体記憶素子の製造方法の1つの態様は、基板上方に下部電極を形成する工程と、下部電極上に第1の金属酸化物で構成される第1の抵抗変化層を形成する工程と、前記第1の抵抗変化層の上面の一部にプラズマで励起されたイオンを衝突させることで、前記第1の抵抗変化層の前記上面に段差を形成する工程と、前記段差の形成後に、前記段差上に残留した前記第1の抵抗変化層の残渣を除去する工程と、前記残渣の除去後に、前記第1の抵抗変化層の前記段差を被覆して、酸素不足度が前記第1の金属酸化物より小さい第2の金属酸化物で構成され、かつ前記段差の上方表面に屈曲部を有する第2の抵抗変化層を形成する工程と、前記第2の抵抗変化層上に上部電極を形成する工程とを含む。
ここで、前記段差を形成後に、前記段差上に前記残渣がフレイク状に残留してもよく、また、前記残渣を除去する工程において、前記段差上に残留した前記第1の抵抗変化層の残差を、前記第1の抵抗変化層の前記上面をエッチングしつつ除去してもよい。
ここで、前記段差を形成する工程において、前記イオンの衝突により、前記第1の抵抗変化層の前記上面の前記一部を除去し、前記第1の抵抗変化層の前記上面の除去された前記一部と除去されていない残部との境界に前記段差を形成してもよい。
このような製造方法とすることにより、前記第1の抵抗変化層の段差の形成で発生した第1の金属酸化物の残渣を除去することができ、段差上面の屈曲部を前記第2の抵抗変化層で完全に被覆することができることから、初期ブレイク電圧が低減され、かつそのばらつきが抑制された半導体記憶素子が実現できる。
また、前記段差を形成する工程において、前記イオンの衝突を、不活性ガス、または不活性ガスを主成分とするフッ素を含有しない混合ガス中で行ってもよい。
このような製造方法とすることにより、前記第1の抵抗変化層へのフッ素原子の混入が原理的に発生しないため、酸素原子の酸化・還元現象を妨げることがなく、抵抗変化動作の信頼性を向上した半導体記憶素子が実現できる。
また、前記残渣を除去する工程において、アンモニア、フッ素、塩素のいずれかを含む溶液で前記残渣をエッチングしてもよい。
このような製造方法とすることにより、膜厚の薄いフレイク状の残渣が等方的にエッチングでき、基板と平行方向へのエッチングが進行することから、少ないエッチング量で容易に残渣の除去ができる。したがって、残渣の除去で生じる前記第2の抵抗変化層の屈曲部の形状変化を最小化でき、かつプラズマに起因するエッチングダメージも生じないことから、初期ブレイク電圧が低減され、かつそのばらつきが低減された半導体記憶素子が実現できる。
また、前記半導体記憶素子の製造方法は、前記残渣の除去後に、前記第1の金属酸化物の未結合手を酸素で終端する工程をさらに含んでもよい。
このような製造方法とすることにより、第1の抵抗変化層の残渣を除去した後に大気へ曝露しても、第1の金属酸化物の未結合手が酸素で終端されているため、自然酸化膜の形成を抑制でき、半導体記憶素子の初期抵抗値およびブレイク電圧のばらつきを低減できる。
また、前記未結合手を酸素で終端する工程において、過酸化水素、オゾンのいずれかを含む溶液を使用して、前記第1の金属酸化物の前記未結合手を酸素で終端してもよい。
このような製造方法とすることにより、第1の抵抗変化層の表面に形成される段差の形状(寸法や深さ)に影響されず、段差領域の側面にも均一に酸素で終端することが可能となり、初期抵抗値のばらつきが抑制され、初期ブレイク電圧のばらつきを低減することできる。
また、前記半導体記憶素子の製造方法は、前記段差の形成前に、前記第1の抵抗変化層上に、酸素不足度が前記第1の金属酸化物より小さい第3の金属酸化物からなる第3の抵抗変化層を形成する工程をさらに含み、前記段差を形成する工程において、前記第3の抵抗変化層の上面の、前記第1の抵抗変化層の前記上面の前記一部の上方に位置する部分に、前記イオンを衝突させることで、前記第3の抵抗変化層を貫通する開口を設け、当該開口の底部に露出した前記第1の抵抗変化層に前記イオンを衝突させることで、前記段差を形成してもよい。
このような製造方法とすることにより、第1の抵抗変化層の段差領域には、第2の抵抗変化層と第3の抵抗変化層のうちの第2の抵抗変化層のみが形成され、第1の抵抗変化層の段差領域以外は第2の抵抗変化層と第3の抵抗変化層とが積層で形成される。したがって、第1の抵抗変化層の段差領域上ではその他の部分と比べて、酸素不足度が小さく高抵抗の金属酸化物の膜厚がより薄く形成されることから、初期ブレイク処理時に半導体記憶素子を流れる電流は、膜厚の薄い段差領域に集中する。その結果、当該段差領域でフィラメントが形成され易くなり、初期ブレイク電圧が低減できる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付しており説明を省略する場合がある。また、トランジスタや不揮発性半導体記憶装置等の形状については模式的なものであり、その個数等についても図示しやすい個数としている。つまり、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
(実施の形態1)
図1(a)、(b)に、本発明の実施の形態1の半導体記憶素子の製造方法で製造される半導体記憶素子10の断面図および平面図の一例を示す。図1(a)の断面図は、図1(b)の平面図のAA’断面に対応する。半導体記憶素子10は、一例として、抵抗変化型不揮発性記憶素子(いわゆる抵抗変化素子)として示されている。
半導体記憶素子10において、抵抗変化層106は、下部電極105と上部電極107との間に介在され、下部電極105と上部電極107との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。例えば、下部電極105と上部電極107との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。抵抗変化層106は、下部電極105に接続する第1の抵抗変化層106aと、上部電極107に接続する第2の抵抗変化層106bの少なくとも2層を積層して構成される。
第1の抵抗変化層106aは、第1の金属酸化物で構成され、第2の抵抗変化層106bは、前記第1の金属酸化物よりも酸素不足度が小さい第2の金属酸化物で構成されている。第2の抵抗変化層106b中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
ここで、酸素不足度とは、金属酸化物において、その化学量論的組成(複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成)の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
例えば、金属がタンタル(Ta)の場合、上述の定義による化学量論的組成の酸化物はTaであるので、TaO2.5と表現できる。TaO2.5の酸素不足度は0%であり、TaO1.5の酸素不足度は、酸素不足度=(2.5−1.5)/2.5=40%となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、0、負の値も含むものとして説明する。
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
酸素含有率とは、総原子数に占める酸素原子の比率である。例えば、Taの酸素含有率は、総原子数に占める酸素原子の比率(O/(Ta+O))であり、71.4atm%となる。したがって、タンタル酸化物は、酸素含有率は0より大きく、71.4atm%より小さいことになる。例えば、第1の金属酸化物層を構成する金属と、第2の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第2の金属酸化物の酸素含有率が第1の金属酸化物の酸素含有率よりも大きいとき、第2の金属酸化物の酸素不足度は第1の金属酸化物の酸素不足度より小さい。
図2Aから図2Oは、本発明の実施の形態1における半導体記憶素子の製造方法を示す断面図である。
まず、図2Aに示すように、第1の配線101を形成する工程において、トランジスタや下層配線などが形成されている基板100上に、アルミからなる導電層(厚さ400nm以上600nm以下)を形成し、当該導電層をパターニングすることで第1の配線101を形成する。
次に、図2Bに示すように、第1の層間絶縁層102を形成する工程において、第1の配線101を被覆して基板100上に絶縁層を形成した後に表面を平坦化することで第1の層間絶縁層102(例えば、厚さ500nm以上1000nm以下)を形成する。
第1の層間絶縁層102には、プラズマTEOS膜や、配線間の寄生容量の低減のためにフッ素含有酸化物(例えば、FSG)などのlow−k材料が用いられてもよい。
次に、図2Cに示すように、第1のコンタクトホール103を形成する工程において、所望のマスクを用いて第1の層間絶縁層102をパターニングして、第1の層間絶縁層102を貫通して第1の配線101に接続される第1のコンタクトホール103(例えば、直径50nm以上300nm以下)を形成する。
ここで、第1の配線101の幅が第1のコンタクトホール103より小さい場合には、マスク合わせずれの影響により第1の配線101と第1のコンタクトプラグ104とが接触する面積が変わり、例えばセル電流が変動する。このような不都合を防止する観点から、第1の配線101の幅は第1のコンタクトホール103より大きな外形としている。
次に、第1のコンタクトプラグ104を形成する工程において、まず下地層としての密着層、および拡散バリアとして機能するTiN/Ti層(例えば、厚さ5nm以上30nm以下)をスパッタ法で成膜後、その上に主層となるタングステンW(例えば、厚さ200nm以上400nm以下)をCVD法で成膜する。
これにより、図2Dに示すように、第1のコンタクトホール103は第1のコンタクトプラグ104となる、密着層、拡散バリア、および主層の積層構造の導電層104’で充填される。ただし、第1のコンタクトホール103上の導電層104’の上面には、下地の形状が反映され凹み(例えば、深さ5nm以上100nm以下)が生じる。
次に、図2Eに示すように、第1のコンタクトプラグ104を形成する工程において、化学的機械的研磨法(CMP法)を用いてウエハ全面を平坦化研磨し、第1の層間絶縁層102上の不要な導電層104’を除去して、第1のコンタクトホール103の内部に第1のコンタクトプラグ104を形成する。
このとき、第1のコンタクトプラグ104の上面と第1の層間絶縁層102の上面は連続的ではなく、その不連続部にリセス(例えば、深さ5nm以上50nm以下)が発生している。このようなリセスは、第1の層間絶縁層102を構成する材料および第1のコンタクトプラグ104を構成する材料が、それぞれ絶縁体および導電体であって必ず異なるので、CMP法の研磨レートが異なるために生じる。これは異種材料を用いた場合に必ず発生する不可避の現象である。
次に、図2Fに示すように、下部電極105を形成する工程において、第1のコンタクトプラグ104を被覆して、第1の層間絶縁層102上に、後に下部電極105となるタンタル窒化物からなる導電層105’(例えば、厚さ50nm以上200nm以下)をスパッタ法で形成する。
導電層105’が第1のコンタクトホール103内部の第1のコンタクトプラグ104の上部に発生したリセスの部分にも入り込んで形成される。また、先と同様に、第1のコンタクトプラグ104上の導電層105’の上面には、下地の形状が反映され凹みが生じる。
次に、図2Gに示すように、下部電極105を形成する工程において、化学的機械的研磨法(CMP法)を用いてウエハ全面を平坦化研磨し、パターニング後に下部電極105となる導電層105”(例えば、厚さ20nm以上100nm以下)を形成する。
この工程のポイントは、図2Fで発生した上述の凹みが消失するまで、導電層105’を平坦化研磨することであり、また導電層105”を全面に残すことである。このような製造方法により、この導電層105”の表面は、第1のコンタクトプラグ104上に発生した段差が転写されておらず、下部電極表面全面にわたって、極めて高い平坦度を有し、連続面を維持できる。このような平坦な連続面が維持できるのは、第1のコンタクトプラグ104を形成した場合と異なり、導電層105”の研磨を途中で止めるために、研磨対象が常に同種の材料となり、CMP法の研磨レートが異なることが原理的に回避できるからである。
次に、図2Hに示すように、第1の抵抗変化層106aを形成する工程において、導電層105”上に、金属酸化物で構成された第1の抵抗変化層106a’を形成する。
第1の抵抗変化層106a’は、例えば、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で形成してもよい。一例として、第1の抵抗変化層106a’の組成はTaO(0.8≦x≦1.9、酸素含有率にして44.4atm%以上65.5atm%以下)であり、抵抗率は2mΩcm以上50mΩcm以下であり、膜厚は20nm以上100nm以下であってもよい。
次に、図2Iに示すように、レジスト106x’を開口する工程において、レジスト106x’を塗布後に、所望のマスクを用いたフォトリソグラフィー技術にて、レジスト106x’の段差領域に対応する位置に第1の抵抗変化層106a’に達する開口を設ける。
次に、図2Jに示すように、第1の抵抗変化層106a’上に段差領域106xを形成する工程において、プラズマで励起されたイオンをレジスト106x’の開口から第1の抵抗変化層106a’に衝突させ、例えば深さ1nm以上30nm以下の段差領域106xを形成してもよい。
図2Jでは、段差領域106xが、一例として、開口の底部に形成された、第1の抵抗変化層106a’の凹みとして示されている。段差領域106xの縁に沿って段差が形成される。
段差領域106xの形成には、フッ素(F)含有しない、Arなどの不活性ガスをエッチングガスとして使用しているため、第1の抵抗変化層106a’中にフッ素(F)等が入り込んで抵抗変化層の膜質を劣化させることが原理的にない。
ここでは、アルゴンを主成分とする塩素の混合ガスをプラズマで励起し、第1の抵抗変化層106a’の表面に励起されたイオンを衝突させることで、第1の抵抗変化層106a’に段差領域106xを形成した。この時、レジスト106x’の端面(つまり、開口の内周面)には、スパッタリングされた第1の抵抗変化層106a’を構成していたタンタル酸化物が付着する。
この付着物を除去せずにレジスト106x’を剥離したとすると、図2Kに示すように、段差領域106xの縁にフレイク状の残渣106yが残留する。残渣106yは、課題の項で指摘したように、第2の抵抗変化層による段差の被覆を阻害し、抵抗変化素子の初期抵抗や初期ブレイク電圧のばらつきを増加させる要因となる。
そこで、実施の形態1における半導体記憶素子の製造方法では、図2Lに示すように、第1の抵抗変化層の表面に付着した残渣106yを除去する工程において、アンモニア過酸化水素水溶液を用いてフレイク状の残渣106yを等方的にエッチングした。
ここで用いるアンモニア過酸化水素水APM(Ammonia hydroxide/hydrogen Peroxide Mixture)は、アンモニア(NHOH)、過酸化水素(H)、水(HO)の混合液であり、当該混合液の混合比は一例として、アンモニア:過酸化水素水:水=1:a:b(但し、1≦a≦10、1≦b≦100)であってもよい。アンモニア過酸化水素水溶液の第1の抵抗変化層106a’を構成する材料に対するエッチングレートは、約0.01nm/分以上1.0nm/分以下であってもよい。第1の抵抗変化層106a’を極力エッチングせずに残渣106yを除去するためである。
図5A、図5Bにアンモニア過酸化水素水溶液を用いてフレイク状の残渣を除去した場合のSEM写真を示す。従来の製造方法で発生していたフレイク状の残渣106y(図9A、図9B)が完全に除去されている。また、残渣106yの除去は、第1の抵抗変化層106a’を等方的にエッチングできる溶液であればよく、希フッ酸水溶液(DHF)や希塩酸(HCl)水溶液でも構わない。
続いて、残渣106y除去後に硫酸過酸化水溶液SPM(Sulfuric acid hydrogen Peroxide Mixture)でレジスト106x’の剥離と第1の抵抗変化層106a’の未結合手の酸素による終端とを同時に行う。ここで用いるSPM水溶液は、硫酸(HSO)と過酸化水溶液(H)の混合液であり、当該混合液の混合比は一例として、硫酸:過酸化水溶液=1:c(但し、1≦c≦10)であってもよい。また、第1の抵抗変化層106a表面の未結合手の酸素の終端は、オゾン水、あるいは過酸化水素水を用いて行っても構わない。
次に、図2Mに示すように、第2の抵抗変化層106bを形成する工程において、第1の抵抗変化層106a’上に、酸素不足度が第1の抵抗変化層106a’より小さい第2の抵抗変化層106b’を形成する。
第2の抵抗変化層106b’は、第1の抵抗変化層106a’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で形成してもよい。一例として、第2の抵抗変化層106b’の組成はTaO(2.1≦y≦2.5、酸素含有率にして67.7atm%以上71.4atm%以下)であり、抵抗率は10mΩcm以上であり、膜厚は1nm以上8nm以下であってもよい。
第1の抵抗変化層106a’の表面の段差領域106xの縁に形成されている段差上には、第2の抵抗変化層106b’の屈曲部が形成される。
ここでは、下地の段差領域106xの深さに応じて、第2の抵抗変化層106bの屈曲部の膜厚(側壁膜厚)を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第2の抵抗変化層106bの屈曲部においては平坦部に比べて、膜質が疎になる傾向にあり、フィラメントが形成され易い膜を実現することができる。
第2の抵抗変化層106bを形成する工程は、上述したように、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いて行ってもよいし、酸素を含む雰囲気中でタンタル酸化物をプラズマ酸化してもよい。このようにして形成した場合、化学量論的組成よりも多くの酸素を含有する場合(TaO、2.5<y)がある。
次に、図2Nに示すように、上部電極107を形成する工程において、第2の抵抗変化層106b’上に、パターニング後に上部電極107となる貴金属(白金、イリジウム、パラジウムなど)からなる導電層107’を形成する。
次に、図2Oに示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、図2Nに示される導電層105”、第1の抵抗変化層106a’、第2の抵抗変化層106b’及び導電層107’をパターニングして、第1の抵抗変化層106a、第2の抵抗変化層106bの2層積層からなる抵抗変化層106を下部電極105、上部電極107で挟持した抵抗変化素子を形成する。
標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるので、上部電極に貴金属を用いた場合に、上部電極をハードマスクにして抵抗変化素子を形成することもできる。本工程では、同じマスクを用いて、一括してパターニングを行ったが、各層ごとにパターニングを行ってもかまわない。
最後に、抵抗変化素子を被覆して、第2の層間絶縁層108(例えば、厚さ500nm以上1000nm以下)が形成され、図2B、図2Cと同様の製造方法で、その第2のコンタクトホール109及び第2のコンタクトプラグ110を形成する。その後、第2のコンタクトプラグ110を被覆して、第2の配線111を形成して、図1(a)に示す半導体記憶素子10が完成する。
以上の製造方法を用いることにより、抵抗変化層の段差形成時に発生した残渣を完全に除去でき、段差上部の屈曲部を第2の抵抗変化層で被覆できることから、低い電圧で初期ブレイク処理を行うことが可能となる。また、第1の抵抗変化層の表面に段差を形成後に酸素終端することにより、大気に曝露しても自然酸化膜の形成が抑制され、初期抵抗値が安定し、初期ブレイク電圧のばらつきを抑制することができる。
図6Aは、残渣除去および段差形成後の酸素終端を行った場合の初期抵抗値、図6Bは、その初期ブレイク電圧をそれぞれ示す。残渣を除去することで初期抵抗値のばらつきと初期ブレイク電圧のばらつきが改善されていることがわかる。また、残渣除去後に第1の金属酸化物の表面の未結合手を酸素で終端することにより、初期抵抗値のばらつきがさらに低減され、初期ブレイク電圧のばらつき抑制が改善できる。
したがって、初期ブレイク電圧の低減とばらつきの抑制とを両立することが可能となり、メモリの微細化・大容量化を実現することができる。
上記では、抵抗変化層106がタンタル酸化物で構成される例を示したが、抵抗変化層106を構成する金属には、タンタル以外の金属を用いてもよい。抵抗変化層106を構成する金属としては、遷移金属、またはアルミニウム(Al)を用いることができる。遷移金属としては、タンタル(Ta)、チタン(Ti)、ハフニウム(Hf)、ジルコニウム(Zr)、ニオブ(Nb)、タングステン(W)、ニッケル(Ni)等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
例えば、抵抗変化層106にハフニウム酸化物を用いる場合、第1の抵抗変化層106aの組成をHfOとした場合にxが0.9以上1.6以下であり、かつ、第2の抵抗変化層106bの組成をHfOとした場合にyがxの値よりも大である場合に、抵抗変化層106の抵抗値を安定して高速に変化させることができる。この場合、第2の抵抗変化層106bの膜厚は、3nm以上4nm以下としてもよい。
また、抵抗変化層106にジルコニウム酸化物を用いる場合、第1の抵抗変化層106aの組成をZrOとした場合にxが0.9以上1.4以下であり、かつ、第2の抵抗変化層106bの組成をZrOとした場合にyがxの値よりも大である場合に、抵抗変化層106の抵抗値を安定して高速に変化させることができる。この場合、第2の抵抗変化層106bの膜厚は、1nm以上5nm以下としてもよい。
第1の抵抗変化層106aとなる第1の金属酸化物を構成する第1の金属と、第2の抵抗変化層106bとなる第2の金属酸化物を構成する第2の金属とは、異なる金属を用いてもよい。この場合、前記第2の金属酸化物は、前記第1の金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に下部電極105と上部電極107との間に印加された電圧は、第2の抵抗変化層106bに、より多く分配され、第2の抵抗変化層106b中で発生する酸化還元反応をより起こしやすくすることができる。
また、前記第1の金属と前記第2の金属とに互いに異なる材料を用いる場合、前記第2の金属の標準電極電位は、前記第1の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い前記第2の金属酸化物で構成された第2の抵抗変化層106bにおいて、酸化還元反応が起こりやすくなる。
なお、抵抗変化現象は、抵抗が高い第2の抵抗変化層106b中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント(導電パス)が変化することにより、前記局所領域の抵抗値(酸素不足度)が変化することと考えられる。
例えば、前記第1の金属酸化物に、タンタル酸化物を用い、前記第2の金属酸化物にチタン酸化物(TiO)を用いることにより、安定した抵抗変化動作が生じる。チタン(標準電極電位=−1.63eV)はタンタル(標準電極電位=−0.6eV)より標準電極電位が低い材料である。
このように、前記第2の金属酸化物に前記第1の金属酸化物より標準電極電位が小さい金属の酸化物を用いることにより、第2の抵抗変化層106b中でより酸化還元反応が発生しやすくなる。
その他の組み合わせとして、前記第2の金属酸化物にアルミニウム酸化物(Al)を用いることができる。例えば、前記第1の金属酸化物にタンタル酸化物(TaO)を用い、前記第2の金属酸化物にアルミニウム酸化物(Al)を用いてもよい。
上述したような積層構造の抵抗変化膜における抵抗変化現象は、いずれも抵抗が高い第2の抵抗変化層106b中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント(導電パス)が変化することにより、当該局所領域の抵抗値が変化することと考えられる。
つまり、第2の抵抗変化層106bに接続する上部電極107に、下部電極105を基準にして正の電圧を印加したとき、抵抗変化層106中の酸素イオンが第2の抵抗変化層106b側に引き寄せられる。これによって、第2の抵抗変化層106b中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、前記局所領域中のフィラメントが繋がりにくくなり、前記局所領域の抵抗値が増大すると考えられる。
逆に、第2の抵抗変化層106bに接続する上部電極107に、下部電極105を基準にして負の電圧を印加したとき、第2の抵抗変化層106b中の酸素イオンが第1の抵抗変化層106a側に押しやられる。これによって、第2の抵抗変化層106b中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、前記局所領域中のフィラメントが繋がり易くなり、前記局所領域の抵抗値が減少すると考えられる。
酸素不足度がより小さい第2の抵抗変化層106bに接続されている上部電極107は、例えば、白金(Pt)、イリジウム(Ir)、パラジウム(Pd)など、第2の抵抗変化層106bを構成する金属及び下部電極105を構成する材料と比べて標準電極電位がより高い材料で構成する。また、酸素不足度がより高い第1の金属酸化物に接続されている第1電極は、例えば、タングステン(W)、ニッケル(Ni)、タンタル(Ta)、チタン(Ti)、アルミニウム(Al)、窒化タンタル(TaN)、窒化チタン(TiN)など、第1の金属酸化物を構成する金属と比べて標準電極電位が、より低い材料で構成してもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
すなわち、上部電極107を構成する材料の標準電極電位V2、第2の金属酸化物を構成する金属の標準電極電位Vr2、第1の金属酸化物を構成する金属の標準電極電位Vr1、及び下部電極105を構成する材料の標準電極電位V1が、Vr2<V2、かつV1<V2なる関係を満足してもよい。さらには、V2>Vr2で、Vr1≧V1の関係を満足してもよい。
上記の構成とすることにより、上部電極107と第2の抵抗変化層106bの界面近傍の第2の抵抗変化層106b中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が生じる。
(実施の形態2)
図3(a)、(b)に、本発明の実施の形態2の半導体記憶素子の製造方法で形成した半導体記憶素子20の断面図および平面図の一例を示す。図3(a)の断面図は、図3(b)の平面図のAA’断面に対応する。本実施形態の構成が、実施の形態1と異なる点は、第1の抵抗変化層106aと第2の抵抗変化層106bとの間に、第3の抵抗変化層106cを配置した点である。
図4Aから図4Hは、本発明の実施の形態2の半導体記憶素子の製造方法を示す断面図である。図4A以前の製造方法は、実施の形態1で示した図2A〜図2Gと同様であるため、ここでは説明を省略する。
図4Aに示すように、第1の抵抗変化層106aと第2の抵抗変化層106bとを形成する工程において、導電層105”上に、金属酸化物からなる第1の抵抗変化層106a’と、酸素不足度が第1の抵抗変化層106a’より小さい第3の抵抗変化層106c’とを形成する。第1の抵抗変化層106a’と第3の抵抗変化層106c’とは共にタンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で形成した。
一例として、第1の抵抗変化層106a’の組成は、TaO(0.8≦x≦1.9、酸素含有率にして44.4atm%以上65.5atm%以下)であり、その抵抗率は2mΩcm以上50mΩcm以下、膜厚は20nm以上100nm以下である。
一例として、第3の抵抗変化層106b’の組成は、TaO(2.1≦z≦2.5、酸素含有率にして67.7atm%以上71.4atm%以下)であり、その抵抗率は10mΩcm以上、膜厚は2nm以上10nmである。
次に、図4Bに示すように、レジスト106x’を開口する工程において、レジスト106x’を塗布後に、所望のマスクを用いたフォトリソグラフィー技術にて、レジスト106x’の段差領域に対応する位置に第3の抵抗変化層106c’に達する開口を設ける。
次に、図4Cに示すように、第1の抵抗変化層106a’上に段差領域106xを形成する工程において、プラズマで励起されたイオンをレジスト106x’の開口から第3の抵抗変化層106c’に衝突させ、第3の抵抗変化層106c’を貫通する開口を設ける。さらに、当該開口の底部に露出した第1の抵抗変化層106a’の表面に、プラズマで励起されたイオンを衝突させ、第1の抵抗変化層106a’の表面に、例えば、深さ1nm以上30nm以下の段差領域106xを形成する。図4Cでは、段差領域106xが、一例として、第1の抵抗変化層106a’上に形成された凹みとして示されている。段差領域106xの縁に沿って段差が形成される。
段差領域106xの形成には、フッ素(F)含有しない不活性ガスを主成分とする混合ガスを使用するため、露出する第1の抵抗変化層106a’中にフッ素(F)等が入り込んで抵抗変化層の膜質を劣化させることが原理的にない。ここでは、アルゴンを主成分とする塩素の混合ガスをプラズマで励起し、励起されたイオンを第3の抵抗変化層106c’および第1の抵抗変化層106a’の表面に衝突させることで、第3の抵抗変化層106c’を貫通する開口および第1の抵抗変化層106a’の表面の段差領域106xを形成した。この時、レジスト106x’の端面(つまり、開口の内周面)には、スパッタリングされた第3の抵抗変化層106c’及び第1の抵抗変化層106a’を構成していたタンタル酸化物が付着する。
この付着物を除去せずにレジストを剥離すると、図4Dに示すように、段差領域106xの縁にフレイク状の残渣106yが残留する。残渣106yは、課題の項で指摘したように、第2の抵抗変化層による段差の被覆を阻害し、抵抗変化素子の初期抵抗や初期ブレイク電圧のばらつきを増加させる要因となる。
そこで、実施の形態2における半導体記憶素子の製造方法では、図4Eに示すように、第2の抵抗変化層の段差形成で付着した残渣106yを除去する工程において、アンモニア過酸化水素水溶液を用いて膜厚の薄いフレイク状の残渣106yを等方的にエッチングする。ここでは、アンモニア(NHOH)、過酸化水素(H)、水(HO)の混合液であるアンモニア過酸化水溶液を使用し、アンモニア:過酸化水素水:水は、それぞれ1:a:b(但し、1≦a≦10、1≦b≦100)の割合であった。アンモニア過酸化水素水溶液の第1の抵抗変化層106a’を構成する材料のエッチングレートは、約0.01nm/分以上1.0nm/分以下に調整することが好ましい。第1の抵抗変化層106a’を極力エッチングせずに残渣106yを除去するためである。
残渣106yの除去は、タンタル酸化物を等方的にエッチングできる水溶液であれば良く、希フッ酸(DHF)水溶液や希塩酸(HCl)水溶液でも構わない。この場合も、第1の抵抗変化層106a’を構成する材料のエッチングレートは、約0.01nm/分以上1.0nm/分以下に調整することが好ましい。付着した残渣を除去するための薬液は、例えば60℃に加熱して用いてもよい。
続いて、SPM水溶液でレジスト106x’を剥離と同時に露出した第1の抵抗変化層106a’の表面の未結合手を酸素で終端した。硫酸過酸化水溶液は、硫酸(HSO)と過酸化水溶液(H)の混合液でその割合は、1:c(但し、1≦c≦10)である。また、第1の抵抗変化層106a表面の未結合手の酸素の終端は、過酸化水素水やオゾン水で行ってもかまわない。
次に、図4Fに示すように、第2の抵抗変化層106b’を形成する工程において、第3の抵抗変化層106c’上に、酸素不足度が第1の抵抗変化層106a’より小さい第2の抵抗変化層106b’を形成する。第3の抵抗変化層106c’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で形成した。一例として、第2の抵抗変化層106b’の組成は、TaO(2.1≦y≦2.5、酸素含有率にして67.7atm%以下71.4atm%以上)であり、その抵抗率は10mΩcm以上、膜厚は1nm以上8nm以下である。
このとき、第1の抵抗変化層106a’の段差領域106xには第2の抵抗変化層106b’が形成され、それ以外の領域には第3の抵抗変化層106c’と第2の抵抗変化層106b’とが積層された構造となる。したがって、初期ブレイク処理時に抵抗変化素子を流れる電流は、抵抗値が高い抵抗変化層の膜厚が薄い段差領域106xに集中するため、当該段差領域でフィラメントが形成され易くなり、初期ブレイク電圧の低減が可能となる。
以上の工程では、反応性スパッタを用いて形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化してもよい。
次に、図4Gに示すように、上部電極107を形成する工程において、第2の抵抗変化層106b’上に、パターニング後に上部電極107となる貴金属(白金、イリジウム、パラジウムなど)からなる導電層107’を形成する。
次に、図4Hに示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、図4Gに示される導電層105”、第1の抵抗変化層106a’、第3の抵抗変化層106c’、第2の抵抗変化層106b’及び導電層107’をパターニングして、段差領域106x上では第1の抵抗変化層106a、第2の抵抗変化層106bの2層積層、その他の領域では、第1の抵抗変化層106a、第3の抵抗変化層106c、第2の抵抗変化層106bの3層積層からなる抵抗変化層106を下部電極105、上部電極107で挟持した抵抗変化素子を形成する。標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるので、上部電極に貴金属用いた場合に、上部電極をハードマスクにして抵抗変化素子を形成することもできる。本工程では、同じマスクを用いて、一括してパターニングを行ったが、各層ごとにパターニングを行ってもかまわない。
最後に、抵抗変化素子を被覆して、第2の層間絶縁層108(例えば、厚さ500nm以上1000nm以下)が形成され、図2B、図2Cと同様の製造方法で、その第2のコンタクトホール109及び第2のコンタクトプラグ110を形成する。その後、第2のコンタクトプラグ110を被覆して、第2の配線111を形成して、図3(a)に示す半導体記憶素子20が完成する。
以上の製造方法で段差形成時の残渣が除去でき、初期抵抗値のばらつきと初期ブレイク電圧のばらつきが抑制される。さらに、本実施の形態2では、第1の抵抗変化層106aと第2の抵抗変化層106bとの間に、第3の抵抗変化層106cを配置した構成とすることによって、段差領域の高抵抗層の膜厚を薄くできるため、フィラメント形成領域を絞り込む効果がある。したがって、実施の形態1の構成に比べて、フィラメントの形成を段差領域に誘導して、初期ブレイク電圧のばらつきを抑制できる。また、残渣除去後に第1の金属酸化物の表面の未結合手を酸素で終端することにより、初期抵抗値のばらつきがさらに低減され、初期ブレイク電圧のばらつき抑制が改善できる。したがって、初期ブレイク電圧の低減とばらつきの抑制を両立することが可能となり、メモリの微細化・大容量化を実現することができる。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態1、2によって限定されるものではなく、本発明の主旨を逸脱しない範囲で、当業者が思いつく各種変形を施し、また、実施の形態における構成要素を任意に組み合わせて実現される半導体記憶素子の製造方法も、本発明に含まれる。
例えば、実施の形態では、段差領域106xが、一例として、第1の抵抗変化層106a’上の凹みである場合を説明したが、段差領域106xは、凹み以外の形状に形成されてもよい。
例えば、図7(a)の断面図および図7(b)の平面図に示される半導体記憶素子30のように、段差領域106xは、第1の抵抗変化層106aの上面の一隅(一例として図7(b)の右下に相当する約1/4の領域)に形成される切り欠きであってもよい。この場合、段差領域106xの縁は、図7(b)の平面図に見られるようにL型をなしており、段差は、このL型に沿って形成される。また、図示はしていないが、第1の抵抗変化層106aの上面の約半分の領域を段差領域106xとして切り欠いてもよい。
さらにまた、図8(a)の断面図、図8(b)の平面図、図8(c)の斜視図に示される半導体記憶素子40のように、第1の抵抗変化層106a’の上面に、第1段目の段差領域106x1と、段差領域106x1よりも低い第2段目の段差領域106x2とを形成してもよい。この場合の段差領域106x1、106x2の縁は、図8(b)の平面図に見られるように十字をなしており、段差は、この十字に沿って形成される。
本発明は、抵抗変化型の半導体記憶素子の製造方法を提供するものであり、安定動作し、かつ信頼性の高い不揮発性メモリを実現することができることから、不揮発性メモリを用いる種々の電子機器に有用である。
10、20、30、40 半導体記憶装素子
100 基板
101 第1の配線
102 第1の層間絶縁層
103 第1のコンタクトホール
104 第1のコンタクトプラグ
104’ 第1のコンタクトプラグとなる導電層
105 下部電極
105’、105” 下部電極となる導電層
106 抵抗変化層
106a、106a’ 第1の抵抗変化層(低酸素濃度層・低抵抗層)
106x、106x1、106x2 第1の抵抗変化層の上面に形成された段差領域
106x’ 第1の抵抗変化層の上面に塗布されたレジスト
106y 残渣
106b、106b’ 第2の抵抗変化層(高酸素濃度層・高抵抗層)
106c、106c’ 第3の抵抗変化層(高酸素濃度層・高抵抗層)
107 上部電極
107’ 上部電極となる導電層
108 第2の層間絶縁層
109 第2のコンタクトホール
110 第2のコンタクトプラグ
111 第2の配線

Claims (9)

  1. 基板上方に下部電極を形成する工程と、
    前記下部電極上に第1の金属酸化物で構成される第1の抵抗変化層を形成する工程と、
    前記第1の抵抗変化層の上面の一部にプラズマで励起されたイオンを衝突させることで、前記第1の抵抗変化層の前記上面に段差を形成する工程と、
    前記段差の形成後に、前記段差上に残留した前記第1の抵抗変化層の残渣を除去する工程と、
    前記残渣の除去後に、前記第1の抵抗変化層の前記段差を被覆して、酸素不足度が前記第1の金属酸化物より小さい第2の金属酸化物で構成され、かつ前記段差の上方表面に屈曲部を有する第2の抵抗変化層を形成する工程と、
    前記第2の抵抗変化層上に上部電極を形成する工程と
    を含む半導体記憶素子の製造方法。
  2. 前記残渣を除去する工程において、前記段差上に残留した前記第1の抵抗変化層の残を、前記第1の抵抗変化層の前記上面をエッチングしつつ除去する
    請求項1に記載の半導体記憶素子の製造方法。
  3. 前記段差の形成前に、前記第1の抵抗変化層上に、酸素不足度が前記第1の金属酸化物より小さい第3の金属酸化物で構成される第3の抵抗変化層を形成する工程をさらに含み、
    前記段差を形成する工程において、前記第3の抵抗変化層の上面の、前記第1の抵抗変化層の前記上面の前記一部の上方に位置する部分に、前記イオンを衝突させることで、前記第3の抵抗変化層を貫通する開口を設け、当該開口の底部に露出した前記第1の抵抗変化層に前記イオンを衝突させることで、前記段差を形成する
    請求項1または2に記載の半導体記憶素子の製造方法。
  4. 前記段差を形成する工程において、前記イオンの衝突により、前記第1の抵抗変化層の前記上面の前記一部を除去し、前記第1の抵抗変化層の前記上面の除去された前記一部と除去されていない残部との境界に前記段差を形成する
    請求項1から3のいずれか1項に記載の半導体記憶素子の製造方法。
  5. 前記段差を形成する工程において、前記イオンの衝突を、不活性ガス、または不活性ガスを主成分とするフッ素を含有しない混合ガス中で行う
    請求項1から4のいずれか1項に記載の半導体記憶素子の製造方法。
  6. 前記残渣を除去する工程において、アンモニア、フッ素、塩素のいずれかを含む溶液で前記残渣をエッチングする
    請求項1から4のいずれか1項に記載の半導体記憶素子の製造方法。
  7. 前記残渣の除去後に、前記第1の金属酸化物の未結合手を酸素で終端する工程をさらに含む
    請求項1から6のいずれか1項に記載の半導体記憶素子の製造方法。
  8. 前記未結合手を酸素で終端する工程において、過酸化水素、オゾンのいずれかを含む溶液を使用して、第1の金属酸化物の前記未結合手を酸素で終端する
    請求項7に記載の半導体記憶素子の製造方法。
  9. 前記段差を形成後に、前記段差上に前記残渣がフレイク状に残留する
    請求項1に記載の半導体記憶素子の製造方法。
JP2012557332A 2011-10-11 2012-10-09 半導体記憶素子の製造方法 Active JP5236841B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012557332A JP5236841B1 (ja) 2011-10-11 2012-10-09 半導体記憶素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011224279 2011-10-11
JP2011224279 2011-10-11
JP2012557332A JP5236841B1 (ja) 2011-10-11 2012-10-09 半導体記憶素子の製造方法
PCT/JP2012/006465 WO2013054506A1 (ja) 2011-10-11 2012-10-09 半導体記憶素子の製造方法

Publications (2)

Publication Number Publication Date
JP5236841B1 true JP5236841B1 (ja) 2013-07-17
JPWO2013054506A1 JPWO2013054506A1 (ja) 2015-03-30

Family

ID=48081574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012557332A Active JP5236841B1 (ja) 2011-10-11 2012-10-09 半導体記憶素子の製造方法

Country Status (3)

Country Link
US (1) US9142775B2 (ja)
JP (1) JP5236841B1 (ja)
WO (1) WO2013054506A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014076869A1 (ja) * 2012-11-14 2014-05-22 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US9112148B2 (en) * 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9595670B1 (en) * 2014-07-21 2017-03-14 Crossbar, Inc. Resistive random access memory (RRAM) cell and method for forming the RRAM cell
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
CN108123031B (zh) * 2016-11-30 2021-12-28 中芯国际集成电路制造(上海)有限公司 阻变式存储器及其制造方法
CN108232008B (zh) * 2016-12-21 2021-06-29 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其制备方法
CN108735893B (zh) * 2017-04-14 2022-06-03 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其形成方法
US11183503B2 (en) * 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
TWI744165B (zh) * 2021-01-06 2021-10-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
CN113611796A (zh) * 2021-04-16 2021-11-05 联芯集成电路制造(厦门)有限公司 电阻式随机存取存储器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010079827A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 半導体装置及びその製造方法
JP2010225872A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2010251596A (ja) * 2009-04-17 2010-11-04 Toshiba Corp 半導体装置の製造方法
WO2011030559A1 (ja) * 2009-09-14 2011-03-17 パナソニック株式会社 不揮発性記憶装置及びその製造方法
JP2011091325A (ja) * 2009-10-26 2011-05-06 Sony Corp 記憶装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102341A1 (ja) * 2006-03-09 2007-09-13 Matsushita Electric Industrial Co., Ltd. 抵抗変化型素子、半導体装置、およびその製造方法
CN101542730B (zh) 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
US7763399B2 (en) * 2007-08-31 2010-07-27 Intel Corporation Removal of ionic residues or oxides and prevention of photo-induced defects, ionic crystal or oxide growth on photolithographic surfaces
WO2009136493A1 (ja) * 2008-05-08 2009-11-12 パナソニック株式会社 不揮発性記憶素子、及び、不揮発性記憶素子又は不揮発性記憶装置の製造方法
JP2010267784A (ja) * 2009-05-14 2010-11-25 Toshiba Corp 半導体記憶装置及びその製造方法
US20120161095A1 (en) * 2009-08-28 2012-06-28 Takumi Mikawa Semiconductor memory device and method of manufacturing the same
JP5001464B2 (ja) * 2010-03-19 2012-08-15 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010079827A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 半導体装置及びその製造方法
JP2010225872A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2010251596A (ja) * 2009-04-17 2010-11-04 Toshiba Corp 半導体装置の製造方法
WO2011030559A1 (ja) * 2009-09-14 2011-03-17 パナソニック株式会社 不揮発性記憶装置及びその製造方法
JP2011091325A (ja) * 2009-10-26 2011-05-06 Sony Corp 記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20140113430A1 (en) 2014-04-24
US9142775B2 (en) 2015-09-22
WO2013054506A1 (ja) 2013-04-18
JPWO2013054506A1 (ja) 2015-03-30

Similar Documents

Publication Publication Date Title
JP5236841B1 (ja) 半導体記憶素子の製造方法
JP4722236B2 (ja) 不揮発性記憶装置及びその製造方法
US10014469B2 (en) Resistive random access memory and manufacturing method thereof
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
JP4913268B2 (ja) 不揮発性記憶装置及びその製造方法
WO2011111361A1 (ja) 不揮発性記憶素子およびその製造方法
US8574957B2 (en) Method for manufacturing nonvolatile semiconductor memory element
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
JP5404977B2 (ja) 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法
US8999808B2 (en) Nonvolatile memory element and method for manufacturing the same
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
WO2013140768A1 (ja) 不揮発性記憶装置及びその製造方法
WO2013057920A1 (ja) 不揮発性記憶素子及びその製造方法
JP2013168454A (ja) 半導体記憶装置及びその製造方法
JP2013187503A (ja) 不揮発性記憶素子およびその製造方法
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5236841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250