JP5340508B1 - 抵抗変化型不揮発性記憶装置及びその製造方法 - Google Patents

抵抗変化型不揮発性記憶装置及びその製造方法 Download PDF

Info

Publication number
JP5340508B1
JP5340508B1 JP2013510815A JP2013510815A JP5340508B1 JP 5340508 B1 JP5340508 B1 JP 5340508B1 JP 2013510815 A JP2013510815 A JP 2013510815A JP 2013510815 A JP2013510815 A JP 2013510815A JP 5340508 B1 JP5340508 B1 JP 5340508B1
Authority
JP
Japan
Prior art keywords
layer
nonvolatile memory
metal oxide
memory element
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013510815A
Other languages
English (en)
Other versions
JPWO2013073187A1 (ja
Inventor
巧 三河
慎一 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013510815A priority Critical patent/JP5340508B1/ja
Application granted granted Critical
Publication of JP5340508B1 publication Critical patent/JP5340508B1/ja
Publication of JPWO2013073187A1 publication Critical patent/JPWO2013073187A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

不揮発性記憶素子層を形成する工程（Ｓ１００、Ｓ２００・・・）を複数回繰り返すことにより不揮発性記憶素子層が積層された抵抗変化型不揮発性記憶装置を製造する方法であって、それぞれの不揮発性記憶素子層を形成する工程が完了した直後において、当該不揮発性記憶素子層に含まれる第２金属酸化物層の厚さを形成時厚さとし、当該不揮発性記憶素子層に含まれる第２金属酸化物層と第１金属酸化物層との接触面積を形成時面積とするとき、最上層の不揮発性記憶素子層が形成された後に全ての不揮発性記憶素子の初期抵抗が同一になるように、形成時厚さ及び形成時面積のいずれか少なくとも一方が、それぞれの不揮発性記憶素子層を形成する工程毎に異なる。

Description

本発明は、電圧パルスの印加により、抵抗値が変化する抵抗変化型不揮発性記憶装置に関する。
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の不揮発性記憶素子の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
この抵抗変化素子の一例として、酸素含有率の異なる遷移金属酸化物を積層して抵抗変化層に用いた半導体記憶装置が提案されている。例えば、特許文献１においては、酸素含有率の高い抵抗変化層と接触する電極界面に酸化・還元反応を選択的に発生させ、抵抗変化を安定化することが開示されている。
また、特許文献２に開示されている不揮発性記憶素子の抵抗変化層は、第１の抵抗変化層と第２の抵抗変化層とを備え、第１の抵抗変化層は第１の遷移金属酸化物から構成され、第２の抵抗変化層は第２の遷移金属酸化物と第３の遷移金属酸化物とから構成され、第２の遷移金属酸化物の酸素含有率は第１の遷移金属酸化物の酸素含有率及び第３の遷移金属酸化物の酸素含有率のいずれよりも低く、第２の遷移金属酸化物及び第３の遷移金属酸化物は、第１の抵抗変化層と接している。
国際公開第２００８／１４９４８４号 国際公開第２０１１／１１４７２５号
酸素含有率の異なる複数の金属酸化物層を積層して抵抗変化層に用いた不揮発性記憶素子を積層した場合の素子特性のばらつきを、従来よりも抑制することを目的とする。
上記課題を解決すべく、本願発明の抵抗変化型不揮発性記憶装置の製造方法は、不揮発性記憶素子層を形成する工程を複数回繰り返すことにより前記不揮発性記憶素子層が積層された抵抗変化型不揮発性記憶装置を製造する方法であって、前記不揮発性記憶素子層を形成する工程は、下部電極層を形成する工程と、前記下部電極層の上に抵抗変化層を形成する工程と、前記抵抗変化層の上に上部電極層を形成する工程と、を備え、前記抵抗変化層を形成する工程は、第１金属酸化物で構成される第１金属酸化物層を形成する工程と、前記第１金属酸化物よりも酸素含有率が高い第２金属酸化物で構成される第２金属酸化物層を形成する工程と、を備え、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層の厚さを形成時厚さとし、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層と第１金属酸化物層との接触面積を形成時面積とするとき、最上層の不揮発性記憶素子層が形成された後に全ての不揮発性記憶素子の初期抵抗が同一になるように、形成時厚さ及び形成時面積のいずれか少なくとも一方が、それぞれの不揮発性記憶素子層を形成する工程毎に異なる。
かかる構成では、酸素含有率の異なる複数の金属酸化物層を積層して抵抗変化層に用いた不揮発性記憶素子を積層した場合の素子特性のばらつきを、従来よりも抑制することができる。
また、本願発明の抵抗変化型不揮発性記憶装置は、不揮発性記憶素子層が積層された抵抗変化型不揮発性記憶装置であって、前記不揮発性記憶素子層は、下部電極層と、前記下部電極層の上に形成された抵抗変化層と、前記抵抗変化層の上に形成された上部電極層と、を備え、前記抵抗変化層は、第１金属酸化物で構成される第１金属酸化物層と、前記第１金属酸化物よりも酸素含有率が高い第２金属酸化物で構成される第２金属酸化物層と、を備え、それぞれの不揮発性記憶素子層が形成された直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層の厚さを形成時厚さとし、それぞれの不揮発性記憶素子層が形成された直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層と第１金属酸化物層との接触面積を形成時面積とするとき、形成時厚さ及び形成時面積のいずれか少なくとも一方を、それぞれの不揮発性記憶素子層毎に異ならせることにより、全ての不揮発性記憶素子の初期抵抗が同一となっている。
かかる構成では、酸素含有率の異なる複数の金属酸化物層を積層して抵抗変化層に用いた不揮発性記憶素子を積層した場合の素子特性のばらつきを、従来よりも抑制することができる。
本発明にかかる抵抗変化型不揮発性記憶装置及びその製造方法では、酸素含有率の異なる複数の金属酸化物層を積層して抵抗変化層に用いた不揮発性記憶素子を積層した場合の素子特性のばらつきを、従来よりも抑制できる。
図１は、不揮発性記憶素子の構成例を示す断面図である。 図２は、実験１の結果を示す図である。 図３は、実験２の結果を示す図である。 図４は、実験３で得られた３種類のサンプルにつき、１辺５００ｎｍのマスクを用いて形成された素子の実効素子サイズを比較した図である。 図５は、実験３で得られた３種類のサンプルに含まれる１辺５００ｎｍのマスクを用いて形成された素子について、抵抗変化動作をさせた時の、高抵抗状態における電流値（ＨＲ）と、低抵抗状態における電流値（ＬＲ）とを比較した図である。 図６は、第１実施形態の抵抗変化型不揮発性記憶装置の製造方法の一例を示すフローチャートである。 図７Ａは、第１実施形態の第１実施例において、基板上に第１配線と第１層間絶縁層と第１コンタクトプラグとを形成する工程を示す図である。 図７Ｂは、第１実施形態の第１実施例において、第１コンタクトプラグを覆うように第１不揮発性記憶素子層の下部電極層を形成する工程を示す図である。 図７Ｃは、第１実施形態の第１実施例において、下部電極層の上に第１不揮発性記憶素子層の第１金属酸化物層と第１不揮発性記憶素子層の第２金属酸化物層とをこの順に形成する工程を示す図である。 図７Ｄは、第１実施形態の第１実施例において、第２金属酸化物層の上に第１不揮発性記憶素子層の上部電極層を形成する工程を示す図である。 図７Ｅは、第１実施形態の第１実施例において、パターニングにより第１不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。 図７Ｆは、第１実施形態の第１実施例において、不揮発性記憶素子の上に第２層間絶縁層と第２コンタクトプラグとを形成する工程を示す図である。 図７Ｇは、第１実施形態の第１実施例において、第２コンタクトプラグの上に第２配線と第３層間絶縁層と第３コンタクトプラグとを形成する工程を示す図である。 図７Ｈは、第１実施形態の第１実施例において、第３コンタクトプラグを覆うように第２不揮発性記憶素子層の下部電極層を形成する工程を示す図である。 図７Ｉは、第１実施形態の第１実施例において、下部電極層の上に第２不揮発性記憶素子層の第１金属酸化物層と第２不揮発性記憶素子層の第２金属酸化物層とをこの順に形成する工程を示す図である。 図７Ｊは、第１実施形態の第１実施例において、第２金属酸化物層の上に第２不揮発性記憶素子層の上部電極層を形成する工程を示す図である。 図７Ｋは、第１実施形態の第１実施例において、パターニングにより第２不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。 図７Ｌは、第１実施形態の第１実施例において、不揮発性記憶素子の上に第４層間絶縁層と第４コンタクトプラグと第３配線とを形成する工程を示す図である。 図８は、実験４の結果を示す図である。 図９は、第２実施形態の抵抗変化型不揮発性記憶装置の製造方法の一例を示すフローチャートである。 図１０Ａは、第２実施形態の第１実施例において、基板上に第１配線と第１層間絶縁層と第１コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程を示す図である。 図１０Ｂは、第２実施形態の第１実施例において、第１金属酸化物層の一部を酸化して第３金属酸化物層とし、第１不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。 図１０Ｃは、第２実施形態の第１実施例において、不揮発性記憶素子の上に、第２層間絶縁層と、第２コンタクトプラグと、第２配線と、第３層間絶縁層と、第３コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程を示す図である。 図１０Ｄは、第２実施形態の第１実施例において、第１金属酸化物層の一部を酸化して第３金属酸化物層とし、第２不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。 図１０Ｅは、第２実施形態の第１実施例において、不揮発性記憶素子の上に、第４層間絶縁層と、第４コンタクトプラグと、第３配線とを形成する工程を示す図である。 図１１Ａは、第２実施形態の第２実施例において、基板上に、第１配線と、第１層間絶縁層と、第１コンタクトプラグと、第１不揮発性記憶素子層の下部電極層と、第１不揮発性記憶素子層の第１金属酸化物層と、第１不揮発性記憶素子層の第２属酸化物層と、第１不揮発性記憶素子層の上部電極層とを形成する工程を示す図である。 図１１Ｂは、第２実施形態の第２実施例において、下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とをパターニングする工程を示す図である。 図１１Ｃは、第２実施形態の第２実施例において、第１金属酸化物層の一部を酸化して第３金属酸化物層とし、第１不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。 図１１Ｄは、第２実施形態の第２実施例において、不揮発性記憶素子の上に、第２層間絶縁層と、第２コンタクトプラグと、第２配線と、第３層間絶縁層と、第３コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程を示す図である。 図１１Ｅは、第２実施形態の第２実施例において、第１金属酸化物層の一部を酸化して第３金属酸化物層とし、第２不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。 図１１Ｆは、第２実施形態の第２実施例において、不揮発性記憶素子の上に、第４層間絶縁層と、第４コンタクトプラグと、第３配線とを形成する工程を示す図である。 図１２は、第３実施形態にかかる抵抗変化型不揮発性記憶装置の製造方法の一例を示すフローチャートである。 図１３Ａは、第３実施形態の第１実施例において、基板上に、第１配線と、第１層間絶縁層と、第１コンタクトプラグとを形成し、その上に、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成し、第１金属酸化物層の一部を酸化して第３金属酸化物層とすることで、第１不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。 図１３Ｂは、第３実施形態の第１実施例において、第１不揮発性記憶素子層の抵抗変化層の側壁に酸素バリア層を形成する工程を示す図である。 図１３Ｃは、第３実施形態の第１実施例において、抵抗変化層の側壁が酸素バリア層で覆われた不揮発性記憶素子の上に、第２層間絶縁層と、第２コンタクトプラグと、第２配線と、第３層間絶縁層と、第３コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程を示す図である。 図１３Ｄは、第３実施形態の第１実施例において、第１金属酸化物層の一部を酸化して第３金属酸化物層とし、第２不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。 図１３Ｅは、第３実施形態の第１実施例において、第２不揮発性記憶素子層の抵抗変化層の側壁に酸素バリア層を形成する工程を示す図である。 図１３Ｆは、第３実施形態の第１実施例において、抵抗変化層の側壁が酸素バリア層で覆われた不揮発性記憶素子の上に、第４層間絶縁層と、第４コンタクトプラグと、第３配線とを形成する工程を示す図である。 図１４は、実験５において、酸素バリア層を有する素子と酸素バリア層を有しない素子とで、第３金属酸化物層の幅を比較した図である。 図１５は、実験５において、酸素バリア層を有する素子と酸素バリア層を有しない素子とで、抵抗変化動作をさせた時の、高抵抗状態における電流値（ＨＲ）と、低抵抗状態における電流値（ＬＲ）とを比較した図である。 図１６は、第１変形例にかかる抵抗変化型不揮発性記憶素子の概略構成の一例を示す図である。
本発明者等は、抵抗変化型の不揮発性記憶素子のブレイク電圧を低くし、かつ、ブレイク電圧の素子ごとのばらつきを抑制することが可能な抵抗変化型不揮発性記憶装置及びその製造方法を開発している。ここで、ブレイクとは、不揮発性記憶素子を製造後、酸素含有率の高い抵抗変化層にフィラメント（導電パス）を形成して、以降スムーズな抵抗変化動作をさせるための工程である。ブレイク電圧とは、ブレイクのために、不揮発性記憶素子を製造後、抵抗変化型の不揮発性記憶素子の２つの電極間に印加される電圧である。
図１は、不揮発性記憶素子の構成例を示す断面図である。不揮発性記憶素子１０は、第１配線１０１が形成された基板１００と、基板１００上に第１配線１０１を覆うように形成された第１層間絶縁層１０２と、第１層間絶縁層１０２を貫通して第１配線１０１と電気的に接続する第１コンタクトプラグ１０３を有している。そして、第１コンタクトプラグ１０３を被覆するように、下部電極層１０４と抵抗変化層１０５と上部電極層１０６とで構成される不揮発性記憶素子が形成されている。この不揮発性記憶素子を被覆して、第２層間絶縁層１０７が形成され、第２層間絶縁層１０７を貫通して、上部電極層１０６と電気的に接続する第２コンタクトプラグ１０８が形成され、第２コンタクトプラグ１０８を被覆するように、第２配線２０１が形成されている。
ここで、抵抗変化層１０５は、第１金属酸化物層１０５ａと、第２金属酸化物層１０５ｂの積層構造で構成される。ここで、第１金属酸化物層１０５ａは、例えば、酸素不足型の酸化タンタル(ＴａＯｘ、０＜ｘ＜２．５)を主成分とした金属酸化物で構成される。一例では、第２金属酸化物層１０５ｂを構成する金属酸化物（以下、第２金属酸化物）の酸素含有率は、第１金属酸化物層１０５ａを構成する金属酸化物（以下、第１金属酸化物）の酸素含有率より高い。例えば、第２金属酸化物層１０５ｂが酸化タンタル（ＴａＯｙ）で構成されるとすると、第２金属酸化物の酸素含有率は、第１金属酸化物の酸素含有率よりも高くなる（ｘ＜ｙとなる）。第２金属酸化物層１０５ｂがタンタル以外の金属で構成される場合は、第２金属酸化物の酸素含有率は、第１金属酸化物の酸素含有率よりも高くなる。
更に、図１に示したように、第１金属酸化物層１０５ａの周囲に、酸素含有率が高く、ほぼ絶縁層の第３金属酸化物層１０５ｃが形成される場合がある。第３金属酸化物層１０５ｃ（金属酸化物がＴａＯｚの場合、ｚ＞ｘ）は、第２金属酸化物層１０５ｂの第２の面（ここでは、底面）の少なくとも一部と接し、第１金属酸化物層１０５ａは、第２金属酸化物層１０５ｂの第２の面（ここでは、底面）の残りの部分と接している。
かかる構成によれば、抵抗値が高い第３金属酸化物層１０５ｃが、抵抗値が低い第１金属酸化物層１０５ａの側面部に配置されるため、抵抗値が低い第１金属酸化物層１０５ａの平面方向の面積（実効面積）が上部電極層１０７の電極領域の面積に比べ小さくなる。その結果、第１金属酸化物層１０５ａから第２金属酸化物層１０５ｂへ流れる電流の密度が増加し、第２金属酸化物層１０５ｂの導電パスが容易に形成される。よって、不揮発性記憶素子のブレイク電圧を低下させることができる。
しかしながら、上述した不揮発性記憶素子１０を含む層を複数積層させた場合、下層に配置される不揮発性記憶素子と上層に配置される不揮発性記憶素子とで、抵抗変化特性が異なることが分かった。
そこで、発明者らは、かかるばらつきが生じる原因を検討すべく、以下の実験を行った。
［実験１］
実験１では、酸素含有率が異なる金属酸化物を積層し、熱処理の前後での酸素プロファイル変化を、ＡＥＳ分析（Auger Electron Spectroscopy）により測定した。
本実験では、分析用のＳｉＮ基板の上に、ＴａＯｘ（厚さ：３０ｎｍ、抵抗率：６ｍΩ・ｃｍ、酸素含有率：約６０％）を反応スパッタ法により堆積させ、その上に、Ｔａ２Ｏ５（厚さ：６ｎｍ、抵抗率：絶縁体、酸素含有率：約７２％）を、Ｔａ２Ｏ５ターゲットを用いたスパッタ法により堆積させた。得られたサンプルにつき、加熱処理（窒素雰囲気中、４００℃、１０分間）をしないもの（アニール前）と加熱処理したものとで、酸素プロファイルを比較した。
図２は、実験１の結果を示す図である。横軸は、深さを「Sputter Time[min]」で表し、縦軸は酸素の信号強度「O2 Intensity」を任意単位（a.u.）で示しており、信号強度が大きいほど、酸素濃度（酸素含有率）が高い。図に示すように、ＴａＯｘ層と、Ｔａ２Ｏ５層との酸素含有率の違いを反映して、酸素プロファイルは２層構造を有している。アニール後のサンプルのほうがアニール前のサンプルに比べて、Ｔａ２Ｏ５層中の酸素のピークが低い。かかる結果は、Ｔａ２Ｏ５層中の酸素が加熱処理によりＴａＯｘ層へと拡散したことを示唆している。
［実験２］
実験２では、酸素含有率が異なる金属酸化物を積層した抵抗変化層を１対の電極で挟持した素子の、熱処理の前後での初期抵抗を比較した。
本実験では、シリコンウエハ上に、窒化シリコンを堆積して、その上に、ＴｉＡｌＮ（厚さ：５０ｎｍ）とＴａＮ（厚さ：７０ｎｍ）とをこの順にスパッタ法により堆積させて下部電極層とした。下部電極層の上に、ＴａＯｘ（厚さ：３０ｎｍ、抵抗率：６ｍΩ・ｃｍ、酸素含有率：約６０％）を反応スパッタ法により堆積させ、その上に、Ｔａ２Ｏ５（抵抗率：絶縁体、酸素含有率：約７２％）を、Ｔａ２Ｏ５ターゲットを用いたスパッタ法により堆積させた。Ｔａ２Ｏ５層の厚さは、４．２ｎｍ、４．９ｎｍ、５．５ｎｍの３種類とした。Ｔａ２Ｏ５層の上には、Ｉｒ（厚さ：８０ｎｍ）と、ＴｉＡｌＮ（厚さ：１００ｎｍ）とをこの順にスパッタ法により堆積させて上部電極層とした。素子サイズは、５０μｍ×５０μｍの正方形とした。得られた３個のサンプルにつき、加熱処理（窒素雰囲気中、４００℃、１０分間）の前後で抵抗値を測定した。なお、印加電圧は５０ｍＶとした。
図３は、実験２の結果を示す図である。横軸にＴａ２Ｏ５層の厚さ（高抵抗層膜厚）を、縦軸に抵抗変化素子の抵抗を示す。ここで、「Ｅ＋０８」と記載されているのは「×１０８」の意味である。図に示すように、Ｔａ２Ｏ５層が厚くなるにつれて、抵抗が高くなる。また、加熱処理によって抵抗は下がっている。かかる結果は、Ｔａ２Ｏ５層中の酸素が加熱処理によりＴａＯｘ層へと拡散し、Ｔａ２Ｏ５層の厚みが減少したことを示唆している。
［実験３］
実験３では、図１に示したような第３金属酸化物層を備えた素子を２層積層した場合に、上側の素子を作成する工程での加熱により、下側の素子の特性がどの程度影響を受けるかを検討した。
本実験では、１層のみのサンプル（Ｒｅｆ）と、層間絶縁層にＴＥＯＳ（オルトケイ酸テトラエチル：Tetraethyl orthosilicate）を用いたサンプル（ＴＥＯＳ）と、層間絶縁層にＦＳＧ（フッ素化ケイ酸塩ガラス：Fluorinated SilicateGlass）を用いたサンプル（ＦＳＧ）の３種類のサンプルを作成した。
それぞれのサンプルについて、一辺の長さを、約０．３μｍから約０．９μｍの範囲で異ならせた６個の素子を形成した。素子のサイズ（一辺の長さ）をＸ軸、初期抵抗の平方根の逆数（Ｒ−１／２）をＹ軸としてプロットし、リニアな部分を外挿してＸ軸との交点を求めた。該交点の値（ｘ）をΔＬとした。
ΔＬ／２は、形成された第３金属酸化物層の幅（図１における水平方向の厚み、以下同様）に相当する。素子のサイズからΔＬを差し引いた値が、実効素子サイズとなる。実効素子サイズとは、最終的に得られたサンプルにおける、第１金属酸化物層と第２金属酸化物層との接触面積（図１における、第１金属酸化物層の上端面の面積）に相当する。
それぞれのサンプルの作成方法は、以下の通りである。
１層のみのサンプル（Ｒｅｆ）は、シリコンウエハ上に、アルミ配線を形成し、ＴＥＯＳをプラズマＣＶＤにより堆積させることで層間絶縁層を形成した。エッチングによりコンタクトホール（直径：２５０ｎｍ）を形成し、該コンタクトホール中にタングステンをＣＶＤにより充填してコンタクトプラグとした。
コンタクトプラグを覆うように、ＴｉＮ（厚さ：２０ｎｍ）とＴａＮ（厚さ：２０ｎｍ）とをこの順にスパッタ法により堆積させた。ＴａＮ層の上に、ＴａＯｘ（厚さ：３０ｎｍ、抵抗率：６ｍΩ・ｃｍ、酸素含有率：約６０％）を反応スパッタ法により堆積させた。ＴａＯｘ層の上に、Ｔａ２Ｏ５（抵抗率：絶縁体、酸素含有率：約７２％）を、Ｔａ２Ｏ５ターゲットを用いたスパッタ法により堆積させた。Ｔａ２Ｏ５層の上に、Ｉｒ（厚さ：８０ｎｍ）をスパッタ法により堆積させた。その後、マスクとエッチングとを用いて、大きさの異なる６個の不揮発性記憶素子を形成した。
不揮発性記憶素子を覆うように、ＴＥＯＳをプラズマＣＶＤ（３５０℃、以下同様）により堆積させることで層間絶縁層を形成した。エッチングによりコンタクトホール（直径：２５０ｎｍ）を形成し、該コンタクトホール中にタングステンをＣＶＤにより充填してコンタクトプラグとした。最後に、コンタクトプラグを覆うように、アルミ配線を形成した。
層間絶縁層にＴＥＯＳを用いたサンプル（ＴＥＯＳ）は、１層のみのサンプル（Ｒｅｆ）と同様にして形成されたサンプルの上に、さらにＴＥＯＳをプラズマＣＶＤにより堆積させることで層間絶縁層を形成した。エッチングによりコンタクトホール（直径：２５０ｎｍ）を形成し、該コンタクトホール中にタングステンをＣＶＤにより充填してコンタクトプラグとした。
コンタクトプラグを覆うように、ＴｉＮ（厚さ：２０ｎｍ）とＴａＮ（厚さ：２０ｎｍ）とをこの順にスパッタ法により堆積させた。ＴａＮ層の上に、ＴａＯｘ（厚さ：３０ｎｍ、抵抗率：６ｍΩ・ｃｍ、酸素含有率：約６０％）を反応スパッタ法により堆積させた。ＴａＯｘ層の上に、Ｔａ２Ｏ５（抵抗率：絶縁体、酸素含有率：約７２％）を、Ｔａ２Ｏ５ターゲットを用いたスパッタ法により堆積させた。Ｔａ２Ｏ５層の上に、Ｉｒ（厚さ：８０ｎｍ）をスパッタ法により堆積させた。その後、下側の素子と同一形状のマスクとエッチングとを用いて、大きさの異なる６個の不揮発性記憶素子を形成した。
不揮発性記憶素子を覆うように、ＴＥＯＳをプラズマＣＶＤにより堆積させることで層間絶縁層を形成した。エッチングによりコンタクトホール（直径：２５０ｎｍ）を形成し、該コンタクトホール中にタングステンをＣＶＤにより充填してコンタクトプラグとした。最後に、コンタクトプラグを覆うように、アルミ配線を形成した。
層間絶縁層にＦＳＧを用いたサンプル（ＦＳＧ）は、ＦＳＧを高密度のプラズマＣＶＤ（４８０℃）により堆積させることで全ての層間絶縁層を形成した点以外は、層間絶縁層にＴＥＯＳを用いたサンプル（ＴＥＯＳ）と同様の方法で作成した。
図４は、実験３で得られた３種類のサンプルにつき、１辺５００ｎｍのマスクを用いて形成された素子の実効素子サイズ（実効的な一辺の長さ）を比較した図である。なお、層間絶縁層にＴＥＯＳを用いたサンプル（ＴＥＯＳ）及び層間絶縁層にＦＳＧを用いたサンプル（ＦＳＧ）については、下側の層に含まれる素子の実効素子サイズを示す。
図に示すように、層間絶縁層にＴＥＯＳを用いたサンプル（ＴＥＯＳ）では、１層のみのサンプル（Ｒｅｆ）と比較して、実効素子サイズが小さくなっている。かかる結果は、上側の不揮発性記憶素子を形成する工程での加熱により、下側の不揮発性記憶素子において、層間絶縁層から第３金属酸化物層へ、かつ、第３金属酸化物層から第１金属酸化物層へと酸素が拡散して、第１金属酸化物層の幅が狭くなり、実効素子サイズが小さくなったことを示唆している。
また、層間絶縁層にＦＳＧを用いたサンプル（ＦＳＧ）では、層間絶縁層にＴＥＯＳを用いたサンプル（ＴＥＯＳ）よりもさらに実効素子サイズが小さくなっている。かかる結果は、ＴＥＯＳの堆積工程（３５０℃）よりもＦＳＧの堆積工程（４８０℃）の方が、温度が高いために、層間絶縁層にＦＳＧを用いたサンプル（ＦＳＧ）において酸素の拡散がより顕著に発生したためと推察される。
図５は、実験３で得られた３種類のサンプルに含まれる１辺５００ｎｍのマスクを用いて形成された素子について、抵抗変化動作をさせた時の、高抵抗状態における電流値（ＨＲ）と、低抵抗状態における電流値（ＬＲ）とを比較した図である。なお、印加電圧は０．４Ｖで、抵抗変化が起こらないような電圧とした。
図に示すように、層間絶縁層にＴＥＯＳを用いたサンプル（ＴＥＯＳ）では、１層のみのサンプル（Ｒｅｆ）と比較して、ＨＲとＬＲとの差が小さくなっている。かかる結果は、層間絶縁層にＴＥＯＳを用いたサンプル（ＴＥＯＳ）の実効素子サイズがより小さくなり、特性が低下したことによると推察される。
また、層間絶縁層にＦＳＧを用いたサンプル（ＦＳＧ）では、ＨＲとＬＲとの差がほとんどなくなっている。かかる結果は、ＴＥＯＳの堆積工程（３５０℃）よりもＦＳＧの堆積工程（４８０℃）の方が、温度が高いために、層間絶縁層にＦＳＧを用いたサンプル（ＦＳＧ）において実効素子サイズの減少と特性の低下がより顕著に発生したためと推察される。
以上の３つの実験の結果から、積層された不揮発性記憶素子の特性が層の間で変動すること、かかる変動が、加熱を伴う処理による酸素の移動によって生じること、が確認された。
かかる知見に基づき、本発明者らは、以下の点に想到した。すなわち、より下層側の不揮発性記憶素子につき、その層を形成した直後において、第２金属酸化物層の厚さをより大きくしたり、第３金属酸化物層の幅をより小さくしたり、層間絶縁層からの酸素の流入を防止するために第３金属酸化物層の周囲に酸素バリア層を形成したりすることで、最終的に得られる不揮発性記憶素子の特性（初期抵抗、高抵抗状態と低抵抗状態との間での抵抗値の差、等）を、全ての層について均一化できる。
本発明の抵抗変化型不揮発性記憶装置の製造方法の１つの態様は、不揮発性記憶素子層を形成する工程を複数回繰り返すことにより前記不揮発性記憶素子層が積層された抵抗変化型不揮発性記憶装置を製造する方法であって、前記不揮発性記憶素子層を形成する工程は、下部電極層を形成する工程と、前記下部電極層の上に抵抗変化層を形成する工程と、前記抵抗変化層の上に上部電極層を形成する工程と、を備え、前記抵抗変化層を形成する工程は、第１金属酸化物で構成される第１金属酸化物層を形成する工程と、前記第１金属酸化物よりも酸素含有率が高い第２金属酸化物で構成される第２金属酸化物層を形成する工程と、を備え、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層の厚さを形成時厚さとし、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層と第１金属酸化物層との接触面積を形成時面積とするとき、最上層の不揮発性記憶素子層が形成された後に全ての不揮発性記憶素子の初期抵抗が同一になるように、形成時厚さ及び形成時面積のいずれか少なくとも一方が、それぞれの不揮発性記憶素子層を形成する工程毎に異なる。
かかる構成では、酸素含有率の異なる複数の金属酸化物層を積層して抵抗変化層に用いた不揮発性記憶素子を積層した場合の素子特性のばらつきを、従来よりも抑制することができる。
ここで、全ての不揮発性記憶素子層を形成する工程において、前記第２金属酸化物層から前記第１金属酸化物層へ酸素が拡散することを含む酸素の拡散によって、最上層の不揮発性記憶素子層が形成された後に全ての不揮発性記憶素子の初期抵抗が同一になるように、形成時厚さ及び形成時面積のいずれか少なくとも一方が、それぞれの不揮発性記憶素子層を形成する工程毎に異なってもよい。
また、前記不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、形成時厚さが厚くてもよい。
また、前記不揮発性記憶素子層を形成する工程のうち、連続して行われる２つの任意の組合せについて、下側の不揮発性記憶素子層を形成する工程の形成時厚さをＤ１とし、上側の不揮発性記憶素子層を形成する工程の形成時厚さをＤ２とするとき、Ｄ２＜Ｄ１＜（１．１×Ｄ２）を満たしてもよい。
また、前記不揮発性記憶素子層を形成する工程は、前記第１金属酸化物層の外周に、前記第１金属酸化物よりも酸素含有率が高い第３金属酸化物で構成される第３金属酸化物層を、前記第１金属酸化物層及び前記第３金属酸化物層と、電極との間に、前記第２金属酸化物層を介在させるように形成する工程を備えてもよい。
また、前記不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における前記第３金属酸化物層と前記第２金属酸化物層との接触面積が小さくてもよい。
また、前記不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における前記上部電極層の面積が大きくてもよい。
また、前記不揮発性記憶素子層を形成する工程は、前記抵抗変化層の側壁に酸素バリア層を形成する工程を備えてもよい。
また、前記不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、形成時面積が大きくてもよい。
また、堆積工程及びエッチング工程以外の加熱を伴う工程が、最上層の不揮発性記憶素子層を形成する工程の後に行われてもよい。
本発明の抵抗変化型不揮発性記憶装置の１つの態様は、不揮発性記憶素子層が積層された抵抗変化型不揮発性記憶装置であって、前記不揮発性記憶素子層は、下部電極層と、前記下部電極層の上に形成された抵抗変化層と、前記抵抗変化層の上に形成された上部電極層と、を備え、前記抵抗変化層は、第１金属酸化物で構成される第１金属酸化物層と、前記第１金属酸化物よりも酸素含有率が高い第２金属酸化物で構成される第２金属酸化物層と、を備え、それぞれの不揮発性記憶素子層が形成された直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層の厚さを形成時厚さとし、それぞれの不揮発性記憶素子層が形成された直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層と第１金属酸化物層との接触面積を形成時面積とするとき、形成時厚さ及び形成時面積のいずれか少なくとも一方を、それぞれの不揮発性記憶素子層毎に異ならせることにより、全ての不揮発性記憶素子の初期抵抗が同一となっている。
かかる構成では、酸素含有率の異なる複数の金属酸化物層を積層して抵抗変化層に用いた不揮発性記憶素子を積層した場合の素子特性のばらつきを、従来よりも抑制することができる。
ここで、全ての不揮発性記憶素子層を形成する工程において、前記第２金属酸化物層から前記第１金属酸化物層へ酸素が拡散することを含む酸素の拡散によって、全ての不揮発性記憶素子の初期抵抗が同一となっていてもよい。
また、より下層の不揮発性記憶素子層ほど形成時厚さが厚くてもよい。
また、不揮発性記憶素子層のうち、互いに隣接する２つの任意の組合せについて、下側の不揮発性記憶素子層の形成時厚さをＤ１とし、上側の不揮発性記憶素子層の形成時厚さをＤ２とするとき、Ｄ２＜Ｄ１＜（１．１×Ｄ２）を満たしてもよい。
また、前記抵抗変化層は、前記第１金属酸化物層の外周に、前記第１金属酸化物よりも酸素含有率が高い第３金属酸化物で構成される第３金属酸化物層を備え、前記第１金属酸化物層及び前記第３金属酸化物層と、電極との間に、前記第２金属酸化物層が介在してもよい。
また、より下層の不揮発性記憶素子層ほど、それぞれの不揮発性記憶素子層が形成された直後における前記第３金属酸化物層と前記第２金属酸化物層との接触面積が小さくてもよい。
また、より下層の不揮発性記憶素子層ほど、それぞれの不揮発性記憶素子層が形成された直後における前記上部電極層の面積が大きくてもよい。
また、前記不揮発性記憶素子層は、前記抵抗変化層の側壁に形成された酸素バリア層を備えてもよい。
また、より下層の不揮発性記憶素子層ほど、形成時面積が大きくてもよい。
また、堆積工程及びエッチング工程以外の加熱を伴う工程を、最上層の不揮発性記憶素子層を形成した後に行うことにより得られた、抵抗変化型不揮発性記憶装置でもよい。
以下、本発明の実施の形態を、図面を参照しながら説明する。
（第１実施形態）
図６は、第１実施形態の抵抗変化型不揮発性記憶装置の製造方法の一例を示すフローチャートである。
図６に示すように、第１実施形態にかかる抵抗変化型不揮発性記憶装置の製造方法は、不揮発性記憶素子層を形成する工程（Ｓ１００、Ｓ２００・・・Ｓ５００）を複数回繰り返す。図６では、不揮発性記憶素子層を形成する工程がＮ回繰り返されている。Ｎは２以上の自然数としうる。
不揮発性記憶素子層を形成する工程は、下部電極層を形成する工程（Ｓ１１、Ｓ２１、・・・Ｓ５１）と、下部電極層の上に抵抗変化層を形成する工程（Ｓ１０、Ｓ２０、・・・Ｓ５０）と、抵抗変化層の上に上部電極層を形成する工程（Ｓ１４、Ｓ２４、・・・Ｓ５４）と、を備える。
抵抗変化層は、下部電極層と上部電極層との間に介在され、下部電極層と上部電極層との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。例えば、下部電極層と上部電極層との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。
抵抗変化層を形成する工程は、第１金属酸化物で構成される第１金属酸化物層を形成する工程（Ｓ１２、Ｓ２２、・・・Ｓ５２）と、第１金属酸化物よりも酸素含有率が高い第２金属酸化物で構成される第２金属酸化物層を形成する工程（Ｓ１３、Ｓ２３、・・・Ｓ５３）と、を備える。
第１金属酸化物は、酸素不足型の金属酸化物であることが好ましい。酸素不足型の金属酸化物とは、化学量論的な組成を有する酸化物よりも酸素含有率の低い酸化物を言う。
第２金属酸化物層中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
「酸素含有率」とは、酸化物を構成する総原子数に対する酸素原子数の比として定義される。化学量論的な組成を複数有する酸化物もあるが、ここでは最も抵抗率が高く一般的に絶縁特性を示す組成を化学量論的な組成と定義する。なお、金属酸化物を形成する際のプロセス条件によっては、金属酸化物に、その化学量論的組成よりも多くの酸素が導入されることがある（例えば格子間位置など）。
例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子数の比率（Ｏ／（Ｔａ＋Ｏ））であり、５／（２＋５）＝７１．４ａｔｍ％となる。したがって、タンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１金属酸化物層を構成する金属と、第２金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２金属酸化物の酸素含有率が第１金属酸化物の酸素含有率よりも大きいとき、第２金属酸化物の酸素不足度は第１金属酸化物の酸素不足度より小さい。
第１金属酸化物及び第２金属酸化物の種類は特に限定されない。第１金属酸化物及び第２金属酸化物を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。具体的には例えば、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物からなる群から選ばれた少なくとも一つの金属酸化物が用いられる。金属酸化物としてタンタル酸化物を用いる場合、第１金属酸化物をＴａＯｘ（ｘ：Ｔａ原子数を１としたときのＯ原子数）とするとき、０．８≦ｘ≦１．９を充足するようにしてもよい。
第２金属酸化物と第１金属酸化物とが同一の金属の酸化物である場合には、第２金属酸化物は第１金属酸化物よりも酸素含有率の高い金属酸化物で構成されるが、この場合の酸素含有率は特に限定されない。例えば、金属酸化物が絶縁物となる酸素含有率であってもよい。
第１金属酸化物及び第２金属酸化物としてタンタル酸化物を用いる場合、第１金属酸化物をＴａＯｘ（ｘ：Ｔａ原子数を１としたときのＯ原子数）とし、第２金属酸化物をＴａＯｙ（ｙ：Ｔａ原子数を１としたときのＯ原子数）とするとき、ｘ＜ｙを充足するようにしてもよい。
第１金属酸化物を構成する第１の金属と、第２金属酸化物を構成する第２の金属とは、異なる金属を用いてもよい。この場合、第２の金属酸化物は、第１の金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に下部電極層と上部電極層との間に印加された電圧は、第２金属酸化物に、より多く分配され、第２金属酸化物中で発生する酸化還元反応をより起こしやすくすることができる。
また、第１の金属と第２の金属とに互いに異なる材料を用いる場合、第２の金属の標準電極電位は、第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い第２金属酸化物において、酸化還元反応が起こりやすくなる。
なお、抵抗変化現象は、抵抗が高い第２金属酸化物層中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、前記局所領域の抵抗値（酸素不足度）が変化することと考えられる。
例えば、第１金属酸化物にタンタル酸化物を用い、第２金属酸化物にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が生じる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。
このように、第２金属酸化物に第１金属酸化物より標準電極電位が小さい金属の酸化物を用いることにより、第２金属酸化物中でより酸化還元反応が発生しやすくなる。
その他の組み合わせとして、第２金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。例えば、第１金属酸化物にタンタル酸化物（ＴａＯｘ）を用い、第２金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。
上述したような積層構造の抵抗変化膜における抵抗変化現象は、いずれも抵抗が高い第２金属酸化物層中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント（導電パス）が変化することにより、当該局所領域の抵抗値が変化することと考えられる。
つまり、第２金属酸化物層に接続する上部電極層に、下部電極層を基準にして正の電圧を印加したとき、抵抗変化層中の酸素イオンが第２金属酸化物層側に引き寄せられる。これによって、第２金属酸化物層中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、前記局所領域中のフィラメントが繋がりにくくなり、前記局所領域の抵抗値が増大すると考えられる。
逆に、第２金属酸化物層に接続する上部電極層に、下部電極層を基準にして負の電圧を印加したとき、第２金属酸化物層中の酸素イオンが第１金属酸化物層側に押しやられる。これによって、第２金属酸化物層中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、前記局所領域中のフィラメントが繋がり易くなり、前記局所領域の抵抗値が減少すると考えられる。
第１金属酸化物層及び第２金属酸化物層の上下関係は特に限定されない。すなわち、第１金属酸化物層の上に第２金属酸化物層が形成されてもよい。あるいは、第２金属酸化物層の上に第１金属酸化物層が形成されてもよい。
第１金属酸化物層の形成には、例えば、スパッタ法、ＣＶＤ法、ＡＬＤ法などを用いることができる。第２金属酸化物層の形成には、例えば、スパッタ法、ＣＶＤ法、ＡＬＤ法などを用いることができる。第１金属酸化物層の上に第２金属酸化物層が形成される場合には、第１金属酸化物層の上層部分をプラズマ及び酸素ガス等を用いて酸化することにより、第２金属酸化物層が形成されてもよい。
上部電極層の材料は特に限定されない。具体的には例えば、酸素不足度がより低い第２金属酸化物層と上部電極層とが接触する場合、上部電極層は、抵抗変化層の下側に位置する下部電極層を構成する材料及び第２金属酸化物を構成する金属と比べて標準電極電位がより高い材料で構成するのが好ましい。具体的には例えば、イリジウム（Ｉｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、銅（Ｃｕ）及び銀（Ａｇ）で構成される群から選択される少なくとも一つの材料を上部電極層の材料として用いることができる。
また、酸素不足度がより高い第１金属酸化物に接続されている下部電極層は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）などであり、第１金属酸化物を構成する金属と比べて標準電極電位が、より低い材料で構成してもよい。
すなわち、上部電極層を構成する材料の標準電極電位Ｖ２、第２金属酸化物を構成する金属の標準電極電位Ｖｒ２、第１金属酸化物を構成する金属の標準電極電位Ｖｒ１、及び下部電極層を構成する材料の標準電極電位Ｖ１が、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１の関係を満足してもよい。
上記の構成とすることにより、上部電極層と第２金属酸化物層との界面近傍の第２金属酸化物層中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が生じる。
上部電極層を形成する方法としては、スパッタ法（Sputtering）、ＣＶＤ法（Chemical Vapor Deposition）、及びＡＬＤ法（AtomicLayer Deposition）等を用いることができる。
なお、実際の工程では、層間絶縁層を形成する工程、配線及びビア等を形成する工程が含まれる場合があるが、通常の半導体工程で用いられる工程なので図６には記載していない。
また、上部電極層を、上側の不揮発性記憶素子層の下部電極層にも利用してもよい。この場合、下部電極層を形成する工程（Ｓ１１、Ｓ２１、・・・Ｓ５１）と上部電極層を形成する工程（Ｓ１４、Ｓ２４、・・・Ｓ５４）とはそれぞれ同一の工程であってもよい。上部電極層および下部電極層の少なくともいずれか一方を、配線層として利用してもよい。上部電極層と下部電極層とを同一部材とし、該部材を配線層にも利用してもよい。以上の点は、他の実施形態や変形例においても同様である。
上部電極層と第２金属酸化物層とが接触し、下部電極層と第１金属酸化物層とが接触し、かつ、下部電極層を上部電極層と別個に形成する場合には、下部電極層を上部電極層より標準電極電位が低い材料（例えばＴａＮ（タンタルナイトライド）等）を主成分とする電極材料で構成するのが好ましい。具体的には、第１金属酸化物及び第２金属酸化物にタンタル酸化物を用いた場合、下部電極層は、ＴａＮ、Ｗ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌ等で構成される群から選択される材料で構成されるようにしてもよく、上部電極層は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ａｕ等で構成される群から選択される材料で構成されるようにしてもよい。このような構成とすることにより、上部電極層と第２金属酸化物層の界面近傍の第２金属酸化物層中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
なお、上部電極層と第１金属酸化物層とが接触し、下部電極層と第２金属酸化物層とが接触し、かつ、下部電極層を上部電極層と別箇に形成する場合、下部電極層は、上部電極層を構成する材料及び第２金属酸化物と比べて標準電極電位がより高い材料で構成するのが好ましく、上部電極層を下部電極層より標準電極電位が低い材料（例えばＴａＮ（タンタルナイトライド）等）を主成分とする電極材料で構成するのが好ましい。具体的には例えば、第１金属酸化物及び第２金属酸化物にタンタル酸化物を用いた場合、上部電極層は、ＴａＮ、Ｗ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌ等で構成される群から選択される材料で構成されることが好ましく、下部電極層は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ａｕ等で構成される群から選択される材料で構成されることが好ましい。このような構成とすることにより、下部電極層と第２金属酸化物層の界面近傍の第２金属酸化物層中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
下部電極層を形成する方法としては、スパッタ法（Sputtering）、ＣＶＤ法（Chemical Vapor Deposition）、及びＡＬＤ法（AtomicLayer Deposition）等を用いることができる。
異なる不揮発性記憶素子層に含まれる下部電極層、第１金属酸化物層、第２金属酸化物層及び上部電極層は、それぞれ、互いに同一の材料で構成されていてもよいし、互いに異なる材料で構成されていてもよい。
以下、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層の厚さを「形成時厚さ」とする。
第１実施形態にかかる抵抗変化型不揮発性記憶装置の製造方法では、最上層の不揮発性記憶素子層が形成された後に全ての不揮発性記憶素子の初期抵抗が同一になるように、形成時厚さを、それぞれの不揮発性記憶素子層を形成する工程毎に異ならせている。
なお、ここでいう同一とは、全ての不揮発性記憶素子の初期抵抗が抵抗変化型不揮発性記憶装置の実用上問題とならない程度にほぼ一致すること、すなわち、抵抗変化型不揮発性記憶装置の実用上許容しうる範囲に含まれること、としうる。
酸素含有率の異なる複数の金属酸化物層を積層して抵抗変化層に用いた不揮発性記憶素子を積層した場合には、異なる不揮発性記憶素子層では、熱バジェット（累積加熱量）が違うことから、酸素プロファイルもその変動を受けてばらつき、素子特性もばらつく可能性がある。本実施形態の抵抗変化型不揮発性記憶装置及びその製造方法によれば、初期抵抗に直接的に影響を与える第２金属酸化物層（酸素含有率の高い層：高抵抗層）の厚さを調整することで、装置完成時のセルの特性を同一にすることができる。よって、抵抗変化特性にばらつきのない抵抗変化型不揮発性記憶装置を提供でき、メモリの多層化・大容量化が実現容易となる。
不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、形成時厚さを厚くしてもよい。
不揮発性記憶素子層を形成する工程のうち、連続して行われる２つの任意の組合せ、すなわち全ての組合せ、について、下側の不揮発性記憶素子層を形成する工程の形成時厚さをＤ１とし、上側の不揮発性記憶素子層を形成する工程の形成時厚さをＤ２とするとき、Ｄ２＜Ｄ１＜（１．１×Ｄ２）を満たすこととしてもよい。
かかる構成によれば、酸素拡散のばらつきを一定以下とし、素子特性の均一化がより容易となる。
本実施形態の不揮発性記憶装置に含まれる素子、すなわち不揮発性記憶素子は、それぞれの層を積層させたあとで、パターニングすることで形成されてもよいし、層間絶縁層に形成されたスルーホールの内部に各層が順次に形成されてもよい。複数の層の一部がスルーホールの外部に形成され、他の一部がスルーホールの内部に形成されてもよい。
抵抗変化層を形成する工程と、抵抗変化層の上に上部電極層を形成する工程とは、連続して行われてもよいし、両工程の間に別の工程が行われてもよい。両工程の一部が重複していてもよい。
下部電極層、第１金属酸化物層、第２金属酸化物層及び上部電極層は、この順に積層されるが、それぞれの層の間に他の層が存在してもよい。例えば、第１金属酸化物層の上に第２金属酸化物層が形成される場合において、下部電極層と第１金属酸化層との間に、第１金属酸化物と酸素含有率の異なる金属酸化物からなる他の金属酸化物層が形成されていてもよい。あるいは例えば、第１金属酸化物層の上に第２金属酸化物層が形成される場合において、第２金属酸化層と上部電極層との間に第２金属酸化物と酸素含有率の異なる金属酸化物からなる他の金属酸化物層が形成されていてもよい。
［第１実施例］
図７Ａ〜７Ｌは、第１実施形態の第１実施例にかかる抵抗変化型不揮発性記憶装置の製造方法を示す工程図である。以下、図７Ａ〜７Ｌを参照しつつ、本実施例の製造方法を説明する。
図７Ａは、第１実施形態の第１実施例において、基板上に第１配線と第１層間絶縁層と第１コンタクトプラグとを形成する工程を示す図である。
基板１００は、例えば、シリコン基板が用いられる。第１配線１０１は、例えば、アルミニウムで構成される。第１配線１０１は、例えば、スパッタ法により第１配線材料層（厚さ４００〜６００ｎｍ）を形成後、所望のマスクとドライエッチングとを用いたパターニングにより、所望の形状に加工される。具体的には例えば、第１配線１０１の幅は０．２５μｍ、厚さは４５０ｎｍとしうる。
基板１００の上に、第１配線１０１を覆うように、第１層間絶縁層１０２が形成される。第１層間絶縁層１０２は、例えば、ＴＥＯＳで構成される。第１層間絶縁層１０２は、例えば、ＣＶＤ法により堆積され、ＣＭＰを用いて平坦化されることで形成される。具体的には例えば、第１層間絶縁層１０２の厚みは５００〜１０００ｎｍとしうる。層間絶縁層１０２の材料としては、シリコン酸化物が用いられてもよい。あるいは、配線間の寄生容量を低減するという意味において、フッ素含有酸化物（例えば、ＦＳＧ）等のｌｏｗ−ｋ材料（低誘電率材料）が好適に用いられる。
第１層間絶縁層１０２を貫通して第１配線１０１を露出するように第１コンタクトホールが形成される。第１コンタクトホールは、例えば、所望のマスクとドライエッチングとを用いたパターニングを用いて形成される。具体的には例えば、第１コンタクトホールの直径は５０〜３００ｎｍとしうる。第１コンタクトホールの直径は、第１配線１０１の幅よりも小さいことが好ましい。係る構成により、パターニングの際にマスク合わせずれが生じても、第１配線１０１と第１コンタクトプラグ１０３との接触面積を一定に保つことができる。その結果、例えば、接触面積のばらつきにより生じる、セル電流の変動を抑制できる。
第１コンタクトホールを充填するように導電性材料層が堆積され、第１層間絶縁層１０２の上端面よりも上側にある導電性材料を除去して第１コンタクトプラグ１０３が形成される。
導電性材料層は、例えば、以下の方法で形成される。まず、拡散バリアとして機能するチタン窒化物層（ＴｉＮ層）を、厚さが５〜３０ｎｍとなるように、スパッタ法により形成する。次に、密着層として機能するチタン層（Ｔｉ層）を、厚さが５〜３０ｎｍとなるように、ＣＶＤ法により形成する。さらに、コンタクトプラグの主たる構成要素となるタングステンを、厚さが２００〜４００ｎｍとなるように、ＣＶＤ法により形成する。これにより、第１コンタクトホールが、積層構造の導電性材料層（Ｗ／Ｔｉ／ＴｉＮ構造）で充填される。導電性材料の除去は、例えば、ＣＭＰにより実行される。
図７Ｂは、第１実施形態の第１実施例において、第１コンタクトプラグを覆うように第１不揮発性記憶素子層の下部電極層を形成する工程を示す図である。第１不揮発性記憶素子層の下部電極層１０４は、例えば、タンタル窒化物（ＴａＮ）で構成される。下部電極層１０４は、例えば、スパッタ法により形成される。下部電極層１０４の厚さは、例えば、２０〜５０ｎｍとしうる。
図７Ｃは、第１実施形態の第１実施例において、下部電極層の上に第１不揮発性記憶素子層の第１金属酸化物層と第１不揮発性記憶素子層の第２金属酸化物層とをこの順に形成する工程を示す図である。
第１金属酸化物層１０５ａは、例えば、ＴａＯｘ（０．８≦ｘ≦１．９）で構成される。第１金属酸化物層１０５ａは、例えば、タンタルで構成されるターゲットを用いて酸素を含む雰囲気中でスパッタリングする反応性スパッタ法により形成される。第１金属酸化物層１０５ａの酸素含有率は、４４ａｔｍ％以上６６ａｔｍ％以下としうる。第１金属酸化物層１０５ａの抵抗率は、０．２ｍΩｃｍ以上５０ｍΩｃｍ以下としうる。第１金属酸化物層１０５ａの厚さは、例えば、分光エリプソメトリ法を用いた測定値で、２０ｎｍ以上１００ｎｍ以下としうる。
反応性スパッタ法の条件は、具体的には例えば、電源出力１０００Ｗ、成膜圧力０．０５Ｐａ、アルゴン流量２０ｓｃｃｍ、酸素ガス流量２１ｓｃｃｍとしうる。
第２金属酸化物層１０５ｂは、例えば、Ｔａ２Ｏ５で構成される。第２金属酸化物層１０５ｂは、例えば、タンタル酸化物（Ｔａ２Ｏ５）で構成されるターゲットを用いてスパッタリングするスパッタ法により形成される。第２金属酸化物層１０５ｂの酸素含有率は、６７ａｔｍ％以上７２ａｔｍ％以下としうる。第１金属酸化物層１０５ａの抵抗率は、１０７ｍΩｃｍ以上としうる。第２金属酸化物層１０５ｂの厚さは、例えば、３ｎｍ以上１０ｎｍ以下としうる。
なお、第２金属酸化物層１０５ｂは、第１金属酸化物層１０５ａと同様に反応性スパッタ法により形成されてもよい。あるいは、第１金属酸化物層１０５ａの上層部分を酸素プラズマで基板表面を処理するプラズマ酸化により形成されてもよい。プラズマ酸化の処理条件は、例えば、ＲＦ電源出力５０Ｗ、基板温度２７０℃、Ｏ２流量０．３ＳＬＭとしうる。この場合でも、第２金属酸化物層１０６ｂは、例えば、絶縁物であるＴａ２Ｏ５（酸素含有率＝７１．４％）に近い組成で構成されうる。
本実施例では、第１金属酸化物層１０５ａと第２金属酸化物層１０５ｂとで、抵抗変化層１０５が構成される。
図７Ｄは、第１実施形態の第１実施例において、第２金属酸化物層の上に第１不揮発性記憶素子層の上部電極層を形成する工程を示す図である。上部電極層１０６は、例えば、イリジウム（Ｉｒ）で構成される。第１不揮発性記憶素子層の上部電極層１０６は、例えば、スパッタ法により形成される。上部電極層１０６の厚さは、例えば、８０ｎｍとすることができる。
図７Ｅは、第１実施形態の第１実施例において、パターニングにより第１不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。
具体的には、例えば、下部電極層１０４と、第１金属酸化物層１０５ａと、第２金属酸化物層１０５ｂと、上部電極層１０６とを、所望のマスクとドライエッチングとを用いてパターニングすることで、不揮発性記憶素子が形成される。基板の厚み方向から見た（平面視における）不揮発性記憶素子の大きさは、例えば、一辺の長さが１００〜５００ｎｍの正方形とすることができる。
なお、同じマスクを用いて一括してパターニングを行ってもよいし、各層毎にパターニングを行ってもよい。
図７Ｆは、第１実施形態の第１実施例において、不揮発性記憶素子の上に第２層間絶縁層と第２コンタクトプラグとを形成する工程を示す図である。
第２層間絶縁層１０７は、第１層間絶縁層１０２と同様の構成とすることができ、同様の方法で形成されうる。第２層間絶縁層１０７を形成後、第２層間絶縁層１０７の残留応力を緩和すること、及び、第２層間絶縁層１０７に残留する水分を除去することを目的として、例えば、摂氏４００度に加熱された加熱炉の中で、第２層間絶縁層１０７を１０分間熱処理してもよい。ただし、かかる熱処理は、最上層の不揮発性記憶素子層を形成した後にまとめて行われることが好ましい。
第２コンタクトプラグ１０８は、第１コンタクトプラグ１０３と同様の構成とすることができ、同様の方法で形成されうる。
図７Ｇは、第１実施形態の第１実施例において、第２コンタクトプラグの上に第２配線と第３層間絶縁層と第３コンタクトプラグとを形成する工程を示す図である。
第２配線２０１と、第３層間絶縁層２０２と、第３コンタクトプラグ２０３とは、それぞれ、第１配線１０１と、第１層間絶縁層１０２と、第１コンタクトプラグ１０３と同様の構成とすることができ、同様の方法で形成されうる。なお、第２配線２０１と、第１配線１０１とは、基板１００の厚み方向から見て、互いに交差する方向に延びるように形成されるのが好ましい。
図７Ｈは、第１実施形態の第１実施例において、第３コンタクトプラグを覆うように第２不揮発性記憶素子層の下部電極層を形成する工程を示す図である。第２不揮発性記憶素子層の下部電極層２０４は、第１不揮発性記憶素子層の下部電極層１０４と同様の構成とすることができ、同様の方法で形成されうる。
図７Ｉは、第１実施形態の第１実施例において、下部電極層の上に第２不揮発性記憶素子層の第１金属酸化物層と第２不揮発性記憶素子層の第２金属酸化物層とをこの順に形成する工程を示す図である。第２不揮発性記憶素子層の第１金属酸化物層２０５ａと、第２不揮発性記憶素子層の第２金属酸化物層２０５ｂとは、それぞれ、第１不揮発性記憶素子層の第１金属酸化物層１０５ａと、第１不揮発性記憶素子層の第２金属酸化物層１０５ｂと、厚さ以外は同様の構成とすることができ、同様の方法で形成されうる。
図７Ｉの工程では、例えば、第２金属酸化物層２０５ｂを、第２金属酸化物層１０５ｂよりも１．２ｎｍ薄く形成する。これにより、第２不揮発性記憶素子層が形成された後の段階で、第１不揮発性記憶素子層の第２金属酸化物層１０５ｂと、第２不揮発性記憶素子層の第２金属酸化物層２０５ｂとが、ほぼ同じ厚さとなる（実験４参照）。
図７Ｊは、第１実施形態の第１実施例において、第２金属酸化物層の上に第２不揮発性記憶素子層の上部電極層を形成する工程を示す図である。第２不揮発性記憶素子層の上部電極層２０６は、第１不揮発性記憶素子層の上部電極層１０６と同様の構成とすることができ、同様の方法で形成されうる。
図７Ｋは、第１実施形態の第１実施例において、パターニングにより第２不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。パターニングは、第１不揮発性記憶素子層の不揮発性記憶素子を形成する場合と同様の方法で行うことができる。
図７Ｌは、第１実施形態の第１実施例において、不揮発性記憶素子の上に第４層間絶縁層と第４コンタクトプラグと第３配線とを形成する工程を示す図である。第４層間絶縁層と、第４コンタクトプラグと、第３配線とは、それぞれ、第１層間絶縁層１０２と、第１コンタクトプラグ１０３と、第１配線１０１と同様の構成とすることができ、同様の方法で形成されうる。
以上の方法により、２層の不揮発性記憶素子層を有するクロスポイント型の抵抗変化型記憶装置が製造される。
上記の説明では、図７Ｉの工程が完了した段階で、第１不揮発性記憶素子層の第２金属酸化物層１０５ｂと、第２不揮発性記憶素子層の第２金属酸化物層２０５ｂとが、ほぼ同じ厚さになるとした。しかしながら、その後の加熱の影響がそれぞれの層毎に異なる場合等では、例えば、図７Ｊ、図７Ｋおよび図７Ｌのいずれかの工程が完了した段階で、第１不揮発性記憶素子層の第２金属酸化物層１０５ｂと、第２不揮発性記憶素子層の第２金属酸化物層２０５ｂとが、ほぼ同じ厚さになってもよい。いずれにせよ、最上層の不揮発性記憶素子層が形成された段階で、全ての層の不揮発性記憶素子の第２金属酸化物層がほぼ同じ厚さになっていることが好ましい。
なお、図７Ｂ〜図７Ｅが、第１不揮発性記憶素子層を形成する工程（図６のＳ１００）に対応する。また、図７Ｈ〜図７Ｋが、第２不揮発性記憶素子層を形成する工程（図６のＳ２００）に対応する。図７Ｂ及び図７Ｈが、下部電極層を形成する工程（図６のＳ１１、Ｓ２１）に対応する。図７Ｃ及び図７Ｉが、抵抗変化層を形成する工程（図６のＳ１０、Ｓ２０）に対応する。図７Ｄ及び図７Ｊが、上部電極層を形成する工程（図６のＳ１４、Ｓ２４）に対応する。
なお、図７Ｌの工程の後、図７Ａの工程のうち層間絶縁層とコンタクトプラグを形成する工程と、図７Ｂ〜図７Ｆの工程と、図７Ｇの工程のうち、配線を形成する工程とを再度実行して、第３不揮発性記憶素子層を有する抵抗変化型記憶装置を製造してもよい。あるいはさらに、図７Ｇの工程のうち層間絶縁層とコンタクトプラグを形成する工程と、図７Ｈ〜図７Ｌの工程とを再度実行して、第４不揮発性記憶素子層を有する抵抗変化型記憶装置を製造してもよい。以下、同様にして、５層以上の不揮発性記憶素子層を有する抵抗変化型記憶装置を製造することもできる。
［実験４］
実験４では、実験３における層間絶縁層にＴＥＯＳを用いたサンプル（ＴＥＯＳ）と同様の方法で、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層の厚さ、すなわち形成時厚さのみを変化させて作成したサンプルにつき、第１不揮発性記憶素子層と第２不揮発性記憶素子層とで不揮発性記憶素子の初期抵抗を比較した。
図８は、実験４の結果を示す図である。図に示すように、第１不揮発性記憶素子層（下側の層）では、第２不揮発性記憶素子層（上側の層）よりも初期抵抗が低かった。より詳細に言えば、第２金属酸化物層の厚さが同じ６ｎｍであっても、第１層の不揮発性記憶素子の初期抵抗が約１．７×１０７Ωであったのに対し、第２層の不揮発性記憶素子の初期抵抗は約３．６×１０７Ωと高かった。
かかる結果は、第２不揮発性記憶素子層を形成する際の加熱により、第１不揮発性記憶素子層において、第２金属酸化物層１０５ｂから第１金属酸化物層１０５ａへと酸素が拡散して、第２金属酸化物層１０５ｂが薄くなったことを示唆する。
第１不揮発性記憶素子層及び第２不揮発性記憶素子層のそれぞれについてフィッティングした２つの曲線間の距離は１．２ｎｍであった。このことから、第１不揮発性記憶素子層の形成時厚さを１．２ｎｍだけ第２不揮発性記憶素子層の形成時厚さよりも大きくすることで、最上層の不揮発性記憶素子層（ここでは第２不揮発性記憶素子層）が形成された後に全ての不揮発性記憶素子（第１不揮発性記憶素子層の不揮発性記憶素子と、第２不揮発性記憶素子層の不揮発性記憶素子）の初期抵抗を同一とすることができる。
同様の実験を行うことで、具体的な実施の態様に応じ、最上層の不揮発性記憶素子層が形成された後に全ての不揮発性記憶素子の初期抵抗が同一になるように、形成時厚さを、それぞれの不揮発性記憶素子層を形成する工程毎に異ならせることができる。
（第２実施形態）
第１実施形態では、第２金属酸化物層の厚さを用いて、素子特性の均質化を行ったが、第２実施形態は、第１金属酸化物層のうち、外周部分に第３金属酸化物層が形成され、素子面積や第３金属酸化物層の幅を調整することで素子特性の均質化が図られる点で相違する。
図９は、第２実施形態の抵抗変化型不揮発性記憶装置の製造方法の一例を示すフローチャートである。
図９に示すように、第２実施形態にかかる抵抗変化型不揮発性記憶装置の製造方法は、不揮発性記憶素子層を形成する工程（Ｓ１０１、Ｓ２０１・・・Ｓ５０１）を複数回繰り返す。図９では、不揮発性記憶素子層を形成する工程がＮ回繰り返されている。Ｎは２以上の自然数としうる。
不揮発性記憶素子層を形成する工程は、下部電極層を形成する工程（Ｓ１１、Ｓ２１、・・・Ｓ５１）と、下部電極層の上に抵抗変化層を形成する工程（Ｓ１０、Ｓ２０、・・・Ｓ５０）と、抵抗変化層の上に上部電極層を形成する工程（Ｓ１４、Ｓ２４、・・・Ｓ５４）と、第１金属酸化物層の外周に、第１金属酸化物よりも酸素含有率が高い第３金属酸化物で構成される第３金属酸化物層を、第１金属酸化物層及び第３金属酸化物層と、電極との間に、第２金属酸化物層を介在させるように形成する工程（Ｓ１５、Ｓ２５、・・・Ｓ５５）と、を備える。
第３金属酸化物の種類は特に限定されない。具体的には例えば、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物からなる群から選ばれた少なくとも一つの金属酸化物が好適に用いられる。
第１金属酸化物及び第２金属酸化物及び第３金属酸化物としてタンタル酸化物を用いる場合、第１金属酸化物をＴａＯｘ（ｘ：Ｔａ原子数を１としたときのＯ原子数）、第２金属酸化物をＴａＯｙ（ｙ：Ｔａ原子数を１としたときのＯ原子数）、第３金属酸化物をＴａＯｚ（ｚ：Ｔａ原子数を１としたときのＯ原子数）とするとき、０．８≦ｘ≦１．９及びｘ＜ｙ及びｘ＜ｚを充足することが好ましい。
第１金属酸化物及び第２金属酸化物及び第３金属酸化物としてハフニウム酸化物を用いる場合、第１金属酸化物をＨｆＯｘ（ｘ：Ｈｆ原子数を１としたときのＯ原子数）、第２金属酸化物をＨｆＯｙ（ｙ：Ｈｆ原子数を１としたときのＯ原子数）、第３金属酸化物をＨｆＯｚ（ｚ：Ｈｆ原子数を１としたときのＯ原子数）とするとき、０．９≦ｘ≦１．６及びｘ＜ｙ及びｘ＜ｚを充足することが好ましい。
第１金属酸化物及び第２金属酸化物及び第３金属酸化物としてジルコニウム酸化物を用いる場合、第１金属酸化物をＺｒＯｘ（ｘ：Ｚｒ原子数を１としたときのＯ原子数）、第２金属酸化物をＺｒＯｙ（ｙ：Ｚｒ原子数を１としたときのＯ原子数）、第３金属酸化物をＺｒＯｚ（ｚ：Ｚｒ原子数を１としたときのＯ原子数）とするとき、０．９≦ｘ≦１．４及びｘ＜ｙ及びｘ＜ｚを充足することが好ましい。
ｙとｚとの大小関係は特に限定されない。また、ｙ及びｚは、それぞれの金属酸化物が絶縁層と見なされるような値であることが好ましい。あるいは、第２金属酸化物および第３金属酸化物は、その抵抗率が１０７ｍΩｃｍ以上であることが好ましい。
第３金属酸化物層は、第１金属酸化物層の周囲の全部を取り囲むように形成されるのが好ましい。第１金属酸化物層と第３金属酸化物層が上端面と下端面とを共有し、両端面のうち一方の端面の全面を覆うように第２金属酸化物層が配置されるのが好ましい。第２金属酸化物層及び第３金属酸化物層の積層方向から見て、第２金属酸化物層及び第３金属酸化物層の輪郭は一致するのが好ましい。
なお、例えば、抵抗変化層が帯状に形成される場合には、第１金属酸化物層の長手方向を前後方向としたときに、第３金属酸化物層が、第１金属酸化物層の左右両側に形成されてもよい。
下部電極層を形成する工程と抵抗変化層を形成する工程と上部電極層を形成する工程とは、第１実施形態と同様としうるので、詳細な説明を省略する。
以下、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層と第１金属酸化物層との接触面積を「形成時面積」とする。
本実施形態では、最上層の不揮発性記憶素子層が形成された後に全ての不揮発性記憶素子の初期抵抗値が同一になるように、形成時面積が、それぞれの不揮発性記憶素子層を形成する工程毎に異なっている。
第３金属酸化物層を形成する工程は、例えば、抵抗変化層と上部電極層とをパターニングした後に、酸素雰囲気中で加熱処理（アニール）することにより実行されうる。加熱温度は、例えば３００℃〜４５０℃としうる。かかる方法では、第１金属酸化物層の一部である外周部分が酸化されて、第３金属酸化物層となる。
かかる方法で第３金属酸化物層が形成される場合、加熱処理の温度を上下させたり、加熱処理の時間を増減させたりすることで、形成時面積をそれぞれの不揮発性記憶素子層を形成する工程毎に異ならせることができる。
第１層の不揮発性記憶素子の抵抗変化層を形成してから、第２層の不揮発性記憶素子の抵抗変化層を形成する前までの間に、第１層の不揮発性記憶素子の抵抗変化層には、余分な熱が加わる。該加熱より、酸素含有率の高い第３金属酸化物層１０５ｃから酸素含有率の低い第１金属酸化物層１０５ａへ酸素が拡散すると共に、第２層間絶縁層１０７から酸素が第３金属酸化物層１０５ｃへ供給される。酸素の拡散と供給により、第１金属酸化物層１０５ａの素子全体に占める面積の割合が減少し、第１層の不揮発性記憶素子の実効面積が実質的に減少する。
実効面積を複数の不揮発性記憶素子層の間で実質的に同一にするためには、例えば、第１層の不揮発性記憶素子の第３金属酸化物層１０５ｃの第１層形成時点での幅が、第２層の不揮発性記憶素子の第３金属酸化物層２０５ｃの第２層形成時点での幅よりも小さくなるように調整すればよい（第１実施例）。
あるいは、例えば、第１層の不揮発性記憶素子の第１層形成時点での面積が、第２層の不揮発性記憶素子の第２層形成時点での面積よりも大きくなるように調整すればよい（第２実施例）。
酸素含有率の異なる複数の金属酸化物層を積層して抵抗変化層に用いた不揮発性記憶素子を積層した場合には、異なる不揮発性記憶素子層では、熱バジェット（累積加熱量）が違うことから、酸素プロファイルもその変動を受けてばらつき、素子特性もばらつく可能性がある。本実施形態の抵抗変化型不揮発性記憶装置及びその製造方法によれば、実効面積に直接的に影響を与える第３金属酸化物層（酸素含有率の高い層：高抵抗層）の厚さ及び素子面積の少なくともいずれか一方を調整することで、装置完成時のセルの特性を同一にすることができる。よって、抵抗変化特性にばらつきのない抵抗変化型不揮発性記憶装置を提供でき、メモリの多層化・大容量化が実現容易となる。
なお、第３金属酸化物層の厚さ及び素子面積の両方を調整することで、装置完成時のセルの特性を同一にしてもよい。
下部電極及び上部電極のいずれか少なくとも一方が酸化剤に暴露される場合には、第３金属酸化物層形成後、残った第１金属酸化物の一方の主面の全面が抵抗変化動作に寄与できるように、当該電極を酸化されにくい材料で構成するのが好ましい。例えば、貴金属は、酸化されにくく、電極材料として好適に用いられうる。あるいは、タンタル窒化物も、上記のような加熱処理では、酸化される量は第３金属酸化物層よりも大幅に少ない（図示せず）ため、電極材料として好適に用いられうる。
かかる工程により、不揮発性記憶素子において電気的にアクティブな領域（第１金属酸化物層と電極とが対向する部分の面積：実効面積）が小さくなり、電流密度が増加する。よって、ブレイク電圧をより低くし、ブレイク処理をより短時間で行うことができる。
なお、第３金属酸化物層を形成する工程は、第１金属酸化物層の一部である外周部分を他の方法で酸化することにより実行されてもよい。
第１実施形態の変形例は、第２実施形態においても同様に適用しうる。
［第１実施例］
第２実施形態の第１実施例では、不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における第３金属酸化物層と第２金属酸化物層との接触面積を小さくする。
かかる構成では、下層の不揮発性記憶素子層ほど、その不揮発性記憶素子層が形成された後に行われる加熱を含む工程により第３金属酸化物層と第２金属酸化物層との接触面積が増加する。よって、最上層の不揮発性記憶素子層が形成された時点での第３金属酸化物層と第２金属酸化物層との接触面積をほぼ等しくしうる。結果として、第１金属酸化物層と第２金属酸化物層との接触面積（実効面積）をほぼ等しくしうる。
図１０Ａ〜１０Ｅは、第２実施形態の第１実施例にかかる抵抗変化型不揮発性記憶装置の製造方法を示す工程図である。以下、図１０Ａ〜１０Ｅを参照しつつ、本実施例の製造方法を説明する。
図１０Ａは、第２実施形態の第１実施例において、基板上に第１配線と第１層間絶縁層と第１コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程を示す図である。この工程は、図７Ａ〜図７Ｅの工程と同様とすることができるので、詳細な説明を省略する。
なお、同じマスクを用いて一括してパターニングを行ってもよいし、各層毎にパターニングを行ってもよい。
図１０Ｂは、第２実施形態の第１実施例において、第１金属酸化物層の一部を酸化して第３金属酸化物層とし、第１不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。具体的には、例えば、３００℃〜４５０℃の酸素雰囲気中で加熱処理（アニール）することにより実行されうる。この工程では、第１金属酸化物層１０５ａの一部が酸化されて第３金属酸化物層１０５ｃとなるが、第２金属酸化物層１０５ｂがＴａ２Ｏ５で構成されている場合、第２金属酸化物層１０５ｂはほとんど酸化されない。
本工程では、図１０Ｄの工程よりも、第１金属酸化物層の酸化される量がより少なくなるように、酸化工程の条件が設定される。第１金属酸化物層の酸化される量は、例えば、加熱温度及び加熱時間の少なくともいずれか一方を増減させることで調整されうる。第１金属酸化物層の酸化される量をどの程度多くすべきかは、第３金属酸化物層を備えた素子について、実験４と同様な実験（酸化工程以外の実験条件は各サンプルについて共通とする）を行うことにより、適切に決定されうる。
図１０Ｃは、第２実施形態の第１実施例において、不揮発性記憶素子の上に、第２層間絶縁層と、第２コンタクトプラグと、第２配線と、第３層間絶縁層と、第３コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程を示す図である。この工程は、図７Ｅ〜図７Ｋと同様とすることができるので、詳細な説明を省略する。本実施例では、図１０Ｃの工程で用いられるマスクは、図１０Ａの工程で用いられるマスクと同一とすることが好ましい。
図１０Ｄは、第２実施形態の第１実施例において、第１金属酸化物層の一部を酸化して第３金属酸化物層とし、第２不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。
本工程では、図１０Ｂの工程よりも、第１金属酸化物層の酸化される量がより多くなるように、酸化工程の条件が設定される。第１金属酸化物層の酸化される量は、例えば、加熱温度及び加熱時間の少なくともいずれか一方を増減させることで調整されうる。第１金属酸化物層の酸化される量をどの程度多くすべきかは、第３金属酸化物層を備えた素子について、実験４と同様な実験（酸化工程以外の実験条件は各サンプルについて共通とする）を行うことにより、適切に決定されうる。
この工程は、上記以外の点は、図１０Ｂと同様とすることができるので、詳細な説明を省略する。
図１０Ｅは、第２実施形態の第１実施例において、不揮発性記憶素子の上に、第４層間絶縁層と、第４コンタクトプラグと、第３配線とを形成する工程を示す図である。この工程は図７Ｌと同様とすることができるので、詳細な説明を省略する。
以上の方法により、２層の不揮発性記憶素子層を有するクロスポイント型の抵抗変化型記憶装置が製造される。
なお、図１０Ｂ及び図１０Ｄが、第３金属酸化物層を形成する工程（図９のＳ１５、Ｓ２５）に対応する。図１０Ｂの工程が完了した時点における第１不揮発性記憶素子層に含まれる第２金属酸化物層１０５ｂと第１金属酸化物層１０５ａとの接触面積が、第１不揮発性記憶素子層の形成時面積であってもよい。図１０Ｄの工程が完了した時点における第２不揮発性記憶素子層に含まれる第２金属酸化物層２０５ｂと第１金属酸化物層２０５ａとの接触面積が、第２不揮発性記憶素子層の形成時面積であってもよい。
なお、図１０Ｅの工程の後、図１０Ａの工程のうち、層間絶縁層と、コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程と、図１０Ｂの工程と、図１０Ｃの工程のうち、層間絶縁層と配線とを形成する工程を再度実行して、第３不揮発性記憶素子層を有する抵抗変化型記憶装置を製造してもよい。あるいはさらに、図１０Ｃの工程のうち、層間絶縁層と、コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程と、図１０Ｄ〜図１０Ｅの工程とを再度実行して、第４不揮発性記憶素子層を有する抵抗変化型記憶装置を製造してもよい。以下、同様にして、５層以上の不揮発性記憶素子層を有する抵抗変化型記憶装置を製造することもできる。
［第２実施例］
第２実施形態の第２実施例では、不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における上部電極層の面積を大きくする。なお、本実施例において、上部電極層の面積は、不揮発性記憶素子の物理面積に等しい。
かかる構成では、下層の不揮発性記憶素子層ほど、その不揮発性記憶素子層が形成された後に行われる加熱を含む工程により第３金属酸化物層と第２金属酸化物層との接触面積が増加する。よって、最上層の不揮発性記憶素子層が形成された時点での第１金属酸化物層と第２金属酸化物層との接触面積（実効面積）をほぼ等しくしうる。
図１１Ａ〜１１Ｅは、第２実施形態の第２実施例にかかる抵抗変化型不揮発性記憶装置の製造方法を示す工程図である。以下、図１１Ａ〜１１Ｅを参照しつつ、本実施例の製造方法を説明する。
図１１Ａは、第２実施形態の第２実施例において、基板上に、第１配線と、第１層間絶縁層と、第１コンタクトプラグと、第１不揮発性記憶素子層の下部電極層と、第１不揮発性記憶素子層の第１金属酸化物層と、第１不揮発性記憶素子層の第２金属酸化物層と、第１不揮発性記憶素子層の上部電極層とを形成する工程を示す図である。この工程は、図７Ａ〜図７Ｄの工程と同様とすることができるので、詳細な説明を省略する。
図１１Ｂは、第２実施形態の第２実施例において、下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とをパターニングする工程を示す図である。
本工程において、パターニングにより形成される下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層の積層体の面積（上端面の面積）は、２００ｎｍ以上７００ｎｍ以下としうる。この面積は、第２層（上層）の不揮発性記憶素子の面積よりも大きくなるように設定される。下層のセルに対する累積加熱量（熱バジェット）は、上層のセルよりも大きいため、下層のセルでは実効面積がより大きく減少するからである。この工程は、上記の点以外は、図７Ｅの工程と同様とすることができるので、詳細な説明を省略する。
なお、同じマスクを用いて一括してパターニングを行ってもよいし、各層毎にパターニングを行ってもよい。
図１１Ｃは、第２実施形態の第２実施例において、第１金属酸化物層の一部を酸化して第３金属酸化物層とし、第１不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。
図１１Ｄは、第２実施形態の第２実施例において、不揮発性記憶素子の上に、第２層間絶縁層と、第２コンタクトプラグと、第２配線と、第３層間絶縁層と、第３コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程を示す図である。
本工程では、第２不揮発性記憶素子層の上部電極層の面積が、第１不揮発性記憶素子層の上部電極層の面積よりも小さくなるように、マスクの形状が適宜設定される。具体的には例えば、パターニングにより形成される下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層の積層体の面積（上端面の面積）は、１００ｎｍ以上５００ｎｍ以下としうる。マスクの形状をどの程度小さくすべきかは、第３金属酸化物層を備えた素子について、実験４と同様な実験（マスク形状以外の実験条件は各サンプルについて共通とする）を行うことにより、適切に決定されうる。この工程は、上記の点以外は、図７Ｆ〜図７Ｋと同様とすることができるので、詳細な説明を省略する。
図１１Ｅは、第２実施形態の第２実施例において、第１金属酸化物層の一部を酸化して第３金属酸化物層とし、第２不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。この工程は、図１０Ｂの工程と同様とすることができるので、詳細な説明を省略する。本実施例では、図１１Ｅにおける酸化工程の条件は、図１１Ｃにおける酸化工程の条件と同一とすることが好ましい。
図１１Ｆは、第２実施形態の第２実施例において、不揮発性記憶素子の上に、第４層間絶縁層と、第４コンタクトプラグと、第３配線とを形成する工程を示す図である。この工程は図７Ｌと同様とすることができるので、詳細な説明を省略する。
以上の方法により、２層の不揮発性記憶素子層を有するクロスポイント型の抵抗変化型記憶装置が製造される。
なお、図１１Ｃ及び図１１Ｅが、第３金属酸化物層を形成する工程（図９のＳ１５、Ｓ２５）に対応する。図１１Ｃの工程が完了した時点における第１不揮発性記憶素子層に含まれる第２金属酸化物層１０５ｂと第１金属酸化物層１０５ａとの接触面積が、第１不揮発性記憶素子層の形成時面積であってもよい。図１１Ｅの工程が完了した時点における第２不揮発性記憶素子層に含まれる第２金属酸化物層２０５ｂと第１金属酸化物層２０５ａとの接触面積が、第２不揮発性記憶素子層の形成時面積であってもよい。
なお、図１１Ｆの工程の後、図１０Ａの工程のうち、層間絶縁層と、コンタクトプラグと、下部電極層と、第１金属酸化物層と、第２金属酸化物層と、上部電極層とを形成する工程と、図１０Ｂ〜図１０Ｃの工程と、図１０Ｄの工程のうち、層間絶縁層と配線とを形成する工程を再度実行して、第３不揮発性記憶素子層を有する抵抗変化型記憶装置を製造してもよい。あるいはさらに、図１０Ｄの工程のうち、層間絶縁層と、コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程と、図１０Ｅ〜図１０Ｆの工程とを再度実行して、第４不揮発性記憶素子層を有する抵抗変化型記憶装置を製造してもよい。以下、同様にして、５層以上の不揮発性記憶素子層を有する抵抗変化型記憶装置を製造することもできる。
（第３実施形態）
第２実施形態は、素子面積や第３金属酸化物層の幅を調整することで素子特性の均質化が図られたのに対し、本実施形態では酸素バリア層を備えることで、層間絶縁層から第３金属酸化物層への酸素の供給が抑制される点で相違する。
図１２は、第３実施形態の一例を示すフローチャートである。
図１２に示すように、第３実施形態にかかる抵抗変化型不揮発性記憶装置の製造方法は、不揮発性記憶素子層を形成する工程（Ｓ１０２、Ｓ２０２・・・Ｓ５０２）を複数回繰り返す。図１２では、不揮発性記憶素子層を形成する工程がＮ回繰り返されている。Ｎは２以上の自然数としうる。
不揮発性記憶素子層を形成する工程は、下部電極層を形成する工程（Ｓ１１、・・・Ｓ５１）と、下部電極層の上に抵抗変化層を形成する工程（Ｓ１０、・・・Ｓ５０）と、抵抗変化層の上に上部電極層を形成する工程（Ｓ１４、・・・Ｓ５４）と、第１金属酸化物層の外周に、第１金属酸化物よりも酸素含有率が高い第３金属酸化物で構成される第３金属酸化物層を、第１金属酸化物層及び第３金属酸化物層と、電極との間に、第２金属酸化物層を介在させるように形成する工程（Ｓ１５、・・・Ｓ５５）と、抵抗変化層の側壁に酸素バリア層を形成する工程（Ｓ１６、・・・Ｓ５６）と、を備える。
酸素バリア層は、例えば、シリコン窒化物（Ｓｉ３Ｎ４）で構成することができる。酸素バリア層は、例えば、プラズマＣＶＤ法やスパッタ法によりシリコン窒化物を堆積させ、エッチバック法により不要なシリコン窒化物を除去することにより、形成することができる。
酸素バリア層は、抵抗変化層の側壁の一部のみを覆っていてもよい。酸素バリア層は、その全部を覆っていることが好ましい。
酸素バリア層により、外部から抵抗変化層、特に第１金属酸化物層及び第３金属酸化物層、への酸化剤（酸素等）の侵入を抑制し、加熱を伴う工程が実効面積に与える影響を抑制することができる。具体的には例えば、第１金属酸化物層の減少を抑制することができる。あるいは、例えば、第３金属酸化物層の増加を抑制することができる。
下部電極層を形成する工程と抵抗変化層を形成する工程と上部電極層を形成する工程とは、第１実施形態と同様としうるので、詳細な説明を省略する。
第３金属酸化物層を形成する工程は、第２実施形態と同様としうるので、詳細な説明を省略する。
第１層の不揮発性記憶素子の抵抗変化層を形成してから、第２層の不揮発性記憶素子の抵抗変化層を形成する前までの間に、第１層の不揮発性記憶素子の抵抗変化層には、余分な熱が加わる。該加熱より、酸素含有率の高い第３金属酸化物層１０５ｃから酸素含有率の低い第１金属酸化物層１０５ａへ酸素が拡散すると共に、第２層間絶縁層１０７から酸素が第３金属酸化物層１０５ｃへ供給される。酸素の拡散と供給により、第１金属酸化物層１０５ａの素子全体に占める面積の割合が減少し、第１層の不揮発性記憶素子の実効面積が実質的に減少する。
本実施形態では、酸素バリア層により、第２層間絶縁層１０７から酸素が第３金属酸化物層１０５ｃへの酸素の移動を抑制できる。よって、第１層の不揮発性記憶素子の実効面積の減少を抑制できる。実効面積を実質的に同一にするためには、例えば、第２層の不揮発性記憶素子の第３金属酸化物層２０５ｃの幅をわずかに大きくするか、第１層の不揮発性記憶素子の第３金属酸化物層１０５ｃの幅をわずかに小さくすることで足りる。第１実施形態及び第２実施形態のいずれか少なくとも一方と第３実施形態とを組み合わせて実施する場合でも、形成時厚さや形成時面積の調整が容易になる。酸素バリア層によって実効面積の変動がほぼ完全に抑制される場合には、形成時面積の調整の必要性がない。
酸素含有率の異なる複数の金属酸化物層を積層して抵抗変化層に用いた不揮発性記憶素子を積層した場合には、異なる不揮発性記憶素子層では、熱バジェット（累積加熱量）が違うことから、酸素プロファイルもその変動を受けてばらつき、素子特性もばらつく可能性がある。本実施形態の抵抗変化型不揮発性記憶装置及びその製造方法によれば、実効面積に直接的に影響を与える層間絶縁層からの酸素の移動と、第３金属酸化物層の面積拡大を、酸素バリア層で抑制できる。該抑制により、装置完成時のセルの特性を同一できる。よって、抵抗変化特性にばらつきのない抵抗変化型不揮発性記憶装置を提供でき、メモリの多層化・大容量化が実現容易となる。
［第１実施例］
図１３Ａ〜１３Ｆは、第３実施形態の第１実施例にかかる抵抗変化型不揮発性記憶装置の製造方法を示す工程図である。以下、図１３Ａ〜１１Ｆを参照しつつ、本実施例の製造方法を説明する。
図１３Ａは、第３実施形態の第１実施例において、基板上に、第１配線と、第１層間絶縁層と、第１コンタクトプラグとを形成し、その上に、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成し、第１金属酸化物層の一部を酸化して第３金属酸化物層とすることで、第１不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。この工程は、図１０Ａ〜図１０Ｂと同様とすることができるので、詳細な説明を省略する。
図１３Ｂは、第３実施形態の第１実施例において、第１不揮発性記憶素子層の抵抗変化層の側壁に酸素バリア層を形成する工程を示す図である。酸素バリア層１０９は、具体的には例えば、以下の方法で形成される。まず、不揮発性記憶素子が形成された第１層間絶縁層１０２の上に、プラズマＣＶＤ法を用いて、酸素バリア性材料であるシリコン窒化物（Ｓｉ３Ｎ４）を厚さが２０ｎｍとなるように堆積させる。その後、エッチバック法（エッチングガスの例：ＣＨＦ３などのフッ素系ガス）を用いて、不要なシリコン窒化物を除去する。かかる方法により、酸素バリア層１０９が形成される。このとき、少なくとも第３金属酸化物層１０５ｃがシリコン窒化物によって完全に覆われるように、除去工程の条件が調整されるのが好ましい。
酸素バリア層１０９は、第２層間絶縁層１０７に含まれる酸素や、さらにその外側から供給される酸素が第３金属酸化物層１０５ｃに侵入することを抑制する。
酸素バリア材料の堆積方法としてプラズマＣＶＤ法を用いると、不揮発性記憶素子と第１層間絶縁層１０２とがなす角を隙間なく充填することが容易となる（ステップカバレッジ性が良好である）。
酸素バリア材料の堆積方法としてスパッタ法を用いると、低温化が容易であり、抵抗変化層の酸素プロファイル（垂直分布）の変動を抑制できる。
図１３Ｃは、第３実施形態の第１実施例において、抵抗変化層の側壁が酸素バリア層で覆われた不揮発性記憶素子の上に、第２層間絶縁層と、第２コンタクトプラグと、第２配線と、第３層間絶縁層と、第３コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程を示す図である。この工程は、図７Ｆ〜図７Ｋと同様とすることができるので、詳細な説明を省略する。
図１３Ｄは、第３実施形態の第１実施例において、第１金属酸化物層の一部を酸化して第３金属酸化物層とし、第２不揮発性記憶素子層の不揮発性記憶素子を形成する工程を示す図である。この工程は、図１０Ｂの工程と同様とすることができるので、詳細な説明を省略する。
図１３Ｅは、第３実施形態の第１実施例において、第２不揮発性記憶素子層の抵抗変化層の側壁に酸素バリア層を形成する工程を示す図である。この工程は、図１３Ｂの工程と同様とすることができるので、詳細な説明を省略する。
図１３Ｆは、第３実施形態の第１実施例において、抵抗変化層の側壁が酸素バリア層で覆われた不揮発性記憶素子の上に、第４層間絶縁層と、第４コンタクトプラグと、第３配線とを形成する工程を示す図である。この工程は図７Ｌと同様とすることができるので、詳細な説明を省略する。
以上の方法により、２層の不揮発性記憶素子層を有するクロスポイント型の抵抗変化型記憶装置が製造される。
なお、図１３Ｂ及び図１３Ｅが、酸素バリア層を形成する工程（図１２のＳ１６、Ｓ５６）に対応する。図１３Ｂの工程が完了した時点における第２金属酸化物層１０５ｂの厚さが、第１不揮発性記憶素子層の形成時厚さであってもよい。図１３Ｂの工程が完了した時点における第１不揮発性記憶素子層に含まれる第２金属酸化物層１０５ｂと第１金属酸化物層１０５ａとの接触面積が、第１不揮発性記憶素子層の形成時面積であってもよい。図１３Ｅの工程が完了した時点における第２金属酸化物層２０５ｂの厚さが、第２不揮発性記憶素子層の形成時厚さであってもよい。図１３Ｅの工程が完了した時点における第２不揮発性記憶素子層に含まれる第２金属酸化物層２０５ｂと第１金属酸化物層２０５ａとの接触面積が、第２不揮発性記憶素子層の形成時面積であってもよい。
なお、図１３Ｆの工程の後、図１３Ａの工程のうち、層間絶縁層と、コンタクトプラグと、抵抗変化素子とを形成する工程と、図１３Ｂと、図１３Ｃの工程のうち、層間絶縁層と配線とを形成する工程を再度実行して、第３不揮発性記憶素子層を有する抵抗変化型記憶装置を製造してもよい。あるいはさらに、図１３Ｃの工程のうち、層間絶縁層と、コンタクトプラグと、パターニングされた下部電極層と第１金属酸化物層と第２金属酸化物層と上部電極層とを形成する工程と、図１３Ｄ〜図１０Ｆの工程とを再度実行して、第４不揮発性記憶素子層を有する抵抗変化型記憶装置を製造してもよい。以下、同様にして、５層以上の不揮発性記憶素子層を有する抵抗変化型記憶装置を製造することもできる。
なお、本実施例において、酸素バリア層により、外部から抵抗変化層、特に第１金属酸化物層及び第３金属酸化物層、への酸化剤（酸素等）の侵入がほぼ完全に抑制され、加熱を伴う工程が実効面積に与える影響をほぼ完全に抑制できる場合には、形成時面積を全ての不揮発性記憶素子層について同一としてもよい。この場合において、形成時厚さを、それぞれの不揮発性記憶素子層を形成する工程毎に異ならせることにより、最上層の不揮発性記憶素子層が形成された後に全ての不揮発性記憶素子の初期抵抗が同一になるように調整してもよい。
［実験５］
実験５では、酸素バリア層を有する素子と酸素バリア層を有しない素子とで、第３金属酸化物層の幅や電流値を比較した。
実験５では、不揮発性記憶素子を形成した後、ＴＥＯＳをプラズマＣＶＤ（３５０℃、以下同様）により堆積させる前に、酸素バリア層を形成した点を除けば、実験３の層間絶縁層にＴＥＯＳを用いたサンプル（ＴＥＯＳ）と同様の方法で素子を形成した。
酸素バリア層の形成は、以下の方法で行った。まず、プラズマＣＶＤ法を用いて、酸素バリア性材料であるシリコン窒化物（Ｓｉ３Ｎ４）を厚さが２０ｎｍとなるように堆積させた。その後、エッチバック法（エッチングガス：ＣＨＦ３などのフッ素系ガス）を用いて、不要なシリコン窒化物を除去した。
実験３と同様の方法によりΔＬを求めた。ΔＬ／２が、第３金属酸化物層の幅に相当する。
図１４は、実験５において、酸素バリア層を有する素子と酸素バリア層を有しない素子とで、第３金属酸化物層の幅を比較した図である。１辺５００ｎｍのマスクを用いて形成された素子のデータである。
図に示すように、酸素バリア層を有する素子のΔＬ／２は、酸素バリア層を有しない素子のΔＬ／２よりも１０ｎｍ以上小さくなっており、酸素バリア層により第３金属酸化物層の酸化が抑制されていることが分かる。
図１５は、実験５において、酸素バリア層を有する素子と酸素バリア層を有しない素子とで、抵抗変化動作をさせた時の、高抵抗状態における電流値（ＨＲ）と、低抵抗状態における電流値（ＬＲ）とを比較した図である。１辺５００ｎｍのマスクを用いて形成された素子のデータである。印加電圧は０．４Ｖとした。
図に示すように、酸素バリア層を有する素子では、酸素バリア層を有しない素子と比較して、ＨＲとＬＲとの差が大きくなっている。また、電流のばらつき自体も、酸素バリア層を有する素子の方が小さくなっている。以上のような結果は、酸素バリアによって実効素子サイズがより大きくなり特性が向上したこと、及び、酸素バリアによって層間絶縁層からの酸素の流入が抑制され、抵抗変化層の構造が均一化されたことによると推察される。
［第１変形例］
第１変形例では、第１実施形態及び第２実施形態のいずれかの抵抗変化型記憶装置の製造方法において、堆積工程及びエッチング工程以外の加熱を伴う工程が、最上層の不揮発性記憶素子層を形成する工程の後に行われる。
堆積工程とは、ＣＶＤ法やスパッタ法等の方法により、何らかの層を形成したり、その厚みを増やしたりする工程を言う。
エッチング工程とは、エッチバック法やエッチング法等の方法により、何らかの層を削ったり、層にコンタクトホール等の穴を開けたりする工程を言う。
堆積工程及びエッチング工程以外の加熱を伴う工程とは、層間絶縁層中の水分を加熱により除去する工程と、金属配線を加熱して焼しめる工程と、最下層の不揮発性記憶素子層の下側に形成されたトランジスタの欠陥を回復するために加熱する工程とからなる群より選ばれた少なくとも一つの工程であってもよい。
シンタ工程（トランジスタ中の欠陥を回復しての閾値電圧を安定化させる工程、層間絶縁膜中の水分を除去する工程、配線の焼き締める工程など）は熱バジェットが大きく、不揮発性記憶素子の酸素プロファイルに影響を与えやすい。よって、かかる工程を全ての不揮発性記憶素子層が完了した後に実行することにより、異なる不揮発性記憶素子層の間での素子特性のばらつきを抑制することができる。なお、熱バジェットとは、具体的には例えば、ある事象に対してどの程度の影響を与えるかという観点から累積加熱量を評価した値を意味する。
［第２変形例］
第２変形例では、第１実施形態及び第２実施形態のいずれかの抵抗変化型記憶装置の製造方法において、さらに、不揮発性記憶素子と直列に配置される電流制御素子を形成する工程を有する。
図１６は、第２変形例にかかる抵抗変化型不揮発性記憶素子の概略構成の一例を示す図である。
図１６に示すように、第２変形例の抵抗変化型記憶装置では、下部電極層１０４と抵抗変化層１０５と上部電極層１０６とで構成される第１不揮発性記憶素子層の不揮発性記憶素子と直列に配置されるように、第１電極層１１０と電流制御層１１１と第２電極層１１２とで構成される第１不揮発性記憶素子層の電流制御素子が形成されている。また、下部電極層２０４と抵抗変化層２０５と上部電極層２０６とで構成される第１不揮発性記憶素子層の不揮発性記憶素子と直列に配置されるように、第１電極層２１０と電流制御層２１１と第２電極層２１２とで構成される第１不揮発性記憶素子層の電流制御素子が形成されている。
各セルに電流制御素子が配置されることにより、漏れ電流の影響が小さくなり、大容量のクロスポイントメモリを実現することが容易となる。
なお、図１６の例では、下部電極層１０４と第２電極層１１２とが同一部材により構成されているが、下部電極層１０４と第２電極層１１２とを別個の部材で構成してもよい。また、図１６の例では、下部電極層２０４と第２電極層２１２とが同一部材により構成されているが、下部電極層２０４と第２電極層２１２とを別個の部材で構成してもよい。
また、図１６の例では、それぞれの不揮発性記憶素子層において、電流制御素子の上に不揮発性記憶素子が形成されているが、不揮発性記憶素子の上に電流制御素子が形成されてもよい。ある不揮発性記憶素子層と別の不揮発性記憶素子層とで、電流制御素子と不揮発性記憶素子との上下関係が異なっていてもよい。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態の創出がなされ得る。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
本発明の抵抗変化型不揮発性記憶装置及びその製造方法は、酸素含有率の異なる複数の金属酸化物層を積層して抵抗変化層に用いた不揮発性記憶素子を積層した場合の素子特性のばらつきを、従来よりも抑制できる抵抗変化型不揮発性記憶装置及びその製造方法として有用である。
１０ 不揮発性記憶素子
１００ 基板
１０１ 第１配線
１０２ 第１層間絶縁層
１０３ 第１コンタクトプラグ
１０４ 下部電極層
１０５ａ 第１金属酸化物層
１０５ｂ 第２金属酸化物層
１０５ｃ 第３金属酸化物層
１０６ 上部電極層
１０７ 第２層間絶縁層
１０８ 第２コンタクトプラグ
１０９ 酸素バリア層
１１０ 第１電極
１１１ 電流制御層
１１２ 第２電極
２０１ 第２配線
２０２ 第３層間絶縁層
２０４ 下部電極層
２０５ａ 第１金属酸化物層
２０５ｂ 第２金属酸化物層
２０５ｃ 第３金属酸化物層
２０６ 上部電極層
２０７ 第４層間絶縁層
２０８ 第４コンタクトプラグ
２０９ 酸素バリア層
２１０ 第１電極
２１１ 電流制御層
２１２ 第２電極
３０１ 第３配線

Claims (20)

  1. 不揮発性記憶素子層を形成する工程を複数回繰り返すことにより前記不揮発性記憶素子層が積層された抵抗変化型不揮発性記憶装置を製造する方法であって、
    前記不揮発性記憶素子層を形成する工程は、下部電極層を形成する工程と、前記下部電極層の上に抵抗変化層を形成する工程と、前記抵抗変化層の上に上部電極層を形成する工程と、を備え、
    前記抵抗変化層を形成する工程は、第１金属酸化物で構成される第１金属酸化物層を形成する工程と、前記第１金属酸化物よりも酸素含有率が高い第２金属酸化物で構成される第２金属酸化物層を形成する工程と、を備え、
    それぞれの不揮発性記憶素子層を形成する工程が完了した直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層の厚さを形成時厚さとし、
    それぞれの不揮発性記憶素子層を形成する工程が完了した直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層と第１金属酸化物層との接触面積を形成時面積とするとき、
    最上層の不揮発性記憶素子層が形成された後に全ての不揮発性記憶素子の初期抵抗が同一になるように、それぞれの不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、前記形成時厚さ及び前記形成時面積の少なくとも一方が大きく形成され、
    最上層の不揮発性記憶素子層が形成された後に全ての不揮発性記憶素子の初期抵抗が同一になるように、それぞれの不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、前記形成時厚さではなく前記形成時面積のみが大きく形成される場合には、前記不揮発性記憶素子層を形成する工程が、さらに、前記第１金属酸化物層の外周に、前記第１金属酸化物よりも酸素含有率が高い第３金属酸化物で構成される第３金属酸化物層を、前記第１金属酸化物層及び前記第３金属酸化物層と、電極との間に、前記第２金属酸化物層を介在させるように形成する工程を備える、
    抵抗変化型不揮発性記憶装置の製造方法。
  2. 全ての不揮発性記憶素子層を形成する工程において、前記第２金属酸化物層から前記第１金属酸化物層へ酸素が拡散することを含む酸素の拡散によって、最上層の不揮発性記憶素子層が形成された後に全ての不揮発性記憶素子の初期抵抗が同一になるように、それぞれの不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、前記形成時厚さ及び前記形成時面積の少なくとも一方が、大きく形成されている、請求項１に記載の抵抗変化型不揮発性記憶装置の製造方法。
  3. 前記不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、形成時厚さが厚い、請求項１または２に記載の抵抗変化型不揮発性記憶装置の製造方法。
  4. 前記不揮発性記憶素子層を形成する工程のうち、連続して行われる２つの任意の組合せについて、下側の不揮発性記憶素子層を形成する工程の形成時厚さをＤ１とし、上側の不揮発性記憶素子層を形成する工程の形成時厚さをＤ２とするとき、Ｄ２＜Ｄ１＜（１．１×Ｄ２）を満たす、請求項３に記載の抵抗変化型不揮発性記憶装置の製造方法。
  5. 前記不揮発性記憶素子層を形成する工程は、前記第１金属酸化物層の外周に、前記第１金属酸化物よりも酸素含有率が高い第３金属酸化物で構成される第３金属酸化物層を、前記第１金属酸化物層及び前記第３金属酸化物層と、電極との間に、前記第２金属酸化物層を介在させるように形成する工程を備える、請求項１ないし４のいずれかに記載の抵抗変化型不揮発性記憶装置の製造方法。
  6. 前記不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における前記第３金属酸化物層と前記第２金属酸化物層との接触面積が小さい、請求項５に記載の抵抗変化型不揮発性記憶装置の製造方法。
  7. 前記不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、それぞれの不揮発性記憶素子層を形成する工程が完了した直後における前記上部電極層の面積が大きい、請求項５に記載の抵抗変化型不揮発性記憶装置の製造方法。
  8. 前記不揮発性記憶素子層を形成する工程は、前記抵抗変化層の側壁に酸素バリア層を形成する工程を備える、請求項１ないし７のいずれかに記載の抵抗変化型不揮発性記憶装置の製造方法。
  9. 前記不揮発性記憶素子層を形成する工程のうち、より下層の不揮発性記憶素子層に対応する工程ほど、形成時面積が大きい、請求項１ないし８のいずれかに記載の抵抗変化型不揮発性記憶装置の製造方法。
  10. 堆積工程及びエッチング工程以外の加熱を伴う工程が、最上層の不揮発性記憶素子層を形成する工程の後に行われる、請求項１ないし９のいずれかに記載の抵抗変化型不揮発性記憶装置の製造方法。
  11. 不揮発性記憶素子層が積層された抵抗変化型不揮発性記憶装置であって、
    前記不揮発性記憶素子層は、下部電極層と、前記下部電極層の上に形成された抵抗変化層と、前記抵抗変化層の上に形成された上部電極層と、を備え、
    前記抵抗変化層は、第１金属酸化物で構成される第１金属酸化物層と、前記第１金属酸化物よりも酸素含有率が高い第２金属酸化物で構成される第２金属酸化物層と、を備え、
    それぞれの不揮発性記憶素子層が形成された直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層の厚さを形成時厚さとし、
    それぞれの不揮発性記憶素子層が形成された直後における当該不揮発性記憶素子層に含まれる第２金属酸化物層と第１金属酸化物層との接触面積を形成時面積とするとき、
    それぞれの不揮発性記憶素子層のうち、より下層の不揮発性記憶素子層ほど形成時厚さ及び形成時面積のいずれか少なくとも一方が大きいことにより、全ての不揮発性記憶素子の初期抵抗が同一となっており、
    それぞれの不揮発性記憶素子層のうち、より下層の不揮発性記憶素子層ほど、形成時厚さではなく形成時面積のみが大きいことにより全ての不揮発性記憶素子の初期抵抗が同一となっている場合には、さらに、前記抵抗変化層は、前記第１金属酸化物層の外周に、前記第１金属酸化物よりも酸素含有率が高い第３金属酸化物で構成される第３金属酸化物層を備え、前記第１金属酸化物層及び前記第３金属酸化物層と、電極との間に、前記第２金属酸化物層が介在する、
    抵抗変化型不揮発性記憶装置。
  12. 全ての不揮発性記憶素子層を形成する工程において、前記第２金属酸化物層から前記第１金属酸化物層へ酸素が拡散することを含む酸素の拡散によって、全ての不揮発性記憶素子の初期抵抗が同一となっている、
    請求項１１に記載の抵抗変化型不揮発性記憶装置。
  13. より下層の不揮発性記憶素子層ほど形成時厚さが厚い、請求項１１または１２に記載の抵抗変化型不揮発性記憶装置。
  14. 不揮発性記憶素子層のうち、互いに隣接する２つの任意の組合せについて、下側の不揮発性記憶素子層の形成時厚さをＤ１とし、上側の不揮発性記憶素子層の形成時厚さをＤ２とするとき、Ｄ２＜Ｄ１＜（１．１×Ｄ２）を満たす、請求項１３に記載の抵抗変化型不揮発性記憶装置。
  15. 前記抵抗変化層は、前記第１金属酸化物層の外周に、前記第１金属酸化物よりも酸素含有率が高い第３金属酸化物で構成される第３金属酸化物層を備え、
    前記第１金属酸化物層及び前記第３金属酸化物層と、電極との間に、前記第２金属酸化物層が介在する、請求項１１ないし１４のいずれかに記載の抵抗変化型不揮発性記憶装置。
  16. より下層の不揮発性記憶素子層ほど、それぞれの不揮発性記憶素子層が形成された直後における前記第３金属酸化物層と前記第２金属酸化物層との接触面積が小さい、請求項１５に記載の抵抗変化型不揮発性記憶装置。
  17. より下層の不揮発性記憶素子層ほど、それぞれの不揮発性記憶素子層が形成された直後における前記上部電極層の面積が大きい、請求項１５に記載の抵抗変化型不揮発性記憶装置。
  18. 前記不揮発性記憶素子層は、前記抵抗変化層の側壁に形成された酸素バリア層を備える、請求項１１ないし１７のいずれかに記載の抵抗変化型不揮発性記憶装置。
  19. より下層の不揮発性記憶素子層ほど、形成時面積が大きい、請求項１１ないし１８のいずれかに記載の抵抗変化型不揮発性記憶装置。
  20. 堆積工程及びエッチング工程以外の加熱を伴う工程を、最上層の不揮発性記憶素子層を形成した後に行うことにより得られた、請求項１１ないし１９のいずれかに記載の抵抗変化型不揮発性記憶装置。
JP2013510815A 2011-11-17 2012-11-15 抵抗変化型不揮発性記憶装置及びその製造方法 Active JP5340508B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013510815A JP5340508B1 (ja) 2011-11-17 2012-11-15 抵抗変化型不揮発性記憶装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011252079 2011-11-17
JP2011252079 2011-11-17
JP2013510815A JP5340508B1 (ja) 2011-11-17 2012-11-15 抵抗変化型不揮発性記憶装置及びその製造方法
PCT/JP2012/007336 WO2013073187A1 (ja) 2011-11-17 2012-11-15 抵抗変化型不揮発性記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP5340508B1 true JP5340508B1 (ja) 2013-11-13
JPWO2013073187A1 JPWO2013073187A1 (ja) 2015-04-02

Family

ID=48429280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013510815A Active JP5340508B1 (ja) 2011-11-17 2012-11-15 抵抗変化型不揮発性記憶装置及びその製造方法

Country Status (3)

Country Link
US (1) US9082968B2 (ja)
JP (1) JP5340508B1 (ja)
WO (1) WO2013073187A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015167468A1 (en) * 2014-04-29 2015-11-05 Hewlett-Packard Development Company, L.P. Resistive memory devices with an oxygen-supplying layer

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145741A1 (ja) * 2012-03-29 2013-10-03 パナソニック株式会社 不揮発性記憶装置およびその製造方法
US8964448B2 (en) 2012-08-09 2015-02-24 Micron Technology, Inc. Memory cells having a plurality of resistance variable materials
JP5571833B2 (ja) * 2012-09-14 2014-08-13 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶素子の製造方法
JP5555821B1 (ja) * 2012-11-14 2014-07-23 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
US9214228B1 (en) * 2013-08-22 2015-12-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method of forming thereof
TWI610476B (zh) * 2017-03-16 2018-01-01 華邦電子股份有限公司 電阻式隨機存取記憶體結構及其形成方法
US10734576B2 (en) * 2018-03-16 2020-08-04 4D-S, Ltd. Resistive memory device having ohmic contacts
US10854811B2 (en) * 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
CN108878264B (zh) * 2018-06-29 2020-12-25 云南大学 一种金属氧化物叠层场效应材料的制备方法
FR3097368B1 (fr) * 2019-06-12 2021-06-25 Commissariat Energie Atomique Procédé de détermination d’un paramètre de fabrication d’une cellule de mémoire vive résistive
US11227994B2 (en) 2019-06-17 2022-01-18 Hefei Reliance Memory Limited Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009147790A1 (ja) * 2008-06-03 2009-12-10 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
WO2011074243A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 抵抗変化型素子及びその製造方法
WO2011111361A1 (ja) * 2010-03-08 2011-09-15 パナソニック株式会社 不揮発性記憶素子およびその製造方法
WO2011114725A1 (ja) * 2010-03-19 2011-09-22 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022502B2 (en) 2007-06-05 2011-09-20 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor apparatus using the nonvolatile memory element
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
JP5113584B2 (ja) 2008-03-28 2013-01-09 株式会社東芝 不揮発性記憶装置及びその製造方法
WO2011043448A1 (ja) * 2009-10-09 2011-04-14 日本電気株式会社 半導体装置及びその製造方法
JP5468087B2 (ja) * 2009-11-30 2014-04-09 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
JP5436669B2 (ja) * 2010-07-01 2014-03-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
CN103222055B (zh) * 2010-10-08 2016-06-22 松下知识产权经营株式会社 非易失性存储元件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009147790A1 (ja) * 2008-06-03 2009-12-10 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
WO2011074243A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 抵抗変化型素子及びその製造方法
WO2011111361A1 (ja) * 2010-03-08 2011-09-15 パナソニック株式会社 不揮発性記憶素子およびその製造方法
WO2011114725A1 (ja) * 2010-03-19 2011-09-22 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015167468A1 (en) * 2014-04-29 2015-11-05 Hewlett-Packard Development Company, L.P. Resistive memory devices with an oxygen-supplying layer
US9847482B2 (en) 2014-04-29 2017-12-19 Hewlett Packard Enterprise Development Lp Resistive memory devices with an oxygen-supplying layer

Also Published As

Publication number Publication date
US20140312293A1 (en) 2014-10-23
US9082968B2 (en) 2015-07-14
WO2013073187A1 (ja) 2013-05-23
JPWO2013073187A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP3896576B2 (ja) 不揮発性メモリおよびその製造方法
JP4722236B2 (ja) 不揮発性記憶装置及びその製造方法
JP4960537B1 (ja) 不揮発性記憶素子および不揮発性記憶素子の製造方法
JP5518250B2 (ja) 不揮発性記憶装置の製造方法
JP5159996B2 (ja) 抵抗変化型素子の製造方法
JP4975887B2 (ja) 不揮発性記憶素子およびその製造方法
JP5432423B2 (ja) 不揮発性記憶素子及びその製造方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP5236841B1 (ja) 半導体記憶素子の製造方法
US8574957B2 (en) Method for manufacturing nonvolatile semiconductor memory element
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
JP5148025B2 (ja) 不揮発性半導体記憶素子の製造方法
JP4971522B2 (ja) 不揮発性記憶装置及びその製造方法
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
JP2014103326A (ja) 不揮発性記憶素子およびその製造方法
JP2013084778A (ja) 不揮発性記憶装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

R150 Certificate of patent or registration of utility model

Ref document number: 5340508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250