JP4975887B2 - 不揮発性記憶素子およびその製造方法 - Google Patents
不揮発性記憶素子およびその製造方法 Download PDFInfo
- Publication number
- JP4975887B2 JP4975887B2 JP2011535750A JP2011535750A JP4975887B2 JP 4975887 B2 JP4975887 B2 JP 4975887B2 JP 2011535750 A JP2011535750 A JP 2011535750A JP 2011535750 A JP2011535750 A JP 2011535750A JP 4975887 B2 JP4975887 B2 JP 4975887B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- upper electrode
- electrode layer
- memory element
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 77
- 239000010410 layer Substances 0.000 claims abstract description 1053
- 239000011229 interlayer Substances 0.000 claims abstract description 227
- 239000000463 material Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000008859 change Effects 0.000 claims description 191
- 238000000034 method Methods 0.000 claims description 70
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 40
- 206010021143 Hypoxia Diseases 0.000 claims description 27
- 229910044991 metal oxide Inorganic materials 0.000 claims description 25
- 150000004706 metal oxides Chemical class 0.000 claims description 25
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 23
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 22
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 15
- 229910052697 platinum Inorganic materials 0.000 claims description 12
- 229910052763 palladium Inorganic materials 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 230000002040 relaxant effect Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 230000003139 buffering effect Effects 0.000 abstract 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 40
- 230000008569 process Effects 0.000 description 38
- 238000010438 heat treatment Methods 0.000 description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 238000010586 diagram Methods 0.000 description 24
- 239000001301 oxygen Substances 0.000 description 23
- 229910052760 oxygen Inorganic materials 0.000 description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 21
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 238000009826 distribution Methods 0.000 description 15
- 229910052723 transition metal Inorganic materials 0.000 description 15
- 229910000314 transition metal oxide Inorganic materials 0.000 description 15
- 150000003624 transition metals Chemical class 0.000 description 15
- 230000005012 migration Effects 0.000 description 14
- 238000013508 migration Methods 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 14
- 230000002950 deficient Effects 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 description 7
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 7
- 229910001928 zirconium oxide Inorganic materials 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000006479 redox reaction Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- -1 Oxygen ions Chemical class 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 102000002151 Microfilament Proteins Human genes 0.000 description 1
- 108010040897 Microfilament Proteins Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 210000003632 microfilament Anatomy 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、抵抗変化型の不揮発性記憶素子およびその製造方法に関する。
近年、記憶材料として、化学量論的組成の遷移金属酸化物に対して酸素数が不足した遷移金属酸化物で構成される抵抗変化材料を用いた抵抗変化型の不揮発性記憶素子が提案されている。このような不揮発性記憶素子は、上部電極層と、下部電極層と、上部電極層および下部電極層に挟まれた抵抗変化層と、を備えていて、上部電極層および下部電極層の間に電気パルスを印加することによって抵抗変化層の抵抗値が可逆的に変化する。それ故、この抵抗値に情報を対応させることにより、当該情報を揮発しないようにして記憶することができる（例えば、特許文献１）。このような抵抗変化型の不揮発性記憶素子は、フローティングゲートを用いたフラッシュメモリに比べて、微細化、高速化、低消費電力化を図ることができると期待されている。
しかしながら、上記従来の抵抗変化型の不揮発性記憶素子では、抵抗変化層、電極等の膜厚および膜組成、並びに、リソグラフィー後のレジスト寸法およびレジスト形状、若しくはドライエッチング後の形状に基づき予想される抵抗値のばらつき（１４％）以上に実際の抵抗値がばらつく（３４０％のばらつき）という問題がある。
本発明はこのような課題を解決するためになされたものであり、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子およびその製造方法を提供することを目的としている。
上記目的を達成するために、本発明の一形態の不揮発性記憶素子は、基板と、前記基板上に形成された下部電極層と、前記下部電極層上に形成された金属酸化物で構成される第１の抵抗変化層と、前記第１の抵抗変化層上に形成され、かつ前記第１の抵抗変化層より酸素不足度が小さい金属酸化物で構成される第２の抵抗変化層と、前記第２の抵抗変化層上に形成された上部電極層と、少なくとも前記下部電極層、前記第１の抵抗変化層および前記第２の抵抗変化層の側面を覆うように形成された層間絶縁層と、少なくとも前記上部電極層の上面および側面を直接覆うように、前記層間絶縁層に用いられる絶縁層より応力が小さい材料で設けられ、前記上部電極層に対する応力を緩和するストレス緩和領域層と、上部電極層に至るように形成されたコンタクトと、前記コンタクトに接続される配線パターンと、を備える。
この構成により、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子を実現できる。具体的には、熱処理によって層間絶縁層から上部電極層へ印加される応力ストレスが少なくとも上部電極層の上面および側面を直接覆っているストレス緩和領域層により緩和されるので、上部電極層へ加えられる層間絶縁層からの応力ストレスを低減させることができる。そのため、上部電極層のマイグレーションによる上部電極層の形状変化（突起の発生）を抑制することができ、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。
これは、本発明者等の鋭意研究により、従来構成において抵抗値がばらつく原因がストレスマイグレーションによる上部電極層の形状変化（突起の発生）であることを究明したことによる。以下、そのことについて図を用いて説明する。
図１２Ａは、従来例における不揮発性記憶素子の構成を示す要部断面図である。
図１２Ａに示す不揮発性記憶素子は、上部電極８０２と抵抗変化層８０３と下部電極８０４とで構成される抵抗変化素子８０１を囲むように層間絶縁層８１９を形成し、上部電極８０２に接続するコンタクト８１６および配線８１８を形成することで作製される。ここで、抵抗変化層８０３は、酸素不足度が小さい高抵抗層と酸素不足度が大きい低抵抗層との２層構造で構成されている。抵抗変化素子８０１は、上部電極８０２と酸素不足度が小さい高抵抗層との界面近傍で抵抗変化を起こす。このように作製した不揮発性記憶素子の下部電極８０４または上部電極８０２に電圧を印加することで図１２Ｂに示す抵抗値を測定した。
図１２Ｂは、図１２Ａに示す従来例における不揮発性記憶素子の初期抵抗値を示す図である。
図１２Ｂの抵抗分布１は従来例における不揮発性記憶素子の初期抵抗値を示している。この抵抗分布１は、従来の半導体プロセスを用いて層間絶縁層８１９の形成後に、熱処理温度が４００℃で処理時間が１０分間の熱処理を２回（層間絶縁層８１９の平坦化処理後に１回、配線８１８形成後に１回）実施して作製した場合の不揮発性記憶素子の抵抗分布である。そして、図１２Ｂに示すように、この抵抗分布１のばらつきは、抵抗値の中央値に対して１σが３４０％である。この抵抗分布１のばらつきは、抵抗変化素子８０１の形状ばらつき（１σが１４％）以上に、非常に大きなばらつきであることがわかる。
一方、図１２Ｂの抵抗分布２は従来例における不揮発性記憶素子の初期抵抗値であるが、抵抗分布１とは、作製条件が異なっている。すなわち、この抵抗分布２は、従来の半導体プロセスを用いて層間絶縁層８１９を形成後に、熱処理（熱処理温度が４００℃で処理時間が１０分間）を実施しないで配線８１８の形成後の熱処理のみ（熱処理温度が４００℃で処理時間が１０分間）を実施して作製した場合の不揮発性記憶素子の抵抗分布である。そして、図１２Ｂに示すように、抵抗分布２の抵抗値ばらつきは、１σが３１％である。つまり、抵抗分布１に比べ、熱処理を１回実施しないことで、抵抗値は上昇しているもののばらつきが低減していることがわかる。
このように熱処理を実施しないことで抵抗値ばらつきを小さくすることができる。しかし、一般的に、半導体素子または半導体装置の安定性を図るためには上記の熱処理工程は必要不可欠な工程である。なぜなら、熱処理工程を実施しないと、不揮発性記憶素子の抵抗変化動作やエンデュランス、リテンション特性が非常に不安定になってしまうからである。
しかしながら、抵抗分布１と抵抗分布２との差から、熱処理が不揮発性記憶素子の抵抗値をばらつかせる要因の一つであることがわかった。
図１３は、従来例における不揮発性記憶素子の断面ＴＥＭ画像を示す図である。
図１３に示すように、上部電極８０２の抵抗変化層８０３と接する界面において上部電極８０２に突起９０１が形成されていることがわかる。突起９０１の発生すなわち上部電極８０２の形状変化は、上述したように、熱処理（熱処理温度が４００℃で処理時間が１０分間を２回）を行う熱処理工程が要因として考えられる。
ここで、一般的に使用される層間絶縁膜（プラズマＴＥＯＳ膜等）は、熱処理により応力が変化する傾向がある。つまり、上述した従来例における不揮発性記憶素子においては、従来の半導体プロセスに一般的に使用される熱処理（熱処理温度が４００℃）により層間絶縁層８１９の応力が変化する。そのため、層間絶縁層８１９と接している上部電極８０２へ層間絶縁層８１９の応力ストレスが加わり、上部電極８０２のマイグレーションが発生する。それにより、図１３に示すような上部電極８０２の抵抗変化層８０３側に形状が変化した突起９０１が形成される。この突起９０１は、抵抗変化層８０３の酸素不足度が小さい高抵抗層に突き刺さるような状態で形成される。
その結果、突起９０１が形成された部分の高抵抗層の膜厚は実効的に薄くなるため抵抗値が低下する。また、この突起９０１の形成には上部電極８０２の結晶粒界や結晶粒径の大きさによってマイグレーション量が異なるため、突起９０１の発生量を制御することは困難である。つまり、抵抗変化素子によって突起９０１の発生量や大きさが異なるためその抵抗値がばらついてしまう。
なお、図１２Ｂに示す抵抗分布２で抵抗値が上昇しているのは、上述した熱処理による突起９０１の発生量が少なく大きさも小さかったためであると考えられる。
以上が、上述した従来の抵抗変化型の不揮発性記憶素子において抵抗値がばらつく原因であり、本発明はこのような知見に基づいてなされたものである。
また、上記目的を達成するために、本発明の一形態の不揮発性記憶素子は、前記層間絶縁層は、少なくとも前記上部電極層の上面および側面を、前記ストレス緩和領域層を介して覆うように形成されており、前記コンタクトは、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るよう形成されており、前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面を直接覆うように前記上部電極層と前記層間絶縁層との間に設けられ、前記上部電極層に対する前記層間絶縁層の応力を緩和するとしてもよい。
この構成により、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子を実現できる。具体的には、熱処理により層間絶縁層から上部電極層へ印加される応力ストレスを少なくとも上部電極層の上面および側面を直接覆っているストレス緩和領域層により緩和することができる。そのため、マイグレーションによる上部電極層の形状変化（突起の発生）を抑制することができるので、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。なお、上述したように、熱処理による応力ストレスの発生は、主に上部電極層と層間絶縁層との界面に加わるので、少なくともこの界面領域（上部電極層の上面と側面）を覆うように層間絶縁層を形成すればよいとしている。
また、前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面、並びに、前記コンタクトの側面を直接覆うように設けられているとしてもよい。
この構成により、熱処理により層間絶縁層から上部電極層へ印加される応力ストレスは上部電極層を囲んでいるストレス緩和領域層により緩和される。加えて、上部電極層に接するコンタクトと層間絶縁層との間にもストレス緩和領域層を形成することにより、コンタクトに印加される層間絶縁層の応力ストレスもストレス緩和領域層で緩和（低減）することができる。つまり、コンタクトを通して層間絶縁層から上部電極層へ印加される応力ストレスも抑制することができる。それにより、マイグレーションによる上部電極層の形状変化をさらに抑制することができるので、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。
ここで、前記ストレス緩和領域層は、多孔質構造を有する絶縁層であるとしてもよい。
このように、ストレス緩和領域層を、多孔質構造を有する絶縁層で構成することで、隣り合う不揮発性記憶素子を複数含むように形成できる。換言すると、この構成により、不揮発性記憶素子より大きな領域に同時に多孔質構造を有する絶縁層でストレス緩和領域層を形成することが可能である。そのため、プロセスルールにおける最小パターンを用いることなくストレス緩和領域層を形成することができる。つまり、ストレス緩和領域層を形成することに対しては微細なプロセスを必要としないため不揮発性記憶素子の微細化に適する。換言すると、多孔質構造を有する絶縁層を堆積することでストレス緩和領域層を形成することができるため、隣り合う不揮発性記憶素子でストレス緩和領域層となる絶縁層を共有することができ、特殊なプロセスを必要としないため不揮発性記憶素子の微細化工程に好適に用いることができる。
また、前記ストレス緩和領域層は、空気層であるとしてもよい。
このように、層間絶縁層に用いられる絶縁層より応力が小さい材料を空気とした空気層で前記ストレス緩和領域層を構成することで、層間絶縁層から上部電極層およびコンタクトへの応力ストレスを確実に防止することができる。そのため、上部電極層に対する応力ストレスを確実に防止することができるので、マイグレーションによる上部電極層の形状変化（突起の発生）を抑制することができる。それにより、抵抗値の初期動作、動作特性にばらつきのないさらに高品質の不揮発性記憶素子を実現することができる。
さらに、前記上部電極層は、白金族元素の単体または合金であるとしてもよく、前記白金族元素は、白金またはパラジウムであるとしてもよい。
また、前記金属酸化物は、タンタル酸化物ＴａＯｘ（０＜ｘ＜２．５）で構成されとしてもよい。ここで、前記金属酸化物は、タンタル酸化物からなり、前記第１の抵抗変化層をＴａＯｘ、前記第２の抵抗変化層をＴａＯｙと表したとき、０．８≦ｘ≦１．９、かつ、２．１≦ｙ＜２．５であるとするのが好ましい。
この構成により、上部電極層の突起の発生を抑制することができ、安定した形状の上部電極層と酸素不足度が小さい第２の抵抗変化層を形成することができるだけでなく、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有する不揮発性記憶素子を実現することができる。
また、本発明の一形態における不揮発性記憶素子の製造方法は、前記基板上に下部電極層を形成する第１工程と、前記下部電極層上に金属酸化物で構成される第１の抵抗変化層を形成する第２工程と、前記第１の抵抗変化層より酸素不足度が小さい金属酸化物で構成される第２の抵抗変化層を前記第１の抵抗変化層上に形成する第３工程と、前記第２の抵抗変化層上に上部電極層を形成する第４工程と、少なくとも前記上部電極層の上面および側面を直接覆うように、前記上部電極層に対する応力を緩和するストレス緩和領域層を設ける第５工程と、少なくとも前記下部電極層、前記第１の抵抗変化層および前記第２の抵抗変化層の側面を覆うように層間絶縁層を形成する第６工程と、上部電極層に至るようコンタクト形成する第７工程と、前記コンタクトに接続される配線パターンを形成する第８工程と、を含み、前記第５工程において、前記ストレス緩和領域層は、前記層間絶縁層に用いられる絶縁層より応力が小さい材料で設けられる。
それにより、熱処理によって層間絶縁層から上部電極層へ印加される応力ストレスが少なくとも上部電極層の上面および側面を直接覆っているストレス緩和領域層により緩和され、上部電極層へ加えられる層間絶縁層からの応力ストレスを低減させることができるので、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子の製造方法を実現できる。つまり、上部電極層のマイグレーションによる上部電極層の形状変化（突起の発生）を抑制することができ、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。
また、前記第５工程において、前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面を直接覆うように、前記層間絶縁層に用いられる絶縁層より応力が小さい絶縁層で設けられ、前記第６工程において、前記層間絶縁層は、前記ストレス緩和領域層を介して、少なくとも前記上部電極層の上面および側面を覆うように形成され、前記第７工程において、前記コンタクトは、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るように形成されるとしてもよい。
それにより、少なくとも上部電極層と層間絶縁層との間にストレス緩和領域層を形成することが可能であるため、熱処理により層間絶縁層から上部電極層へ印加される応力ストレスをストレス緩和領域層で緩和（低減）することができる。そのため、マイグレーションによる上部電極層の形状変化（突起の発生）を抑制することが可能であり、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。
また、前記第５工程および前記第６工程は、少なくとも前記上部電極層の上面および側面を覆うように、後に除去される犠牲層を形成する犠牲層形成工程と、少なくとも前記上部電極層の上面および側面を、前記犠牲層を介して覆うように、前記層間絶縁層を形成する工程と、前記犠牲層を除去することにより、前記上部電極層に対する前記層間絶縁層の応力を緩和する空気層を前記ストレス緩和領域層として形成する空気層形成工程とを含み、前記第７工程は、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るようにコンタクト開口部を形成する開口部形成工程と、前記コンタクト開口部に前記コンタクトを形成する工程とを含み、前記空気層形成工程において、前記ストレス緩和領域層は、前記開口部形成工程後、前記コンタクト開口部からエッチングにより前記犠牲層を除去することにより、形成されるとしてもよい。
それにより、少なくとも上部電極層と層間絶縁層との間にストレス緩和領域層として空気層（エアギャップ）を形成することが可能であるため、層間絶縁層から上部電極層への応力ストレスを確実に防止できる。そのため、マイグレーションによる上部電極層の形状変化（突起の発生）を抑制することができるので、抵抗値の初期動作、動作特性にばらつきのないさらに高品質の不揮発性記憶素子を実現することができる。
また、前記第６工程では、前記上部電極層、前記第１の抵抗変化層、前記第２の抵抗変化層および前記下部電極層を覆うように前記層間絶縁層と同じ材料の絶縁層を形成する工程と、前記層間絶縁層と同じ材料の絶縁層をエッチング除去し、少なくとも前記上部電極層を露出させることで、前記層間絶縁層を形成する工程とを含み、前記第５工程において、前記ストレス緩和領域層は、前記第６工程の後に、少なくとも前記上部電極層の上面および側面、並びに、前記コンタクトの側面を直接覆うように、前記層間絶縁層に用いられる絶縁層より応力が小さく前記上部電極層に対する前記層間絶縁層の応力を緩和する絶縁層で形成され、前記第７工程において、前記コンタクトは、前記ストレス緩和領域層を貫通し、前記上部電極層に至るよう形成されるとしてもよい。
それにより、少なくとも上部電極層と層間絶縁層との間、および、上部電極層と接するコンタクトと層間絶縁層との間に、ストレス緩和領域層を形成することが可能である。そのため、熱処理により層間絶縁層から上部電極層へ印加される応力ストレスをストレス緩和領域層で緩和（低減）することができる。さらに、層間絶縁層から上部電極層に接するコンタクトに印加される応力ストレスもストレス緩和領域層で緩和することができるため、コンタクトを介して層間絶縁層から上部電極層へ印加される応力ストレスも緩和することができる。
このようにして、マイグレーションによる上部電極層の形状変化（突起の発生）をさらに抑制することがきるので、抵抗値の初期動作、動作特性にばらつきのないさらに高品質の不揮発性記憶素子を実現することができる。
また、前記第５工程および前記第６工程では、前記上部電極層、前記第１の抵抗変化層、前記第２の抵抗変化層および前記下部電極層を覆うように前記層間絶縁層と同じ材料の絶縁層を形成する工程と、前記層間絶縁層と同じ材料の絶縁層をエッチング除去し、少なくとも前記上部電極層を露出させることで、前記層間絶縁層を形成するとともに、前記ストレス緩和領域層として前記上部電極層に対する前記層間絶縁層の応力を緩和する空気層を形成する工程とを含み、前記第７工程においては、前記コンタクトは、前記層間絶縁層を貫通し、前記上部電極層に至るように形成されるとしてもよい。
それにより、少なくとも上部電極層と層間絶縁層との間、および、上部電極層と接するコンタクトと層間絶縁層との間に、ストレス緩和領域層として空気層（エアギャップ）を形成することが可能であるため、熱処理により層間絶縁層から上部電極層へ加えられる応力ストレスを、ストレス緩和領域層で確実に防止することができる。さらに、層間絶縁層から上部電極層に接するコンタクトに加えられる応力ストレスもストレス緩和領域層で確実に防止することができ、コンタクトを介して層間絶縁層から上部電極層へ加えられる応力ストレスも確実に防止することができる。
このようにして、マイグレーションによる上部電極層の形状変化をさらに抑制することがきるので、抵抗値の初期動作、動作特性にばらつきのないさらに高品質の不揮発性記憶素子を実現することができる。
ここで、前記第４工程において、前記上部電極層は、白金族元素の単体または合金で形成されるとするのが好ましく、特に、前記白金族元素は、白金またはパラジウムであるとすることが好ましい。
また、前記第２工程および前記第３工程において、前記金属酸化物は、タンタル酸化物からなり、前記第１の抵抗変化層をＴａＯｘ、前記第２の抵抗変化層をＴａＯｙと表したとき、前記第１の抵抗変化層および前記第２の抵抗変化層は、０．８≦ｘ≦１．９、かつ、２．１≦ｙ＜２．５を満たすように形成されるとしてもよい。
それにより、上部電極層の突起の発生を抑制し、安定した形状の上部電極層と酸素不足度が小さい抵抗変化層を形成することができるため、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有する不揮発性記憶素子を実現することができる。
本発明によれば、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子およびその製造方法を実現できる。本発明の不揮発性記憶素子は、少なくとも上部電極層と層間絶縁層との間に、ストレス緩和領域層が形成されているので、熱処理により層間絶縁層から上部電極層へ加えられる応力ストレスを緩和することができ、応力ストレスによる上部電極層の形状変化を抑制することができる。また、さらに、上部電極層に接するコンタクトに加えられる層間絶縁層の応力ストレスもストレス緩和領域層により緩和または防止することもできるため、マイグレーションによる上部電極層の形状変化を抑制することも可能である。それにより、抵抗値の初期動作、動作特性にばらつきのない、さらに高品質の不揮発性記憶素子を実現することができる。
以下、本発明の実施の形態に係る不揮発性記憶素子とその製造方法について、図面を参照しながら説明する。なお、図面において、同一の符号が付いたものは、同一の構成要素を意味しており、既に説明をしている場合には、説明を省略する場合がある。また、図面は理解を容易にするために、各々の構成要素を模式的に示しており、形状などについては正確ではなく、その個数等についても図示しやすい個数としている。
（実施の形態１）
［不揮発性記憶素子の構成］
図１Ａおよび図１Ｂは、本発明の実施の形態１に係る不揮発性記憶素子の構成を示す図である。図１Ａは平面図を示しており、図１Ｂは図１ＡのＡ−Ａ‘線の断面を矢印方向に見た断面図を示している。図１Ａおよび図１Ｂは抵抗変化素子１０が２つで構成される場合の例を示している。本実施の形態では、少なくとも上部電極層１０４を覆うように応力を低減させた絶縁層をストレス緩和領域層１０５として設ける。そして、このストレス緩和領域層１０５は、上部電極層１０４と第２の層間絶縁層１９との界面での応力ストレスを緩和する機能を有する。
［不揮発性記憶素子の構成］
図１Ａおよび図１Ｂは、本発明の実施の形態１に係る不揮発性記憶素子の構成を示す図である。図１Ａは平面図を示しており、図１Ｂは図１ＡのＡ−Ａ‘線の断面を矢印方向に見た断面図を示している。図１Ａおよび図１Ｂは抵抗変化素子１０が２つで構成される場合の例を示している。本実施の形態では、少なくとも上部電極層１０４を覆うように応力を低減させた絶縁層をストレス緩和領域層１０５として設ける。そして、このストレス緩和領域層１０５は、上部電極層１０４と第２の層間絶縁層１９との界面での応力ストレスを緩和する機能を有する。
図１Ｂに示す不揮発性記憶素子１は、抵抗変化素子１０と、シリコン基板１１と、ソースまたはドレイン層１２と、ゲート層１３と、第１の層間絶縁層１４と、第１のコンタクト１５と、第２のコンタクト１６と、第３のコンタクト１７と、配線パターン１８と、第２の層間絶縁層１９と、ストレス緩和領域層１０５とを備える。抵抗変化素子１０は、下部電極層１０２と、第１の抵抗変化層１０３ａと、第２の抵抗変化層１０３ｂと、上部電極層１０４とを備える。
ゲート層１３は、シリコン基板１１上に形成されている。
ソースまたはドレイン層１２は、シリコン基板１１上に形成されている。
第１のコンタクト１５は、ソースまたはドレイン層１２と、抵抗変化素子１０の下部電極層１０２と接続するよう、第１の層間絶縁層１４を貫通して形成されている。第１のコンタクト１５は、例えばタングステンや銅などを用いて形成される。
抵抗変化素子１０は、第１の層間絶縁層１４および第１のコンタクト１５上に形成されている。具体的には、下部電極層１０２は、第１のコンタクト１５上に第１のコンタクト１５と接続するように形成される。第１の抵抗変化層１０３ａは、下部電極層１０２上に形成され、金属酸化物で構成される。第２の抵抗変化層１０３ｂは、第１の抵抗変化層１０３ａ上に形成され、第１の抵抗変化層１０３ａより酸素不足度が小さい金属酸化物で構成される。なお、第１の抵抗変化層１０３ａと第２の抵抗変化層１０３ｂとの積層構造は、抵抗変化素子１０の抵抗変化層１０３として形成される。また、上部電極層１０４は、第２の抵抗変化層１０３ｂの上に実質的に平坦に形成されている。ここで、実質的に平坦とは、例えば、突起の最上端と最下端との長さが５ｎｍ以下である場合をいう。
ここで、第１の抵抗変化層１０３ａと第２の抵抗変化層１０３ｂとはそれぞれ、酸素不足型の遷移金属酸化物で構成された第１の遷移金属酸化物層と、第１の遷移金属酸化物層ａよりも酸素不足度が小さい遷移金属酸化物で構成された第２の遷移金属酸化物層とで構成されている。本実施の形態においては、その一例として、第１の遷移金属と第２の遷移金属とに同種の遷移金属を用い、第１の抵抗変化層１０３ａは酸素不足型の第１のタンタル酸化物層（ＴａＯｘ）で構成され、第２の抵抗変化層１０３ｂは第２のタンタル酸化物層（ＴａＯｙ）で構成されている。第１のタンタル酸化物層ＴａＯｘは０．８≦ｘ≦１．９、第２のタンタル酸化物層ＴａＯｙは２．１≦ｙ＜２．５であることが好ましい。ここで、酸素不足型の遷移金属酸化物とは、酸素が化学量論組成から不足した遷移金属酸化物をいう。ＴａＯｘ（０．８≦ｘ≦１．９）およびＴａＯｙ（０．８＜ｙ＜２．５、ｘ＜ｙ）の積層構造であれば、不揮発性記憶素子の動作の高速化を図ることができ、可逆的に安定した書き換え特性等が得られるからである。第１の抵抗変化層１０３ａの膜厚は例えば２０ｎｍ以上１００ｎｍ以下程度であり、第２の抵抗変化層１０３ｂの膜厚は例えば２ｎｍ以上１２ｎｍ以下程度である。
ここで、酸素不足度とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。通常、化学量論的組成の酸化物は、絶縁体的な特性を示すことが多く、酸素不足型の遷移金属酸化物は半導体的な特性を示すことが多い。つまり、第２の抵抗変化層１０３ｂは、第１の抵抗変化層１０３ａよりも酸素不足度を小さくして抵抗が高い方が好ましい。このような構成とすることにより、抵抗変化時に上部電極層１０４及び下部電極層１０２間に印加された電圧は、第２の抵抗変化層１０３ｂに、より多くの電圧が分配され、第２の抵抗変化層１０３ｂ中で発生する酸化還元反応をより起こしやすくすることができる。ここで、第１の抵抗変化層１０３ａを構成する第１の遷移金属と、第２の抵抗変化層１０３ｂを構成する第２の遷移金属とは、同じ材料を用いてもよいし、異なる材料を用いてもよい。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。第１の遷移金属と第２の遷移金属とが互いに異なる材料を用いる場合、第２の遷移金属の標準電極電位は、第１の遷移金属の標準電極電位より小さい方が好ましい。抵抗変化現象は、抵抗が高い第２の抵抗変化層１０３ｂ中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。また、第２の抵抗変化層１０３ｂの誘電率は第１の抵抗変化層１０３ａの誘電率より大きい方が好ましい。あるいは、第２の抵抗変化層１０３ｂのバンドギャップは第１の抵抗変化層１０３ａのバンドギャップより小さい方が好ましい。前記の条件のいずれか一方または両方を満足する第１の抵抗変化層１０３ａ及び第２の抵抗変化層１０３ｂを抵抗変化層１０３に用いることにより、第２の抵抗変化層１０３ｂの絶縁破壊電界強度が第１の抵抗変化層１０３ａの絶縁破壊電界強度に比べて小さくなり、初期ブレイク電圧が低減できる。これは、Ｊ．ＭｃＰｈｅｒｓｏｎ ｅｔ ａｌ．，ＩＥＤＭ ２００２，ｐ．６３３−６３６（非特許文献）の図１に示されているように酸化物層の絶縁破壊電界強度（Ｂｒｅａｋｄｏｗｎ Ｓｔｒｅｎｇｔｈ）と誘電率との間には、誘電率が大きいほど絶縁破壊電界強度が小さくなるという相関関係が見られるためである。また、Ｊ．ＭｃＰｈｅｒｓｏｎ ｅｔ ａｌ．，ＩＥＤＭ ２００２，ｐ．６３３−６３６の図２に示されているように、酸化物層の絶縁破壊電界とバンドギャップとの間には、バンドギャップが大きいほど絶縁破壊電界強度が大きくなるという相関関係が見られるためである。
例えば、第１の抵抗変化層１０３ａとして酸素不足型の第１のタンタル酸化物層ＴａＯｘ（０．８≦ｘ≦１．９）を用いた場合、好ましくは第１の抵抗変化層１０３ａの膜厚は４５ｎｍである。第２の抵抗変化層１０３ｂとして酸素不足型の第２のタンタル酸化物層ＴａＯｙ（２．１≦ｙ＜２．５）を用いた場合、好ましくは第２の抵抗変化層１０３ｂの膜厚は５ｎｍである。
なお、本発明の作用効果は、タンタル酸化物の場合に限って発現されるものではなく、本発明はこれに限定されない。例えば、ハフニウム（Ｈｆ）酸化物の積層構造やジルコニウム（Ｚｒ）酸化物の積層構造などであってもよい。
例えばハフニウム酸化物の積層構造を採用する場合は、第１のハフニウム酸化物の組成をＨｆＯｘとし、第２のハフニウム酸化物の組成をＨｆＯｙとすると、０．９≦ｘ≦１．６であって、ｙが１．８＜ｙ＜２．０であることが好ましい。また、例えばジルコニウム酸化物の積層構造を採用する場合は、第１のジルコニウム酸化物の組成をＺｒＯｘとし、第２のジルコニウム酸化物の組成をＺｒＯｙとすると、０．９≦ｘ≦１．４であって、ｙが１．９＜ｙ＜２．０であることが好ましい。
上部電極層１０４の膜厚は、５０ｎｍ程度が好ましい。また、上部電極層１０４は、白金族元素の単体または合金を含んでおり、単層構造でも複数層の積層構造で構成されるとしてもよい。ここで、白金族元素とは、白金（Ｐｔ）、パラジウム（Ｐｄ）をいう。上部電極層１０４の材料をこのように限定する理由は、白金またはパラジウムは、標準電極電位がいずれもＴａ、Ｈｆ、Ｚｒ等抵抗変化層１０３を構成する遷移金属より大きい。そのため、電極自体が酸化されにくく抵抗変化材料の酸化・還元反応を促進するため、電極材料として適していてかつ、融点が高く、酸やアルカリに侵されにくいという互いに似通った性質を有しているからである。
ここで、上部電極層１０４は、白金、およびパラジウムから選択される１つの材料の単体または合金若しくは２つ以上の材料の組み合わせの合金を含んでいることが好ましい。抵抗変化層１０３の材料が酸素不足型の遷移金属酸化物である場合には、上部電極層１０４が、酸素不足型の遷移金属酸化物の当該遷移金属の標準電極電位より高い標準電極電位を有していて、他方の電極の標準電極電位がもう一方の電極の標準電極電位より小さくなるような材料を選ぶ。それにより、標準電極電位が高い方の電極と抵抗変化層の界面に、印加される電圧に応じて高酸素濃度あるいは低酸素濃度の抵抗変化層を形成でき、安定動作が得られる。特に、酸素不足型の遷移金属酸化物がタンタル酸化物である場合には、酸素不足度が小さい第２のタンタル酸化物層に接する電極に白金、またはパラジウム等を用い、酸素不足度が大きい第１のタンタル酸化物層に接する電極にＴａ、ＴａＮ、Ｔｉ等を用いると、この条件を満たす。酸素不足型の遷移金属酸化物がハフニウム酸化物である場合は、酸素不足度が大きい第１のハフニウム酸化物層に接する電極にＨｆ、Ｔｉ、Ａｌ等を用いると、この条件を満たす。ジルコニウム酸化物の場合も同様に、酸素不足度が大きい第１のジルコニウム酸化物層に接する電極にＺｒ、Ｔｉ、Ａｌ等を用いるとよい。酸素不足度が小さい第２の遷移金属酸化物層に接する電極には、いずれも白金、またはパラジウムを用いる。
ストレス緩和領域層１０５は、少なくとも上部電極層１０４の上面および側面を直接覆うように設けられる。ストレス緩和領域層１０５は、上部電極層１０４に対する応力を緩和する（低減させる）。なお、図１Ｂでは、ストレス緩和領域層１０５は、第２の抵抗変化層１０３ｂ、第１の抵抗変化層１０３ａ、及び下部電極層１０２の側面も覆っているが、これらの側面を必ずしも覆わないように構成してもよい。以降の明細書及び請求項の記載においては、図１Ｂに示すストレス緩和領域層１０５のように、上部電極層１０４に直接的に接するように覆うことを意味する場合は「直接覆う」と記載する。また、図１Ｂに示す第２の層間絶縁層１９のように、第２の抵抗変化層１０３ｂ、第１の抵抗変化層１０３ａ、及び下部電極層１０２の側面を、ストレス緩和領域層１０５を介して間接的に覆う場合や、後述する図８Ｂの第２の層間絶縁層１９４のように、ストレス緩和領域層４０５を介することなく直接的に第２の抵抗変化層１０３ｂ、第１の抵抗変化層１０３ａ、及び下部電極層１０２の側面を覆う場合、のいずれでもよい場合は、単に「覆う」と記載する。
ここで、ストレス緩和領域層１０５は、第２の層間絶縁層１９からの上部電極層１０４への応力ストレスを緩和するために、第２の層間絶縁層１９に用いられる絶縁層材料より応力が小さい材料を用いることが好ましい。
一例を挙げると、ストレス緩和領域層１０５は、例えば、第２の層間絶縁層１９に一般的に使用されるプラズマＴＥＯＳ膜を用いた場合、そのプラズマＴＥＯＳ膜を堆積する際に印加する一般的に使用されるプラズマパワー（例えば、上部電極のパワーが１２００Ｗ、下部電極のパワーが５００Ｗ）に対する上部電極のパワーを低減させて（例えば、上部電極のパワーが８５０Ｗあるいは５００Ｗにして）堆積したプラズマＴＥＯＳ膜、または多孔質構造を有する絶縁層（ポーラスシリカ等）で形成されることが好ましい。この場合、一般的な条件で成膜したプラズマＴＥＯＳ膜の応力が約３００ＭＰａであるのに対し、上部電極のパワーを低下させ、８５０Ｗにすると成膜したプラズマＴＥＯＳ膜の応力は約２４０ＭＰａとなる。また、上部電極のパワーをさらに低下させ、５００Ｗにすると成膜したプラズマＴＥＯＳ膜の応力は２３０ＭＰａとなる。このようにストレス緩和領域層１０５を形成することにより、上部電極層１０４に印加される応力ストレスを低減することができる。そして、それにともなって抵抗変化層１０３の初期抵抗のばらつきを低減できる。
また、ストレス緩和領域層１０５に例えばポーラスシリカを用いて形成する場合、成膜したポーラスシリカの応力は３０ＭＰａである。このように、ストレス緩和領域層１０５をポーラスシリカで構成する場合、ストレス緩和領域層１０５を上部電極のパワーを低下させて成膜したプラズマＴＥＯＳ膜で構成する場合と比べてさらに初期抵抗のばらつき低減が期待できる。
第２の層間絶縁層１９は、下部電極層１０２、第１の抵抗変化層１０３ａおよび第２の抵抗変化層１０３ｂの側面、並びに、上部電極層１０４の側面および上面を覆うように、ストレス緩和領域層１０５を介して形成されている。
第２のコンタクト１６は、上部電極層１０４に至るように、第２の層間絶縁層１９およびストレス緩和領域層１０５を貫通して形成されている。第３のコンタクト１７は、ソースまたはドレイン層１２に至るように、第２の層間絶縁層１９および第１の層間絶縁層１４を貫通して形成されている。ここで、第２のコンタクト１６および第３のコンタクト１７は、第１のコンタクト１５と同様に例えばタングステンや銅などを用いて形成される。
配線パターン１８は、第２の層間絶縁層１９の上面に形成され、第２のコンタクト１６と第３のコンタクト１７にそれぞれ接続する。これにより、第２のコンタクト１６によって抵抗変化素子１０の上部電極層１０４が配線パターン１８に接続され、第３のコンタクト１７によってソースまたはドレイン層１２が配線パターン１８に接続されている。配線パターン１８は銅などを用いて形成される。
以上のように、不揮発性記憶素子１は構成されている。
［不揮発性記憶素子の動作］
次に、以上のように構成された不揮発性記憶素子１の動作について説明する。
次に、以上のように構成された不揮発性記憶素子１の動作について説明する。
この不揮発性記憶素子１は、下部電極層１０２と上部電極層１０４との間に第１の所定の電気的パルス（電流パルスまたは電圧パルス）と第２の所定の電気的パルスとが印加されて動作する。
ここでは、第１の所定の電気的パルスの一例として、下部電極層１０２に対して負の極性の電圧パルスを上部電極層１０４に印加するとする。すると、この第１の所定の電気的パルスの印加によって、下部電極層１０２と上部電極層１０４との間に配されている第２の抵抗変化層（高抵抗層）１０３ｂから第１の抵抗変化層１０３ａに、酸素イオンが拡散することになる。これにより、この第１の抵抗変化層１０３ａと第２の抵抗変化層１０３ｂとで構成される抵抗変化層１０３は第１の所定の抵抗値（低抵抗値）となり、その状態を維持する。
一方、下部電極層１０２と上部電極層１０４との間に第２の所定の電気的パルス（ここでは、下部電極層１０２に対して正の極性の電圧パルスとする）を印加すると、第１の抵抗変化層１０３ａから第２の抵抗変化層１０３ｂに酸素イオンが拡散する。これにより、第１の抵抗変化層１０３ａと第２の抵抗変化層１０３ｂとで構成される抵抗変化層１０３の抵抗値は第２の所定の抵抗値（高抵抗値）となり、その状態を維持する。
本実施の形態の抵抗変化層１０３すなわち酸素不足度が小さい第２の抵抗変化層１０３ｂと酸素不足度が大きい第１の抵抗変化層１０３ａとの積層構造においては、抵抗変化は主として第２の抵抗変化層１０３ｂの上部電極層１０４との界面近傍で起こっていると考えられる。
ここで、第１の所定の抵抗値と第２の所定の抵抗値とを、例えば２値データの２つの値にそれぞれ対応させる。例えば、第１の所定の抵抗値（上記の場合、低抵抗値）を２値データの「１」、第２の所定の抵抗値（上記の場合、高抵抗値）を２値データの「０」に対応させる。
その結果、第１または第２の所定の電気的パルスを第１の抵抗変化層１０３ａと第２の抵抗変化層１０３ｂに印加することにより、不揮発性記憶素子１に２値データを書き込むことができる。また、不揮発性記憶素子１に対し、第１の抵抗変化層１０３ａと第２の抵抗変化層１０３ｂの抵抗値が変化しないような電圧または電流を供給して、その抵抗値を検出することにより、不揮発性記憶素子１に書き込まれた２値データを読み出すことができる。
このようにして、下部電極層１０２と上部電極層１０４との間に配されている第１の抵抗変化層１０３ａと第２の抵抗変化層１０３ｂとが、記憶部として機能することになる。
また、この不揮発性記憶素子１は、ゲート層１３並びにソースまたはドレイン層１２で構成されるトランジスタ（電圧または電流供給スイッチ）に接続されている。そのため、このトランジスタにより制御された電圧または電流を不揮発性記憶素子１に印加することで、不揮発性記憶素子１に２値のデータを書き込むことができるだけでなく、不揮発性記憶素子１に書き込まれた２値のデータを読み出すことができる。
本実施の形態では、第２の層間絶縁層１９と上部電極層１０４の間に、第２の層間絶縁層１９より応力の小さい絶縁層で構成されるストレス緩和領域層１０５を形成する。それにより、製造中の熱処理等により発生する第２の層間絶縁層１９からの応力ストレスはストレス緩和領域層１０５で低減されるので、上部電極層１０４に印加される応力ストレスが低減される。なお、この理由については、後述するためここでの説明は省略する。したがって、本実施の形態の抵抗変化素子１０では、応力ストレスによる上部電極層１０４の形状変化（突起）が抑制されるので、上部電極層１０４は、実質的に平坦を維持することができる。ここで、実質的に平坦とは、上述したように、例えば、突起の最上端と最下端との長さが５ｎｍ以下である場合をいう。
これにより、高抵抗な第２の抵抗変化層１０３ｂの形状も安定するので、ばらつきを抑えた抵抗変化素子１０の抵抗値を得ることができ、安定した２値のデータを得ることができる。
［不揮発性記憶素子の製造方法］
次に、本発明の実施の形態１に係る不揮発性記憶素子１の製造方法について説明する。
次に、本発明の実施の形態１に係る不揮発性記憶素子１の製造方法について説明する。
図２Ａ〜図２Ｆは、本発明の実施の形態１に係る不揮発性記憶素子１の製造方法の工程を示す断面図である。なお、シリコン基板１１上には多数の不揮発性記憶素子１が形成されるが、図面の簡略化のため、ここでは１個の不揮発性記憶素子のみを図示している。また、理解しやすいように、一部を拡大して示している。
まず、図２Ａに示す工程において、シリコン基板１１上にゲート層１３、ソースまたはドレイン層１２を形成後、プラズマＴＥＯＳ膜やＳｉＯ２などで構成される第１の層間絶縁層１４を形成する。次いで、第１の層間絶縁層１４を貫通してソースまたはドレイン層１２と接続する第１のコンタクト１５を形成する。ここで、第１のコンタクトは、例えばタングステンや銅などを用いて形成される。
次に、図２Ｂに示す工程において、第１のコンタクト１５の露出した上面を直接被覆するように第１の層間絶縁層１４上に、下部電極層１０２、第１の抵抗変化層１０３ａ、第２の抵抗変化層１０３ｂ、上部電極層１０４をこの順に形成する。
なお、以下では、所定のパターン形状にエッチングされた状態だけではなく、成膜した状態をも含めて、下部電極層１０２、第１の抵抗変化層１０３ａ、第２の抵抗変化層１０３ｂおよび上部電極層１０４と呼ぶ場合もある。
次に、図２Ｃに示す工程において、通常の露光プロセスおよび現像プロセスおよび、ドライエッチングプロセスにより、上部電極層１０４、第２の抵抗変化層１０３ｂ、第１の抵抗変化層１０３ａおよび下部電極層１０２を所定の形状パターンに形成する。下部電極層１０２として窒化タンタル（ＴａＮ）を３０ｎｍ、第１の抵抗変化層１０３ａとして酸素不足型の酸化タンタル（ＴａＯｘと表記したとき、０．８≦ｘ≦１．９）を４５ｎｍ、第２の抵抗変化層１０３ｂとして酸素不足型の酸化タンタル（ＴａＯｙと表記したとき、０．８＜ｙ＜２．５、ｘ＜ｙ）５ｎｍ、上部電極層１０４として白金（Ｐｔ）を５０ｎｍとなる抵抗変化素子１０を形成する。
このとき、第１の抵抗変化層１０３ａとしてのＴａＯｘは、Ｔａターゲットを用い、酸素を含む雰囲気中でスパッタする反応性スパッタ法により５０ｎｍ堆積した後に、ＴａＯｘの上面を酸素雰囲気中のプラズマ酸化で酸化処理するとしてもよい。それにより、ＴａＯｘで構成される第１の抵抗変化層１０３ａの上にＴａＯｘより酸素不足度が小さいＴａＯｙ（０．８＜ｙ＜２．５、ｘ＜ｙ）で構成される第２の抵抗変化層１０３ｂを５ｎｍ形成する。この場合、酸化処理方法はプラズマ酸化に限られることはなく、例えば、酸素雰囲気中の熱処理などの表面を酸化させる効果のある処理をしてもよい。また、ＴａＯｘを４５ｎｍ堆積した後に、酸化処理の代わりに、Ｔａ２Ｏ５を５ｎｍ堆積するとしてもよい。反応性スパッタは、スパッタ雰囲気中の酸素濃度を変えたり、ターゲットに遷移金属酸化物ターゲットを用いることにより、膜中に含まれる酸素不足度を調整することができる。ハフニウムやジルコニウム酸化物の積層構造を形成する場合も同様の方法で行うことができる。なお、第１の抵抗変化層１０３ａは、１０ｎｍ以上の厚さを有していることが望ましい。また、第２の抵抗変化層１０３ｂの厚さは、タンタル酸化物の場合は、１ｎｍ以上１０ｎｍ以下、ハフニウム酸化物の場合は３ｎｍ以上４ｎｍ以下、ジルコニウム酸化物の場合は１ｎｍ以上５ｎｍ以下が望ましい。
以上のようにして、上部電極層１０４、第２の抵抗変化層１０３ｂ、第１の抵抗変化層１０３ａおよび下部電極層１０２から構成される抵抗変化素子１０が形成される。換言すると、シリコン基板１１上に下部電極層１０２を形成し、下部電極層１０２上に金属酸化物で構成される第１の抵抗変化層１０３ａを形成する。そして、第１の抵抗変化層１０３ａより酸素不足度が小さい金属酸化物で構成される第２の抵抗変化層１０３ｂを第１の抵抗変化層１０３ａ上に形成し、第２の抵抗変化層１０３ｂ上に上部電極層１０４を形成することにより、抵抗変化素子１０を形成する。
次に、図２Ｄに示す工程において、少なくとも上部電極層１０４の上面および側面を直接覆うように、上部電極層１０４に対する応力を緩和するストレス緩和領域層１０５を設ける。具体的には、第１の層間絶縁層１４の上面と、下部電極層１０２、第１の抵抗変化層１０３ａおよび第２の抵抗変化層１０３ｂの側面と、上部電極層１０４の上面および側面とを直接被覆するように、ストレス緩和領域層１０５を形成する。
ここで、ストレス緩和領域層１０５が、以降の工程で形成される第２の層間絶縁層１９からの上部電極層１０４への応力ストレスを緩和するために、第２の層間絶縁層１９に使用する絶縁層材料より応力が小さい材料でストレス緩和領域層１０５を構成することが好ましい。例えば、ストレス緩和領域層１０５は、上述したように、プラズマＴＥＯＳ膜を第２の層間絶縁層１９に用いる場合には、一般的なプラズマＴＥＯＳ膜堆積時の一般的に使用されるプラズマパワー（上部電極のパワーが１２００Ｗ、下部電極のパワーが５００Ｗ）に対して、上部電極のパワーを低減させて（上部パワーが８５０Ｗあるいは５００Ｗにして）堆積することで、膜の応力を低減させたプラズマＴＥＯＳ膜を形成する。また、ストレス緩和領域層１０５は、上述したように、多孔質構造を有する絶縁層（ポーラスシリカ等）で形成するとしてもよい。
次に、図２Ｅに示す工程において、少なくとも下部電極層１０２、第１の抵抗変化層１０３ａおよび第２の抵抗変化層１０３ｂの側面を覆うように第２の層間絶縁層１９を形成し、上部電極層１０４に至るよう第２のコンタクト１６を形成する。
具体的には、まず、第２の層間絶縁層１９は、ストレス緩和領域層１０５を介して、少なくとも上部電極層１０４の上面および側面を覆うように形成される。ここでは、第２の層間絶縁層１９は、ストレス緩和領域層１０５を覆うように形成される。次いで、抵抗変化素子１０の上部電極層１０４と接続する第２のコンタクト１６を形成する所定の位置に、第２の層間絶縁層１９およびストレス緩和領域層１０５を貫通し上部電極層１０４に至るように、第２のコンタクト開口部１６Ａを形成する。
より具体的には、図２Ｄおよび図２Ｅに示す工程においては、まず、ストレス緩和領域層１０５として、プラズマＴＥＯＳ膜成膜装置の上部電極のパワーを従来の１２００Ｗから８５０Ｗ以下に低減させて応力を低減させたプラズマＴＥＯＳ膜を１０ｎｍ以上１００ｎｍ以下で堆積させる。次いで、レジストマスクを用いた従来の半導体プロセスにおいて、少なくとも抵抗変化素子１０を直接覆う領域が残るように抵抗変化素子１０よりも大きな形状にストレス緩和領域層１０５のパターンを形成する。次いで、第２の層間絶縁層１９（例えば、従来のプラズマパワーで形成したプラズマＴＥＯＳ膜）を堆積し、その表面を平坦化する。このように、第２の層間絶縁層１９と同じ材料を用いることにより、ストレス緩和領域層１０５の堆積速度の向上を図ることができる。
次に、図２Ｆに示す工程において、上部電極層１０４に至るよう第２のコンタクト１６形成し、第２のコンタクトに接続される配線パターン１８を形成する。具体的には、まず、従来の半導体プロセスにより、第２のコンタクト開口部１６Ａにタングステンや銅などを用いて第２のコンタクト１６を形成する。また、第２の層間絶縁層１９、ストレス緩和領域層１０５および第１の層間絶縁層１４を貫通し、ソースまたはドレイン層１２と接続する第３のコンタクト１７をタングステンや銅などを用いて形成する。次いで、第２の層間絶縁層１９の上面に第２のコンタクト１６および第３のコンタクト１７にそれぞれ接続される配線パターン１８を形成する。この配線パターン１８は銅などを用いて形成される。
以上のようにして、不揮発性記憶素子１が製造される。
このように、不揮発性記憶素子１では、少なくとも第２の層間絶縁層１９と上部電極層１０４との間にストレス緩和領域層１０５が形成されるので、第２の層間絶縁層１９から上部電極層１０４へ加えられる応力ストレスを低減することができる。したがって、不揮発性記憶素子１では、第２の層間絶縁層１９から上部電極層１０４への応力ストレスによる上部電極層１０４の形状変化（突起の発生）を抑制することができるので、上部電極層１０４を実質的に平坦に形成できる。
それにより、抵抗変化素子１０の形状を安定させることができるので、抵抗値のばらつきを抑えた抵抗変化素子１０を有する不揮発性記憶素子１を実現することができる。さらに、この抵抗変化素子１０を用いて、例えば、１つのトランジスタと１つの抵抗変化素子（以下では、「１トランジスタ／１抵抗変化素子」と略記）で１つの不揮発性記憶部を構成した不揮発性記憶素子１を作製すれば、動作の安定化を実現することができる。
なお、図２Ｅの工程において、第２の層間絶縁層１９のかわりに、ストレス緩和領域層１０５を引き続き形成してもよい。その場合、抵抗変化素子１０の上部電極層１０４の上面および側面より上方をストレス緩和領域層１０５で直接覆うことになる。この構成により第２のコンタクト１６を形成する絶縁層の膜質を均一化することができるので、第２のコンタクト１６および第３のコンタクト１７の断面形状の安定化を図ることができる。
次に、プラズマＴＥＯＳ膜成膜時の上部電極パワーと、成膜されたプラズマＴＥＯＳ膜の応力との関係について説明する。
図３Ａは、本発明の実施の形態１に係るプラズマＴＥＯＳ膜成膜時の上部電極パワーと、成膜されたプラズマＴＥＯＳ膜の応力との関係を示す図である。図３Ｂは、本発明の実施の形態１に係るプラズマＴＥＯＳ膜成膜時の上部電極パワーと、成膜されたプラズマＴＥＯＳ膜を用いた不揮発性記憶素子の初期抵抗ばらつきとの関係を示す図である。
図３Ａは、図２Ｄおよび図２Ｅに示すストレス緩和領域層１０５をプラズマＴＥＯＳ膜で形成する工程において、プラズマＴＥＯＳ膜成膜時の上部電極パワーと、成膜されたプラズマＴＥＯＳ膜の応力との関係を示している。図３Ａに示すように、本実施の形態にて使用した上部電極パワーを８５０ＷとするとプラズマＴＥＯＳ膜の応力が約２４０ＭＰａとなり、上部電極パワーを５００ＷとするとプラズマＴＥＯＳ膜の応力が約２２５ＭＰａとなる。これらプラズマＴＥＯＳ膜の応力は、一般的な成膜条件（従来条件）である上部電極パワーを１２００Ｗ形成したプラズマＴＥＯＳ膜の応力（約２８５ＭＰａ）よりも応力が低減していることがわかる。
また、図３Ｂは、図３Ａに示す各条件で形成されたストレス緩和領域層１０５をそれぞれ使用した抵抗変化素子１０の初期抵抗値のばらつきを示している。ここで、σ％は、初期抵抗値の標準偏差σを初期抵抗値の平均値で割り％表示した値である。図３Ｂに示すように、上部電極パワーを１２００Ｗとした場合のプラズマＴＥＯＳ膜を用いた場合が３４０％である。それに対し、上部電極パワーを８５０Ｗとした場合のプラズマＴＥＯＳ膜を用いた場合では９６％であり、さらに上部電極パワーを５００Ｗとした場合のプラズマＴＥＯＳ膜を用いた場合では６６％となり、大きな改善が見られたのがわかる。この結果により、ストレス緩和領域層１０５を少なくとも上部電極層１０４の上面および側面に形成させることで初期抵抗値のばらつきが低減した抵抗変化素子１０を製造することができるのがわかる。そして、この抵抗変化素子１０を用いて、例えば１トランジスタ／１抵抗変化素子で１つの不揮発性記憶部を構成することで、動作が安定した不揮発性記憶素子１を作製することができる。
（変形例）
なお、ストレス緩和領域層１０５は、上述したように、応力を低減させたプラズマＴＥＯＳ膜で構成されるに限られず、多孔質構造で構成されるとしてもよい。以下、これを実施の形態１の変形例として説明する。
なお、ストレス緩和領域層１０５は、上述したように、応力を低減させたプラズマＴＥＯＳ膜で構成されるに限られず、多孔質構造で構成されるとしてもよい。以下、これを実施の形態１の変形例として説明する。
本変形例では、図２Ｄに示す工程において、第１の層間絶縁層１４の上面と、下部電極層１０２側面と、第１の抵抗変化層１０３ａの側面と、第２の抵抗変化層１０３ｂの側面と、上部電極層１０４の上面および側面とを直接覆うように、多孔質構造で構成されるストレス緩和領域層１０５を形成する。
また、図２Ｅに示す工程において、多孔質構造で構成されるストレス緩和領域層１０５の上面および側面を覆うように第２の層間絶縁層１９を形成する。そして、後の工程で第２のコンタクト１６を形成する所定の位置に、第２の層間絶縁層１９およびストレス緩和領域層１０５を貫通し上部電極層１０４に至るように、第２のコンタクト開口部１６Ａを形成する。
より具体的には、図２Ｄおよび図２Ｅに示す工程においては、多孔質構造で構成されるストレス緩和領域層１０５を、応力が３０ＭＰａに低減したｌｏｗ−ｋ材料であるポーラスシリカで形成する。この際、シリカ前駆体と界面活性剤とを混合した塗布液を塗布し、熱処理を行うことで１０ｎｍ以上１００ｎｍ以下のポーラスシリカを堆積させる。
次に、図２Ｆに示す工程において、第２のコンタクト開口部１６Ａには第２のコンタクト１６を形成する。また、第２の層間絶縁層１９、ストレス緩和領域層１０５および第１の層間絶縁層１４を貫通し、ソースまたはドレイン層１２と接続する第３のコンタクト１７を形成する。次いで、第２の層間絶縁層１９の上面に第２のコンタクト１６および第３のコンタクト１７にそれぞれ接続される配線パターン１８を形成する。より具体的には、この図２Ｆに示す工程は、従来の半導体プロセスにより、第２の層間絶縁層１９およびストレス緩和領域層１０５を貫通し上部電極層１０４に至るように、第２のコンタクト１６を形成する。また、第２の層間絶縁層１９、ストレス緩和領域層１０５および第１の層間絶縁層１４を貫通してソースまたはドレイン層１２に至るように、第３のコンタクト１７を形成する。次いで、第２の層間絶縁層１９の上面に第２のコンタクト１６および第３のコンタクト１７にそれぞれ接続される配線パターン１８を形成する。
このようにして、本変形例の不揮発性記憶素子１は製造される。本変形例の不揮発性記憶素子１では、少なくとも第２の層間絶縁層１９と上部電極層１０４との間に多孔質構造構成されるストレス緩和領域層１０５が形成されるので、第２の層間絶縁層１９から上部電極層１０４へ印加される応力ストレスを低減することができる。このようにして、第２の層間絶縁層１９からの応力ストレスによる上部電極層１０４の形状変化（突起の発生）を抑制できるので、上部電極層１０４を実質的に平坦に形成することができる。
それにより、抵抗変化素子１０の形状を安定させることができるので、初期抵抗値のばらつきを抑えた抵抗変化素子１０を有する不揮発性記憶素子１を実現することができる。さらに、この抵抗変化素子１０を用いて、例えば１トランジスタ／１抵抗変化素子で１つの不揮発性記憶素子１を作製すれば、動作の安定化を実現することができる。
以上のように、本変形例における不揮発性記憶素子１を作製する。それにより、本変形例における不揮発性記憶素子１は、特殊なプロセスを用いることなく上部電極層１０４と第２の層間絶縁層１９との間に約１０ｎｍ以上１００ｎｍ以下のストレス緩和領域層１０５を一律に形成することができる。このように、本変形例の不揮発性記憶素子１は、一般的な半導体の微細プロセスを用いることができるので容易に形成することができるという効果を有する。
（実施の形態２）
［不揮発性記憶素子の構成］
図４Ａおよび図４Ｂは、本発明の実施の形態２に係る不揮発性記憶素子の構成を示す図である。図４Ａは平面図を示しており、図４Ｂは図４ＡのＢ−Ｂ‘線の断面を矢印方向に見た断面図を示している。なお、図４Ａおよび図４Ｂは、不揮発性記憶素子２が２つで構成される場合の例を示している。
［不揮発性記憶素子の構成］
図４Ａおよび図４Ｂは、本発明の実施の形態２に係る不揮発性記憶素子の構成を示す図である。図４Ａは平面図を示しており、図４Ｂは図４ＡのＢ−Ｂ‘線の断面を矢印方向に見た断面図を示している。なお、図４Ａおよび図４Ｂは、不揮発性記憶素子２が２つで構成される場合の例を示している。
図４Ｂに示す本実施の形態の不揮発性記憶素子２は、実施の形態１の不揮発性記憶素子１に対して、ストレス緩和領域層２０５の構成が異なる。具体的には、実施の形態１では、ストレス緩和領域層１０５は応力を低減させたプラズマＴＥＯＳ膜や、多孔質構造を有する絶縁層（ポーラスシリカ等）などで構成されていたのに対して、本実施の形態では、ストレス緩和領域層２０５として、空気層すなわち上部電極層１０４に接する絶縁層が存在しないエアギャップを形成する。その他の構成については、実施の形態１の不揮発性記憶素子１と同じである。なお、図４Ａおよび図４Ｂにおいて、図１Ａおよび図１Ｂと同様の要素には同一の符号を付しており、詳細な説明は省略する。
この不揮発性記憶素子２は、第２の層間絶縁層１９と上部電極層１０４との間にストレス緩和領域層２０５としてエアギャップ（空気層）が形成されていることにより、第２の層間絶縁層１９からの応力ストレスが上部電極層１０４へは加わらない。
以上のように構成される不揮発性記憶素子２は、抵抗変化素子１０において、第２の層間絶縁層１９からの応力ストレスによる上部電極層１０４の形状変化（突起の発生）を、実施の形態１の不揮発性記憶素子１（図１Ｂ）に比べて、さらに防止することができる。それにより、不揮発性記憶素子２は、実施の形態１の不揮発性記憶素子１（図１Ｂ）に比べて、さらに抵抗値ばらつきを抑えることができる。
［不揮発性記憶素子の製造方法］
次に、本発明の実施の形態２に係る不揮発性記憶素子２の製造方法について説明する。
次に、本発明の実施の形態２に係る不揮発性記憶素子２の製造方法について説明する。
図５Ａ〜図５Ｅは、本発明の実施の形態２に係る不揮発性記憶素子２の製造方法の工程を示す断面図である。なお、図２Ａ〜図２Ｆと同様の要素には同一の符号を付しており、詳細な説明は省略する。
まず、本実施の形態の不揮発性記憶素子２の製造方法は、実施の形態１の不揮発性記憶素子１の製造方法を示す図２Ａから図２Ｃの工程までは同じであるので説明を省略する。
次に、図５Ａ〜図５Ｅに示す工程において、少なくとも上部電極層１０４の上面および側面を直接覆うように、後に除去されて空気層（ストレス緩和領域層２０５）となる犠牲層２０５ａを形成する。次いで、犠牲層２０５ａを介して少なくとも上部電極層１０４の上面および側面を覆うように、第２の層間絶縁層１９を形成する。次いで、この犠牲層２０５ａを除去することにより、上部電極層１０４に対する第２の層間絶縁層１９の応力を緩和する空気層をストレス緩和領域層２０５として形成する。第２のコンタクト１６は、第２の層間絶縁層１９およびストレス緩和領域層２０５を貫通し、上部電極層１０４に至るように形成された第２のコンタクト開口部１６Ａに形成される。ここで、ストレス緩和領域層２０５は、第２のコンタクト開口部１６Ａを形成後、その第２のコンタクト開口部１６Ａからエッチングにより犠牲層２０５ａを除去することにより、形成される。
より具体的には、図２Ａから図２Ｃの工程の後に、まず、図５Ａに示す工程において、第１の層間絶縁層１４上と、上部電極層１０４の上面および側面と、第２の抵抗変化層１０３ｂ、第１の抵抗変化層１０３ａおよび下部電極層１０２の側面とを直接覆うように、犠牲層２０５ａを堆積する。ここで、この犠牲層２０５ａは、第２の層間絶縁層１９よりも密度が低い多孔質構造を有する絶縁層（ポーラスシリカ等）を１０ｎｍ堆積させて形成される。なお、この犠牲層２０５ａは、ポーラスシリカに限られることはなく、第２の層間絶縁層１９に用いられる酸化物、例えばプラズマＴＥＯＳ膜よりもウェットエッチングレートまたはフッ素系の蒸気ガスによるエッチングレートが速い材料を用いるとしてもよい。
次に、図５Ｂに示す工程において、通常の露光プロセスおよび現像プロセスおよび、ドライエッチングプロセスにより、犠牲層２０５ａを、少なくとも抵抗変化素子１０を直接覆う領域が残るように抵抗変化素子１０よりも大きな所定の形状パターンに形成する。
次に、図５Ｃに示す工程において、犠牲層２０５ａを覆うように第２の層間絶縁層１９を堆積し、後の工程で第２のコンタクト１６を形成する所定の位置に、第２の層間絶縁層１９および犠牲層２０５ａを貫通し上部電極層１０４に至るように、第２のコンタクト開口部１６Ａを形成する。
次に、図５Ｄに示す工程において、第２のコンタクト開口部１６Ａから犠牲層２０５ａをエッチングにより除去する。犠牲層２０５ａは、第２のコンタクト開口部１６Ａによって露出しているので、第２のコンタクト開口部１６Ａを利用して犠牲層２０５ａを選択的にウェットエッチング除去することができる。なお、犠牲層２０５ａを除去する方法は、ウェットエッチングに限らず、フッ素系の蒸気ガスを用いたドライエッチング処理（Ｖａｐｏｒ ＨＦ）を行うとしてもよい。このようにして、上部電極層１０４、第１の抵抗変化層１０３ａ、第２の抵抗変化層１０３ｂおよび下部電極層１０２と、第２の層間絶縁層１９との間には、少なくとも１０ｎｍのエアギャップ（空気層）がストレス緩和領域層２０５として形成される。
次に、図５Ｅに示す工程において、第２のコンタクト開口部１６Ａには第２のコンタクト１６を形成する。また、第２の層間絶縁層１９および第１の層間絶縁層１４を貫通し、ソースまたはドレイン層１２と接続する第３のコンタクト１７を形成する。次いで、第２の層間絶縁層１９の上面に第２のコンタクト１６および第３のコンタクト１７にそれぞれ接続される配線パターン１８を形成する。
以上のようにして、不揮発性記憶素子２は製造される。
このように、不揮発性記憶素子２では、第２の層間絶縁層１９と上部電極層１０４との間にストレス緩和領域層２０５としてのエアギャップが形成されるので、第２の層間絶縁層１９からの応力ストレスが上部電極層１０４へは加わらない。したがって、第２の層間絶縁層１９から上部電極層１０４への応力ストレスによる上部電極層１０４の形状変化（突起の発生）を防止することができるので、上部電極層１０４を実質的に平坦に形成することができる。
それにより、抵抗変化素子１０の形状を安定させることができるので、実施の形態１の不揮発性記憶素子１（図１Ｂ）に比べて、抵抗値のばらつきがさらに抑えた抵抗変化素子１０を有する不揮発性記憶素子２を実現することができる。さらに、この抵抗変化素子１０を用いて、例えば１トランジスタ／１抵抗変化素子で１つの不揮発性記憶部を構成した不揮発性記憶素子２を作製すれば、動作の安定化を実現することができる。
以上のようにして、不揮発性記憶素子２は製造される。このように、上部電極層１０４と第２の層間絶縁層１９との間にストレス緩和領域層２０５として約１０ｎｍのエアギャップが形成されるので、第２の層間絶縁層１９からの応力ストレスが上部電極層１０４へ加わらない。したがって、不揮発性記憶素子２では、上部電極層１０４の形状変化（突起の発生）を防止し、上部電極層１０４を実質的に平坦に形成することができる。これにより、上部電極層１０４の形状を安定させることができるので、抵抗値のばらつきを抑えた抵抗変化素子１０を有する不揮発性記憶素子２を実現することができる。
（実施の形態３）
［不揮発性記憶素子の構成］
図６Ａおよび図６Ｂは、本発明の実施の形態３に係る不揮発性記憶素子の構成を示す図である。図６Ａは平面図を示しており、図６Ｂは図６ＡのＣ１−Ｃ１‘線の断面を矢印方向に見た断面図を示している。なお、図６Ａおよび図６Ｂは不揮発性記憶素子３が２つで構成される場合の例を示している。
［不揮発性記憶素子の構成］
図６Ａおよび図６Ｂは、本発明の実施の形態３に係る不揮発性記憶素子の構成を示す図である。図６Ａは平面図を示しており、図６Ｂは図６ＡのＣ１−Ｃ１‘線の断面を矢印方向に見た断面図を示している。なお、図６Ａおよび図６Ｂは不揮発性記憶素子３が２つで構成される場合の例を示している。
図６Ｂに示す本実施の形態３の不揮発性記憶素子３は、実施の形態１の不揮発性記憶素子１に対して、ストレス緩和領域層３０５および第２の層間絶縁層１９３の構成が異なる。具体的には、実施の形態１では、ストレス緩和領域層１０５は、上部電極層１０４と第２の層間絶縁層１９との間のみに形成されていたのに対して、本実施の形態では、ストレス緩和領域層３０５が、上部電極層１０４と第２の層間絶縁層１９３との間に形成されているだけでなく、さらに第２のコンタクト１６と第２の層間絶縁層１９３との間にも形成されている。つまり、本実施の形態においては、ストレス緩和領域層３０５は、少なくとも上部電極層１０４の上面および側面、並びに、第２のコンタクト１６の側面を直接覆うように形成されている。また、このストレス緩和領域層３０５は、応力を低減させたプラズマＴＥＯＳ膜や、多孔質構造を有する絶縁層（ポーラスシリカ等）などで構成される。その他の構成については、実施の形態１の不揮発性記憶素子１と同じである。なお、図６Ａおよび図６Ｂにおいて、図１Ａおよび図１Ｂと同様の要素には同一の符号を付しており、詳細な説明は省略する。
この不揮発性記憶素子３は、第２の層間絶縁層１９３より応力の小さいストレス緩和領域層３０５が図６Ｂに示すように形成されていることにより、製造中の熱処理等により発生する第２の層間絶縁層１９から上部電極層１０４へ加えられる応力ストレスを低減させることができる。さらに、ストレス緩和領域層３０５は、上部電極層１０４と接続する第２のコンタクト１６と第２の層間絶縁層１９３との間にも、形成されているので、製造中の熱処理等により発生する第２の層間絶縁層１９から第２のコンタクト１６へ加えられる応力ストレスも低減することができる。つまり、ストレス緩和領域層３０５は、第２のコンタクト１６を通して加えられる上部電極層１０４への応力ストレスも低減することができる。
この構成により、抵抗変化素子１０において、第２の層間絶縁層１９からの応力ストレスによる上部電極層１０４の形状変化（突起の発生）を、実施の形態１の不揮発性記憶素子１（図１Ｂ）に比べてさらに抑制することができる。それにより、不揮発性記憶素子３は、実施の形態１の不揮発性記憶素子１（図１Ｂ）に比べて、さらに抵抗値ばらつきを抑えることができる。
［不揮発性記憶素子の製造方法］
次に、本発明の実施の形態３に係る不揮発性記憶素子３の製造方法について説明する。
次に、本発明の実施の形態３に係る不揮発性記憶素子３の製造方法について説明する。
図７Ａ〜図７Ｅは、本発明の実施の形態３に係る不揮発性記憶素子３の製造方法の工程を示す断面図である。なお、図２Ａ〜図２Ｆと同様の要素には同一の符号を付しており、詳細な説明は省略する。
まず、本実施の形態の不揮発性記憶素子３の製造方法は、実施の形態１の不揮発性記憶素子１の製造方法を示す図２Ａから図２Ｃの工程までは同じであるので説明を省略する。
次に、図７Ａ〜図７Ｅに示す工程において、下部電極層１０２、第１の抵抗変化層１０３ａ、第２の抵抗変化層１０３ｂおよび上部電極層１０４を覆うように第２の層間絶縁層１９と同じ材料の絶縁層を形成する。次いで、第２の層間絶縁層１９と同じ材料の絶縁層をエッチング除去し、少なくとも上部電極層１０４を露出させることで、第２の層間絶縁層１９を形成する。一方、ストレス緩和領域層３０５は、上記の後に、少なくとも上部電極層１０４の上面および側面、並びに、第２のコンタクト１６の側面を直接覆うように、第２の層間絶縁層１９に用いられる絶縁層より応力が小さく上部電極層１０４に対する第２の層間絶縁層１９の応力を緩和する絶縁層で形成される。また、第２のコンタクト１６は、ストレス緩和領域層３０５を貫通し、上部電極層１０４に至るよう形成される。
より具体的には、図２Ａから図２Ｃの工程の後に、まず、図７Ａに示す工程において、第１の層間絶縁層１４上と、上部電極層１０４、第２の抵抗変化層１０３ｂ、第１の抵抗変化層１０３ａおよび下部電極層１０２を被覆するように第２の層間絶縁層１９３を堆積させる。
次に、図７Ｂに示す工程において、後に形成されるストレス緩和領域層３０５の所定の形状にマスクパターンを形成し、エッチングプロセスにより少なくとも隣り合う複数の抵抗変化素子１０の上部電極層１０４が露出するまで溝状の開口部３０５ａを形成する。このエッチングプロセスには薬液を用いたウェットエッチングプロセス、フッ素系のガスを用いたドライエッチングを用いてもよい。
次に、図７Ｃに示す工程において、溝状の開口部３０５ａに、ストレス緩和領域層３０５となる多孔質構造を有する絶縁層３０５ｂを形成する。ここでは、この多孔質構造を有する絶縁層３０５ｂには第２の層間絶縁層１９３よりも密度が低下し、応力が小さいポーラスシリカを用いる。
次に、図７Ｄに示す工程において、絶縁層３０５ｂを貫通し上部電極層１０４と接続する第２のコンタクト１６を形成する。また、絶縁層３０５ｂ、第２の層間絶縁層１９３および第１の層間絶縁層１４を貫通し、ソースまたはドレイン層１２と接続する第３のコンタクト１７を形成する。このようにして、ストレス緩和領域層３０５を形成する。
次に、図７Ｅに示す工程において、ストレス緩和領域層３０５の上面に、第２のコンタクト１６および第３のコンタクト１７にそれぞれ接続される配線パターン１８を形成する。
以上のようにして、不揮発性記憶素子３は製造される。
このように、不揮発性記憶素子３では、第２の層間絶縁層１９３と上部電極層１０４の間に、第２の層間絶縁層１９３より応力の小さい多孔質構造を有するストレス緩和領域層３０５が形成される。そのため、製造中の熱処理等により発生する第２の層間絶縁層１９３から上部電極層１０４への応力ストレスはストレス緩和領域層３０５で低減することができる。さらに、ストレス緩和領域層３０５は、上部電極層１０４と接続する第２のコンタクト１６と第２の層間絶縁層１９３との間にも形成されているので、製造中の熱処理等により発生する第２の層間絶縁層１９３から第２のコンタクト１６へ加えられる応力ストレスはストレス緩和領域層３０５で低減される。つまり、ストレス緩和領域層３０５は、第２の層間絶縁層１９から第２のコンタクト１６への応力ストレスが低減され、第２のコンタクト１６を通して第２の層間絶縁層１９３から加えられる上部電極層１０４への応力ストレスも低減することができる。
したがって、不揮発性記憶素子３では、第２の層間絶縁層１９３からの応力ストレスによる上部電極層１０４の形状変化（突起の発生）を、実施の形態１の構成（図１）に比べて、さらに抑制することができる。それにより、不揮発性記憶素子３は、実施の形態１の不揮発性記憶素子１（図１Ｂ）に比べて、さらに抵抗値ばらつきを抑えることができる。
さらに、上述したように、抵抗変化素子１０より大きな領域の第２の層間絶縁層１９３をエッチング除去して形成させることが可能であるため、プロセスルールにおける最小パターンを用いることなく多孔質構造で構成されるストレス緩和領域層３０５を形成することができる。このため、微細なプロセスを必要としないため微細化に適している。この抵抗変化素子１０を用いて、例えば、１トランジスタ／１抵抗変化素子で１つの不揮発性記憶部を構成することで、動作が安定した不揮発性記憶素子３を作製することができる。
（変形例）
なお、ストレス緩和領域層３０５は、上述したように、上部電極層１０４の上面および側面、並びに、第２のコンタクト１６を覆うように、上部電極層１０４の側面よりも上の全領域に形成されるとしたがそれに限られない。第２のコンタクト１６を含む上部電極層１０４の上部近傍領域を直接覆うように形成されるとしてもよい。以下、これを実施の形態３の変形例として説明する。
なお、ストレス緩和領域層３０５は、上述したように、上部電極層１０４の上面および側面、並びに、第２のコンタクト１６を覆うように、上部電極層１０４の側面よりも上の全領域に形成されるとしたがそれに限られない。第２のコンタクト１６を含む上部電極層１０４の上部近傍領域を直接覆うように形成されるとしてもよい。以下、これを実施の形態３の変形例として説明する。
図８Ａおよび図８Ｂは、本実施の形態の変形例に係る不揮発性記憶素子の構成を示す図である。図８Ａは平面図を示しており、図８Ｂは図８ＡのＣ２−Ｃ２’線の断面を矢印方向に見た断面図を示している。なお、図８Ａおよび図８Ｂは、不揮発性記憶素子４が２つで構成される場合の例を示している。
図８Ｂに示すように、本変形例の不揮発性記憶素子４は、上述した実施の形態３の不揮発性記憶素子３に対して、ストレス緩和領域層４０５が、抵抗変化素子１０の各々の上部近傍の領域に形成されていることである。このストレス緩和領域層４０５は、上述したストレス緩和領域層３０５と同様に、応力を低減させたプラズマＴＥＯＳ膜や、多孔質構造を有する絶縁層（ポーラスシリカ等）などで構成される。その他の構成は、不揮発性記憶素子３と同じである。なお、図８Ａおよび図８Ｂにおいて、図６Ａおよび図６Ｂと同様の要素には同一の符号を付しており、詳細な説明は省略する。
不揮発性記憶素子４は、このように構成されることで、図８Ｂと図６Ｂとの比較からも明らかなように、第２の層間絶縁層１９４より密度が低く機械強度が低い多孔質構造で構成されるストレス緩和領域層４０５を最小限の領域で形成することができる。これにより、不揮発性記憶素子４は、実施の形態３の不揮発性記憶素子３に比べて機械強度を向上させることができるという効果を奏する。
［不揮発性記憶素子の製造方法］
次に、以上のように構成された本変形例の不揮発性記憶素子４の製造方法について説明する。
次に、以上のように構成された本変形例の不揮発性記憶素子４の製造方法について説明する。
図９Ａ〜図９Ｅは、本発明の実施の形態３の変形例に係る不揮発性記憶素子４の製造方法の工程を示す断面図である。なお、図７Ａ〜図７Ｆと同様の要素には同一の符号を付しており、詳細な説明は省略する。
本変形例に係る不揮発性記憶素子４の製造方法は、上述した実施の形態３に係る不揮発性記憶素子３の製造方法（図７Ｂ）に対して、図９Ｂに示す工程において、後にストレス緩和領域層４０５が形成される開口部４０５ａが個々の抵抗変化素子１０に対して形成されている点が異なる。
また、図９Ｄに示す工程において、ストレス緩和領域層４０５を貫通し上部電極層１０４と接続する第２のコンタクト１６を形成する。また、第２の層間絶縁層１９４および第１の層間絶縁層１４を貫通し、ソースまたはドレイン層１２と接続する第３のコンタクト１７を形成する。これら以外は、実施の形態３に係る不揮発性記憶素子４で説明した内容と同じであり、説明を省略する。
以上のようにして、不揮発性記憶素子４が製造される。
このように製造された不揮発性記憶素子４は、実施の形態３の不揮発性記憶素子３と同様の効果を有する。さらに、この不揮発性記憶素子４では、ストレス緩和領域層４０５を、第２の層間絶縁層１９４より密度が低く、機械強度が低い多孔質構造の絶縁層を用いて不揮発性記憶素子４における最小限の領域に形成することができる。これにより、不揮発性記憶素子４は、実施の形態３の不揮発性記憶素子３と比べて、機械強度を向上させることができる。また、この抵抗変化素子１０を用いても、例えば、１トランジスタ／１抵抗変化素子で１つの不揮発性記憶部を構成することで、動作が安定した不揮発性記憶素子４を作製することができる。
（実施の形態４）
［不揮発性記憶素子］
図１０Ａおよび図１０Ｂは、本発明の実施の形態４に係る不揮発性記憶素子の構成を示す図である。図１０Ａは平面図を示しており、図１０Ｂは図１０ＡのＤ−Ｄ‘線の断面を矢印方向に見た要部の断面図を示している。なお、１０Ａおよび図１０Ｂは不揮発性記憶素子５が２つで構成される場合の例を示している。
［不揮発性記憶素子］
図１０Ａおよび図１０Ｂは、本発明の実施の形態４に係る不揮発性記憶素子の構成を示す図である。図１０Ａは平面図を示しており、図１０Ｂは図１０ＡのＤ−Ｄ‘線の断面を矢印方向に見た要部の断面図を示している。なお、１０Ａおよび図１０Ｂは不揮発性記憶素子５が２つで構成される場合の例を示している。
図１０Ｂに示す本実施の形態の不揮発性記憶素子５は、実施の形態２の不揮発性記憶素子２に対して、ストレス緩和領域層４０５および第２の層間絶縁層１９５の構成が異なる。
具体的には、図１０Ａおよび図１０Ｂに示すように、実施の形態２では、ストレス緩和領域層２０５として、上部電極層１０４と第２の層間絶縁層１９との間に空気層（エアギャップ）が形成されていたのに対して、本実施の形態では、ストレス緩和領域層５０５としての空気層が、上部電極層１０４と第２の層間絶縁層１９５との間に形成されているだけでなく、さらに第２のコンタクト１６と第２の層間絶縁層１９５との間にも形成される。その他の構成は、実施の形態２の不揮発性記憶素子２と同じである。なお、図１０Ａおよび図１０Ｂにおいて、図４Ａおよび図４Ｂと同様の要素には同一の符号を付しており、詳細な説明は省略する。
この不揮発性記憶素子５は、第２の層間絶縁層１９５と上部電極層１０４との間にストレス緩和領域層５０５として空気層（エアギャップ）が形成されていることにより、第２の層間絶縁層１９からの応力ストレスは上部電極層１０４へは加わらない。さらに、この不揮発性記憶素子５は、上部電極層１０４と接続する第２のコンタクト１６と第２の層間絶縁層１９５との間にも空気層（エアギャップ）が形成されている。つまり、不揮発性記憶素子５では、ストレス緩和領域層５０５を備えることにより、第２の層間絶縁層１９５から第２のコンタクト１６へも応力ストレスが加わらないので、第２のコンタクト１６を通して第２の層間絶縁層１９５から加えられる上部電極層１０４への応力ストレスを防止することができる。このようにして、不揮発性記憶素子５では、第２の層間絶縁層１９から加えられる上部電極層１０４への応力ストレスを完全に防止することができる。
この構成により、抵抗変化素子１０においては、第２の層間絶縁層１９５からの応力ストレスによる上部電極層１０４の形状変化（突起の発生）を、実施の形態２の不揮発性記憶素子２（図４Ｂ）に比べて、さらに抑制することができる。それにより、不揮発性記憶素子５は、実施の形態２の不揮発性記憶素子２（図４Ｂ）に比べて、さらに抵抗値ばらつきを抑えることができる。
［不揮発性記憶素子の製造方法］
次に、本発明の実施の形態４に係る不揮発性記憶素子５の製造方法について説明する。
次に、本発明の実施の形態４に係る不揮発性記憶素子５の製造方法について説明する。
図１１Ａ〜図１１Ｄは本発明の実施の形態４に係る不揮発性記憶素子５の製造方法の工程を示す断面図である。なお、図４Ａ〜図４Ｆと同様の要素には同一の符号を付しており、詳細な説明は省略する。
まず、本実施の形態の不揮発性記憶素子５の製造方法は、実施の形態１の不揮発性記憶素子１の製造方法を示す図２Ａから図２Ｃの工程までは同じであるので説明を省略する。
次に、図１１Ａ〜図１１Ｄに示す工程において、上部電極層１０４、第１の抵抗変化層１０３ａ、第２の抵抗変化層１０３ｂおよび下部電極層１０２を覆うように第２の層間絶縁層１９５と同じ材料の絶縁層を形成する。次いで、第２の層間絶縁層１９５と同じ材料の絶縁層をエッチング除去し、少なくとも上部電極層１０４を露出させることで、第２の層間絶縁層１９５を形成するとともに、ストレス緩和領域層５０５として第２の層間絶縁層１９５に対する第２の層間絶縁層１９５の応力を緩和する空気層を形成する。第２のコンタクトは、ストレス緩和領域層５０５と第２の層間絶縁層１９５とを貫通し、上部電極層１０４に至るように形成される。
より具体的には、図１１Ａに示す工程において、第１の層間絶縁層１４上と、上部電極層１０４、第２の抵抗変化層１０３ｂ、第１の抵抗変化層１０３ａおよび下部電極層１０２を被覆するように第２の層間絶縁層１９５を堆積させる。
次に、図１１Ｂに示す工程において、後の工程で第２のコンタクト１６を形成する所定の位置に第２の層間絶縁層１９５を貫通して上部電極層１０４に至るように第２のコンタクト開口部１６Ａを形成する。
次に、図１１Ｃに示す工程において、第２のコンタクト開口部１６Ａに第２のコンタクト１６を形成する。また、第２の層間絶縁層１９５および第１の層間絶縁層１４を貫通し、ソースまたはドレイン層１２と接続する第３のコンタクト１７を形成する。次いで、第２の層間絶縁層１９５の上面に第２のコンタクト１６および第３のコンタクト１７にそれぞれ接続される配線パターン１８を形成する。
次に、図１１Ｄに示す工程において、所定の形状にマスクパターンを形成し、エッチングプロセスによりストレス緩和領域層５０５となる空気層（エアギャップ）を少なくとも上部電極層１０４および第２のコンタクト１６が露出するまで形成する。ここで、このエッチングプロセスには薬液を用いたウェットエッチングプロセス、フッ素系のガスを用いたドライエッチングまたはフッ素系の蒸気ガスを用いた処理（Ｖａｐｏｒ ＨＦ）を用いてもよい。
以上のようにして、不揮発性記憶素子５は製造される。
このように、不揮発性記憶素子５では、第２の層間絶縁層１９５と上部電極層１０４との間にストレス緩和領域層５０５として約５０ｎｍの空気層（エアギャップ）が形成されるので、製造中の熱処理等により発生する第２の層間絶縁層１９５からの応力ストレスは、上部電極層１０４へ加わらない。さらに、この不揮発性記憶素子５では、上部電極層１０４と接続する第２のコンタクト１６と第２の層間絶縁層１９５との間にもストレス緩和領域層５０５として空気層（エアギャップ）が形成されているので、製造中の熱処理等により発生する第２の層間絶縁層１９５から第２のコンタクト１６への応力ストレスは加わらない。そのため、第２の層間絶縁層１９５から第２のコンタクト１６を通して加わる上部電極層１０４への応力ストレスもない。
したがって、不揮発性記憶素子５では、第２の層間絶縁層１９からの応力ストレスにより発生する上部電極層１０４の形状変化（突起の発生）を実施の形態２の不揮発性記憶素子２（図４Ｂ）に比べて、さらに防止できる。
それにより、抵抗変化素子１０の形状を安定させることができるので、実施の形態２の不揮発性記憶素子２（図４Ｂ）に比べて、さらに抵抗値ばらつきを抑えた抵抗変化素子１０を有する不揮発性記憶素子２を実現することができる。さらに、この抵抗変化素子１０を用いて、例えば、１トランジスタ／１抵抗変化素子で１つの不揮発性記憶部を構成した不揮発性記憶素子５を作製すれば、動作が安定した不揮発性記憶素子を作製することができる。
以上、本発明によれば、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子を実現できる。具体的には、熱処理によって層間絶縁層から上部電極層へ印加される応力ストレスが少なくとも上部電極層の上面および側面を直接覆っているストレス緩和領域層により緩和されるので、上部電極層へ加えられる層間絶縁層からの応力ストレスを低減させることができる。そのため、上部電極層のマイグレーションによる上部電極層の形状変化（突起の発生）を抑制することができ、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。
以上、本発明の不揮発性記憶素子およびその製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
本発明の不揮発性記憶素子は、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器の用途において有用である。本発明の不揮発性記憶素子の製造方法は、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いることが可能な不揮発性記憶素子の製造方法として有用である。
１、２、３、４、５ 不揮発性記憶素子
１０ 抵抗変化素子
１１ シリコン基板
１２ ソースまたはドレイン層
１３ ゲート層
１４ 第１の層間絶縁層
１５ 第１のコンタクト
１６ 第２のコンタクト
１６Ａ 第２のコンタクト開口部
１７ 第３のコンタクト
１８ 配線パターン
１９、１９３、１９４、１９５ 第２の層間絶縁層
１０２ 下部電極層
１０３ａ 第１の抵抗変化層
１０３ｂ 第２の抵抗変化層
１０４ 上部電極層
１０５、２０５、３０５、４０５、５０５ ストレス緩和領域層
１０５ａ、３０５ａ、４０５ａ 開口部
８０１ 抵抗変化素子
８０２ 上部電極
８０３ 抵抗変化層
８０４ 下部電極
８１４、８１８ 配線
８１５、８１６ コンタクト
８１９ 層間絶縁層
９０１ 突起
１０ 抵抗変化素子
１１ シリコン基板
１２ ソースまたはドレイン層
１３ ゲート層
１４ 第１の層間絶縁層
１５ 第１のコンタクト
１６ 第２のコンタクト
１６Ａ 第２のコンタクト開口部
１７ 第３のコンタクト
１８ 配線パターン
１９、１９３、１９４、１９５ 第２の層間絶縁層
１０２ 下部電極層
１０３ａ 第１の抵抗変化層
１０３ｂ 第２の抵抗変化層
１０４ 上部電極層
１０５、２０５、３０５、４０５、５０５ ストレス緩和領域層
１０５ａ、３０５ａ、４０５ａ 開口部
８０１ 抵抗変化素子
８０２ 上部電極
８０３ 抵抗変化層
８０４ 下部電極
８１４、８１８ 配線
８１５、８１６ コンタクト
８１９ 層間絶縁層
９０１ 突起
Claims (27)
- 基板と、
前記基板上に形成された下部電極層と、
前記下部電極層上に形成された金属酸化物で構成される第１の抵抗変化層と、
前記第１の抵抗変化層上に形成され、かつ前記第１の抵抗変化層より酸素不足度が小さい金属酸化物で構成される第２の抵抗変化層と、
前記第２の抵抗変化層上に形成された上部電極層と、
少なくとも前記下部電極層、前記第１の抵抗変化層および前記第２の抵抗変化層の側面を覆うように形成された層間絶縁層と、
少なくとも前記上部電極層の上面および側面を直接覆うように設けられ、前記層間絶縁層に用いられる絶縁層より応力が小さく、前記上部電極層に対する応力を緩和するストレス緩和領域層と、
上部電極層に至るように形成されたコンタクトと、
前記コンタクトに接続される配線パターンと、を備え、
前記ストレス緩和領域層は、多孔質構造を有する絶縁層である
不揮発性記憶素子。 - 前記層間絶縁層は、少なくとも前記上部電極層の上面および側面を、前記ストレス緩和領域層を介して覆うように形成されており、
前記コンタクトは、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るよう形成されており、
前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面を直接覆うように前記上部電極層と前記層間絶縁層との間に設けられ、前記上部電極層に対する前記層間絶縁層の応力を緩和する
請求項１に記載の不揮発性記憶素子。 - 前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面、並びに、前記コンタクトの側面を直接覆うように設けられている
請求項１に記載の不揮発性記憶素子。 - 前記上部電極層は、白金族元素の単体または合金である
請求項１から３のいずれか１項に記載の不揮発性記憶素子。 - 前記白金族元素は、白金またはパラジウムである
請求項４に記載の不揮発性記憶素子。 - 前記金属酸化物は、タンタル酸化物ＴａＯｘ（０＜ｘ＜２．５）で構成される
請求項１から５のいずれか１項に記載の不揮発性記憶素子。 - 前記金属酸化物は、タンタル酸化物からなり、
前記第１の抵抗変化層をＴａＯｘ、前記第２の抵抗変化層をＴａＯｙと表したとき、０．８≦ｘ≦１．９、かつ、２．１≦ｙ＜２．５である
請求項１から５のいずれか１項に記載の不揮発性記憶素子。 - 基板と、
前記基板上に形成された下部電極層と、
前記下部電極層上に形成された金属酸化物で構成される第１の抵抗変化層と、
前記第１の抵抗変化層上に形成され、かつ前記第１の抵抗変化層より酸素不足度が小さい金属酸化物で構成される第２の抵抗変化層と、
前記第２の抵抗変化層上に形成された上部電極層と、
少なくとも前記下部電極層、前記第１の抵抗変化層および前記第２の抵抗変化層の側面を覆うように形成された層間絶縁層と、
少なくとも前記上部電極層の上面および側面を直接覆うように設けられ、前記層間絶縁層に用いられる絶縁層より応力が小さく、前記上部電極層に対する応力を緩和するストレス緩和領域層と、
上部電極層に至るように形成されたコンタクトと、
前記コンタクトに接続される配線パターンと、を備え、
前記ストレス緩和領域層は、空気層である
不揮発性記憶素子。 - 前記層間絶縁層は、少なくとも前記上部電極層の上面および側面を、前記ストレス緩和領域層を介して覆うように形成されており、
前記コンタクトは、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るよう形成されており、
前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面を直接覆うように前記上部電極層と前記層間絶縁層との間に設けられ、前記上部電極層に対する前記層間絶縁層の応力を緩和する
請求項８に記載の不揮発性記憶素子。 - 前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面、並びに、前記コンタクトの側面を直接覆うように設けられている
請求項８に記載の不揮発性記憶素子。 - 前記上部電極層は、白金族元素の単体または合金である
請求項８から１０のいずれか１項に記載の不揮発性記憶素子。 - 前記白金族元素は、白金またはパラジウムである
請求項１１に記載の不揮発性記憶素子。 - 前記金属酸化物は、タンタル酸化物ＴａＯｘ（０＜ｘ＜２．５）で構成される
請求項８から１２のいずれか１項に記載の不揮発性記憶素子。 - 前記金属酸化物は、タンタル酸化物からなり、
前記第１の抵抗変化層をＴａＯｘ、前記第２の抵抗変化層をＴａＯｙと表したとき、０．８≦ｘ≦１．９、かつ、２．１≦ｙ＜２．５である
請求項８から１２のいずれか１項に記載の不揮発性記憶素子。 - 基板上に下部電極層を形成する第１工程と、
前記下部電極層上に金属酸化物で構成される第１の抵抗変化層を形成する第２工程と、
前記第１の抵抗変化層より酸素不足度が小さい金属酸化物で構成される第２の抵抗変化層を前記第１の抵抗変化層上に形成する第３工程と、
前記第２の抵抗変化層上に上部電極層を形成する第４工程と、
少なくとも前記上部電極層の上面および側面を直接覆うように、前記上部電極層に対する応力を緩和するストレス緩和領域層を設ける第５工程と、
少なくとも前記下部電極層、前記第１の抵抗変化層および前記第２の抵抗変化層の側面を覆うように層間絶縁層を形成する第６工程と、
上部電極層に至るようコンタクト形成する第７工程と、
前記コンタクトに接続される配線パターンを形成する第８工程と、を含み、
前記第５工程において、前記ストレス緩和領域層は、前記層間絶縁層に用いられる絶縁層より応力が小さい絶縁層であって多孔質構造を有する絶縁層で設けられる
不揮発性記憶素子の製造方法。 - 前記第５工程において、
前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面を直接覆うように、前記多孔質構造を有する絶縁層で設けられ、
前記第６工程において、
前記層間絶縁層は、前記ストレス緩和領域層を介して、少なくとも前記上部電極層の上面および側面を覆うように形成され、
前記第７工程において、
前記コンタクトは、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るように形成される
請求項１５に記載の不揮発性記憶素子の製造方法。 - 前記第６工程では、
前記上部電極層、前記第１の抵抗変化層、前記第２の抵抗変化層および前記下部電極層を覆うように前記層間絶縁層と同じ材料の絶縁層を形成する工程と、
前記層間絶縁層と同じ材料の絶縁層をエッチング除去し、少なくとも前記上部電極層を露出させることで、前記層間絶縁層を形成する工程とを含み、
前記第５工程において、
前記ストレス緩和領域層は、前記第６工程の後に、少なくとも前記上部電極層の上面および側面、並びに、前記コンタクトの側面を直接覆うように、前記多孔質構造を有する絶縁層で形成され、
前記第７工程において、前記コンタクトは、前記ストレス緩和領域層を貫通し、前記上部電極層に至るよう形成される
請求項１５に記載の不揮発性記憶素子の製造方法。 - 前記第４工程において、前記上部電極層は、白金族元素の単体または合金で形成される
請求項１５から１７のいずれかに１項に記載の不揮発性記憶素子の製造方法。 - 前記白金族元素は、白金またはパラジウムである
請求項１８に記載の不揮発性記憶素子の製造方法。 - 前記第２工程および前記第３工程において、
前記金属酸化物は、タンタル酸化物からなり、
前記第１の抵抗変化層をＴａＯｘ、前記第２の抵抗変化層をＴａＯｙと表したとき、前記第１の抵抗変化層および前記第２の抵抗変化層は、０．８≦ｘ≦１．９、かつ、２．１≦ｙ＜２．５を満たすように形成される
請求項１５から１９のいずれか１項に記載の不揮発性記憶素子の製造方法。 - 基板上に下部電極層を形成する工程と、
前記下部電極層上に金属酸化物で構成される第１の抵抗変化層を形成する工程と、
前記第１の抵抗変化層上に、前記第１の抵抗変化層より酸素不足度が小さい金属酸化物で構成される第２の抵抗変化層を形成する工程と、
前記第２の抵抗変化層上に上部電極層を形成する工程と、
少なくとも前記上部電極層の上面および側面を直接覆うように、前記上部電極層に対する応力を緩和するストレス緩和領域層を設ける工程と、
少なくとも前記下部電極層、前記第１の抵抗変化層および前記第２の抵抗変化層の側面を覆うように層間絶縁層を形成する工程と、
上部電極層に至るようコンタクト形成する工程と、
前記コンタクトに接続される配線パターンを形成する工程と、を含み、
前記ストレス緩和領域層を設ける工程において、
前記ストレス緩和領域層は、前記層間絶縁層に用いられる絶縁層より応力が小さい空気層で設けられる
不揮発性記憶素子の製造方法。 - 前記ストレス緩和領域層を設ける工程において、
前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面と前記層間絶縁層との間に形成され、
前記コンタクトを形成する工程において、
前記コンタクトは、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るように形成される
請求項２１に記載の不揮発性記憶素子の製造方法。 - 前記層間絶縁層を形成する工程の前に、少なくとも前記上部電極層の上面および側面を直接覆うように犠牲層を形成する工程をさらに含み、
前記層間絶縁層を形成する工程において、前記層間絶縁膜は、少なくとも前記上部電極層の上面および側面を、前記犠牲層を介して覆うように形成され、
前記層間絶縁層を形成する工程の後に、前記層間絶縁層および前記犠牲層を貫通し、前記上部電極層に至るようにコンタクト開口部を形成する工程をさらに含み、
前記ストレス緩和領域を設ける工程において、前記コンタクト開口部からエッチングにより前記犠牲層を除去することにより前記空気層を形成し、
前記コンタクトを形成する工程において、前記コンタクト開口部に前記コンタクトを形成する
請求項２１に記載の不揮発性記憶素子の製造方法。 - 前記ストレス緩和領域を設ける工程は、前記コンタクトを形成する工程の後に行われ、
前記ストレス緩和領域を設ける工程において、
前記層間絶縁層の一部をエッチング除去し、少なくとも前記上部電極層を露出させることで、前記空気層を形成する
請求項２１に記載の不揮発性記憶素子の製造方法。 - 前記上部電極層を形成する工程において、前記上部電極層は、白金族元素の単体または合金で形成される
請求項２１から２４のいずれかに１項に記載の不揮発性記憶素子の製造方法。 - 前記白金族元素は、白金またはパラジウムである
請求項２５に記載の不揮発性記憶素子の製造方法。 - 前記第１の抵抗変化層を形成する工程および前記第２の抵抗変化層を形成する工程において、
前記金属酸化物は、タンタル酸化物からなり、
前記第１の抵抗変化層をＴａＯｘ、前記第２の抵抗変化層をＴａＯｙと表したとき、前記第１の抵抗変化層および前記第２の抵抗変化層は、０．８≦ｘ≦１．９、かつ、２．１≦ｙ＜２．５を満たすように形成される
請求項２１から２４のいずれか１項に記載の不揮発性記憶素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011535750A JP4975887B2 (ja) | 2010-03-08 | 2011-03-07 | 不揮発性記憶素子およびその製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010050249 | 2010-03-08 | ||
| JP2010050249 | 2010-03-08 | ||
| PCT/JP2011/001315 WO2011111361A1 (ja) | 2010-03-08 | 2011-03-07 | 不揮発性記憶素子およびその製造方法 |
| JP2011535750A JP4975887B2 (ja) | 2010-03-08 | 2011-03-07 | 不揮発性記憶素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP4975887B2 true JP4975887B2 (ja) | 2012-07-11 |
| JPWO2011111361A1 JPWO2011111361A1 (ja) | 2013-06-27 |
Family
ID=44563196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011535750A Active JP4975887B2 (ja) | 2010-03-08 | 2011-03-07 | 不揮発性記憶素子およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8481990B2 (ja) |
| JP (1) | JP4975887B2 (ja) |
| CN (1) | CN102449763B (ja) |
| WO (1) | WO2011111361A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110035783A (ko) * | 2009-09-30 | 2011-04-06 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 제조 방법 |
| JP5611903B2 (ja) * | 2011-08-09 | 2014-10-22 | 株式会社東芝 | 抵抗変化メモリ |
| JP5899474B2 (ja) * | 2011-09-16 | 2016-04-06 | パナソニックＩｐマネジメント株式会社 | 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法 |
| WO2013057912A1 (ja) * | 2011-10-18 | 2013-04-25 | パナソニック株式会社 | 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法 |
| JP5340508B1 (ja) * | 2011-11-17 | 2013-11-13 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置及びその製造方法 |
| KR20130108790A (ko) * | 2012-03-26 | 2013-10-07 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| JP2014103326A (ja) * | 2012-11-21 | 2014-06-05 | Panasonic Corp | 不揮発性記憶素子およびその製造方法 |
| US9478638B2 (en) | 2013-03-12 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive switching random access memory with asymmetric source and drain |
| JP6201151B2 (ja) | 2013-03-18 | 2017-09-27 | パナソニックＩｐマネジメント株式会社 | 不揮発性記憶装置及びその製造方法 |
| JP2015060891A (ja) | 2013-09-17 | 2015-03-30 | 株式会社東芝 | 記憶装置 |
| WO2015115739A1 (ko) * | 2014-01-28 | 2015-08-06 | 한양대학교 산학협력단 | 서로 다른 특성을 갖는 전극층 및/또는 층간 절연층을 이용하는 3차원 플래시 메모리 및 그 제작 방법 |
| KR102264675B1 (ko) * | 2014-12-09 | 2021-06-15 | 삼성전자주식회사 | 반도체 장치 및 그 형성방법 |
| TWI775138B (zh) * | 2020-09-03 | 2022-08-21 | 力晶積成電子製造股份有限公司 | 複合型記憶體結構 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280528A (ja) * | 1999-05-14 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2007027537A (ja) * | 2005-07-20 | 2007-02-01 | Sharp Corp | 可変抵抗素子を備えた半導体記憶装置 |
| JP2008192995A (ja) * | 2007-02-07 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 抵抗変化素子とその製造方法ならびにそれを用いた抵抗変化型メモリ |
| JP2008218541A (ja) * | 2007-03-01 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置およびその製造方法 |
| JP2009124167A (ja) * | 2007-06-05 | 2009-06-04 | Panasonic Corp | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| JP2009260060A (ja) * | 2008-04-17 | 2009-11-05 | Toshiba Corp | 半導体集積回路装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02110957A (ja) | 1988-10-19 | 1990-04-24 | Toshiba Corp | 半導体装置 |
| JPH06120358A (ja) | 1992-10-01 | 1994-04-28 | Hitachi Ltd | 高集積半導体装置及びその製造方法 |
| US6611014B1 (en) | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| CN1311553C (zh) * | 2001-12-12 | 2007-04-18 | 松下电器产业株式会社 | 非易失性存储器及其制造方法 |
| KR100718155B1 (ko) | 2006-02-27 | 2007-05-14 | 삼성전자주식회사 | 두 개의 산화층을 이용한 비휘발성 메모리 소자 |
| KR20090097362A (ko) | 2008-03-11 | 2009-09-16 | 삼성전자주식회사 | 저항 메모리 소자 및 그 형성 방법 |
-
2011
- 2011-03-07 CN CN201180002264.5A patent/CN102449763B/zh not_active Expired - Fee Related
- 2011-03-07 JP JP2011535750A patent/JP4975887B2/ja active Active
- 2011-03-07 US US13/375,027 patent/US8481990B2/en active Active
- 2011-03-07 WO PCT/JP2011/001315 patent/WO2011111361A1/ja active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280528A (ja) * | 1999-05-14 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2007027537A (ja) * | 2005-07-20 | 2007-02-01 | Sharp Corp | 可変抵抗素子を備えた半導体記憶装置 |
| JP2008192995A (ja) * | 2007-02-07 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 抵抗変化素子とその製造方法ならびにそれを用いた抵抗変化型メモリ |
| JP2008218541A (ja) * | 2007-03-01 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置およびその製造方法 |
| JP2009124167A (ja) * | 2007-06-05 | 2009-06-04 | Panasonic Corp | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| JP2009260060A (ja) * | 2008-04-17 | 2009-11-05 | Toshiba Corp | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102449763B (zh) | 2014-07-09 |
| WO2011111361A1 (ja) | 2011-09-15 |
| JPWO2011111361A1 (ja) | 2013-06-27 |
| CN102449763A (zh) | 2012-05-09 |
| US8481990B2 (en) | 2013-07-09 |
| US20120068148A1 (en) | 2012-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4975887B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
| JP3896576B2 (ja) | 不揮発性メモリおよびその製造方法 | |
| JP5340508B1 (ja) | 抵抗変化型不揮発性記憶装置及びその製造方法 | |
| JP5036909B2 (ja) | 抵抗変化型素子及びその製造方法 | |
| JP5597320B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JP5873981B2 (ja) | 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 | |
| JP5236841B1 (ja) | 半導体記憶素子の製造方法 | |
| JP5572749B2 (ja) | 不揮発性記憶素子及びその製造方法 | |
| JP4971522B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| JP5432423B2 (ja) | 不揮発性記憶素子及びその製造方法 | |
| JP5006481B2 (ja) | 不揮発性半導体記憶素子の製造方法 | |
| JP5636092B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
| WO2013038641A1 (ja) | 不揮発性記憶素子の製造方法及び不揮発性記憶素子 | |
| JP2009218411A (ja) | 抵抗記憶素子及びその製造方法 | |
| TW201929014A (zh) | 鐵電組件及形成鐵電組件之方法 | |
| JP5555821B1 (ja) | 不揮発性記憶素子及びその製造方法 | |
| US9142773B2 (en) | Variable resistance nonvolatile memory element and method of manufacturing the same | |
| JP2013168454A (ja) | 半導体記憶装置及びその製造方法 | |
| JP6825085B2 (ja) | 抵抗変化素子の製造方法及び抵抗変化素子 | |
| JP2015146343A (ja) | 不揮発性記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120411 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4975887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |