JPH06120358A - 高集積半導体装置及びその製造方法 - Google Patents

高集積半導体装置及びその製造方法

Info

Publication number
JPH06120358A
JPH06120358A JP4263392A JP26339292A JPH06120358A JP H06120358 A JPH06120358 A JP H06120358A JP 4263392 A JP4263392 A JP 4263392A JP 26339292 A JP26339292 A JP 26339292A JP H06120358 A JPH06120358 A JP H06120358A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
aluminum wiring
intermediate protective
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4263392A
Other languages
English (en)
Inventor
Toshio Nukui
利男 貫井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP4263392A priority Critical patent/JPH06120358A/ja
Publication of JPH06120358A publication Critical patent/JPH06120358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 配線の断線故障や短絡故障の原因となる金属
配線のマイグレーション現象の発生を防止する。 【構成】 多層配線構造の高集積半導体装置1におい
て、第1層アルミニウム配線20と第2層アルミニウム
配線50との間に、バイアススパッタ法などで層間絶縁
膜40を形成する場合に、その形成前に中間保護膜30
を予め形成しておくようにした。この中間保護膜30
を、その内部応力の値が層間絶縁膜40の内部応力値以
下で、且つ第1層アルミニウム配線20に圧縮力を及ぼ
すような特性を有するように、プラズマCVD法におい
て反応ガスの流量比などを適宜調整することによって形
成する。 【効果】 層間絶縁膜の堆積過程においては、アルミニ
ウム配線に直接荷電粒子が衝突するのが妨げられ、また
層間絶縁膜の堆積後においては、層間絶縁膜の内部応力
が緩和されるので、マイグレーション現象の発生が防止
される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体技術さらには高
集積半導体装置における多層配線技術に適用して特に有
効な技術に関し、例えば金属配線上に層間絶縁膜を形成
する場合に利用して有用な技術に関する。
【0002】
【従来の技術】一般に、高集積半導体装置においては、
チップ面積に占める配線面積の割合を小さくするために
多層配線構造が採用されている。従来、この多層配線構
造では、表面の凹凸による急峻な段差に起因する金属配
線の断線・短絡やホトリソグラフィの解像度低下などの
種々の不都合を回避するため、下層金属配線とその上の
上層金属配線との間に介装させる層間絶縁膜をバイアス
スパッタ法やバイアスCVD法で形成することがある。
半導体基板にバイアスを印加した状態で高周波スパッタ
や化学気相成長を行うことにより、酸化珪素の堆積とエ
ッチングが同時に行われ、平坦な層間絶縁膜が形成され
る。
【0003】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、層間絶縁膜を堆積
させる際に、金属配線にバイアスによって加速された放
電ガスイオンなどの荷電粒子が直接衝突するため、例え
ばアルミニウムでできた金属配線の場合には、その面方
位が(111)からずれ、金属配線の内部でアルミニウ
ムイオンが移動するエレクトロマイグレーション現象が
起こる。また、バイアスをかけることによって堆積され
た層間絶縁膜の内部応力が極めて大きくなり、その内部
応力を緩和するために、層間絶縁膜に接して内部応力の
影響を受ける金属配線にストレスマイグレーション現象
が起こる。そのため、金属配線にボイド(空隙)やヒロ
ック(突起)が成長して、断線故障や短絡故障が発生す
るというものである。
【0004】本発明はかかる事情に鑑みてなされたもの
で、配線の断線故障や短絡故障の原因となる金属配線の
マイグレーション現象の発生を防止するように構成され
た高集積半導体装置及びその製造方法を提供することを
主たる目的としている。この発明の前記ならびにそのほ
かの目的と新規な特徴については、本明細書の記述及び
添附図面から明らかになるであろう。
【0005】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、例えば多層配線構造の高集積半
導体装置において、第1層金属配線層と第2層金属配線
層との間に、バイアススパッタ法やバイアスCVD法で
層間絶縁膜を形成する場合に、層間絶縁膜の形成前に中
間保護膜を予め形成しておくようにしたものである。こ
の中間保護膜を、(1)その内部応力の値が層間絶縁膜
の内部応力値以下で、且つ(2)第1層金属配線に圧縮
力を及ぼすような特性を有するように形成する。この様
な特性の中間保護膜は例えば酸化珪素膜をプラズマCV
D法において反応ガスの流量比などを適宜調整すること
によって形成する。
【0006】
【作用】上記した手段によれば、層間絶縁膜を堆積させ
る前に、金属配線に中間保護膜を被覆させておくことに
より、層間絶縁膜の堆積過程においては、この中間保護
膜に荷電粒子が衝突し、金属配線に直接荷電粒子が衝突
するのが妨げられる。また、層間絶縁膜の堆積後におい
ては、(1)、(2)の特性の中間保護膜の緩衝作用に
より、層間絶縁膜の大きな内部応力が緩和されるので、
その内部応力が直接金属配線に及ぼす影響が除去され
る。
【0007】
【実施例】本発明に係る高集積半導体装置及びその製造
方法の一実施例を図1および図2に示し、以下に説明す
る。それらのうち、図1は高集積半導体装置の配線部分
の部分拡大縦断面図、図2は高集積半導体装置の中間保
護膜の内部応力とアルミニウム配線のマイグレーション
発生頻度との相関関係を示す特性図である。
【0008】この高集積半導体装置1は、図1に示すよ
うに、半導体基板10上にフィールド酸化膜15を介し
て例えばアルミニウム合金でできた金属配線、すなわち
第1層アルミニウム配線20が形成され、それら半導体
基板10および第1層アルミニウム配線20に亘る全面
に中間保護膜30が形成され、さらにその上に全面に亘
って層間絶縁膜40(絶縁膜)が堆積されてできている
ものである。本実施例では、層間絶縁膜40上に第2層
アルミニウム配線50が形成されている。
【0009】以下、高集積半導体装置1の形成プロセス
に沿って、詳細に説明する。先ず、半導体基板10上に
形成したフィールド酸化膜15の上にスパッタリング法
等のPVD(Physical Vapor Deposition)法などで
アルミニウム合金薄膜を被着させ、ホトリソグラフィ技
術及びエッチング技術により第1層アルミニウム配線2
0を所望のパターンに形成する。図示省略するが、半導
体基板10にはトランジスタ等の素子が形成されてい
て、それらの素子に第1層アルミニウム配線20がコン
タクトホールを介して電気的に接続されている。
【0010】次に、半導体基板10にバイアスを印加し
ない状態で、特にその厚さを限定しないが、例えば0.
2〜0.6μm程度の厚さの中間保護膜30を形成す
る。この中間保護膜30は例えば酸化珪素(SiO2
でできていて、以下の(1)及び(2)に示す特性を有
している。 (1)その内部応力の値が上記層間絶縁膜40の内部応
力の値以下である。 (2)第1層アルミニウム配線20に圧縮力を及ぼし得
る。すなわち、半導体基板10からの第1層アルミニウ
ム配線20の剥離を防ぎ、半導体基板10に第1層アル
ミニウム配線20を密着させ得るような膜質である。
【0011】以上の(1)及び(2)を満たす内部応力
の値を実験により得られた図2の特性図(横軸の0を境
にtensile側は第1層アルミニウム配線20に引張り力
を及ぼし、compressive側は圧縮力を及ぼす。)に基い
て具体的に例示すると、一般に層間絶縁膜40の内部応
力の値が略2.5×108Pa程度であるため、compres
sive側に0〜2.5×108Pa程度であればよいが、
望ましくは、アルミニウムの欠け発生数をcompressive
側の2.5×108Paにおける発生数以下にするため
に、compressive側に0.6×108〜2.5×108
a程度がよい。より望ましくは、アルミニウムの欠け発
生数を0にするために、compressive側に0.8×108
〜2.0×108Pa程度がよい。
【0012】この様な特性のSiO2膜は、例えば、プ
ラズマCVD法(Chemical VaporDeposition)にお
いて、TEOS(テトラエトキシシラン、Si(OC2
54)と酸素原子を含むガス(例えば、O2ガスな
ど)を流し、TEOSに対するO2ガスの流量を増加さ
せたり、基板温度を上げたり、ガス圧を下げたり、高周
波電力を上げたりすることによって形成される。
【0013】次に、バイアススパッタ法やバイアスCV
D法によって半導体基板10にバイアスを印加した状態
でSiO2からなる層間絶縁膜40を堆積させる。さら
にその上に、第1層アルミニウム配線20と同様にして
第2層アルミニウム配線50を形成する。必要に応じて
第3層以上のアルミニウム配線も形成する。第3層以上
のアルミニウム配線を形成する場合には、第1層アルミ
ニウム配線20の形成から第2層アルミニウム配線50
の形成に至る過程と同様に、下層のアルミニウム配線の
上に中間保護膜30および層間絶縁膜40を順次堆積さ
せてから、上層のアルミニウム配線を形成する。
【0014】なお、図2の相関関係を調べるための実験
においては、半導体基板10にシリコンのベアウェハを
用い、第1層アルミニウム配線20をAl−Cu−Si
合金によって線幅が0.5μmで長さが1mmになるよう
に形成し、TEOSに対するO2ガスの流量比を種々変
化させてプラズマCVD法により種々の特性の中間保護
膜30を0.4μm堆積させ、バイアススパッタ法によ
り層間絶縁膜40を2.2μm堆積させたものを、40
0℃で30分間熱処理して試料としている。
【0015】以上、詳述したように、本実施例の高集積
半導体装置1によれば、層間絶縁膜40を堆積させる前
に、第1層アルミニウム配線20に中間保護膜30を被
覆させておくことにより、層間絶縁膜40を堆積させる
際に、中間保護膜30に荷電粒子が衝突し、第1層アル
ミニウム配線20に直接荷電粒子が衝突するのが妨げら
れるので、第1層アルミニウム配線20の面方位が衝突
によって(111)からずれることに起因するアルミニ
ウムのエレクトロマイグレーション現象の発生が防止さ
れる。また、層間絶縁膜40の堆積後においては、中間
保護膜30の緩衝作用により、層間絶縁膜40の大きな
内部応力が緩和されるため、その内部応力が直接第1層
アルミニウム配線20に及ぼす影響が除去されるので、
層間絶縁膜40の内部応力に起因するアルミニウムのス
トレスマイグレーション現象の発生が防止される。
【0016】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、中
間保護膜30は、TEOSとO2ガスを流してプラズマ
CVD法により形成されるとしたが、常圧CVD法や減
圧CVD法などを用いてもよいし、PVD法などの他の
方法を用いてもよい。反応ガスもTEOSとO2ガスに
限らず、モノシランやジクロロシランなどを用いてもよ
い。また、中間保護膜30は半導体基板10および第1
層アルミニウム配線20に亘る全面に形成されていると
したが、少なくとも第1層アルミニウム配線20を被覆
していればよい。さらに、中間保護膜30は酸化珪素で
できているとしたが、半導体装置において適用される絶
縁膜であれば酸化珪素に限らず、例えば窒化珪素など、
異なる組成のものでできていてもよい。さらにまた、第
1層アルミニウム配線20や第2層アルミニウム配線5
0などの金属配線はアルミニウム合金でできているとし
たが、アルミニウム合金以外の金属でもよいのはいうま
でもないし、その形成にあたってスパッタリング法以外
のPVD法、例えば真空蒸着法等を用いてもよいし、C
VD法などを用いてもよい。なお、金属配線上に層間絶
縁膜を形成する場合のみならず、素子の保護・安定化の
ためのパッシベーション膜を形成する場合にも適用する
ことができる。
【0017】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である高集積
半導体装置における多層配線技術に適用した場合につい
て説明したが、この発明はそれに限定されるものではな
く、金属配線上に絶縁膜を形成する場合、例えばマイク
ロマシーニング技術などに利用することができる。
【0018】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、中間保護膜によって、絶縁
膜の堆積過程においては、金属配線に直接荷電粒子が衝
突するのが妨げられ、また絶縁膜の堆積後においては、
絶縁膜の内部応力が緩和されるので、配線の断線故障や
短絡故障の原因となるマイグレーション現象の発生が防
止される。
【図面の簡単な説明】
【図1】本実施例における高集積半導体装置の配線部分
の部分拡大縦断面図である。
【図2】高集積半導体装置の中間保護膜の内部応力とア
ルミニウム配線のマイグレーション発生頻度との相関関
係を示す特性図である。
【符号の説明】
1 高集積半導体装置 10 半導体基板 20 第1層アルミニウム配線(金属配線) 30 中間保護膜 40 層間絶縁膜(絶縁膜)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された金属配線と、
    該金属配線上に、前記半導体基板にバイアスを印加した
    状態で、積層された絶縁膜との間に、前記金属配線を被
    覆して同金属配線を保護する中間保護膜が介装されてい
    ることを特徴とする高集積半導体装置。
  2. 【請求項2】 前記中間保護膜は、前記半導体基板にバ
    イアスを印加しない状態で成膜された酸化珪素膜である
    ことを特徴とする請求項1記載の高集積半導体装置。
  3. 【請求項3】 金属配線を形成した後、請求項1または
    2記載の中間保護膜をプラズマCVD法により成膜して
    から、絶縁膜をバイアススパッタ法により成膜すること
    を特徴とする高集積半導体装置の製造方法。
JP4263392A 1992-10-01 1992-10-01 高集積半導体装置及びその製造方法 Pending JPH06120358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4263392A JPH06120358A (ja) 1992-10-01 1992-10-01 高集積半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4263392A JPH06120358A (ja) 1992-10-01 1992-10-01 高集積半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06120358A true JPH06120358A (ja) 1994-04-28

Family

ID=17388860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4263392A Pending JPH06120358A (ja) 1992-10-01 1992-10-01 高集積半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06120358A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091426A (ja) * 2010-12-20 2011-05-06 Renesas Electronics Corp 半導体装置の製造方法
US8481990B2 (en) 2010-03-08 2013-07-09 Panasonic Corporation Nonvolatile memory element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481990B2 (en) 2010-03-08 2013-07-09 Panasonic Corporation Nonvolatile memory element
JP2011091426A (ja) * 2010-12-20 2011-05-06 Renesas Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6143672A (en) Method of reducing metal voidings in 0.25 μm AL interconnect
US5399529A (en) Process for producing semiconductor devices
KR101126850B1 (ko) 이중 라이너 캡핑층 상호접속 구조물
US6268274B1 (en) Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
KR20010086329A (ko) 반도체 장치 및 그 제조방법
JPH09270427A (ja) 半導体装置及びその製造方法
US6103639A (en) Method of reducing pin holes in a nitride passivation layer
KR100248572B1 (ko) 반도체장치 및 그제조방법
JP3601988B2 (ja) 絶縁膜の形成方法
JPH06120358A (ja) 高集積半導体装置及びその製造方法
KR100571643B1 (ko) 반도체 소자의 제조방법
JPH09172017A (ja) 半導体装置の製造方法
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JP2001176875A (ja) 半導体装置
JPH0555199A (ja) 半導体装置
US6426016B1 (en) Method for etching passivation layers and antireflective layer on a substrate
JP2001144180A (ja) 多層配線構造及びその製造方法
US6566263B1 (en) Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule
JP2002289609A (ja) 半導体装置及びその製造方法
JP2002025991A (ja) プラズマクリーニング方法、半導体装置の製造方法
JP2674654B2 (ja) 半導体装置の製造方法
US6309963B1 (en) Method for manufacturing semiconductor device
JPH07201779A (ja) 電極配線およびその形成方法
JPH07263553A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees