JPH07263553A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07263553A JPH07263553A JP6055601A JP5560194A JPH07263553A JP H07263553 A JPH07263553 A JP H07263553A JP 6055601 A JP6055601 A JP 6055601A JP 5560194 A JP5560194 A JP 5560194A JP H07263553 A JPH07263553 A JP H07263553A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sio
- sog
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】 (修正有)
【目的】SOG層と下地P−SiO層との密着性を向上
させることができ、層間絶縁層におけるSOG層と下地
P−SiO層との間の密着性不良に基づくクラックの発
生を防止することができるため、安定した平坦化プロセ
スが可能となる半導体装置の製造方法の提供。 【構成】配線層2間に、下地P−SiO層3とSOG層
5からなる層間絶縁層を有する半導体装置の製造方法で
あって、下地P−SiO層を形成した後、該下地P−S
iO層の表面にOH基を多量に含むP−SiO表面層4
を形成し、さらにSOG層を形成する工程を含む半導体
装置の製造方法。
させることができ、層間絶縁層におけるSOG層と下地
P−SiO層との間の密着性不良に基づくクラックの発
生を防止することができるため、安定した平坦化プロセ
スが可能となる半導体装置の製造方法の提供。 【構成】配線層2間に、下地P−SiO層3とSOG層
5からなる層間絶縁層を有する半導体装置の製造方法で
あって、下地P−SiO層を形成した後、該下地P−S
iO層の表面にOH基を多量に含むP−SiO表面層4
を形成し、さらにSOG層を形成する工程を含む半導体
装置の製造方法。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、平坦な層間絶縁膜におけるクラックの発
生を防止することができる半導体装置の製造方法に関す
る。
に関し、特に、平坦な層間絶縁膜におけるクラックの発
生を防止することができる半導体装置の製造方法に関す
る。
【0002】
【従来の技術】多層配線の配線層間に配設される層間絶
縁層は、一般に、第1層目の配線層の上にスピン・オン
・グラス法によってSOG層を形成し、加熱処理によっ
てSOG層を平坦化する方法によって形成されている。
このSOG膜は水分吸湿性が高いため、図2(A)に示
すように、まず、第1層目の配線層11上に下地P−S
iO層12を形成する。次に、図2(B)に示すよう
に、SOG膜13をスピンコートし、400℃程度の熱
処理を加えて平坦化した後、その上にP−SiO膜を成
膜し、平坦な層間絶縁層を形成している。
縁層は、一般に、第1層目の配線層の上にスピン・オン
・グラス法によってSOG層を形成し、加熱処理によっ
てSOG層を平坦化する方法によって形成されている。
このSOG膜は水分吸湿性が高いため、図2(A)に示
すように、まず、第1層目の配線層11上に下地P−S
iO層12を形成する。次に、図2(B)に示すよう
に、SOG膜13をスピンコートし、400℃程度の熱
処理を加えて平坦化した後、その上にP−SiO膜を成
膜し、平坦な層間絶縁層を形成している。
【0003】このSOG膜は、下地酸化膜とOH基を介
して結合しているが、このSOG膜が、特に無機SOG
膜のように、自己応力が大きいものである場合、図2
(C)に示すように、パッド部14等において、下地P
−SiO層12からSOG層13が剥がれる不具合が発
生することがあった。この剥がれの発生を防止する方法
として、下地がPSG膜の場合には、CF4 +O2 プラ
ズマによる処理によってPSG膜とSOG膜の密着性を
向上させる方法等が提案されている(特開昭60−46
036号公報)。
して結合しているが、このSOG膜が、特に無機SOG
膜のように、自己応力が大きいものである場合、図2
(C)に示すように、パッド部14等において、下地P
−SiO層12からSOG層13が剥がれる不具合が発
生することがあった。この剥がれの発生を防止する方法
として、下地がPSG膜の場合には、CF4 +O2 プラ
ズマによる処理によってPSG膜とSOG膜の密着性を
向上させる方法等が提案されている(特開昭60−46
036号公報)。
【0004】
【発明が解決しようとする課題】しかし、前記CF4 +
O2 プラズマを用いる処理による方法においては、プラ
ズマ工程を新たに加える必要が生じてコストの増大の原
因となったり、また、プラズマ処理によるダメージの発
生、また、スループットの低下等を招く等の問題があっ
た。
O2 プラズマを用いる処理による方法においては、プラ
ズマ工程を新たに加える必要が生じてコストの増大の原
因となったり、また、プラズマ処理によるダメージの発
生、また、スループットの低下等を招く等の問題があっ
た。
【0005】そこで本発明の目的は、簡便な方法によっ
て、SOG層と下地P−SiO層との密着性を向上させ
ることができ、層間絶縁層におけるSOG層と下地P−
SiO層との間の密着性不良に基づくクラックの発生を
防止することができるため、安定した平坦化プロセスが
可能となる半導体装置の製造方法を提供することにあ
る。
て、SOG層と下地P−SiO層との密着性を向上させ
ることができ、層間絶縁層におけるSOG層と下地P−
SiO層との間の密着性不良に基づくクラックの発生を
防止することができるため、安定した平坦化プロセスが
可能となる半導体装置の製造方法を提供することにあ
る。
【0006】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、配線層間に、下地P−SiO層とSOG
層からなる層間絶縁層を有する半導体装置の製造方法で
あって、下地P−SiO層を形成した後、該下地P−S
iO層の表面にOH基を多量に含むP−SiO表面層を
形成し、さらにSOG層を形成する工程を含む半導体装
置の製造方法を提供するものである。
に、本発明は、配線層間に、下地P−SiO層とSOG
層からなる層間絶縁層を有する半導体装置の製造方法で
あって、下地P−SiO層を形成した後、該下地P−S
iO層の表面にOH基を多量に含むP−SiO表面層を
形成し、さらにSOG層を形成する工程を含む半導体装
置の製造方法を提供するものである。
【0007】以下、半導体基板上に配線層を形成した
後、本発明の半導体装置の製造方法(以下、「本発明の
方法」という)を適用して、配線層の上部に平坦な層間
絶縁層を形成する図1(A)〜(D)に示す工程を例に
とり、本発明の方法について詳細に説明する。
後、本発明の半導体装置の製造方法(以下、「本発明の
方法」という)を適用して、配線層の上部に平坦な層間
絶縁層を形成する図1(A)〜(D)に示す工程を例に
とり、本発明の方法について詳細に説明する。
【0008】図1(A)〜(D)に示す工程において
は、まず、半導体基板1上に形成された、Al合金、多
結晶シリコン、ポリシリサイド等からなる配線層2の上
部に、図1(A)に示すように、下地P−SiO層3が
形成される。この下地P−SiO層3の形成は、特に制
限されず、常法にしたがって行うことができる。また、
この下地P−SiO層の厚さは、配線層の厚さ、配線間
隔等にしたがって適宜決定されるが、通常、2000〜
3000Å程度である。
は、まず、半導体基板1上に形成された、Al合金、多
結晶シリコン、ポリシリサイド等からなる配線層2の上
部に、図1(A)に示すように、下地P−SiO層3が
形成される。この下地P−SiO層3の形成は、特に制
限されず、常法にしたがって行うことができる。また、
この下地P−SiO層の厚さは、配線層の厚さ、配線間
隔等にしたがって適宜決定されるが、通常、2000〜
3000Å程度である。
【0009】次に、本発明の方法においては、図1
(B)に示すように、下地P−SiO層3の上にOH基
を多量に含むP−SiO表面層4を形成する。このP−
SiO表面層におけるOH基の量は、通常、SiOの量
と比較して、0.4〜0.5程度であるが、密着性の向
上のためには、0.7〜0.8程度であるのが好まし
い。また、このP−SiO表面層の厚さは、薄いほど良
いが、通常、300〜500Å程度である。
(B)に示すように、下地P−SiO層3の上にOH基
を多量に含むP−SiO表面層4を形成する。このP−
SiO表面層におけるOH基の量は、通常、SiOの量
と比較して、0.4〜0.5程度であるが、密着性の向
上のためには、0.7〜0.8程度であるのが好まし
い。また、このP−SiO表面層の厚さは、薄いほど良
いが、通常、300〜500Å程度である。
【0010】OH基を多量に含むP−SiO表面層の形
成は、前記下地P−SiO層の形成に続いて、同一の成
膜装置内において、連続して行ってもよいし、下地P−
SiO層を形成した後、異なる成膜装置を用いて行って
もよい。このOH基を多量に含むP−SiO表面層を形
成する方法としては、プラズマ密度を下げ、反応混合物
を未分解にして行う方法が有効であり、具体的には、プ
ラズマの放電電圧を段階的に下げる、CVD装置の電極
板間隔を段階的に広げる等の方法が有効である。
成は、前記下地P−SiO層の形成に続いて、同一の成
膜装置内において、連続して行ってもよいし、下地P−
SiO層を形成した後、異なる成膜装置を用いて行って
もよい。このOH基を多量に含むP−SiO表面層を形
成する方法としては、プラズマ密度を下げ、反応混合物
を未分解にして行う方法が有効であり、具体的には、プ
ラズマの放電電圧を段階的に下げる、CVD装置の電極
板間隔を段階的に広げる等の方法が有効である。
【0011】本発明の方法において、このOH基を多量
に含むP−SiO表面層の形成を、前記下地P−SiO
層をプラズマCVD装置内で形成した後、引き続いて、
同じプラズマCVD装置において、プラズマの放電電圧
を段階的に下げる、CVD装置の電極板間隔を段階的に
広げる等の操作によって、プラズマ密度を下げ、反応混
合物を未分解にする方法が、良好な制御性で表面層に薄
膜を形成できる点で、有効である。
に含むP−SiO表面層の形成を、前記下地P−SiO
層をプラズマCVD装置内で形成した後、引き続いて、
同じプラズマCVD装置において、プラズマの放電電圧
を段階的に下げる、CVD装置の電極板間隔を段階的に
広げる等の操作によって、プラズマ密度を下げ、反応混
合物を未分解にする方法が、良好な制御性で表面層に薄
膜を形成できる点で、有効である。
【0012】次に、常法にしたがって、図1(C)に示
すように、P−SiO表面層4の上にSOG層5を形成
し、さらに加熱処理等により、図1(D)に示すよう
に、SOG層5の平坦化を行い、配線層2の上に、下地
P−SiO層3、P−SiO表面層4およびSOG層5
からなる平坦な層間絶縁層6を得ることができる。さら
に、この層間絶縁層6の上部にP−SiO層等を形成し
た後、2層目の配線層等を形成することができる。
すように、P−SiO表面層4の上にSOG層5を形成
し、さらに加熱処理等により、図1(D)に示すよう
に、SOG層5の平坦化を行い、配線層2の上に、下地
P−SiO層3、P−SiO表面層4およびSOG層5
からなる平坦な層間絶縁層6を得ることができる。さら
に、この層間絶縁層6の上部にP−SiO層等を形成し
た後、2層目の配線層等を形成することができる。
【0013】本発明の方法は、以上の図1(A)〜
(D)に示す工程に制限されず、半導体装置の製造にお
いて、SOG層と下地P−SiO層とを有する層間膜の
製造工程のいずれの工程にも、適用可能である。
(D)に示す工程に制限されず、半導体装置の製造にお
いて、SOG層と下地P−SiO層とを有する層間膜の
製造工程のいずれの工程にも、適用可能である。
【0014】
【作用】一般に、SOG層と下地P−SiO層との密着
性は、両層が有するOH基同士の結合によって決定され
る。したがって、P−SiO膜のOH基が増加すると、
OH基を有するSOG膜との密着性が向上すると考えら
れる。そのため、本発明の方法においては、下地P−S
iO層とSOG層とは、OH基を多量に含有するP−S
iO表面層の介在によって、密着性が向上し、クラック
の発生を防止することができると考えられる。
性は、両層が有するOH基同士の結合によって決定され
る。したがって、P−SiO膜のOH基が増加すると、
OH基を有するSOG膜との密着性が向上すると考えら
れる。そのため、本発明の方法においては、下地P−S
iO層とSOG層とは、OH基を多量に含有するP−S
iO表面層の介在によって、密着性が向上し、クラック
の発生を防止することができると考えられる。
【0015】
【実施例】以下、本発明の実施例を挙げ、本発明をより
具体的に説明する。
具体的に説明する。
【0016】(実施例1)プラズマCVD装置(日立電
子エンジニアリング(株)製、WD−8300P)を用
い、Siウェーハに形成した高さ5000ÅのAl配線
層の上に、下記条件で厚さ2000ÅのP−SiO膜を
成膜した。 ガス条件: SiH4 :300sccm N2 O:600sccm 温度:360℃、 圧力:5Torr プラズマ出力:300W 次に、ガス条件を変えずに、プラズマ出力を200Wで
1秒、100Wで1秒と徐々に下げて成膜を続けた。こ
のとき、SiH4 およびN2 Oは、プラズマ出力を落と
すことにより、完全なSiO2 とならず未反応の多いP
−SiO表面層を形成した。この表面層は、OH基の量
がSiOとの比較で0.8であった。また、このP−S
iO表面層の膜厚は約500Åであった。次いで、スピ
ンコート法によって無機SOGを2度塗りした後、40
0℃で加熱処理して2500ÅのSOG層を成膜した。
得られた下地P−SiO層、P−SiO表面層およびS
OG層からなる層間絶縁層は剥がれが生じていなかっ
た。
子エンジニアリング(株)製、WD−8300P)を用
い、Siウェーハに形成した高さ5000ÅのAl配線
層の上に、下記条件で厚さ2000ÅのP−SiO膜を
成膜した。 ガス条件: SiH4 :300sccm N2 O:600sccm 温度:360℃、 圧力:5Torr プラズマ出力:300W 次に、ガス条件を変えずに、プラズマ出力を200Wで
1秒、100Wで1秒と徐々に下げて成膜を続けた。こ
のとき、SiH4 およびN2 Oは、プラズマ出力を落と
すことにより、完全なSiO2 とならず未反応の多いP
−SiO表面層を形成した。この表面層は、OH基の量
がSiOとの比較で0.8であった。また、このP−S
iO表面層の膜厚は約500Åであった。次いで、スピ
ンコート法によって無機SOGを2度塗りした後、40
0℃で加熱処理して2500ÅのSOG層を成膜した。
得られた下地P−SiO層、P−SiO表面層およびS
OG層からなる層間絶縁層は剥がれが生じていなかっ
た。
【0017】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、簡便な方法によって、SOG層と下地P−SiO層
との密着性を向上させることができ、層間絶縁層におけ
るSOG層と下地P−SiO層との間の密着性不良に基
づくクラックの発生を防止することができるため、安定
した平坦化プロセスが可能となる。
ば、簡便な方法によって、SOG層と下地P−SiO層
との密着性を向上させることができ、層間絶縁層におけ
るSOG層と下地P−SiO層との間の密着性不良に基
づくクラックの発生を防止することができるため、安定
した平坦化プロセスが可能となる。
【図1】 本発明の方法を説明する模式断面図。
【図2】 従来のSOG膜による平坦化工程を説明する
模式図。
模式図。
1 半導体基板 2 配線層 3 下地P−SiO層 4 P−SiO表面層 5 SOG層 11 配線層 12 下地P−SiO層 13 SOG膜 14 パッド部
Claims (1)
- 【請求項1】配線層間に、下地P−SiO層とSOG層
からなる層間絶縁層を有する半導体装置の製造方法であ
って、下地P−SiO層を形成した後、該下地P−Si
O層の表面にOH基を多量に含むP−SiO表面層を形
成し、さらにSOG層を形成する工程を含む半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5560194A JP2834667B2 (ja) | 1994-03-25 | 1994-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5560194A JP2834667B2 (ja) | 1994-03-25 | 1994-03-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07263553A true JPH07263553A (ja) | 1995-10-13 |
JP2834667B2 JP2834667B2 (ja) | 1998-12-09 |
Family
ID=13003304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5560194A Expired - Fee Related JP2834667B2 (ja) | 1994-03-25 | 1994-03-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2834667B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003034508A1 (en) * | 2001-10-12 | 2003-04-24 | Nichia Corporation | Light emitting device and method for manufacture thereof |
US7105857B2 (en) | 2002-07-08 | 2006-09-12 | Nichia Corporation | Nitride semiconductor device comprising bonded substrate and fabrication method of the same |
JP2007266081A (ja) * | 2006-03-27 | 2007-10-11 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1994
- 1994-03-25 JP JP5560194A patent/JP2834667B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003034508A1 (en) * | 2001-10-12 | 2003-04-24 | Nichia Corporation | Light emitting device and method for manufacture thereof |
US7301175B2 (en) | 2001-10-12 | 2007-11-27 | Nichia Corporation | Light emitting apparatus and method of manufacturing the same |
US7390684B2 (en) | 2001-10-12 | 2008-06-24 | Nichia Corporation | Light emitting apparatus and method of manufacturing the same |
US7105857B2 (en) | 2002-07-08 | 2006-09-12 | Nichia Corporation | Nitride semiconductor device comprising bonded substrate and fabrication method of the same |
US7378334B2 (en) | 2002-07-08 | 2008-05-27 | Nichia Corporation | Nitride semiconductor device comprising bonded substrate and fabrication method of the same |
US8030665B2 (en) | 2002-07-08 | 2011-10-04 | Nichia Corporation | Nitride semiconductor device comprising bonded substrate and fabrication method of the same |
JP2007266081A (ja) * | 2006-03-27 | 2007-10-11 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2834667B2 (ja) | 1998-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
US5631197A (en) | Sacrificial etchback layer for improved spin-on-glass planarization | |
JPH08222559A (ja) | 半導体装置の製造方法 | |
JPH07312353A (ja) | 半導体装置の製造方法 | |
JPH07263553A (ja) | 半導体装置の製造方法 | |
JPH07335753A (ja) | 半導体装置及びその製造方法 | |
JPH02292826A (ja) | 半導体装置 | |
JP2001176875A (ja) | 半導体装置 | |
JPH0562967A (ja) | 半導体装置の製造方法 | |
JP4616492B2 (ja) | 半導体素子の絶縁膜形成方法 | |
JP3158835B2 (ja) | 半導体装置とその製造方法 | |
JPH0637069A (ja) | 半導体装置の製造方法 | |
US6309963B1 (en) | Method for manufacturing semiconductor device | |
KR100367499B1 (ko) | 반도체소자의제조방법 | |
JPH0878521A (ja) | 半導体装置の製造方法 | |
JPH07221176A (ja) | 半導体装置の製造方法 | |
KR19980084463A (ko) | 반도체 소자의 제조방법 | |
JPH07153840A (ja) | 半導体装置およびその製造方法 | |
JP2674654B2 (ja) | 半導体装置の製造方法 | |
JPH09246379A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH07307308A (ja) | 成膜方法およびそれを用いた半導体集積回路装置の製造方法 | |
JP2833370B2 (ja) | 半導体装置の製造方法 | |
JPH06120358A (ja) | 高集積半導体装置及びその製造方法 | |
JP2000232100A (ja) | 半導体装置とその製法 | |
JPH0810692B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980916 |
|
LAPS | Cancellation because of no payment of annual fees |