JPH08148559A - 絶縁膜を有する半導体装置の製造方法 - Google Patents

絶縁膜を有する半導体装置の製造方法

Info

Publication number
JPH08148559A
JPH08148559A JP6280619A JP28061994A JPH08148559A JP H08148559 A JPH08148559 A JP H08148559A JP 6280619 A JP6280619 A JP 6280619A JP 28061994 A JP28061994 A JP 28061994A JP H08148559 A JPH08148559 A JP H08148559A
Authority
JP
Japan
Prior art keywords
polysilazane
wiring
semiconductor device
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6280619A
Other languages
English (en)
Inventor
Daitei Shin
大▲提▼ 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6280619A priority Critical patent/JPH08148559A/ja
Priority to US08/509,283 priority patent/US5665643A/en
Priority to KR1019950023416A priority patent/KR0159177B1/ko
Publication of JPH08148559A publication Critical patent/JPH08148559A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 基板上に塗布されたポリシラザンを、その下
層に形成された配線の腐食及び欠損を引き起こすことな
くキュアして形成された絶縁膜を有する半導体装置の製
造方法を提供する。 【構成】 表面に段差を有する基板を準備する工程と、
基板表面の上にポリシラザンを塗布する工程と、ポリシ
ラザンを非酸化性雰囲気中でキュアする工程とを含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁膜の製造に関し、
特に絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路装置に対する高集積度、
高速動作の要求はますます高まっている。多くの半導体
素子を集積化し、かつ高速動作させるには、狭いチップ
面積内に多くの半導体素子を配置することが必要であ
り、多層配線で素子間を接続することも必要となる。配
線層数も増加する。また、各配線の幅を狭くすることが
望まれ、同一抵抗値の配線を幅の狭い配線で作ろうとす
ると配線の高さは高くなる。
【０００３】このような多層配線を形成したチップ表面
は、激しい凹凸を示すようになる。表面の凹凸が激しく
なると、その上に形成する配線層等のステップカバレー
ジが悪くなるのみでなく、ホトリソグラフィ精度も低下
する。従って、多層配線を作成する場合、配線層を形成
する前の、層間絶縁膜等の下地の表面を平坦化する技術
が重要度を増している。
【０００４】絶縁層の平坦化技術としては、ホスホシリ
ケートガラス（ＰＳＧ）、ボロシリケートガラス（ＢＳ
Ｇ）、ボロホスホシリケートガラス（ＢＰＳＧ）等、不
純物を添加して軟化点を下げたガラスのリフローが知ら
れている。しかし、これらのリフローも比較的高い温度
を必要とし、Ａｌ等の耐熱性の低い配線層や高精度の不
純物プロフィールを有する半導体チップに適用するには
制限がある。
【０００５】より低温度で平坦化を実現する技術が求め
られている。テトラエトキシオルソシラン（ＴＥＯＳ）
とオゾンとを反応させてシリコン酸化膜を堆積する技術
は、比較的低温で行なうことができ、下地表面の段差を
低減する自己平坦化機能を有する。但し、オゾン−ＴＥ
ＯＳ酸化膜は比較的間隔の狭い凸部間の領域は効率的に
埋め戻すことができるが、凸部間の間隔が広くなると平
坦化の性能は低下する。
【０００６】ポリシラザン等の液相のシリコン化合物を
スピン塗布した後、キュアして酸化シリコン膜を得るス
ピンオングラス（ＳＯＧ）は、常温でスピンオンがで
き、液相であるため平坦化機能に優れている。
【０００７】
【発明が解決しようとする課題】オゾン−ＴＥＯＳ酸化
膜で段差基板表面を平坦化する方法は、配線パターン等
に起因する凸部間の間隔が広い場合、十分な平坦化を実
現することが困難である。
【０００８】ＳＯＧにより酸化シリコン膜を形成する場
合は、基板表面にポリシラザンをスピンコートした後、
水蒸気中でキュアし、ポリマ中のシラザン結合のＮ原子
をＯ原子に置換する。しかし、水蒸気中でキュアすると
水分がＳＯＧ膜下の配線材料まで到達するため配線が腐
食しやすくなる。また、急激にＮ原子をＯ原子に置換す
ることにより発熱が生じる。この発熱により、腐食まで
には至らないものの、配線が欠損し局所的に配線幅が狭
くなる場合もある。配線幅が狭くなるとその部分の電流
密度が増加し、エレクトロマイグレーション現象が発生
しやすくなる。欠損が大きくなると断線に至る場合もあ
る。
【０００９】本発明の目的は、基板上に塗布されたポリ
シラザンを、その下層に形成された配線の腐食及び欠損
を引き起こすことなくキュアして形成された絶縁膜を有
する半導体装置の製造方法を提供することである。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、表面に段差を有する基板を準備する工程と、
前記基板表面の上にポリシラザンを塗布する工程と、前
記ポリシラザンを非酸化性雰囲気中でキュアする工程と
を含む。
【００１１】前記段差を有する基板を準備する工程で、
絶縁表面を有する基板を準備し、前記絶縁表面上に配線
を形成してもよい。前記段差を有する基板を準備する工
程の後、前記ポリシラザンを塗布する工程の前に、前記
基板表面の上にＣＶＤにより絶縁膜を堆積する工程を実
施してもよい。
【００１２】前記絶縁膜を堆積する工程の後、前記ポリ
シラザンを塗布する工程の前に、前記絶縁膜上にテトラ
エトキシオルソシランを原料として酸化シリコン膜を堆
積する工程を実施してもよい。
【００１３】
【作用】ポリシラザンを非酸化性雰囲気中でキュアすれ
ば、シラザン結合のＮ原子からＯ原子への急激な置換反
応が起こらない。このため、Ｎ原子からＯ原子への置換
反応による発熱を抑制することができる。
【００１４】また、非酸化性雰囲気中でキュアすること
により、下地表面の上に形成された配線に断線及び欠損
が発生することを防止できる。また、キュア雰囲気中に
水分を含まないため、配線の腐食を防止することができ
る。
【００１５】ポリシラザンをキュアして形成した絶縁膜
は、ＣＶＤで形成したＳｉＯ2 膜に比べて絶縁性が悪
い。配線及び配線が形成された下地表面を覆うように、
ＣＶＤで絶縁膜を形成し、その上にポリシラザンを塗布
することにより、配線層間の絶縁性を高めることができ
る。
【００１６】テトラエトキシオルソシランとオゾンを用
いてＣＶＤで堆積した酸化膜には自己平坦化機能があ
る。ポリシラザンを塗布する前にＴＥＯＳを用いた酸化
膜を形成することにより、基板表面の凹部をある程度埋
めることができる。特に、幅の狭い凹部を埋める点で有
効である。このため、ポリシラザンを塗布した表面をよ
り平坦化することが可能になる。
【００１７】
【実施例】以下、図１Ａ、１Ｂを参照して、ＭＯＳＦＥ
Ｔを覆う絶縁膜上に形成された１層目配線を被覆する層
間絶縁膜を形成する場合を例にとって、本発明の実施例
を説明する。
【００１８】図１Ａ，１Ｂは、本発明の実施例による半
導体装置の製造方法を示す。図１Ａにおいて、シリコン
基板１０の活性領域１１を囲むように、フィールド酸化
膜１２をＬＯＣＯＳ（local oxidation of silicon）に
よって形成する。フィールド酸化膜１２形成後、選択酸
化時のマスクとして用いた窒化膜およびその下の酸化膜
を除去し、薄いゲート酸化膜を熱酸化等によって形成す
る。
【００１９】その後、多結晶シリコン層を表面上に堆積
し、ホトリソグラフィを用いてパターニングすることに
より、ゲート電極１３およびゲート配線１３ａを形成す
る。イオン注入を行なって、ＭＯＳＦＥＴのソース／ド
レイン領域や抵抗領域等を形成する。これら素子構造を
形成した後、ゲート電極１３、ゲート配線１３ａを覆う
ように、ボロホスホシリケートガラス（ＢＰＳＧ）膜１
４を厚さ約５００ｎｍ形成する。このＢＰＳＧ膜１４
は、たとえばソースガスとしてＳｉＨ4 、Ｏ2 、Ｂ2 Ｈ
6 、ＰＨ3 を希釈用ガスＮ2 と共に用い、常圧で約３８
０℃のＣＶＤによって形成する。ＢＰＳＧ膜１４をリフ
ローして平坦化する。ＢＰＳＧ膜１４は、ゲート配線と
その上の配線との間の層間絶縁膜として機能する。
【００２０】ＢＰＳＧ膜１４の上に、Ｓｉ１％を含むＡ
ｌ合金をスパッタし、厚さ約７００ｎｍのＡｌ合金層を
形成し、ホトリソグラフィによってパターニングするこ
とにより、Ａｌ配線１５を形成する。Ａｌ配線をパター
ニングした結果、表面上には厚さ約７００ｎｍの凹凸が
発生する。
【００２１】下層配線層を覆って、ＳｉＨ4 とＮ2 Ｏを
ソースガスとし、３００℃程度の基板温度でプラズマＣ
ＶＤを行なうことにより、酸化シリコン膜１６を厚さ約
５００ｎｍ堆積する。この酸化シリコン膜は、下地表面
上にその形状に従ってコンフォーマルに形成される。但
し、側面上の膜厚は平坦面上の膜厚より小さい。Ａｌ配
線１５間の凹所が１以下のアスペクト比を有すれば、隣
接する側面上の酸化シリコン膜が接することがない。従
って、下に空洞を形成することなく良好な酸化シリコン
膜を形成できる。
【００２２】図１Ｂに示すように、ポリシラザンを厚さ
５００ｎｍ塗布し、Ｎ2 雰囲気中で温度２００℃、時間
３分の熱処理を行う。但し、厚さは場所によって変化す
るので、厳密なものではない。少なくとも凹所を埋めて
さらに表面を覆うようにする。さらに、Ｎ2 雰囲気中で
温度４５０℃とし、３０分間のキュアを行う。
【００２３】このような条件で形成した層間絶縁膜１７
は、図に示すようにほぼ平坦な表面を有する。また、キ
ュア雰囲気中に水蒸気を含まないため、Ａｌ配線１５が
腐食されることはなく、配線の欠損も見られない。
【００２４】次に、ポリシラザンのキュアをＮ2 雰囲気
で行う効果を確認するために行った他の実施例について
説明する。図２は、本実施例で使用した基板の断面図を
示す。シリコン基板２０の上にＢＰＳＧ膜２１が形成さ
れている。ＢＰＳＧ膜２１の上に、厚さ２０ｎｍのＴｉ
層、厚さ１５０ｎｍのＴｉＮ層、厚さ７００ｎｍのＡｌ
ＣｕＴｉからなるＡｌ合金層、及び厚さ１５ｎｍのＳｉ
層をこの順番に形成する。Ｔｉ層及びＴｉＮ層はバリア
メタルとして機能し、Ｓｉ層は反射防止膜として機能す
る。
【００２５】次にホトリソグラフィによってＴｉ層から
Ｓｉ層までをパターニングし、直線状の配線が等間隔に
並んだストライプ状のラインアンドスペースパターンを
形成する。最上層のＳｉ層をエッチングすることによ
り、Ｔｉ層２２ａ、ＴｉＮ層２２ｂ及びＡｌ合金層２２
ｃの積層構造を有する配線２２を形成する。ラインアン
ドスペースパターンの線幅とスペース幅との比は１：１
であり、線幅が０．７μｍ、１．０μｍ、２．０μｍ、
４．０μｍ及び８．０μｍの５種類のものを作製した。
【００２６】基板温度３５０℃でプラズマＣＶＤによ
り、配線２２を覆うように厚さ８００ｎｍのＳｉＯＮ膜
２３を堆積する。ＳｉＯＮ膜２３は、図に示すように下
地表面にコンフォーマルに堆積する。
【００２７】ＳｉＯＮ膜２２上にスピンコータを使用し
てポリシラザンを約５００ｎｍ塗布する。塗布後、ホッ
トプレートを用いて、Ｎ2 雰囲気中でベーキングを行
う。ベーキングの温度は２５０〜３００℃、時間は２〜
５分間である。次に、基板を縦型電気炉内に配置し流量
１００００ｓｃｃｍのＮ2 ガスを流しながら温度４５０
℃で３０分間キュアを行う。なお、縦型電気炉は、６イ
ンチウエハを５０枚一括処理できるものを使用した。
【００２８】ポリシラザンは液相であるため、ポリシラ
ザンの塗布時に基板表面の凹部を埋め込む。塗布された
ポリシラザンをキュアすることにより、ほぼ平坦な表面
を有する層間絶縁膜２４が形成される。上記条件で層間
絶縁膜を形成したところ、配線２２の欠損及び断線は発
生しなかった。
【００２９】ほぼ同様の工程で配線２２、ＳｉＯＮ膜２
３を形成してポリシラザンを塗布し、乾燥Ｏ2 雰囲気中
でキュアを行ったところ、線幅０．７μｍの配線では断
線が多数発生し、線幅１．０〜４．０μｍの配線では断
線までには至らないが欠損が多数発生した。線幅８．０
μｍの配線では欠損の発生はなかった。ポリシラザンに
よる平坦化は、１μｍ以下のスペース部を持つ配線の場
合問題が大きいと言える。
【００３０】このことからポリシラザンのキュアをＮ2
雰囲気中で行うことにより、下地表面に形成された配線
の断線及び欠損を防止できることがわかる。特に１μｍ
以下のスペース部を持つ配線層でその効果が大きい。ポ
リシラザンをＯ2 雰囲気中でキュアするとシラザン結合
のＮ原子がＯ原子に急激に置換され、この反応により発
熱が生ずるが、キュアをＮ2 雰囲気で行うことによりＮ
原子からＯ原子への置換反応を抑制できる。急激な置換
反応による発熱を抑制できるため、配線の欠損が生じな
いものと考えられる。
【００３１】また、キュア雰囲気中に水分が含まれてい
ないため、配線が腐食することもない。上記実施例で
は、ポリシラザンをＮ2 雰囲気中でキュアする場合につ
いて説明したが、その他の非酸化性雰囲気中でキュアす
る場合もＮ原子からＯ原子への急激な置換反応を抑制で
きるため同様の効果が得られるであろう。例えば、上記
他の実施例で使用した縦型電気炉を使用し、流量６００
０ｓｃｃｍのＮＨ3 ガスを流して３８０℃で３０分間の
キュアを行ったところ、配線の欠損は見られなかった。
また、Ａｒ等の不活性ガス雰囲気中でキュアを行っても
同様の効果が期待できる。
【００３２】いずれの場合にもキュアリング雰囲気中の
水分は、できるだけ除去しておくことが好ましい。雰囲
気中の水分は多くとも１％未満、より好ましくは０．０
１％未満にすることが望ましい。
【００３３】上記実施例ではキュアリング温度を３８０
℃あるいは４５０℃とした場合について説明したが、そ
の他の温度でもよい。例えば３５０〜５５０℃の範囲で
キュアリングを行っても良好な結果が得られるであろ
う。
【００３４】上記実施例で使用したポリシラザンは、下
記の化学式で表され、ｎが数千のものであるが、ｎが５
０〜５０００００の範囲のものであれば、同様の効果を
得ることができると思われる。
【００３５】
【化２】
【００３６】また、環状のポリシラザンは酸化されやす
く、化学的に不安定であるため、層間絶縁膜の形成には
適さない。上記他の実施例では、環状ポリシラザンを開
環させた鎖状（またはラダー状）ポリシラザンを使用し
た。なお、開環が不完全で環状ポリシラザンが残ってい
る場合もあるが、その割合が少なければ問題はない。
【００３７】上記他の実施例では、配線及び配線が形成
された下地表面を覆うように、プラズマＣＶＤによりＳ
ｉＯＮ膜を形成し、その上にポリシラザンを塗布する場
合について説明したが、プラズマＣＶＤによるＳｉＯＮ
膜以外の絶縁膜を用いてもよい。このＳｉＯＮ膜は配線
層間の絶縁特性を向上させるためのものである。従っ
て、ポリシラザン塗布前に良好な絶縁特性を有する絶縁
膜を形成しておくことが望ましい。
【００３８】例えば、ＥＣＲ（電子サイクロトロン共
鳴）プラズマＣＶＤによるＳｉＯ2 膜、プラズマＣＶＤ
によるＴＥＯＳ膜等を形成しておいてもよい。また、Ｅ
ＣＲプラズマＣＶＤによるＳｉＯ2 膜の上にプラズマＣ
ＶＤによるＴＥＯＳ膜を積層してもよい。ＴＥＯＳ膜は
自己平坦化機能を有するため、ポリシラザン塗布前に凹
部をある程度埋めておくことができる。特に幅の狭い凹
部を埋めて平坦化する点で有効である。
【００３９】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
下地の上に形成された配線の断線及び欠損を発生させる
ことなく、平坦な表面を有する層間絶縁膜を形成するこ
とができる。表面が平坦化されるため、層間絶縁膜上に
形成する上層配線のステップカバレージ率を向上するこ
とができる。また、その後の工程における表面平坦化、
ビアホール形成等を容易に行うことが可能になる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の製造方法を
説明するための基板の断面図である。
【図２】本発明の他の実施例で用いた基板の断面図であ
る。
【符号の説明】
１０、２０ シリコン基板 １１ 活性領域 １２ フィールド酸化膜 １３ ゲート電極 １３ａ ゲート配線 １４ 層間絶縁膜 １５ Ａｌ配線 １６ ＳｉＯ2 膜 １７、２４ ＳＯＧ膜 ２１ ＢＰＳＧ膜 ２２ 配線 ２３ ＳｉＯＮ膜

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 表面に段差を有する基板を準備する工程
    と、 前記基板表面の上にポリシラザンを塗布する工程と、 前記ポリシラザンを非酸化性雰囲気中でキュアする工程
    とを含む半導体装置の製造方法。
  2. 【請求項２】 前記非酸化性雰囲気は、水分の含有率が
    １％以下である請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記ポリシラザンは、化学式 【化１】 で表され、ｎは５０〜５００００の範囲の整数である請
    求項１または２記載の半導体装置の製造方法。
  4. 【請求項４】 前記ポリシラザンは鎖状またはラダー状
    である請求項１〜３のいずれかに記載の半導体装置の製
    造方法。
  5. 【請求項５】 前記非酸化性雰囲気は、窒素雰囲気ある
    いはアンモニア雰囲気のいずれかである請求項１〜４の
    いずれかに記載の半導体装置の製造方法。
  6. 【請求項６】 前記段差を有する基板を準備する工程
    は、 絶縁表面を有する基板を準備する工程と、 前記絶縁表面上に配線を形成する工程とを含む請求項１
    〜５のいずれかに記載の半導体装置の製造方法。
  7. 【請求項７】 前記配線の間隔は、１μｍ以下のものを
    含む請求項６記載の半導体装置の製造方法。
  8. 【請求項８】 前記段差を有する基板を準備する工程の
    後、前記ポリシラザンを塗布する工程の前に、 前記基板表面の上にＣＶＤにより絶縁膜を堆積する工程
    を含む請求項１〜７のいずれかに記載の半導体装置の製
    造方法。
  9. 【請求項９】 前記絶縁膜は、酸化シリコンもしくは酸
    化窒化シリコンから形成されている請求項８記載の半導
    体装置の製造方法。
  10. 【請求項１０】 前記絶縁膜を堆積する工程の後、前記
    ポリシラザンを塗布する工程の前に、 前記絶縁膜上にテトラエトキシオルソシランを原料とし
    て酸化シリコン膜を堆積する工程を含む請求項８または
    ９記載の半導体装置の製造方法。
  11. 【請求項１１】 前記キュアする工程は、３５０〜５５
    ０℃でキュアを行う請求項１〜１０のいずれかに記載の
    半導体装置の製造方法。
JP6280619A 1994-11-15 1994-11-15 絶縁膜を有する半導体装置の製造方法 Pending JPH08148559A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6280619A JPH08148559A (ja) 1994-11-15 1994-11-15 絶縁膜を有する半導体装置の製造方法
US08/509,283 US5665643A (en) 1994-11-15 1995-07-31 Manufacture of planarized insulating layer
KR1019950023416A KR0159177B1 (ko) 1994-11-15 1995-07-31 절연막을 가지는 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6280619A JPH08148559A (ja) 1994-11-15 1994-11-15 絶縁膜を有する半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08148559A true JPH08148559A (ja) 1996-06-07

Family

ID=17627578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6280619A Pending JPH08148559A (ja) 1994-11-15 1994-11-15 絶縁膜を有する半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5665643A (ja)
JP (1) JPH08148559A (ja)
KR (1) KR0159177B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166026A (ja) * 2008-12-16 2010-07-29 Elpida Memory Inc 半導体装置及びその製造方法
JP2011100826A (ja) * 2009-11-05 2011-05-19 Elpida Memory Inc 半導体装置の製造方法および半導体装置

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665644A (en) * 1995-11-03 1997-09-09 Micron Technology, Inc. Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry
JP3311243B2 (ja) * 1996-07-16 2002-08-05 東芝マイクロエレクトロニクス株式会社 半導体装置及び半導体装置のパターン配置方法
EP0820095A3 (en) * 1996-07-19 1999-01-27 Sony Corporation Method of forming an interlayer film
US6091150A (en) * 1996-09-03 2000-07-18 Micron Technology, Inc. Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms
JP3916284B2 (ja) 1997-02-28 2007-05-16 東京応化工業株式会社 多層配線構造の形成方法
US6010957A (en) * 1997-06-25 2000-01-04 Advanced Micro Devices Semiconductor device having tapered conductive lines and fabrication thereof
JP3769711B2 (ja) 1997-11-28 2006-04-26 ローム株式会社 キャパシタの製法
KR100269330B1 (ko) * 1998-06-29 2000-12-01 윤종용 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법
JP2000077410A (ja) 1998-08-27 2000-03-14 Tokyo Ohka Kogyo Co Ltd 多層配線構造の形成方法
JP3877109B2 (ja) * 1998-12-02 2007-02-07 富士通株式会社 半導体装置およびその製造方法
US6777810B2 (en) * 1999-02-19 2004-08-17 Intel Corporation Interconnection alloy for integrated circuits
JP2001203263A (ja) * 2000-01-20 2001-07-27 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
KR100362834B1 (ko) 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
US7053005B2 (en) * 2000-05-02 2006-05-30 Samsung Electronics Co., Ltd. Method of forming a silicon oxide layer in a semiconductor manufacturing process
US6511923B1 (en) * 2000-05-19 2003-01-28 Applied Materials, Inc. Deposition of stable dielectric films
US6479405B2 (en) 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
KR100354441B1 (en) * 2000-12-27 2002-09-28 Samsung Electronics Co Ltd Method for fabricating spin-on-glass insulation layer of semiconductor device
US7317278B2 (en) * 2003-01-31 2008-01-08 Cabot Microelectronics Corporation Method of operating and process for fabricating an electron source
US8232176B2 (en) 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US8357435B2 (en) 2008-05-09 2013-01-22 Applied Materials, Inc. Flowable dielectric equipment and processes
KR100900496B1 (ko) * 2008-10-09 2009-06-03 충남대학교산학협력단 나노 임프린트 리소그래피용 고내구성 실리카 하드나노몰드및 그 제작 방법
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US8449942B2 (en) 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
WO2011090626A2 (en) 2009-12-30 2011-07-28 Applied Materials, Inc. Dielectric film growth with radicals produced using flexible nitrogen/hydrogen ratio
US8329262B2 (en) 2010-01-05 2012-12-11 Applied Materials, Inc. Dielectric film formation using inert gas excitation
WO2011084812A2 (en) * 2010-01-06 2011-07-14 Applied Materials, Inc. Flowable dielectric using oxide liner
CN102714156A (zh) 2010-01-07 2012-10-03 应用材料公司 自由基成分cvd的原位臭氧固化
SG183873A1 (en) 2010-03-05 2012-10-30 Applied Materials Inc Conformal layers by radical-component cvd
US8236708B2 (en) * 2010-03-09 2012-08-07 Applied Materials, Inc. Reduced pattern loading using bis(diethylamino)silane (C8H22N2Si) as silicon precursor
US8524004B2 (en) 2010-06-16 2013-09-03 Applied Materials, Inc. Loadlock batch ozone cure
US8318584B2 (en) 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
KR102120509B1 (ko) * 2012-11-22 2020-06-08 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판의 제조 방법 및 복합 기판
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
JP2019129185A (ja) * 2018-01-22 2019-08-01 三菱マテリアル株式会社 サーミスタ及びその製造方法並びにサーミスタセンサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103045A (en) * 1972-07-31 1978-07-25 Rhone-Poulenc, S.A. Process for improving the adhesion of coatings made of photoresistant polymers to surfaces of inorganic oxides
US4826733A (en) * 1986-12-03 1989-05-02 Dow Corning Corporation Sin-containing coatings for electronic devices
JPH04320055A (ja) * 1991-04-18 1992-11-10 Denki Kagaku Kogyo Kk リードフレームおよび半導体パッケージ
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH06136130A (ja) * 1992-10-26 1994-05-17 Sumitomo Electric Ind Ltd ポリシラザンの高分子量化方法、高分子量化されたポリシラザン、及び該ポリシラザンを塗布焼付けた耐熱絶縁電線
US5436083A (en) * 1994-04-01 1995-07-25 Dow Corning Corporation Protective electronic coatings using filled polysilazanes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166026A (ja) * 2008-12-16 2010-07-29 Elpida Memory Inc 半導体装置及びその製造方法
JP2011100826A (ja) * 2009-11-05 2011-05-19 Elpida Memory Inc 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
KR0159177B1 (ko) 1999-02-01
US5665643A (en) 1997-09-09

Similar Documents

Publication Publication Date Title
JPH08148559A (ja) 絶縁膜を有する半導体装置の製造方法
US5310720A (en) Process for fabricating an integrated circuit device by forming a planarized polysilazane layer and oxidizing to form oxide layer
KR100624566B1 (ko) 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
JP3974023B2 (ja) 半導体装置の製造方法
JP3211950B2 (ja) 半導体装置およびその製造方法
US5750403A (en) Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin
JPH07312368A (ja) 絶縁膜の平坦化構造を形成するための方法
JPH07169833A (ja) 半導体装置及びその製造方法
JPH06177120A (ja) 層間絶縁膜の形成方法
US20020068439A1 (en) Method of manufacturing flash memory
JPH10242139A (ja) 半導体装置の製造方法
US5821162A (en) Method of forming multi-layer wiring utilizing SOG
US6136688A (en) High stress oxide to eliminate BPSG/SiN cracking
US5904576A (en) Method of forming wiring structure
JP3159253B2 (ja) 半導体装置の製造方法
JPH07335753A (ja) 半導体装置及びその製造方法
US6627973B1 (en) Void-free interlayer dielectric (ILD0) for 0.18-micron flash memory semiconductor device
JPH0637069A (ja) 半導体装置の製造方法
KR0149468B1 (ko) 반도체 장치의 제조방법
KR100443148B1 (ko) 반도체소자의 제조방법
JP2560623B2 (ja) 半導体装置の製造方法
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
JPH06216122A (ja) 半導体装置の製造方法
JP2002134610A (ja) 半導体装置の製造方法
US6720276B2 (en) Methods of forming spin on glass layers by curing remaining portions thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021105