JPH07312368A - 絶縁膜の平坦化構造を形成するための方法 - Google Patents

絶縁膜の平坦化構造を形成するための方法

Info

Publication number
JPH07312368A
JPH07312368A JP7092365A JP9236595A JPH07312368A JP H07312368 A JPH07312368 A JP H07312368A JP 7092365 A JP7092365 A JP 7092365A JP 9236595 A JP9236595 A JP 9236595A JP H07312368 A JPH07312368 A JP H07312368A
Authority
JP
Japan
Prior art keywords
oxide film
gap distance
teos
film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7092365A
Other languages
English (en)
Inventor
Robert Dawson
ロバート・ドーソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH07312368A publication Critical patent/JPH07312368A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Abstract

(57)【要約】 【目的】 基板構造の上に絶縁膜の平坦化構造を形成す
るための方法を提供する。 【構成】 絶縁膜は、その上に配線導体（３８）を堆積
する前にコンタクトのない領域の１つ以上の層を除去す
ることなく、層内に堆積できる。その代わりに、少なく
とも１つの層を、その上に配線導体を堆積する前に絶縁
膜からすべて除去できる。プラズマ酸化膜（４０）は、
基板（３２）の上表面と続いて堆積されるＴＥＯＳ酸化
膜（４２）との間に形成され、応力特性を減じ、ＴＥＯ
Ｓ酸化膜（４２）とプラズマ酸化膜（４０）との間の応
力の平衡をとる。続いて形成されるＳＯＧ層（４６）を
用いてさらに上表面を平坦化することができ、被覆層が
ＳＯＧの上方に堆積され水の吸着を防止または実質的に
最小とする。代替的に、被覆層の堆積に先行するエッチ
バック手順において、ＳＯＧ層全体を除去することがで
きる。ＳＯＧ層の除去により、コンタクトが形成される
間に水の吸着が発生するのを防ぐ。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】この発明は集積回路製造に関し、より特
定的には、集積回路構造上に形成され、応力特性が最小
である非常に平坦な層間絶縁膜構造を形成する絶縁膜材
料の組合せに関する。
【０００２】
【関連技術の説明】集積回路の製造は、数多くの処理ス
テップを含む。電子デバイスを半導体の基板内にパター
ン形成し、パターン形成したデバイスを互いに配線して
密に配置された集積回路を形成せねばならない。レイア
ウト密度における急速な進歩のため、デバイス間の配線
は間に絶縁膜を形成して互いに積み重ねられた数多くの
配線の層を含むだろう。配線の積み重ねを注意深く監視
し、層間絶縁膜が積み重ねられた導体を電気的に分離す
るのに十分となるようにせねばならない。さらに、層間
絶縁膜は、後にその上に配線層が設置されることになる
上表面が非常に平らまたは滑らか（すなわち平坦）とな
るように堆積されねばならない。もし絶縁膜の上表面が
平坦でなければ、ステップカバレージおよび焦点深度問
題といったプロセス上の問題が続いて起こり得る。
【０００３】図１を参照すれば、先行の方法論に従って
製造された集積回路１０の一部の断面図が示される。特
定的には、集積回路１０は複数の配線導体１４がその上
に配置される上表面を有する基板１２を含む。導体１４
は１つの配線層を含み、図中では図示のために第１の配
線層を含む。導体１４が形成された後、絶縁膜材料１６
が、導体１４の上方および導体１４の間に形成される。
導体の第２層（図示せず）を絶縁膜材料１６の上表面の
上に形成して多層配線を形成することができる。さら
に、さらなる絶縁膜（図示せず）を導体の第２層の上に
形成することができ、所望の配線層の数に従ってこのプ
ロセスが繰返される。
【０００４】層間絶縁膜が数多くの機械的および電気的
特性を示すことは重要である。電気的に言えば、絶縁膜
は実質的に非導電性で、導電性の上層と導電層の下層と
の間での可動イオンの動きに対するバリヤを与えねばな
らない。機械的に言えば、絶縁膜は、実質的に均一なエ
ッチング速度で容易にエッチングされねばならず、もし
所望されれば上方の非常に平坦な被膜と、平らでないま
たは非平坦な下層との間に、均一的な被膜を表わさねば
ならない。均一的で、実質的に平坦な上表面を有する絶
縁膜を提供することは達成が困難である。
【０００５】図２を参照すれば、従来の絶縁膜構造に関
連する問題が示される。高密度にパターン形成された導
体１４の領域１８では、絶縁膜１６が実質的に平坦な上
表面を有することが必要である。したがって、絶縁膜１
６は均一的でなければならないが、より重要なのは、領
域１８における絶縁膜１６は、実質的に平坦化された上
表面を有さねばならないことである。領域１８内で高密
度にパターン形成された導体は、もし絶縁膜１６が平坦
化されなければ絶縁膜１６の上表面で平らでない構造を
形成する。絶縁膜の上表面が平らでない結果として、次
に領域１８内に形成される導体のステップカバレージは
劣ったものとなる。領域２０における平坦化は、領域１
８における平坦化ほど重要ではない。すなわち、領域２
０は導体１４の上表面の平らでない状態をひどくは示さ
ないので、絶縁膜１６の上表面構造において、高密度の
パターン形成が不均一となることはないだろう。
【０００６】図２は、領域２０における均一的な絶縁膜
１６、および領域１８における平坦化可能な絶縁膜１６
の必要性を示すのみならず、それらの欠落に関連する問
題を示唆する。特に、領域１８における絶縁膜１６の上
表面が実質的に平坦でなければ、配線導体２２ａの上面
には、ステップカバレージの問題が生じるかもしれな
い。さらに、領域２０における導体２２ｂは、しばしば
“焦点深度”問題と呼ばれる別の問題のために、導体２
２ａよりも大きい（広い）かもしれない。焦点深度の問
題はリソグラフィプロセスから発生し、より特定的に
は、除去されるレジストの相対的な深さにより生じる、
レジスト除去の際の不均一性の結果として起こる。もし
レジスト（およびその下の配線）が、上の高さレベルに
対して下の高さレベルにあれば（すなわち“焦点ぼ
け”）、焦点ぼけとなった領域は線幅が広くなるだろ
う。図示の例では、広い方の配線２２ｂと狭い方の配線
２２ａとの相違により表わされる。光学系投影ソースの
波長がより短く、開口数がより小さければ、焦点深度の
問題は軽減されるだろうが、それを排除するわけではな
いだろう。したがって、絶縁膜の上表面が実質的に均一
的に平坦な表面として維持され、ステップカバレージの
問題および焦点深度の問題の両方を最小限とすることが
必須である。
【０００７】多くの製造業者および研究者たちは、使用
する絶縁膜を注意深く選択し、絶縁膜の上表面を選択的
にエッチングまたは研磨することにより、平坦化問題に
対する解決策に焦点を合わせている。米国特許番号第
４，９５４，４５９は、テトラエトキシシラン（ＴＥＯ
Ｓ）または化学蒸着（ＣＶＤ）酸化膜のいずれかを含む
絶縁膜について述べている。ＴＥＯＳまたはＣＶＤ絶縁
膜の選択領域は、非常に平坦化された上表面をつくるた
めに続いてエッチバックおよび研磨ステップを行なうこ
とにより、除去できる。ＴＥＯＳおよびＣＶＤ絶縁膜は
非常に均一的であるが、その後のエッチバックおよび研
磨ステップが実行されなければ高度に平坦化することは
できない。不運にも、続いて行なわれる化学的または機
械的平坦化ステップ（エッチバックおよび研磨）は、時
間がかかり、基板構造の上にさらなる異物を残すかもし
れない。ＴＥＯＳまたはＣＶＤ酸化膜よりも平坦化しや
すい絶縁膜を提供するために、ＳＯＧ（Spin-On Glesse
s ）がしばしば用いられる。ＳＯＧは有機シリケート
（シロキサンを含む）と呼ばれることが多く、たとえば
フォトレジストと同じ態様で、液体の形で基板の上表面
に与えられる。液体のシリケートが次に加熱され、それ
をシリカ膜に変える。液体のシリケートは、配線構造の
上表面の歪んだ窪みを満たして平坦化するために、どの
窪みへも容易に流れ込む。不運にも、ＳＯＧ絶縁膜は通
常ＴＥＯＳまたはＣＶＤ絶縁膜よりも密度が小さい。Ｓ
ＯＧ膜は水吸着プロセスを行ない、続くコンタクト形成
およびアルミニウム堆積の際には、水の“気化放出”が
発生する。水の気化放出は、深刻な品質低下、およびＳ
ＯＧを通してエッチングされた小さなコンタクトウィン
ドウでは開放循環欠格の可能性につながり得る。例とし
て、リフシッツ（Lifshitz）等による、『ＩＥＥＥエレ
クトロンデバイスレターズ（IEEE Electron Device Let
ters）』、１９８９年１２月、Ｖｏｌ．１０、Ｎｏ．１
２に掲載された、「層間絶縁膜としてＳＯＧを用いる多
層ＭＯＳ ＩＣにおける水に関連するコンタクト低下
（Water-Related Degradation of Contacts in the Mul
tilevel MOS IC with Spin-On Glasses as Interlevel
Dielectrics ）」を参照されたい。
【０００８】ＴＥＯＳおよびＣＶＤ絶縁膜（酸化膜）は
非常に均一的であり、疎らにパターン形成された領域２
０においては性能が良いが、高密度にパターン形成され
た領域１８ではうまく働かない。逆に、ＳＯＧは高密度
にパターン形成された領域１８ではよく適合するが、疎
らにパターン形成された領域２０では通常避けられる。
さらに、ＴＥＯＳおよびＣＶＤ酸化膜は容易に平坦化さ
れて領域１８に適合することができず、一方ＳＯＧは水
の気化放出を生じるため、どちらの絶縁膜も、それ自
身、平坦化問題に十分な解決を与えることができない。
【０００９】したがって、多くの研究者および製造業者
たちは、堆積された酸化膜（ＣＶＤまたはＴＥＯＳ）お
よびＳＯＧの両方を含む、層間絶縁膜に焦点を合わせて
いる。多層の絶縁膜構造は、領域２０内の非常に均一的
な絶縁膜および領域１８内の平坦化された上表面を提示
する利点を達成する。不運にも、組合わされた絶縁膜構
造にはしばしば、各層内の内部応力によるクラック、お
よび層と層の間の熱による膨張性問題が発生する。クラ
ックを発生させる応力特性の主要な源は、配線（または
シリコン基板）と絶縁膜の間で発生する可能性がある。
従来の多くの設計においては、絶縁膜はＣＶＤ酸化膜の
間に形成されたＳＯＧのサンドイッチ構造を含む。配線
または基板に接触するＣＶＤ酸化膜は、接合部分での大
きな熱による膨張およびＣＶＤ（またはＴＥＯＳ）膜内
の固有の内部応力に晒される。
【００１０】
【発明の概要】上記の問題は大部分、この発明による層
間絶縁膜構造により解決される。すなわち、層間絶縁膜
構造は、基板（および／または配線）とその上のＴＥＯ
Ｓ酸化膜の間との接合部分に形成された、プラズマ増速
ＣＶＤ（ＰＥＣＶＤ）酸化膜を含む。ＰＥＣＶＤ酸化膜
が用いられて引張るように応力をかけられたＴＥＯＳの
上層を最小にする。特に、ＰＥＣＶＤ酸化膜は、引張る
ように応力をかけられたＴＥＯＳ酸化膜をオフセットす
る、圧縮応力要素を有するものとして選択される。さら
に、ＰＥＣＶＤ酸化膜は、（配線および基板といった下
層に関して）膨張率が低い。ＰＥＣＶＤと下の基板の間
の膜の膨張性の違いが小さければ、接合部分での熱によ
る不整合が起こりにくくなり、したがって、接合部分お
よびＴＥＯＳ膜内での応力点が少なくなり、クラックの
可能性が低くなる。
【００１１】ＰＥＣＶＤ膜は、下にある配線（および基
板）の高密度のパターンに沿って非常に均一的であり、
上にあるＴＥＯＳ酸化膜に対して密着性の優れたベース
構造を提供する。さらに、ＰＥＣＶＤ酸化膜は、配線と
ＴＥＯＳとの間の接合部分での応力を低減する助けとな
り、そのためさらに厚いＴＥＯＳ酸化膜およびその利点
が達成される。特に、より厚いＴＥＯＳ酸化膜は、平坦
化の幾つかの利点を有して堆積できる。実質的な内部引
張り応力および熱による膨張性の差のない、厚いＴＥＯ
Ｓ酸化膜は、高品質の絶縁膜を提供するのみならず、高
密度にパターン形成された領域での平坦化された上層を
受けるためのベース表面をつくり出すことができる。
【００１２】厚いＴＥＯＳは平坦化の利点を提供する
が、厚いＴＥＯＳのみがＳＯＧ上層にはない平坦化をも
たらすのではない。したがって、ＳＯＧ層が、高密度に
パターン形成された領域を十分に平坦化しウェハ構造全
体に実質的に均一的な上表面を提示するために、厚いＴ
ＥＯＳ酸化膜の上に堆積される。さらに、ＰＥＣＶＤ酸
化膜またはＴＥＯＳ酸化膜のいずれかの被覆層が、
（ｉ）周囲の雰囲気からＳＯＧへの水または水素の吸着
を最小にするため、および（ｉｉ）特定のキャパシタン
スの値が要求される領域では制御された厚みを提供する
ために、ＳＯＧ層の上に形成される。
【００１３】代替の実施例では、ＳＯＧ層およびＴＥＯ
Ｓ酸化膜の上部分が、被覆層の形成または堆積に先行し
て除去される。ＳＯＧ層全体を除去することにより、コ
ンタクト形成の間の水の気化放出が排除されるだろう。
有利にも、ＳＯＧおよびＴＥＯＳ層は、同じ速度でエッ
チングされ、次にＰＥＣＶＤまたはＴＥＯＳ酸化膜を用
いて被覆される、結果として生じる実質的に平坦な上表
面が与えられる。
【００１４】好ましくは、ＴＥＯＳまたはオゾン雰囲気
を利用した常圧ＣＶＤ室内でＴＥＯＳ酸化膜が形成され
る。オゾン、Ｏ3 は有利にも、ＴＥＯＳ酸化膜内の引張
り応力を低減するために用いられる。以下説明されるよ
うに、ＴＥＯＳ内に堆積されるＯ3 の量は調節できる。
Ｏ3 の量が増加すれば、引張り応力はさらに低減され
る。引張り応力の低減により、下のＰＥＣＶＤ酸化膜の
圧縮応力に関連する引張り応力の量が減ずる。下のＰＥ
ＣＶＤ酸化膜の圧縮応力と（Ｏ3 の結果としての）引張
り応力がより小さいＴＥＯＳ酸化膜とを適切に組合せる
ことにより、さらに組合わされた絶縁膜内の応力点また
はクラックの可能性が最小となる。
【００１５】この発明は、上に導体を形成する前にコン
タクトのない領域の絶縁膜材料を除去することなく、絶
縁膜の平坦化構造を形成するための方法を意図する。こ
の方法は、複数の導体を含む集積回路構造を与えるステ
ップを含む。導体は、異なる高さレベルで、および導体
の間の大きな隙間距離と小さな隙間距離とを含む異なる
ピッチ距離で、配置される。次にプラズマ酸化膜が、プ
ラズマ増速ＣＶＤ室内で集積回路構造の上に堆積され
る。次に、ＴＥＯＳ酸化膜がプラズマ酸化膜の上に堆積
される。ＴＥＯＳ酸化膜は常圧ＣＶＤ室の中およびＴＥ
ＯＳとオゾン雰囲気との中で堆積される。ＴＥＯＳ酸化
膜の厚みは、小さな隙間距離において大きな隙間距離に
おけるよりも大きく、そのため大きな隙間距離と小さな
隙間距離とではＴＥＯＳ酸化膜の厚みが異なる。次に、
シリケート（またはシロキサン）溶液がＴＥＯＳ酸化膜
の上に回転堆積され、大きな隙間距離において小さな隙
間距離におけるよりも大きい厚みを形成する。シリケー
ト溶液の回転堆積は、加熱ステップによりシリケート溶
液が実質的に平坦化された上表面を有するシリカ膜を形
成するまで続行される。シリカの厚みは大きな隙間距離
と小さな隙間距離では異なり、シリカの厚みの相違は、
実質的に、高さのレベルの相違とＴＥＯＳ酸化膜の厚み
の相違との総和に等しい。最後に、被覆絶縁膜がシリカ
膜の上に形成され、平坦化された絶縁膜構造を完成す
る。
【００１６】この発明はさらに、上に導体を形成する前
にコンタクトのない領域の絶縁膜材料を意図的に除去す
る、平坦化構造を形成するための、代替の例示の方法論
を意図する。この方法は導体間に大きな隙間距離と小さ
な隙間距離とを有する複数の導体を含む集積回路構造を
与えるステップを利用する。次にプラズマ酸化膜がこの
構造の上に堆積され、プラズマ酸化膜の上にＴＥＯＳ酸
化膜が堆積される。ＴＥＯＳ酸化膜は、高さのレベルが
大きな隙間距離におけるよりも高い小さな隙間距離にお
けるＴＥＯＳ酸化膜の上表面を含む。次にシリケート溶
液がＴＥＯＳ酸化膜の上に堆積され、大きな隙間距離に
おいて小さな隙間距離におけるよりも大きな厚みを有す
るシリカ膜を形成する。シリカ膜は実質的に平坦なシリ
カの上表面を含む。次に、シリカ膜とＴＥＯＳ酸化膜の
一部とが、実質的に同じ除去速度で除去され、大きな隙
間距離におけるＴＥＯＳ酸化膜の上表面と実質的に等し
い高さのレベルで平坦化される、最終的な上表面を生み
出す。被覆絶縁膜が次に最終の上表面の上に堆積され
る。
【００１７】この発明のその他の目的および利点は、以
下の詳細な説明を読み、添付の図面を参照することによ
り、明らかになるであろう。
【００１８】この発明は様々な修正や代替形を受けやす
いが、特定の実施例が図面において例示のために示さ
れ、以降詳細に説明される。しかし、図面や詳細な説明
は、開示された特定の形式に限定することを意図するも
のではなく、反対に、その意図は前掲の特許請求の範囲
に規定されたこの発明の精神および範囲内のすべての修
正、等価物、および代替形を含むことであることが、理
解されるべきである。
【００１９】
【実施例の説明】図３を参照すれば、製造プロセスの初
期段階の集積回路３０の部分断面図が示される。集積回
路３０は、シリコン基板３２、ならびに高密度にパター
ン形成された導体３８の領域３４および疎らにパターン
形成された導体３８の領域３６を含む。導体３８はある
程度厚く（たとえば３０００ないし２０，０００Å）に
でき、ＤＲＡＭアレイにおいて通常見受けられるような
高密度の形式で配置できる。導体３８は導体の第１層ま
たは第１のレベルとして示される。以下に説明されるよ
うに、次の層が堆積されエッチングされ、上の導体のレ
ベルまたは層を形成する。簡略化のため、導体３８は互
いに実質的に同じ平面にあるように示される。しかし、
導体３８は、異なる高さのレベルで、活性および非活性
（フィールド酸化膜）領域に配置され、したがって導体
間で高さが異なるようにできることが理解される。した
がって、導体３８の上表面は、基板３２と導体３８との
間に形成されるシリコン基板および／またはフィールド
酸化膜の上で、一般的には高さのレベルが異なる。さら
に、導体３８は、アルミニウム、アルミニウムシリサイ
ド、ポリシリコン等を含むいかなる適切な導電材料でも
できることが理解される。
【００２０】図４を参照すれば、基板３２（および／ま
たはフィールド酸化膜）ならびに導体３８の上表面およ
び側面の上に、プラズマ酸化膜４０が堆積される。プラ
ズマ酸化膜４０は、およそ２０００Åの厚みで堆積さ
れ、上部の表面形状に沿って非常に均一的である。領域
３４では、プラズマ酸化膜４０は、導体３８の間の狭い
空間に均一に沿い、前記空間次第では、疎らにパターン
形成された領域３６における厚みｔ2 よりも大きな厚み
ｔ1 で形成できる。しかし、厚みｔ1 は、領域３４にお
いて平坦化された上表面を与えるほど十分には厚くな
い。プラズマ酸化膜４０の形成面に沿って均一に形成さ
れやすい性質により、後に形成される平坦化構造におけ
る最初の不均等性が与えられる。しかし最初の不均等
は、次の絶縁膜層により意図的にオフセットされる。
【００２１】プラズマ酸化膜４０の重要な利点はその形
成の仕方である。すなわち、プラズマ酸化膜４０はプラ
ズマ増速ＣＶＤ（ＰＥＣＶＤ）室内で形成される。ＰＥ
ＣＶＤ膜は、たとえばシラン（ＳｉＨ4 ）の反応ガスを
利用する。プラズマ反応プロセスを開始するために、シ
ランは、たとえば酸素またはその誘導体と反応し、以下
のように反応する。 ＳｉＨ4 ＋２Ｎ2 Ｏ→ＳｉＯ2 ＋２Ｈ2 ＋２Ｎ2 ＰＥＣＶＤ反応の結果として、化学量論がある程度Ｓｉ
Ｏ2 から逸脱でき、かなりの量の水素が結果として生じ
る膜内に組入れられてもよい。しかし、ＰＥＣＶＤから
得られる利点は反応温度が低いことである。シリコン酸
化膜（酸化膜）は、通常のＣＶＤ反応の範囲である、６
００℃ないし１２００℃よりも実質的に低い温度範囲、
２００℃ないし４００℃で形成される。プラズマ酸化膜
のその他の重要な利点は、通常のＣＶＤ膜と対照的に、
プラズマ膜の内部応力特性が小さいことに一般に関す
る。内部応力の小さなプラズマ膜は、厚い層に堆積され
るときにクラックを発生しにくい。
【００２２】プラズマ酸化膜４０の内部応力は数多くの
方法で測定される。一般的には、応力は、層４０とその
下の層との間、および膜の内部特性における膨張係数の
関数である。したがって、応力の合計Ｓは以下のように
計算される。
【００２３】
【数１】
【００２４】∝s は基板の膨張係数であり、∝f は酸化
膜の膨張係数である。Ｅf は膜のヤング率であり、ΔＴ
は堆積温度マイナス室温であり、νf は酸化膜のポアソ
ン比であり、Ｓi は膜の内部応力である。Ｓi はプロセ
スに従属するものであり、可変性の高い可能性がある。
上記の変数は半導体プロセス技術において十分に規定さ
れており、当業者には周知である。ＴＥＯＳ酸化膜が引
張るように応力がかけられることもまた周知である。引
張り応力は、上記の公式から正の応力として測定され、
一般的には下のウエハ（基板）の膨張率よりも膜の膨張
率が大きいものとして規定される。引張り応力の反対
は、“圧縮応力”である。圧縮応力は膜の膨張率よりも
大きな基板の膨張率を含む。引張るように応力がかけら
れて、ＴＥＯＳ酸化膜の上層は、冷却されるにつれてＴ
ＥＯＳの内部構造を“引き離す”傾向がある。下層にお
ける応力をオフセットすることにより補償されなけれ
ば、ＴＥＯＳ酸化膜にクラックが結果として生じること
はよくあることである。プラズマ酸化膜は、ＣＶＤ酸化
膜よりも小さな内部応力を示すだけでなく、有利にも圧
縮応力を示す。酸化膜４０の圧縮応力は、上層のＴＥＯ
Ｓ酸化膜の引張り応力をオフセットするように機能し、
“応力平衡のとれた”絶縁膜構造を示す。したがって、
各々すべての熱サイクルの後回路３０が冷却するにつ
れ、プラズマ酸化膜４０とその上のＴＥＯＳ酸化膜４２
（図５に示す）との間の平衡のとれた応力により、ＴＥ
ＯＳ酸化膜内のクラックを防止または最小にする。絶縁
膜内で生じるクラックにより、導体３８とその上の導体
４４（図１０および１１で示される）との間の経路の短
縮が発生する可能性がある。
【００２５】図５を参照すれば、ＴＥＯＳ酸化膜４２、
プラズマ酸化膜４０、および基板３２の間の接触面、応
力が平衡のとれている構造が示され、したがって応力の
合計は膜が晒される温度の範囲全体にわたって、１×１
０9 ダイン／ｃｍ2 を超えることはない。さらに、応力
の平衡により、従来のＴＥＯＳ形成におけるよりも厚い
ＴＥＯＳ酸化膜４２が堆積されることが可能になる。特
に、ＴＥＯＳ酸化膜４２は、６０００ないし１００００
Åの厚みの範囲で堆積される。厚い酸化膜には実質的
に、応力点、および応力の平衡がとれていない構造では
通常発生する、結果生じるクラックがない。厚いＴＥＯ
Ｓ酸化膜は、さらに平坦な上表面４４、および実質的に
異なる領域３４における厚みｔ3 と領域３６における厚
みｔ4 とをもたらす。厚みの不均一の範囲は、１：１．
１ないし１：１．３を超えるどの範囲でもある可能性が
あり、一方厚みｔ3 は有利にも厚みｔ4 よりも大きい。
厚みｔ3 は厚みｔ4 よりも大きく、そのため高密度にパ
ターン形成された、平らでない基板構造領域３４におけ
るある程度平坦化された上表面４４を提供する。さら
に、上表面４４は疎らにパターン形成された領域３６に
おいて、その下地表面に比較的沿った起伏を有してい
る。厚いＴＥＯＳ酸化膜４２および上表面４４の厚みの
不均一（平坦化）の利点は、残りの図面を参照すれば明
らかになるであろう。しかし、下記の理由のために、上
表面４４に対する最も低い高さのレベルは、いかなるす
べてのプラズマ酸化膜４０よりも上であることが重要で
ある。厚いＴＥＯＳ酸化膜は、このような高さについて
の確実性をもたらす。
【００２６】ＴＥＯＳ酸化膜４２は、基板３２（ウエ
ハ）を常圧ＣＶＤ（ＡＰＣＶＤ）リアクタ内に設置する
ことにより、プラズマ酸化膜４０の上に形成される。オ
ゾン（Ｏ3 ）と共に流れるＴＥＯＳのガスの流れは、基
板の上表面でのフローパターンに位置づけられる。ＴＥ
ＯＳおよびオゾンは基板の上表面上でのガス相内で混合
し、反応し、酸化膜４０の上にＴＥＯＳ酸化膜４２を残
し、一方反応場所から副生成物が排出される。ＴＥＯＳ
酸化膜内のオゾンの濃度が増加すれば、それに従って引
張り応力は減少する。膜４２内に十分な量のオゾンが形
成されることを確実にするために、堆積の前にオゾンが
分解しないことが重要である。すなわち、高温により、
オゾンの分解が以下のように進む。 ２Ｏ3 →３Ｏ2 もしＡＰＣＶＤシステムが、反応ゾーン内で４００℃を
超える温度まで（すなわちウエハよりも高いがその上方
よりも低い範囲）加熱されれば、ほとんどすべてのオゾ
ンは、堆積の前に消費されるだろう。したがって、ＡＰ
ＣＶＤシステムがおよそ１００ないし２００℃の反応ゾ
ーンの温度に維持されることが重要である。もし温度が
１００℃よりも下がれば、混合ガス中においてオゾンの
存在が支配的となり、適切に混合され堆積される代わり
に、ＡＰＣＶＤの排出から送り出される。堆積の範囲内
で温度を変化させることにより、およびＯ3 の流量を変
化させることにより、結果として発生するＴＥＯＳの引
張り応力における変化は、調節されて下にあるＰＥＣＶ
Ｄ材料との応力のバランスを変化させることができる。
ＴＥＯＳおよびオゾンの両方を利用する例示のＡＰＣＶ
Ｄシステムは、図１２を参照して以下に説明される。
【００２７】図６を参照すれば、（各々が溶媒の中に置
かれる）アルコキシシラン、テトラオキシシラン、メチ
ルシロキサン、またはアルオキシシランといった、ＳＯ
Ｇ膜４６が、ＴＥＯＳ酸化膜４２の上に回転堆積され
る。たとえばシルセスキオキサン（silsesquioxane）と
いった様々な周知の回転塗布される重合体がまた利用で
きる。液体は次に加熱され、それをシリカ膜に変える。
テトラオキシシラン（ＴＥＯＳ）ベースの溶液が用いら
れるとき、触媒剤（開始剤）が熱とともに通常は用いら
れＴＥＯＳをシリカに変える。ドーピングされた膜がつ
くられるとき、たとえばＰＯＣｌ3 といったドーピング
剤そのものが、開始剤としては十分であろう。カリフォ
ルニア州ミルピタス（Milpitas）の、アライドシグナル
（Allied-Signal ）から、商標名Ａｃｃｕｇｌａｓｓ
Ｘ−１１シリーズの製品として、適切なシロキサンベー
スのＳＯＧが得られる。ＳＯＧ４６は、１０００Åない
し９０００Åの範囲の厚みで堆積されることができ、３
５０℃ないし４５０℃の範囲で加熱される。ＳＯＧの主
要な利点は、層をウエハに与える際の簡潔性であり、構
造の平坦化というさらなる利点を有する。したがって、
ＳＯＧ４６の上表面４８は実質的に平坦であり、領域３
６におけるシリカの厚みｔ5 は、領域３４におけるシリ
カの厚みｔ6 よりも大きい。厚みｔ5 とｔ6 との厚みの
不均一の範囲は、ＴＥＯＳ酸化膜４２における厚みの不
均一性をオフセットし、したがって実質的に平坦な上表
面４８を提示するためには、１：１．１ないし１：２．
０のどの範囲でもよい。
【００２８】ＳＯＧ膜４６は、集積回路の信頼性に影響
し得る多くの問題を提示する。１つの問題は、ＴＥＯＳ
酸化膜またはプラズマ酸化膜に関するＳＯＧの密度の低
さに起因する。密度の低いＳＯＧは、水を吸収し、した
がってＳＯＧを通してコンタクトウィンドウが形成され
るとき、水の“気化放出”を引き起こす傾向がある。コ
ンタクトウィンドウにおける水分の気化放出は、コンタ
クトの導電性に逆に影響し、多くの場合は回避されるべ
きである。ＳＯＧの水分吸着の問題を避ける１つの方法
は、その堆積後にＳＯＧ層全体を除去する、すなわち
“犠牲”ＳＯＧ層を除去することである。図７を参照す
れば、ＳＯＧ層４６は、その下の、ＴＥＯＳ酸化膜４２
の上部分の除去と実質的に同じエッチングレートで除去
される。同じエッチングレートを実質的に維持すること
により、および好ましくはＨＦといったウェットエッチ
ング剤を用いることにより、エッチバック上表面５０に
対して実質的に平坦な上表面４８が維持できる。プラズ
マエッチング剤またはケミカルメカニカル研磨技術とい
った、その他の適切なエッチング剤をまた用いることが
できる。エッチバック上表面５０は、ＴＥＯＳ酸化膜４
２の上表面の最も低い高さのレベルとおよそ同じ高さの
レベルである。領域３６のＴＥＯＳ酸化膜４２の上表面
を、領域３４内のＴＥＯＳ酸化膜４２の下表面より高く
維持することにより、エッチバック上表面５０は、ウエ
ハの表面全体に残るＴＥＯＳ酸化膜４２の規定された厚
みを有することが確実にされる。
【００２９】図８を参照すれば、エッチバック手順が用
いられない実施例が示される。被覆層５２は、予めＳＯ
Ｇ層を除去せずにＳＯＧ層４６の上に堆積できる。図８
の被覆層５２はしたがって、図６に示されたＳＯＧ４６
の上表面４８の上に形成されて示される。被覆層５２は
好ましくはＣＶＤ酸化膜で、ＴＥＯＳ酸化膜またはプラ
ズマ酸化膜として形成される。しかし、好ましくは、被
覆層５２はＳＯＧ４６の上表面４８に非常に均一に沿っ
て形成されたプラズマ酸化膜である。被覆層５２は、水
分雰囲気から下のＳＯＧへの水の吸着に対するバリヤを
提供する。水および関連の自由水素はしたがって、ＳＯ
Ｇに浸入することが妨げられ、さらに、ＳＯＧから下の
トランジスタのチャネル領域へ移動することが妨げられ
る。チャネル領域内のいかなる水素も、チャネル内の少
数キャリヤに影響し、したがってターンオンしきい値を
歪める可能性がある。被覆層５２は、ＳＯＧ４６の上に
制御された厚みで堆積され、全体の絶縁膜構造（プラズ
マ酸化膜４０、ＴＥＯＳ酸化膜４２、およびＳＯＧ４
６）に対するキャパシタンスの値への許容を提供する。
したがって、被覆層５２は、結果として生じる絶縁膜の
所望のキャパシタンスの結果次第で、様々な厚みを有す
ることができる。被覆層５２の上に設置可能ないかなる
上の配線導体も、残りの絶縁膜層に関する被覆層の様々
な厚みに基づき、特定のキャパシタンスを招く。
【００３０】代替として、図９に示されるように、被覆
層５２を図７のエッチバック上表面５０の上に設置する
ことができる。被覆層５２は、図８または図９のいずれ
の実施例においても、上記の利点をもたらす。図９に示
される、エッチバック上表面５０の上の被覆層５２は、
密度の低いＴＥＯＳ酸化膜が外の雰囲気から水分を吸収
しないことを確実にする。被覆層５２は、図８に示され
るような、ＳＯＧ層４６の上に形成されたバリヤに類似
する、吸着に対するバリヤを設ける。
【００３１】図１０を参照すれば、被覆層５２の上表面
の上に堆積される上の配線導体４４が示される。導体４
４は、配線の多層配置における導体のさらなる層を形成
する。図３ないし９で述べられた手順が、配線の数多く
（３つ以上）の層に対して繰返され、さらに高密度の配
線が達成できる。図６および図８の先のプロセスステッ
プにおいて図示された実施例で形成された導体４４が図
１０で示される。図１１は、図７および図９で図示され
た実施例のプロセスステップに続いて被覆層５２の上に
設置される、上の配線導体４４を図示する。
【００３２】絶縁膜構造の所望の結果（層４０、４２、
４６および５２）は、焦点深度の問題を最小にする平坦
化された上表面を達成するだけでなく、応力特性が低
く、水または異物が下の絶縁膜に吸着することに対する
被覆バリヤを有する絶縁膜を提供する。ＴＥＯＳ酸化膜
４２の前にプラズマ酸化膜層４０を設置することによ
り、結果生じる絶縁膜の応力特性は低くなる。さらに、
応力は、ＴＥＯＳ酸化膜４２内の内部応力（引張り応
力）を最小とすることにより制御される。図１２は、Ｔ
ＥＯＳ酸化膜４２を堆積するために用いられるＡＰＣＶ
Ｄリアクタ５４を図示する。リアクタ５４はガス状のＴ
ＥＯＳおよびオゾン５８をウエハ６０の直接上の混合領
域に注入するためのインジェクタ５６を含む。使用され
ない材料は、排出口６２を通して、矢印６４で示される
方向に除去される。窒素がしばしば除去キャリヤとして
用いられ、一般的には除去カーテン６６を通して、およ
びコンベアベルト７０とウエハ６０の下に配置された穴
６８を通して挿入される。窒素キャリヤの挿入は矢印７
２に沿って示される。図１２に示されたものと同様のＡ
ＰＣＶＤシステムは、たとえばカリフォルニア州、パロ
アルト（Palo Alto ）の、ワトキンス−ジョンソンカン
パニー（Watkins-Johnson Company ）から入手可能であ
る。適切な、ワトキンス−ジョンソンＡＰＣＶＤシステ
ムについての機能および構造の説明は、（この明細書中
に引用により援用する）メイヤー（Mayer ）への米国特
許番号第５，１２２，３９１号の中で表わされる。
【００３３】ＡＰＣＶＤシステムは、ＴＥＯＳ反応物か
らのシリコン酸化膜の適切な堆積をもたらすが、一方こ
の明細書中で述べられたオゾンリアクタを用いるＡＰＣ
ＶＤシステムは、オゾンが欠落する通常のＡＰＣＶＤ反
応を超えるさらなる利点を提供する。つまり、オゾン
は、オゾンのないＴＥＯＳ酸化膜よりも一般的には引張
り応力が少ない、引張り応力が調節可能なＴＥＯＳ酸化
膜を与える。オゾンＴＥＯＳは、プラズマ酸化膜下層に
加えられたとき、クラックの傾向が少ない絶縁膜構造を
提供し、また高密度の領域での改良された流れるような
カバレージを提供する。
【００３４】この開示の恩恵を受ける当業者には、多層
配線を用いたアプリケーションが可能であり、したがっ
て配線の各層の間の絶縁膜構造を形成するために繰返す
ことができることが、認識されるだろう。さらに、この
明細書で示され説明された発明の形式は、例示であり、
現在は好ましい実施例として受取られることがまた理解
される。ＳＯＧ層は、保持、または被覆層の堆積に先行
して完全に除去されることができる。ＳＯＧ層の除去が
望まれれば、エッチングがＳＯＧ層を取除くために用い
られる。前掲の特許請求の範囲で述べられたように、様
々な修正および変更が、この発明の精神および範囲から
逸脱することなく行なわれることが可能である。前掲の
特許請求の範囲は、こういった修正および変更すべてを
網羅するものとして解釈されることを意図する。
【図面の簡単な説明】
【図１】先行のプロセスの方法論に従って形成された、
集積回路の部分断面図である。
【図２】先行のプロセスの方法論に従って形成された、
図１の集積回路の発展の後期の、部分断面図である。
【図３】この発明に従う、発展の初期段に従って形成さ
れた、集積回路の部分断面図である。
【図４】この発明に従う、プラズマ酸化膜の堆積後の、
図３の集積回路の部分断面図である。
【図５】この発明に従う、ＴＥＯＳ酸化膜の堆積後の、
図４の集積回路の部分断面図である。
【図６】この発明の例示の実施例に従う、ＳＯＧ酸化膜
の堆積後の、図５の集積回路の部分断面図である。
【図７】この発明の代替の例示の実施例に従う、犠牲Ｓ
ＯＧ酸化膜の堆積後の、図５の集積回路の部分断面図で
ある。
【図８】この発明に従う、被覆層の堆積後の、図６の集
積回路の部分断面図である。
【図９】この発明に従う、被覆層の堆積後の、図７の集
積回路の部分断面図である。
【図１０】この発明に従う、上の配線層の堆積後の、図
８の集積回路の部分断面図である。
【図１１】この発明に従う、上の配線層の堆積後の、図
９の集積回路の部分断面図である。
【図１２】この発明に従う、ＴＥＯＳおよびオゾン雰囲
気の中でＴＥＯＳ酸化膜を堆積させるための、常圧ＣＶ
Ｄ装置の図である。
【符号の説明】
３２ 基板 ３８ 導体 ４０ プラズマ酸化膜 ４２ ＴＥＯＳ酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768 21/31 9274−4Ｍ Ｈ０１Ｌ 21/94 Ｚ

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 上に導体を堆積させる前にコンタクトの
    ない領域の絶縁膜材料を除去せずに絶縁膜の平坦化構造
    を形成するための方法であって、前記方法は、 複数の導体を含む集積回路構造を与えるステップを含
    み、前記導体は、異なる高さのレベルでおよび前記導体
    の間の大きな隙間距離と小さな隙間距離とを含む異なる
    ピッチ距離で配置され、 プラズマ増速ＣＶＤ室内でプラズマ酸化膜を前記構造の
    上に堆積させるステップと、 常圧ＣＶＤ室内ならびにＴＥＯＳおよびオゾン雰囲気の
    中でＴＥＯＳ酸化膜を前記プラズマ酸化膜の上に堆積さ
    せるステップとを含み、前記ＴＥＯＳ酸化膜の厚みは、
    前記小さな隙間距離において前記大きな隙間距離におけ
    るよりも大きく、そのため前記大きな隙間距離において
    と小さな隙間距離においてはＴＥＯＳ酸化膜の厚みが異
    なり、 シリケート溶液を前記ＴＥＯＳ酸化膜の上に回転堆積さ
    せて前記大きな隙間距離において前記小さな隙間距離に
    おけるよりも大きいシリケートの厚みを形成するステッ
    プと、 前記シリケート溶液をベイキングして溶媒を除去し、次
    に前記シリケート溶液を加熱して実質的に平坦化された
    上表面を有するシリカ膜を形成するステップとを含み、
    前記大きな隙間距離においてと小さな隙間距離において
    はシリカ膜の厚みが異なり、前記シリカ膜の厚みの相違
    は実質的に、前記高さのレベルの相違と前記ＴＥＯＳ酸
    化膜の厚みの相違との総和に等しく、 被覆絶縁膜を前記シリカ膜の上に堆積させるステップを
    含む、絶縁膜の平坦化構造を形成するための方法。
  2. 【請求項２】 前記小さな隙間距離は０．５μｍよりも
    小さく、前記大きな隙間距離は３．０μｍよりも大き
    い、請求項１に記載の方法。
  3. 【請求項３】 前記プラズマ酸化膜は、８×１０8 ない
    し５×１０9 ダイン／ｃｍ2 の内部応力を含む、請求項
    １に記載の方法。
  4. 【請求項４】 前記シリケート溶液は、溶媒中に浮かぶ
    ＴＥＯＳを含む、請求項１に記載の方法。
  5. 【請求項５】 前記プラズマ酸化膜および前記ＴＥＯＳ
    酸化膜は、ＳｉＯ2を含む、請求項１に記載の方法。
  6. 【請求項６】 前記被覆絶縁膜は、プラズマ増速ＣＶＤ
    室内で形成されたシリコン酸化膜を含む、請求項１に記
    載の方法。
  7. 【請求項７】 前記被覆絶縁膜は、プラズマ増速ＣＶＤ
    室内で形成されたオキシ窒化物（oxynitride）を含む、
    請求項１に記載の方法。
  8. 【請求項８】 前記高さのレベルの相違と前記ＴＥＯＳ
    酸化膜の厚みの相違との総和は、前記シリカの厚みの相
    違の逆である、請求項１に記載の方法。
  9. 【請求項９】 絶縁膜の平坦化構造を形成するための方
    法であって、 導体の間の大きな隙間距離と小さな隙間距離とを有する
    複数の前記導体を含む集積回路構造を与えるステップ
    と、 プラズマ増速ＣＶＤ室内でプラズマ酸化膜を前記構造の
    上に堆積させるステップと、 常圧ＣＶＤ室内でならびにＴＥＯＳおよびオゾン雰囲気
    の中でＴＥＯＳ酸化膜を前記プラズマ酸化膜の上に堆積
    させるステップとを含み、前記ＴＥＯＳ酸化膜の上表面
    の高さのレベルは、前記小さな隙間距離において前記大
    きな隙間距離におけるよりも高く、 シリケート溶液を前記ＴＥＯＳ酸化膜の上に回転堆積さ
    せ、前記シリケート溶液を加熱し、前記大きな隙間距離
    において前記小さな隙間距離におけるよりも大きい厚み
    を有するシリカ膜を形成するステップを含み、前記シリ
    カ膜は実質的に平坦なシリカの上表面を含み、 実質的に同じ除去速度で前記シリカ膜と前記ＴＥＯＳ酸
    化膜の一部とを除去し、前記大きな隙間距離における前
    記ＴＥＯＳ酸化膜の上表面に実質的に等しい高さのレベ
    ルで平坦化された最終的な上表面を生み出すステップ
    と、 被覆絶縁膜を前記最終的な上表面の上に堆積させるステ
    ップとを含む、絶縁膜の平坦化構造を形成するための方
    法。
  10. 【請求項１０】 前記複数の導体は、異なる高さのレベ
    ルで配置された複数の導体上表面を含み、前記導体上表
    面の最も高い高さのレベルは、前記大きな隙間距離にお
    ける前記ＴＥＯＳ酸化膜の上表面よりも低い高さのレベ
    ルにある、請求項９に記載の方法。
  11. 【請求項１１】 前記除去するステップは、前記シリカ
    の上表面を等方性エッチングするステップを含む、請求
    項９に記載の方法。
  12. 【請求項１２】 前記等方性エッチングは、前記シリカ
    の上表面を、フッ化水素酸を含むウェットエッチ溶液に
    晒すことを含む、請求項９に記載の方法。
  13. 【請求項１３】 前記小さな隙間距離は０．５μｍより
    も小さく、前記大きな隙間距離は３．０μｍよりも大き
    い、請求項９に記載の方法。
  14. 【請求項１４】 前記プラズマ酸化膜は、８×１０8 な
    いし５×１０9 ダイン／ｃｍ2 の内部応力を含む、請求
    項９に記載の方法。
  15. 【請求項１５】 前記シリケート溶液は、溶媒中に浮か
    ぶＴＥＯＳを含む、請求項９に記載の方法。
  16. 【請求項１６】 前記プラズマ酸化膜および前記ＴＥＯ
    Ｓ酸化膜は、ＳｉＯ 2 を含む、請求項９に記載の方法。
  17. 【請求項１７】 前記被覆絶縁膜は、プラズマ増速ＣＶ
    Ｄ室内で形成されたシリコン酸化膜を含む、請求項９に
    記載の方法。
  18. 【請求項１８】 前記被覆絶縁膜は、プラズマ増速ＣＶ
    Ｄ室内で形成されたオキシ窒化物を含む、請求項９に記
    載の方法。
  19. 【請求項１９】 絶縁膜の平坦化構造を形成するための
    方法であって、 複数の導体を含む集積回路構造を与えるステップを含
    み、前記導体は、異なる高さのレベルで、および前記導
    体の間の大きな隙間距離と小さな隙間距離とを含む異な
    るピッチ距離で配置され、 プラズマ増速ＣＶＤ室内でプラズマ酸化膜を前記構造の
    上に堆積させるステップと、 常圧ＣＶＤ室内でならびにＴＥＯＳおよびオゾン雰囲気
    の中で、ＴＥＯＳ酸化膜を前記プラズマ酸化膜の上に堆
    積させるステップとを含み、前記ＴＥＯＳ酸化膜の厚み
    は、前記小さな隙間距離において前記大きな隙間距離に
    おけるよりも大きく、そのため前記大きな隙間距離にお
    いてと小さな隙間距離においてはＴＥＯＳ酸化膜の厚み
    が異なり、前記ＴＥＯＳ酸化膜の上表面の高さのレベル
    は、前記小さな隙間距離において前記大きな隙間距離に
    おけるよりも高く、 シリケート溶液を前記ＴＥＯＳ酸化膜の上に回転堆積さ
    せ、前記大きな隙間距離において前記小さな隙間距離に
    おけるよりも大きいシリケートの厚みを形成するステッ
    プと、 前記シリケート溶液をベイキングし、溶媒を除去し、次
    に前記シリケート溶液を加熱して、上表面が実質的に平
    坦化され、厚みが前記大きな隙間距離において前記小さ
    な隙間距離におけるよりも大きなシリカ膜を形成するス
    テップとを含み、シリカの厚みは前記大きな隙間距離に
    おいてと小さな隙間距離においては異なり、前記シリカ
    の厚みの相違は前記高さのレベルの相違と前記ＴＥＯＳ
    酸化膜の厚みの相違との総和に実質的に等しく、 実質的に同じ除去速度で、前記シリカ膜と前記ＴＥＯＳ
    酸化膜の一部とを除去し、前記大きな隙間距離における
    前記ＴＥＯＳ酸化膜の上表面と実質的に等しい高さのレ
    ベルで平坦化された最終的な上表面を生み出すステップ
    と、 被覆絶縁膜を前記最終的な上表面の上に堆積させるステ
    ップとを含む、絶縁膜の平坦化構造を形成するための方
    法。
JP7092365A 1994-04-18 1995-04-18 絶縁膜の平坦化構造を形成するための方法 Withdrawn JPH07312368A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US229170 1994-04-18
US08/229,170 US5503882A (en) 1994-04-18 1994-04-18 Method for planarizing an integrated circuit topography

Publications (1)

Publication Number Publication Date
JPH07312368A true JPH07312368A (ja) 1995-11-28

Family

ID=22860095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7092365A Withdrawn JPH07312368A (ja) 1994-04-18 1995-04-18 絶縁膜の平坦化構造を形成するための方法

Country Status (3)

Country Link
US (1) US5503882A (ja)
EP (1) EP0678914A3 (ja)
JP (1) JPH07312368A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173043A (ja) * 1996-12-05 1998-06-26 Samsung Electron Co Ltd 半導体素子のコンタクトプラグ形成方法
KR100480230B1 (ko) * 1998-08-05 2005-07-05 주식회사 하이닉스반도체 반도체장치의금속배선형성방법
TWI396235B (zh) * 2007-04-11 2013-05-11 United Microelectronics Corp 複合覆蓋層及其製作方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878406A (ja) * 1994-09-08 1996-03-22 Sony Corp 酸化膜の成膜方法
US5821163A (en) * 1996-02-13 1998-10-13 Vlsi Technology, Inc. Method for achieving accurate SOG etchback selectivity
US5786278A (en) * 1996-08-27 1998-07-28 Watkins-Johnson Company Method of stress-relieving silicon oxide films
US6599847B1 (en) * 1996-08-27 2003-07-29 Taiwan Semiconductor Manufacturing Company Sandwich composite dielectric layer yielding improved integrated circuit device reliability
US5851867A (en) * 1996-08-27 1998-12-22 Mosel Vitellic Incorporated Rugged stacked oxide layer structure and method of fabricating same
US6069069A (en) * 1996-12-16 2000-05-30 Chartered Semiconductor Manufacturing, Ltd. Method for planarizing a low dielectric constant spin-on polymer using nitride etch stop
US5691247A (en) * 1996-12-19 1997-11-25 Tower Semiconductor Ltd. Method for depositing a flow fill layer on an integrated circuit wafer
US6551665B1 (en) 1997-04-17 2003-04-22 Micron Technology, Inc. Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
US5976979A (en) * 1997-06-10 1999-11-02 Industrial Technology Research Institute Sequential oxygen plasma treatment and chemical mechanical polish (CMP) planarizing method for forming planarized low dielectric constant dielectric layer
TW396454B (en) 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
EP0893825A1 (en) * 1997-07-23 1999-01-27 STMicroelectronics S.r.l. Planarization method with a multilayer for integrated semiconductor electronic devices
TW362269B (en) * 1997-11-21 1999-06-21 Promos Technologies Inc Manufacturing method for improving the step coverage of titanium barrier capability
US6413583B1 (en) * 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
EP0948035A1 (en) * 1998-03-19 1999-10-06 Applied Materials, Inc. Method for applying a dielectric cap film to a dielectric stack
KR100268453B1 (ko) * 1998-03-30 2000-11-01 윤종용 반도체 장치 및 그것의 제조 방법
KR19990076407A (ko) * 1998-03-31 1999-10-15 윤종용 반도체장치의 제조공정에 있어서의 박막 형성방법
EP0954017A3 (en) * 1998-04-16 2000-08-09 STMicroelectronics, Inc. A semiconductor structure having an improved pre-metal dielectric stack
US6113465A (en) * 1998-06-16 2000-09-05 Speedfam-Ipec Corporation Method and apparatus for improving die planarity and global uniformity of semiconductor wafers in a chemical mechanical polishing context
KR100518519B1 (ko) * 1998-07-21 2005-11-25 삼성전자주식회사 반도체장치의 금속배선간 절연막 및 그 제조방법
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
TW498433B (en) * 1998-11-16 2002-08-11 Taiwan Semiconductor Mfg A surface planarization method
US6107186A (en) * 1999-01-27 2000-08-22 Advanced Micro Devices, Inc. High planarity high-density in-laid metallization patterns by damascene-CMP processing
US6255232B1 (en) * 1999-02-11 2001-07-03 Taiwan Semiconductor Manufacturing Company Method for forming low dielectric constant spin-on-polymer (SOP) dielectric layer
US6258643B1 (en) * 1999-06-25 2001-07-10 United Microelectronics Corp. Method for forming twin gate CMOS
US6372664B1 (en) * 1999-10-15 2002-04-16 Taiwan Semiconductor Manufacturing Company Crack resistant multi-layer dielectric layer and method for formation thereof
US6136688A (en) * 1999-10-20 2000-10-24 Vanguard International Semiconductor Corporation High stress oxide to eliminate BPSG/SiN cracking
US6559020B1 (en) 1999-10-20 2003-05-06 Applied Micro Circuits Corporation Bipolar device with silicon germanium (SiGe) base region
US6627549B2 (en) * 2000-03-07 2003-09-30 Micron Technology, Inc. Methods for making nearly planar dielectric films in integrated circuits
US6635923B2 (en) * 2001-05-24 2003-10-21 International Business Machines Corporation Damascene double-gate MOSFET with vertical channel regions
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP2004079988A (ja) * 2002-06-19 2004-03-11 Toshiba Corp 半導体装置
US6867129B2 (en) * 2003-07-15 2005-03-15 Taiwan Semiconductor Manufacturing Company Method of improving the top plate electrode stress inducting voids for 1T-RAM process
KR100616187B1 (ko) * 2004-10-07 2006-08-25 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 절연막 형성 방법
KR100675895B1 (ko) * 2005-06-29 2007-02-02 주식회사 하이닉스반도체 반도체소자의 금속배선구조 및 그 제조방법
US20070048906A1 (en) * 2005-08-23 2007-03-01 Han Seung H Method for fabricating semiconductor device
DE102006015096B4 (de) * 2006-03-31 2011-08-18 Globalfoundries Inc. Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht
JP2009054683A (ja) * 2007-08-24 2009-03-12 Panasonic Corp 半導体装置およびその製造方法
CN101740467B (zh) * 2008-11-24 2011-08-24 上海华虹Nec电子有限公司 半导体制造铝金属线制程
FR2964245A1 (fr) * 2010-08-30 2012-03-02 Soitec Silicon On Insulator Procede d'aplanissement
US8883021B2 (en) * 2012-03-30 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS nanostructures and methods of forming the same
US8946095B2 (en) * 2012-10-25 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming interlayer dielectric film above metal gate of semiconductor device
CN104810277B (zh) * 2014-01-26 2017-10-31 北大方正集团有限公司 一种晶圆表面平坦化工艺
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
DE102020102533A1 (de) 2020-01-31 2021-08-05 Gesellschaft für angewandte Mikro- und Optoelektronik mit beschränkter Haftung - AMO GmbH Verfahren zur Herstellung einer elektro-optischen Einrichtung, elektro-optische Einrichtung, Halbleitereinrichtung und Halbleitervorrichtung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4407850A (en) * 1982-01-11 1983-10-04 The Perkin-Elmer Corporation Profile control photoresist
JPH0642482B2 (ja) * 1984-11-15 1994-06-01 株式会社東芝 半導体装置の製造方法
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US4721548A (en) * 1987-05-13 1988-01-26 Intel Corporation Semiconductor planarization process
CA2006174A1 (en) * 1989-12-20 1991-06-20 Luc Ouellet Method of making crack-free insulating films with sog interlayer
JP3128811B2 (ja) * 1990-08-07 2001-01-29 セイコーエプソン株式会社 半導体装置の製造方法
US5089442A (en) * 1990-09-20 1992-02-18 At&T Bell Laboratories Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd
DE4135810C2 (de) * 1990-10-30 2000-04-13 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung
JPH04223374A (ja) * 1990-12-25 1992-08-13 Mitsubishi Electric Corp 固体撮像装置の製造方法
US5314724A (en) * 1991-01-08 1994-05-24 Fujitsu Limited Process for forming silicon oxide film
US5279865A (en) * 1991-06-28 1994-01-18 Digital Equipment Corporation High throughput interlevel dielectric gap filling process
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing
JPH05235184A (ja) * 1992-02-26 1993-09-10 Nec Corp 半導体装置の多層配線構造体の製造方法
US5286518A (en) * 1992-04-30 1994-02-15 Vlsi Technology, Inc. Integrated-circuit processing with progressive intermetal-dielectric deposition
US5356722A (en) * 1992-06-10 1994-10-18 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
EP0582724A1 (de) * 1992-08-04 1994-02-16 Siemens Aktiengesellschaft Verfahren zur lokal und global planarisierenden CVD-Abscheidung von SiO2-Schichten auf strukturierten Siliziumsubstraten
US5403780A (en) * 1993-06-04 1995-04-04 Jain; Vivek Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173043A (ja) * 1996-12-05 1998-06-26 Samsung Electron Co Ltd 半導体素子のコンタクトプラグ形成方法
KR100480230B1 (ko) * 1998-08-05 2005-07-05 주식회사 하이닉스반도체 반도체장치의금속배선형성방법
TWI396235B (zh) * 2007-04-11 2013-05-11 United Microelectronics Corp 複合覆蓋層及其製作方法

Also Published As

Publication number Publication date
US5503882A (en) 1996-04-02
EP0678914A2 (en) 1995-10-25
EP0678914A3 (en) 1997-02-19

Similar Documents

Publication Publication Date Title
JPH07312368A (ja) 絶縁膜の平坦化構造を形成するための方法
KR100624566B1 (ko) 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
US7071107B2 (en) Method for manufacturing a semiconductor device
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
US6174808B1 (en) Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS
JPH08148559A (ja) 絶縁膜を有する半導体装置の製造方法
KR20030007494A (ko) 실리콘 카바이드 접착 프로모터 층을 이용하여 저유전상수플루오르화 비결정 탄소에 대한 실리콘 질화물의 접착을강화하는 방법
KR20020093197A (ko) 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
US5631197A (en) Sacrificial etchback layer for improved spin-on-glass planarization
US5502006A (en) Method for forming electrical contacts in a semiconductor device
JPH06177120A (ja) 層間絶縁膜の形成方法
JP3176017B2 (ja) 半導体装置の製造方法
US5817571A (en) Multilayer interlevel dielectrics using phosphorus-doped glass
JP2003068845A (ja) 半導体装置およびその製造方法
JPH07335753A (ja) 半導体装置及びその製造方法
JP5110490B2 (ja) 層間絶縁膜および配線構造と、それらの製造方法
KR940005723B1 (ko) 반도체 장치
JP2000068261A (ja) 半導体装置の製造方法
JP2953447B2 (ja) 溝分離型半導体装置の製造方法
KR20000004099A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR100265759B1 (ko) 전자빔을이용한저온층간절연막형성방법
US6277754B1 (en) Method of planarizing dielectric layer
JPH0870042A (ja) 絶縁膜の形成方法
KR100315455B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020702