JP2000068261A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000068261A JP2000068261A JP10232671A JP23267198A JP2000068261A JP 2000068261 A JP2000068261 A JP 2000068261A JP 10232671 A JP10232671 A JP 10232671A JP 23267198 A JP23267198 A JP 23267198A JP 2000068261 A JP2000068261 A JP 2000068261A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- insulating film
- plasma
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Abstract
(57)【要約】 （修正有）
【課題】 半導体装置の製造方法で、特に多層配線構造
を有する半導体装置の層間絶縁膜を少ない工程で形成す
るための製造方法。 【解決手段】 半導体装置の製造で、多層配線工程中の
層間絶縁膜の形成工程での低誘電率な第一絶縁膜３（ア
モルファスカーボン水素膜、アモルファスカーボンフッ
素膜やアモルファスシリコン膜）の表面をプラズマ処理
を施した後に、その表面上に第二の絶縁膜４を成膜す
る。
を有する半導体装置の層間絶縁膜を少ない工程で形成す
るための製造方法。 【解決手段】 半導体装置の製造で、多層配線工程中の
層間絶縁膜の形成工程での低誘電率な第一絶縁膜３（ア
モルファスカーボン水素膜、アモルファスカーボンフッ
素膜やアモルファスシリコン膜）の表面をプラズマ処理
を施した後に、その表面上に第二の絶縁膜４を成膜す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に多層配線構造を有する半導体装置の層
間絶縁膜を形成するための製造方法に関する。
法に係わり、特に多層配線構造を有する半導体装置の層
間絶縁膜を形成するための製造方法に関する。
【０００２】
【従来の技術】半導体装置の集積度が増大するにつれ
て、半導体基板上に配線材料を多層にわたって形成する
いわゆる多層配線化が進行しており、このような多層配
構造を有する半導体装置の製造工程が複雑化してきてお
り、製品歩留まり低下や製造コスト増大の大きな要因と
して問題視されている。
て、半導体基板上に配線材料を多層にわたって形成する
いわゆる多層配線化が進行しており、このような多層配
構造を有する半導体装置の製造工程が複雑化してきてお
り、製品歩留まり低下や製造コスト増大の大きな要因と
して問題視されている。
【０００３】特に、様々な形態で行われている多層配線
形成工程は、半導体装置の製造価格に占有する割合が大
きいため、半導体装置のコストダウンを図るうえで多層
配線工程のコスト低減化は必須の要件になっている。
形成工程は、半導体装置の製造価格に占有する割合が大
きいため、半導体装置のコストダウンを図るうえで多層
配線工程のコスト低減化は必須の要件になっている。
【０００４】以下、図面を参照して通常実施されている
多層配線の形成工程を説明する。図４は多層配線形成工
程のフロー図であり、図５はそれによって生成された膜
の断面図である。
多層配線の形成工程を説明する。図４は多層配線形成工
程のフロー図であり、図５はそれによって生成された膜
の断面図である。
【０００５】すなわち、通常の多層配線の形成工程で
は、先ず、半導体基板１１の上に下層配線用の第一の配
線材科を堆積後、その第一の配線材料に所定の下層配線
用のパターニングを行い配線パターン１２を形成する。
は、先ず、半導体基板１１の上に下層配線用の第一の配
線材科を堆積後、その第一の配線材料に所定の下層配線
用のパターニングを行い配線パターン１２を形成する。
【０００６】次に、パターニングされた配線パターン１
２の上にプラズマＣＶＤ法等で第一絶縁膜１３を形成す
ると共に配線パターン１２相互間に絶縁膜を埋め込む。
（Ｓ１ｂ） この時点では、第一絶縁膜１３の表面は配線パターン１
２等の影響を受け凹凸が存在していて、そのままではそ
の後の上層配線用の配線材料の堆積時や、上層配線のパ
ターニング時に悪影響を及ぼし、上層配線の段切れに起
因する断線不良を発生させる恐れがある。
２の上にプラズマＣＶＤ法等で第一絶縁膜１３を形成す
ると共に配線パターン１２相互間に絶縁膜を埋め込む。
（Ｓ１ｂ） この時点では、第一絶縁膜１３の表面は配線パターン１
２等の影響を受け凹凸が存在していて、そのままではそ
の後の上層配線用の配線材料の堆積時や、上層配線のパ
ターニング時に悪影響を及ぼし、上層配線の段切れに起
因する断線不良を発生させる恐れがある。
【０００７】そのため、通常は、上層配線用の配線材料
を堆積する前に、その下地である第一絶縁膜１３の表面
をレジストエッチバツク法やＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ１ｎｇ）法等で
平坦化処理を施している。（Ｓ２ｂ） 次に、平坦化処理された第一絶縁膜１３の上に第二絶縁
膜１４を生成する。（Ｓ３ｂ） また、第一絶縁膜１３の表面を平坦化する方法の替わり
に、第一絶縁膜１３の上に絶縁材料である図示しないＳ
ＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を形成して上層
配線材料の下地段差を緩和する方法も知られている。
を堆積する前に、その下地である第一絶縁膜１３の表面
をレジストエッチバツク法やＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ１ｎｇ）法等で
平坦化処理を施している。（Ｓ２ｂ） 次に、平坦化処理された第一絶縁膜１３の上に第二絶縁
膜１４を生成する。（Ｓ３ｂ） また、第一絶縁膜１３の表面を平坦化する方法の替わり
に、第一絶縁膜１３の上に絶縁材料である図示しないＳ
ＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を形成して上層
配線材料の下地段差を緩和する方法も知られている。
【０００８】また、近年、層間絶縁膜表面の平坦化技術
の一つの例として、ＡＰＬ（Ａｄｖａｎｃｅｄ ＰＩａ
ｎａｒｉｚａｔ１ｏｎ Ｌａｙｅｒ）プロセスが報告
（文献：Ｍａｔｓｕｕｒａ ｅｔ．ａｔ．ａＩ．ＩＥＥ
ＥＴｅｃｈ．Ｄｉｇ，ｐｐ１１７，１９９４）されてい
る。
の一つの例として、ＡＰＬ（Ａｄｖａｎｃｅｄ ＰＩａ
ｎａｒｉｚａｔ１ｏｎ Ｌａｙｅｒ）プロセスが報告
（文献：Ｍａｔｓｕｕｒａ ｅｔ．ａｔ．ａＩ．ＩＥＥ
ＥＴｅｃｈ．Ｄｉｇ，ｐｐ１１７，１９９４）されてい
る。
【０００９】このＡＰＬプロセスは、図６に示すよう
に、先ず、半導体基板１１の上に下層配線用の第一の配
線材科を堆積後、その第一の配線材料に所定の下層配線
用のパターニングを行い配線パターン１２を形成する。
次に、層間絶縁膜の形成として、ＳｉＨ4 ガスと酸化剤
であるＨ2 Ｏ2 （過酸化水素水）とを低温（例えば０
℃）・真空中で反応させることによつて、下層配線上に
自己流動性（リフロー）のＳｉＯ2 膜を形成する。（Ｓ
１ｃ） その後、この第二絶縁膜１４の上にキャップ膜としてＰ
−ＳｉＯＮ膜１５を形成する。（Ｓ４ｃ）更に、Ｐ−Ｓ
ｉＯＮ膜１４にファーネスアニール処理（Ｓ５ｃ）を施
して、成膜された膜の水分を除去した後に、次工程に移
行している。
に、先ず、半導体基板１１の上に下層配線用の第一の配
線材科を堆積後、その第一の配線材料に所定の下層配線
用のパターニングを行い配線パターン１２を形成する。
次に、層間絶縁膜の形成として、ＳｉＨ4 ガスと酸化剤
であるＨ2 Ｏ2 （過酸化水素水）とを低温（例えば０
℃）・真空中で反応させることによつて、下層配線上に
自己流動性（リフロー）のＳｉＯ2 膜を形成する。（Ｓ
１ｃ） その後、この第二絶縁膜１４の上にキャップ膜としてＰ
−ＳｉＯＮ膜１５を形成する。（Ｓ４ｃ）更に、Ｐ−Ｓ
ｉＯＮ膜１４にファーネスアニール処理（Ｓ５ｃ）を施
して、成膜された膜の水分を除去した後に、次工程に移
行している。
【００１０】この方法は、下層配線の配線相互間の絶縁
膜の埋め込みと絶縁膜表面の平坦化を同時に達成できる
ため、一回の成膜で平坦化までの工程を終了することが
出来る。従って、多層配線工程のコスト及び工程の低減
化要求には応えることができる。
膜の埋め込みと絶縁膜表面の平坦化を同時に達成できる
ため、一回の成膜で平坦化までの工程を終了することが
出来る。従って、多層配線工程のコスト及び工程の低減
化要求には応えることができる。
【００１１】
【発明が解決しようとする課題】しかしながら、上層の
配線材料を堆積する前に、その下地である絶縁膜の表面
をレジストエッチバツク法やＣＭＰ（Ｃｈｅｍｉｃａｌ
ＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法等で平
坦化して段差を緩和する方法では、Ｐ−ＳｉＯＮ膜のよ
うな層間絶縁膜の形成工程は１回目の成膜から２回目の
成膜へと進むに従って多層になる毎に工程数が多くなり
コストも高くなり、前述したような多層配線工程の低減
化の要求に対しての大きな障害となっている。
配線材料を堆積する前に、その下地である絶縁膜の表面
をレジストエッチバツク法やＣＭＰ（Ｃｈｅｍｉｃａｌ
ＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法等で平
坦化して段差を緩和する方法では、Ｐ−ＳｉＯＮ膜のよ
うな層間絶縁膜の形成工程は１回目の成膜から２回目の
成膜へと進むに従って多層になる毎に工程数が多くなり
コストも高くなり、前述したような多層配線工程の低減
化の要求に対しての大きな障害となっている。
【００１２】また、第一絶縁膜上に絶縁材料であるＳＯ
Ｇ膜を形成する方法は、ＳＯＧ膜の形成（塗布及び焼
成）に際して、多くの回数の熱処理工程が必要であるば
かりでなく、配線の信頼性を確保するためにＳＯＧ膜の
不要部分をレジストエッチバツク法等で除去する工程が
必要になる。そのため、工程数が多くなり多層配線工程
の低減化要求に対して十分応えることが出来ないのが現
状である。
Ｇ膜を形成する方法は、ＳＯＧ膜の形成（塗布及び焼
成）に際して、多くの回数の熱処理工程が必要であるば
かりでなく、配線の信頼性を確保するためにＳＯＧ膜の
不要部分をレジストエッチバツク法等で除去する工程が
必要になる。そのため、工程数が多くなり多層配線工程
の低減化要求に対して十分応えることが出来ないのが現
状である。
【００１３】また、ＡＰＬプロセスは、生成される膜自
体は優れた特性があるが、自己流動性を有する膜には以
下の問題点が存在する。
体は優れた特性があるが、自己流動性を有する膜には以
下の問題点が存在する。
【００１４】すなわち、微細配線化が進行するに伴っ
て、配線間及び層間絶縁膜間の間隔によっては、設計回
路自体の遅延時間が大きく関係してくる。そのため、層
間絶縁膜に依る比誘電率が大きく影響する。つまり、層
間絶縁膜の誘電率が所定値以内で安定していることが要
求されるが、ＡＰＬプロセスによる無機膜は自己流動性
のため比誘電率の安定性が保証できない惧れがある。
て、配線間及び層間絶縁膜間の間隔によっては、設計回
路自体の遅延時間が大きく関係してくる。そのため、層
間絶縁膜に依る比誘電率が大きく影響する。つまり、層
間絶縁膜の誘電率が所定値以内で安定していることが要
求されるが、ＡＰＬプロセスによる無機膜は自己流動性
のため比誘電率の安定性が保証できない惧れがある。
【００１５】また近年、ホットキャリアによる信頼性の
寿命の劣化や、素子特性の変動についての問題が生じて
きている。
寿命の劣化や、素子特性の変動についての問題が生じて
きている。
【００１６】そのため、近年、低誘電率な代表的な膜と
して、アモルファスカーボン水素膜、アモルファスカー
ボンフツ素膜やアモルファスシリコン膜が注目されてい
る。
して、アモルファスカーボン水素膜、アモルファスカー
ボンフツ素膜やアモルファスシリコン膜が注目されてい
る。
【００１７】しかし、これらの有機膜は単膜のみでは平
坦性に関しては層間絶縁膜として機能しないため、微細
配線化が進行すると共に深刻な問題になっている。
坦性に関しては層間絶縁膜として機能しないため、微細
配線化が進行すると共に深刻な問題になっている。
【００１８】上記の課題を解決するために、本発明は、
多層配線工程の層間絶縁膜の形成工程で、低誘電率な有
機膜として、アモルファスカーボン水素膜、アモルファ
スカーボンフッ素膜やアモルファスシリコン膜を用いて
も、平坦化のためのＡＰＬ膜やＴＥＯＳ膜のフロー性を
損ねることなく形成が可能な絶縁膜の形成方法を提供す
るものである。
多層配線工程の層間絶縁膜の形成工程で、低誘電率な有
機膜として、アモルファスカーボン水素膜、アモルファ
スカーボンフッ素膜やアモルファスシリコン膜を用いて
も、平坦化のためのＡＰＬ膜やＴＥＯＳ膜のフロー性を
損ねることなく形成が可能な絶縁膜の形成方法を提供す
るものである。
【００１９】つまり、本発明では平坦化のためにＡＰＬ
膜を適用した場合には、アモルファスカーボン水素膜又
はアモルファスカーボンフッ素膜又はアモルファスの各
々膜の表面をＮ2 等とＮ2 Ｏプラズマ処理を施し、ま
た、Ｏ3 ＴＥＯＳ膜を適用した場合には、同様に膜の表
面をＨ2 等とＮＨ3 プラズマ処理を施すことによって良
好な絶縁膜を提供するものである。
膜を適用した場合には、アモルファスカーボン水素膜又
はアモルファスカーボンフッ素膜又はアモルファスの各
々膜の表面をＮ2 等とＮ2 Ｏプラズマ処理を施し、ま
た、Ｏ3 ＴＥＯＳ膜を適用した場合には、同様に膜の表
面をＨ2 等とＮＨ3 プラズマ処理を施すことによって良
好な絶縁膜を提供するものである。
【００２０】
【課題を解決するための手段】本発明によれば、表面に
素子または配線を有する半導体基板の前記表面に第一の
絶縁膜を堆積する半導体装置の製造方法において、前記
第一の絶縁膜は、プラズマＣＶＤ法により形成された後
に、その表面にＮ2 ＯガスとＯ2 ガスによるプラズマ処
理、又はＮ2 ガスとＮＨ3 ガスによるプラズマ処理を施
すことを特徴とする半導体装置の製造方法にある。
素子または配線を有する半導体基板の前記表面に第一の
絶縁膜を堆積する半導体装置の製造方法において、前記
第一の絶縁膜は、プラズマＣＶＤ法により形成された後
に、その表面にＮ2 ＯガスとＯ2 ガスによるプラズマ処
理、又はＮ2 ガスとＮＨ3 ガスによるプラズマ処理を施
すことを特徴とする半導体装置の製造方法にある。
【００２１】また本発明によれば、前記第一の絶縁膜の
表面にＮ2 ＯガスとＯ2 ガスによるプラズマ処理を施し
た後に、該表面に第二の絶縁膜を堆積させることを特徴
とする半導体装置の製造方法にある。
表面にＮ2 ＯガスとＯ2 ガスによるプラズマ処理を施し
た後に、該表面に第二の絶縁膜を堆積させることを特徴
とする半導体装置の製造方法にある。
【００２２】また本発明によれば、前記第一の絶縁膜の
表面にＮ2 ガスとＮＨ3 ガスによるプラズマ処理を施し
て該表面に第二の絶縁膜を堆積させた後に、その表面に
第三の絶縁膜を堆積させることを特徴とした半導体装置
の製造方法。
表面にＮ2 ガスとＮＨ3 ガスによるプラズマ処理を施し
て該表面に第二の絶縁膜を堆積させた後に、その表面に
第三の絶縁膜を堆積させることを特徴とした半導体装置
の製造方法。
【００２３】また本発明によれば、前記第一の絶縁膜
は、アモルファスカーボン水素膜、アモルファスカーボ
ンフッ素膜又はアモルファスシリコン膜のいずれかであ
ることを特徴とする半導体装置の製造方法。
は、アモルファスカーボン水素膜、アモルファスカーボ
ンフッ素膜又はアモルファスシリコン膜のいずれかであ
ることを特徴とする半導体装置の製造方法。
【００２４】また本発明によれば、前記第二の絶縁膜
は、減圧ＣＶＤ法を用いてＳｉＨ4 ガス及びＨ2 Ｏ2 ガ
スとＮ2 ガスを反応材料として６６５Ｐａ以下の真空中
で−ｌ０℃以上＋ｌ０℃以下の半導体基板温度で互いに
反応させることによってリフロー性ＳｉＯ2 膜を形成
し、続いて３００℃〜４００℃の成膜温度でのプラズマ
ＣＶＤ法によってＰ−ＳｉＯＮ膜を形成することを特徴
とする半導体装置の製造方法にある。
は、減圧ＣＶＤ法を用いてＳｉＨ4 ガス及びＨ2 Ｏ2 ガ
スとＮ2 ガスを反応材料として６６５Ｐａ以下の真空中
で−ｌ０℃以上＋ｌ０℃以下の半導体基板温度で互いに
反応させることによってリフロー性ＳｉＯ2 膜を形成
し、続いて３００℃〜４００℃の成膜温度でのプラズマ
ＣＶＤ法によってＰ−ＳｉＯＮ膜を形成することを特徴
とする半導体装置の製造方法にある。
【００２５】また本発明によれば、前記第二の絶縁膜
は、ＳｉＯ2 ガスを主成分としＴＥ０ＳガスとＯ3 ガス
を主反応物とし、常圧からｌ４０Ｐａの圧力範囲で３０
０℃〜６００℃にてＣＶＤ法でＳｉＯ2 膜を形成するこ
とを特徴とする半導体装置の製造方法にある。
は、ＳｉＯ2 ガスを主成分としＴＥ０ＳガスとＯ3 ガス
を主反応物とし、常圧からｌ４０Ｐａの圧力範囲で３０
０℃〜６００℃にてＣＶＤ法でＳｉＯ2 膜を形成するこ
とを特徴とする半導体装置の製造方法にある。
【００２６】また本発明によれば、前記第一の絶縁膜
は、フッ素を添加させたＴＥＯＳ膜であることを特徴と
する半導体装置の製造方法にある。
は、フッ素を添加させたＴＥＯＳ膜であることを特徴と
する半導体装置の製造方法にある。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２８】図１は本発明の実施の形態を示す成膜工程
のフロー図で、図２は各工程で生成された成膜の断面図
である。
のフロー図で、図２は各工程で生成された成膜の断面図
である。
【００２９】すなわち、半導体基板１の上に素子あるい
は第一の配線２材料でパターニングして配線パターン２
を形成後、その半導体基板１を、例えば、図示しないプ
ラズマＣＶＤ装置の反応室がｌ００℃で真空に設定され
ている場合に、サセプタ上に搬送アームによって設置
し、それぞれの条件に応じてプラズマＣＶＤ処理を施し
てベース膜として第一の絶縁膜を生成する。（Ｓ１） プラズマＣＶＤ装置は、反応室内に原料の低圧気体ガス
を導入して電気エネルギーを加えてプラズマ状態を作り
出し、反応を行わせて基板上に薄膜を生成する装置で一
般に広く用いられているものを使用している。
は第一の配線２材料でパターニングして配線パターン２
を形成後、その半導体基板１を、例えば、図示しないプ
ラズマＣＶＤ装置の反応室がｌ００℃で真空に設定され
ている場合に、サセプタ上に搬送アームによって設置
し、それぞれの条件に応じてプラズマＣＶＤ処理を施し
てベース膜として第一の絶縁膜を生成する。（Ｓ１） プラズマＣＶＤ装置は、反応室内に原料の低圧気体ガス
を導入して電気エネルギーを加えてプラズマ状態を作り
出し、反応を行わせて基板上に薄膜を生成する装置で一
般に広く用いられているものを使用している。
【００３０】本発明では、表面に素子あるいは配線パタ
ーン２が形成された半導体基板１の表面上に、プラズマ
反応室内でプラズマＣＶＤ法により以下のような条件
で、それぞれ第一絶縁膜３として、アモルファスカーボ
ン水素膜、アモルファスカーボンフッ素膜又はアモルフ
ァスシリコン膜を生成する。
ーン２が形成された半導体基板１の表面上に、プラズマ
反応室内でプラズマＣＶＤ法により以下のような条件
で、それぞれ第一絶縁膜３として、アモルファスカーボ
ン水素膜、アモルファスカーボンフッ素膜又はアモルフ
ァスシリコン膜を生成する。
【００３１】（１）アモルファスカーボン水素膜を成膜
する条件は、Ｃ2 Ｆ6 ＝ｌ００ｃｃ，ＣＨ4 ＝ｌ００ｃ
ｃ，Ｈ2 ＝ｌ００ｃｃ，圧力＝５０Ｐａ，ＲＦ ＰＯＷ
ＥＲ＝ｌ．５ＫＷである。
する条件は、Ｃ2 Ｆ6 ＝ｌ００ｃｃ，ＣＨ4 ＝ｌ００ｃ
ｃ，Ｈ2 ＝ｌ００ｃｃ，圧力＝５０Ｐａ，ＲＦ ＰＯＷ
ＥＲ＝ｌ．５ＫＷである。
【００３２】（２）アモルファスカーボンフッ素膜を成
膜する条件は、ＣＨ4 ＝４０ｃｃ，ＣＦ4 ＝ｌ００ｃ
ｃ，Ｃ2 Ｆ6 ＝ｌ００ｃｃ，Ｃ4 Ｆ8＝１００ｃｃ，圧
力＝５０Ｐａ，ＲＦ Ｐ０ＷＥＲ＝Ｉ．５Ｋｗである。
膜する条件は、ＣＨ4 ＝４０ｃｃ，ＣＦ4 ＝ｌ００ｃ
ｃ，Ｃ2 Ｆ6 ＝ｌ００ｃｃ，Ｃ4 Ｆ8＝１００ｃｃ，圧
力＝５０Ｐａ，ＲＦ Ｐ０ＷＥＲ＝Ｉ．５Ｋｗである。
【００３３】（３）アモルファスシリコン膜を成膜する
条件は、ＳｉＨ4 ＝ｌ５０ｃｃ，Ｎ2 ＝５００ｃｃ，Ｈ
2 ＝３０００ｃｃ，圧力＝ｌｌ００Ｐａ，ＲＦ Ｐ０Ｗ
ＥＲ＝ｌ００Ｗである。
条件は、ＳｉＨ4 ＝ｌ５０ｃｃ，Ｎ2 ＝５００ｃｃ，Ｈ
2 ＝３０００ｃｃ，圧力＝ｌｌ００Ｐａ，ＲＦ Ｐ０Ｗ
ＥＲ＝ｌ００Ｗである。
【００３４】各々３００ｎｍをＡＰＬ膜及びＴＥ０Ｓ
Ｏ3 膜のべ−ス膜として成膜する。
Ｏ3 膜のべ−ス膜として成膜する。
【００３５】次に、この生成された第１の絶縁膜の表面
にプラズマ処理を行う。（Ｓ２ａ）このプラズマ処理
は、第二絶縁膜４として、ＡＰＬ膜を適用する場合は、
同一反応室でＮ2 Ｏ、Ｏ2 プラズマ処理を施す。
にプラズマ処理を行う。（Ｓ２ａ）このプラズマ処理
は、第二絶縁膜４として、ＡＰＬ膜を適用する場合は、
同一反応室でＮ2 Ｏ、Ｏ2 プラズマ処理を施す。
【００３６】その際の、Ｎ2 Ｏプラズマ処理を施す場合
の条件は、Ｎ2 Ｏ＝２５００ｃｃ，圧力＝６６５Ｐａ，
ＲＦ ＰＯＷＥＲ＝５００Ｗである。
の条件は、Ｎ2 Ｏ＝２５００ｃｃ，圧力＝６６５Ｐａ，
ＲＦ ＰＯＷＥＲ＝５００Ｗである。
【００３７】同様に、Ｏ2 プラズマ処理を施す条件は、
Ｏ2 ＝２５００ｃｃ，圧力＝６６５Ｐａ，ＲＦ ＰＯＷ
ＥＲ＝５００Ｗである。
Ｏ2 ＝２５００ｃｃ，圧力＝６６５Ｐａ，ＲＦ ＰＯＷ
ＥＲ＝５００Ｗである。
【００３８】なお、プラズマ処理時間は、何れも各３０
秒間である。
秒間である。
【００３９】また、第二絶縁膜４としてＴＥ０Ｓ Ｏ3
膜を適用する場合は、第一絶縁膜３を成膜後にプラズマ
反応室にてＮ2 、ＮＨ3 プラズマ処理を施す。
膜を適用する場合は、第一絶縁膜３を成膜後にプラズマ
反応室にてＮ2 、ＮＨ3 プラズマ処理を施す。
【００４０】Ｎ2 プラズマ処理を施す条件は、Ｎ2 ＝２
５００ｃｃ，圧力＝６６５Ｐａ，ＲＦ ＰＯＷＥＲ＝５
００Ｗである。
５００ｃｃ，圧力＝６６５Ｐａ，ＲＦ ＰＯＷＥＲ＝５
００Ｗである。
【００４１】同様に、ＮＨ3 プラズマ処理を施す条件
は、ＮＨ3 ＝２５００ｃｃ，圧力＝６６５Ｐａ，ＲＦ＝
５００Ｗである。
は、ＮＨ3 ＝２５００ｃｃ，圧力＝６６５Ｐａ，ＲＦ＝
５００Ｗである。
【００４２】なお、プラズマ処理時間は、何れも各３０
秒間である。
秒間である。
【００４３】各々に応じたプラズマ処理後、プラズマ処
理された膜の上に第二絶縁膜４である無機膜を生成す
る。（Ｓ３ａ） すなわち、プラズマ処理された半導体基板１を一旦プラ
ズマ反応室外に搬出して背圧の真空度を保持したままロ
ードロック室に移送する。
理された膜の上に第二絶縁膜４である無機膜を生成す
る。（Ｓ３ａ） すなわち、プラズマ処理された半導体基板１を一旦プラ
ズマ反応室外に搬出して背圧の真空度を保持したままロ
ードロック室に移送する。
【００４４】続いて、ＡＰＬ室に半導体基板１を搬入し
て０℃に保持されたサセプタ上に設置する。次にＮ2 雰
囲気でサセプタ上で適宜半導体基板１を保持する。この
保持時間に半導体基板１は、プラズマ処理での余熱が放
出される。それによって半導体基板１の表面温度はリフ
ロー確保温度領域に安定して降下する。
て０℃に保持されたサセプタ上に設置する。次にＮ2 雰
囲気でサセプタ上で適宜半導体基板１を保持する。この
保持時間に半導体基板１は、プラズマ処理での余熱が放
出される。それによって半導体基板１の表面温度はリフ
ロー確保温度領域に安定して降下する。
【００４５】次に、実際のＡＰＬ成膜ガス系であるＳｉ
Ｈ4 ＋Ｈ2 Ｏ2 ＋Ｎ2 ガスを反応室に流入させて流量を
以下の安定化させる。その条件は、ＳｉＨ4 ＝１０ｃ
ｃ，Ｈ2 Ｏ2 ＝０．６５ｇ／ｍｉｎ，Ｎ2 ＝５００ｃ
ｃ，圧力＝６６５Ｐａ，時間１０ｓｅｃが典型的条件で
ある。
Ｈ4 ＋Ｈ2 Ｏ2 ＋Ｎ2 ガスを反応室に流入させて流量を
以下の安定化させる。その条件は、ＳｉＨ4 ＝１０ｃ
ｃ，Ｈ2 Ｏ2 ＝０．６５ｇ／ｍｉｎ，Ｎ2 ＝５００ｃ
ｃ，圧力＝６６５Ｐａ，時間１０ｓｅｃが典型的条件で
ある。
【００４６】続いてＳｉＨ4 のみ１２０ｃｃに増量して
成膜を開始する。８００ｎｍ相当の成膜終了後に全ての
導入ガスを排出する。
成膜を開始する。８００ｎｍ相当の成膜終了後に全ての
導入ガスを排出する。
【００４７】続いて、同様にプラズマＣＶＤ法でキャッ
プ膜のＰ−ＳｉＯ膜５を３００ｍの厚さに成膜する。
（Ｓ４ａ） 温度と圧力は前記べース成膜時と同じである。ガスの条
件は、ＳｉＨ4 ＝１００ｃｃ，Ｎ2 Ｏ＝２０００ｃｃ，
Ｎ2 ＝１０００ｃｃ，ＲＦ ＰＯＷＥＲ＝３５０Ｗであ
る。
プ膜のＰ−ＳｉＯ膜５を３００ｍの厚さに成膜する。
（Ｓ４ａ） 温度と圧力は前記べース成膜時と同じである。ガスの条
件は、ＳｉＨ4 ＝１００ｃｃ，Ｎ2 Ｏ＝２０００ｃｃ，
Ｎ2 ＝１０００ｃｃ，ＲＦ ＰＯＷＥＲ＝３５０Ｗであ
る。
【００４８】その後、ファーネスアニール処理（Ｓ５
ａ）を行い、生成された膜の中の水分を除去する。
ａ）を行い、生成された膜の中の水分を除去する。
【００４９】以上でＡＰＬ装置システムの成膜工程は完
了する。
了する。
【００５０】成膜後に別の炉アニール装置で４５０℃で
３０ｍｉｎ間の最終の熱処理を実施して終了する。その
後、光学顕微鏡による観察及び断面をＳＥＭ観察して成
膜の状態を確認する。
３０ｍｉｎ間の最終の熱処理を実施して終了する。その
後、光学顕微鏡による観察及び断面をＳＥＭ観察して成
膜の状態を確認する。
【００５１】以上に述べたように、本発明によれば絶縁
膜の形成を、まず、有機膜であるアモルファスカーボン
水素膜又はアモルファスカーボンフッ素膜又はアモルフ
ァスシリコン膜を生成する。
膜の形成を、まず、有機膜であるアモルファスカーボン
水素膜又はアモルファスカーボンフッ素膜又はアモルフ
ァスシリコン膜を生成する。
【００５２】次に、その有機膜の表面に対しての各々に
対応したプラズマ処理を施すことにより、その有機膜の
上に生成するＡＰＬ膜やＴＥ０Ｓ Ｏ3 膜のように、い
わゆる下地表面の依存性に敏感な膜に対して、アモルフ
ァスカーボン水素膜については親水性、アモルファスカ
ーボンフッ素膜については疎水性に作用させ、有機膜と
無機膜との複合化作用により、絶縁膜を低誘電率で平坦
な膜の成膜が可能となった。
対応したプラズマ処理を施すことにより、その有機膜の
上に生成するＡＰＬ膜やＴＥ０Ｓ Ｏ3 膜のように、い
わゆる下地表面の依存性に敏感な膜に対して、アモルフ
ァスカーボン水素膜については親水性、アモルファスカ
ーボンフッ素膜については疎水性に作用させ、有機膜と
無機膜との複合化作用により、絶縁膜を低誘電率で平坦
な膜の成膜が可能となった。
【００５３】なお、上述の実施の形態では平坦化のため
にＡＰＬ膜を適用した場合には、アモルファスカーボン
水素膜又はアモルファスカーボンフッ素膜又はアモルフ
ァスの各々膜の表面をＮ2 とＮ2 Ｏプラズマ処理を施
し、また、Ｏ3 ＴＥＯＳ膜を適用した場合には、同様
に膜の表面をＨ2 とＮＨ3 プラズマ処理を施すことによ
って良好な絶縁膜を得たが、ＮＯ2 ガスあるいはＯ2 ガ
スの代わりにＣＯ2 ガス、ＣＯガス、ＮＯガス、ＮＯ2
ガスあるいはＳＯ2 ガスを用いてもよく、又、Ｈ2 ガス
あるいはＮＨ3 ガスの代わりにＴｅＨ2 ガス、ＳｈＨ4
ガス、Ｈ2 ガス、Ｂ2 Ｈ6 ガス、ＰＨ3 ガス、Ｃ2 Ｈ6
ガス、ＨＦガス、ＮＦ3 Ｃ3 Ｈ8 ガス、ＣＨＦ3 ガス、
Ｈ2 Ｓガス、Ｈ2 Ｓｅガス、ＨＢｒガスあるいはＨＣｌ
ガスを用いてもよい。
にＡＰＬ膜を適用した場合には、アモルファスカーボン
水素膜又はアモルファスカーボンフッ素膜又はアモルフ
ァスの各々膜の表面をＮ2 とＮ2 Ｏプラズマ処理を施
し、また、Ｏ3 ＴＥＯＳ膜を適用した場合には、同様
に膜の表面をＨ2 とＮＨ3 プラズマ処理を施すことによ
って良好な絶縁膜を得たが、ＮＯ2 ガスあるいはＯ2 ガ
スの代わりにＣＯ2 ガス、ＣＯガス、ＮＯガス、ＮＯ2
ガスあるいはＳＯ2 ガスを用いてもよく、又、Ｈ2 ガス
あるいはＮＨ3 ガスの代わりにＴｅＨ2 ガス、ＳｈＨ4
ガス、Ｈ2 ガス、Ｂ2 Ｈ6 ガス、ＰＨ3 ガス、Ｃ2 Ｈ6
ガス、ＨＦガス、ＮＦ3 Ｃ3 Ｈ8 ガス、ＣＨＦ3 ガス、
Ｈ2 Ｓガス、Ｈ2 Ｓｅガス、ＨＢｒガスあるいはＨＣｌ
ガスを用いてもよい。
【００５４】それらによって、半導体基板１に形成した
素子及や配線の上に低誘電率で、かつ、ホットキャリア
耐性の両立が可能な膜の形成ができるようになった。
素子及や配線の上に低誘電率で、かつ、ホットキャリア
耐性の両立が可能な膜の形成ができるようになった。
【００５５】図３はホットキャリア特性結果を示すグラ
フである。なお、ホットキャリアの特性の測定は、ＮＭ
０Ｓ Ｔｒでゲート幅／長＝１２／０．６，ゲート酸化
膜＝２５ｎｍ（ＬＤＤ構造）（Ｖｄ＝７．０Ｖ，Ｖｇ＝
５．０Ｖ）のｌ００００秒後の３極管の相互コンダクタ
ンスの変動率について測定した。
フである。なお、ホットキャリアの特性の測定は、ＮＭ
０Ｓ Ｔｒでゲート幅／長＝１２／０．６，ゲート酸化
膜＝２５ｎｍ（ＬＤＤ構造）（Ｖｄ＝７．０Ｖ，Ｖｇ＝
５．０Ｖ）のｌ００００秒後の３極管の相互コンダクタ
ンスの変動率について測定した。
【００５６】また、従来技術及び本発明によるもののべ
ース膜はアモルファスカーボン水素膜を採用した。その
際に本発明ではべ−ス膜形成後にリフローＳｉＯ2 膜を
成膜し、その後にリフローＳｉＯ2 膜のキャップとし
て、ＣＡＰ膜を成膜し、その後、リフローＳｉＯ2 膜の
水分を抜く工程としてアニール処理を施した。
ース膜はアモルファスカーボン水素膜を採用した。その
際に本発明ではべ−ス膜形成後にリフローＳｉＯ2 膜を
成膜し、その後にリフローＳｉＯ2 膜のキャップとし
て、ＣＡＰ膜を成膜し、その後、リフローＳｉＯ2 膜の
水分を抜く工程としてアニール処理を施した。
【００５７】この結果より、本発明による膜構造でのホ
ットキャリア変動率は従来のべ−ス膜を採用した場合で
も変化のない結果が得られている。従って、本発明によ
る膜構造は有功であることが確認できた。
ットキャリア変動率は従来のべ−ス膜を採用した場合で
も変化のない結果が得られている。従って、本発明によ
る膜構造は有功であることが確認できた。
【００５８】
【発明の効果】本発明は、多層配線工程中の層間絶縁膜
の形成工程で、低誘電率な膜として、アモルファスカー
ボン水素膜、アモルファスカーボンフッ素膜やアモルフ
ァスシリコン膜等の有機膜を用いても、各々膜の表面を
プラズマ処理を施すことにより、その有機膜の上に生成
するＡＰＬ膜やＴＥ０Ｓ Ｏ3 膜のように、いわゆる下
地表面の依存性に敏感な膜に対して、アモルファスカー
ボン水素膜については親水性、アモルファスカーボンフ
ッ素膜については疎水性に作用させ、有機膜と無機膜と
の複合化作用により、絶縁膜を低誘電率で平坦な膜の成
膜が可能となった。
の形成工程で、低誘電率な膜として、アモルファスカー
ボン水素膜、アモルファスカーボンフッ素膜やアモルフ
ァスシリコン膜等の有機膜を用いても、各々膜の表面を
プラズマ処理を施すことにより、その有機膜の上に生成
するＡＰＬ膜やＴＥ０Ｓ Ｏ3 膜のように、いわゆる下
地表面の依存性に敏感な膜に対して、アモルファスカー
ボン水素膜については親水性、アモルファスカーボンフ
ッ素膜については疎水性に作用させ、有機膜と無機膜と
の複合化作用により、絶縁膜を低誘電率で平坦な膜の成
膜が可能となった。
【００５９】これにより、良好な多層の絶縁膜の上に応
じた多層の回路が形成された半導体の特性が得られる。
じた多層の回路が形成された半導体の特性が得られる。
【図１】本発明の実施の形態を示す成膜工程のフロー
図。
図。
【図２】本発明の製造方法の各工程で生成された成膜の
断面図。
断面図。
【図３】本発明の製造方法ので生成された成膜のホット
キャリア特性結果を示すグラフ。
キャリア特性結果を示すグラフ。
【図４】従来の多層配線形成工程のフロー図。
【図５】従来の多層配線形成工程よって生成された膜の
断面図。
断面図。
【図６】従来の別の多層配線形成工程のフロー図。
１、１１…半導体基板、２、１２…配線パターン、３、
１３…第一絶縁膜、４、１４…第二絶縁膜、５、１５…
Ｐ−ＳｉＯ2 膜（第三絶縁膜）
１３…第一絶縁膜、４、１４…第二絶縁膜、５、１５…
Ｐ−ＳｉＯ2 膜（第三絶縁膜）
フロントページの続き Ｆターム(参考） 5F045 AA08 AB04 AB07 AB32 AB34 AB39 AC01 AC09 AC11 AC12 AC15 AD03 AD05 AD07 AD08 AD09 AE11 AE13 AE15 AE17 AE19 AE21 BB02 BB16 CB05 DC52 GH03 HA13 HA16 5F058 AA10 AC10 AD02 AD10 AD12 AF02 AG07 AH01 AH02 BA06 BA20 BD02 BD04 BD15 BD18 BE04 BE10 BF04 BF07 BF23 BF24 BF25 BF26 BF29 BF30 BF54 BF55 BF60 BH01 BH04 BH16 BJ01 BJ02
Claims (7)
- 【請求項１】 表面に素子または配線を有する半導体基
板の前記表面に第一の絶縁膜を堆積する半導体装置の製
造方法において、 前記第一の絶縁膜は、プラズマＣＶＤ法により形成され
た後に、その表面にＮ2 ＯガスとＯ2 ガスによるプラズ
マ処理、又はＮ2 ガスとＮＨ3 ガスによるプラズマ処理
を施すことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第一の絶縁膜の表面にＮ2 Ｏガスと
Ｏ2 ガスによるプラズマ処理を施した後に、該表面に第
二の絶縁膜を堆積させることを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項３】 前記第一の絶縁膜の表面にＮ2 ガスとＮ
Ｈ3 ガスによるプラズマ処理を施して該表面に第二の絶
縁膜を堆積させた後に、その表面に第三の絶縁膜を堆積
させることを特徴とした請求項１記載の半導体装置の製
造方法。 - 【請求項４】 前記第一の絶縁膜は、アモルファスカー
ボン水素膜、アモルファスカーボンフッ素膜又はアモル
ファスシリコン膜のいずれかであることを特徴とする請
求第１項記載の半導体装置の製造方法。 - 【請求項５】 前記第二の絶縁膜は、減圧ＣＶＤ法を用
いてＳｉＨ4 ガス及びＨ2 Ｏ2 ガスとＮ2 ガスを反応材
料として６６５Ｐａ以下の真空中で−ｌ０℃以上＋ｌ０
℃以下の半導体基板温度で互いに反応させることによっ
てリフロー性ＳｉＯ2 膜を形成し、続いて３００℃〜４
００℃の成膜温度でのプラズマＣＶＤ法によってＰ−Ｓ
ｉＯＮ膜を形成することを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項６】 前記第二の絶縁膜は、ＳｉＯ2 ガスを主
成分としＴＥ０ＳガスとＯ3 ガスを主反応物とし、常圧
からｌ４０Ｐａの圧力範囲で３００℃〜６００℃にてＣ
ＶＤ法でＳｉＯ2 膜を形成することを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項７】 前記第一の絶縁膜は、フッ素を添加させ
たＴＥＯＳ膜であることを特徴とする請求項１記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10232671A JP2000068261A (ja) | 1998-08-19 | 1998-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10232671A JP2000068261A (ja) | 1998-08-19 | 1998-08-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068261A true JP2000068261A (ja) | 2000-03-03 |
Family
ID=16942981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10232671A Abandoned JP2000068261A (ja) | 1998-08-19 | 1998-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068261A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176100A (ja) * | 2000-07-14 | 2002-06-21 | Applied Materials Inc | 低ｋ誘電層を処理して拡散を減少させる方法および装置 |
| US6727173B2 (en) | 1998-09-03 | 2004-04-27 | Micron Technology, Inc. | Semiconductor processing methods of forming an utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US6828683B2 (en) | 1998-12-23 | 2004-12-07 | Micron Technology, Inc. | Semiconductor devices, and semiconductor processing methods |
| KR100470129B1 (ko) * | 2002-01-25 | 2005-02-04 | 학교법인 포항공과대학교 | 계면특성이 우수한 박막 트랜지스터의 제조방법 |
| WO2005069367A1 (ja) * | 2004-01-13 | 2005-07-28 | Tokyo Electron Limited | 半導体装置の製造方法および成膜システム |
| US7056825B2 (en) | 2003-06-05 | 2006-06-06 | Renesas Technology Corp. | Method for manufacturing a semiconductor device that includes plasma treating an insulating film with a mixture of helium and argon gases |
| CN100433294C (zh) * | 2004-01-13 | 2008-11-12 | 东京毅力科创株式会社 | 半导体装置的制造方法以及成膜系统 |
| CN100459058C (zh) * | 2002-04-02 | 2009-02-04 | 东京毅力科创株式会社 | 蚀刻方法 |
| WO2013090099A1 (en) * | 2011-12-13 | 2013-06-20 | Lam Research Corporation | Electroless copper deposition |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206107A (ja) * | 1991-02-27 | 1993-08-13 | Sony Corp | 半導体装置の製造方法 |
| JPH06283515A (ja) * | 1993-03-26 | 1994-10-07 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH08203891A (ja) * | 1995-01-27 | 1996-08-09 | Sharp Corp | 半導体装置の製造方法 |
| JPH1074749A (ja) * | 1997-08-06 | 1998-03-17 | Applied Materials Inc | 薄膜形成装置 |
| JPH10189588A (ja) * | 1996-12-20 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH10189578A (ja) * | 1996-12-20 | 1998-07-21 | Toshiba Corp | 半導体装置の製造方法 |
-
1998
- 1998-08-19 JP JP10232671A patent/JP2000068261A/ja not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206107A (ja) * | 1991-02-27 | 1993-08-13 | Sony Corp | 半導体装置の製造方法 |
| JPH06283515A (ja) * | 1993-03-26 | 1994-10-07 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH08203891A (ja) * | 1995-01-27 | 1996-08-09 | Sharp Corp | 半導体装置の製造方法 |
| JPH10189588A (ja) * | 1996-12-20 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH10189578A (ja) * | 1996-12-20 | 1998-07-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH1074749A (ja) * | 1997-08-06 | 1998-03-17 | Applied Materials Inc | 薄膜形成装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727173B2 (en) | 1998-09-03 | 2004-04-27 | Micron Technology, Inc. | Semiconductor processing methods of forming an utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US6828683B2 (en) | 1998-12-23 | 2004-12-07 | Micron Technology, Inc. | Semiconductor devices, and semiconductor processing methods |
| JP2002176100A (ja) * | 2000-07-14 | 2002-06-21 | Applied Materials Inc | 低ｋ誘電層を処理して拡散を減少させる方法および装置 |
| KR100470129B1 (ko) * | 2002-01-25 | 2005-02-04 | 학교법인 포항공과대학교 | 계면특성이 우수한 박막 트랜지스터의 제조방법 |
| CN100459058C (zh) * | 2002-04-02 | 2009-02-04 | 东京毅力科创株式会社 | 蚀刻方法 |
| US7056825B2 (en) | 2003-06-05 | 2006-06-06 | Renesas Technology Corp. | Method for manufacturing a semiconductor device that includes plasma treating an insulating film with a mixture of helium and argon gases |
| CN100433294C (zh) * | 2004-01-13 | 2008-11-12 | 东京毅力科创株式会社 | 半导体装置的制造方法以及成膜系统 |
| WO2005069367A1 (ja) * | 2004-01-13 | 2005-07-28 | Tokyo Electron Limited | 半導体装置の製造方法および成膜システム |
| US7803705B2 (en) | 2004-01-13 | 2010-09-28 | Tokyo Electron Limited | Manufacturing method of semiconductor device and film deposition system |
| WO2013090099A1 (en) * | 2011-12-13 | 2013-06-20 | Lam Research Corporation | Electroless copper deposition |
| KR20140105569A (ko) * | 2011-12-13 | 2014-09-01 | 램 리써치 코포레이션 | 무전해 구리 증착 |
| CN104040695A (zh) * | 2011-12-13 | 2014-09-10 | 朗姆研究公司 | 化学镀铜 |
| JP2015507352A (ja) * | 2011-12-13 | 2015-03-05 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | 無電解銅蒸着 |
| KR102041651B1 (ko) | 2011-12-13 | 2019-11-06 | 램 리써치 코포레이션 | 무전해 구리 증착 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157351B2 (en) | Ozone vapor clean method | |
| US20060252265A1 (en) | Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control | |
| JP2001060584A (ja) | 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理 | |
| JPH07312368A (ja) | 絶縁膜の平坦化構造を形成するための方法 | |
| US6319847B1 (en) | Semiconductor device using a thermal treatment of the device in a pressurized steam ambient as a planarization technique | |
| JPH08153784A (ja) | 半導体装置の製造方法 | |
| JP3522917B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
| US7384486B2 (en) | Chamber cleaning method | |
| JP2000068261A (ja) | 半導体装置の製造方法 | |
| US5792702A (en) | Method for forming a film over a spin-on-glass layer by means of plasma-enhanced chemical-vapor deposition | |
| JPH11219950A (ja) | 半導体集積回路の製造方法並びにその製造装置 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| JP2000049227A (ja) | 半導体装置の製造方法 | |
| US6475917B1 (en) | Method to reduce the metal TiN ARC damage in etching back process | |
| KR100400248B1 (ko) | 반도체소자의 배선 형성방법 | |
| JP4616492B2 (ja) | 半導体素子の絶縁膜形成方法 | |
| JP3192903B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| JPH0786229A (ja) | 酸化シリコンのエッチング方法 | |
| JP3327994B2 (ja) | 半導体装置の製造方法 | |
| JPH088231A (ja) | 膜の平坦化方法 | |
| JP3932816B2 (ja) | 半導体装置の製造方法 | |
| KR940011742B1 (ko) | 배선층간의 절연막 평탄화방법 | |
| JPH07176613A (ja) | 半導体装置の製造方法 | |
| KR100407996B1 (ko) | 티이오에스 오존 유에스지막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040709 |