JPH0786229A - 酸化シリコンのエッチング方法 - Google Patents
酸化シリコンのエッチング方法Info
- Publication number
- JPH0786229A JPH0786229A JP17592593A JP17592593A JPH0786229A JP H0786229 A JPH0786229 A JP H0786229A JP 17592593 A JP17592593 A JP 17592593A JP 17592593 A JP17592593 A JP 17592593A JP H0786229 A JPH0786229 A JP H0786229A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- hole
- etching
- layer
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 組成の異なる酸化シリコン層から形成された
多層シリコン層に、オーバーハングなくかつ副生成物な
どの残留物がない清浄なスルーホールを形成することを
目的とする。 【構成】 スルーホール4の側壁や底面に存在する酸化
した方向性エッチングの副生成物5を弗化アンモニウム
を含むバッファード弗酸(BHF)液を用いた処理によ
り除去し、清浄なスルーホール6を形成する。
多層シリコン層に、オーバーハングなくかつ副生成物な
どの残留物がない清浄なスルーホールを形成することを
目的とする。 【構成】 スルーホール4の側壁や底面に存在する酸化
した方向性エッチングの副生成物5を弗化アンモニウム
を含むバッファード弗酸(BHF)液を用いた処理によ
り除去し、清浄なスルーホール6を形成する。
Description
【0001】
【産業上の利用分野】この発明は、酸化シリコンのエッ
チング方法に関し、特に、半導体装置製造工程において
行われる多層酸化シリコン層スルーホール形成に好適
で、非常に高性能な半導体装置の製造を可能とするエッ
チング方法に関する。
チング方法に関し、特に、半導体装置製造工程において
行われる多層酸化シリコン層スルーホール形成に好適
で、非常に高性能な半導体装置の製造を可能とするエッ
チング方法に関する。
【0002】
【従来の技術】微細な構造を持つ高性能な半導体装置の
製造では、次の層を形成する前に表面の平坦化をはかる
ことが高い歩留りを得る上で重要である。例えば、多層
配線を形成する場合、配線層間を絶縁するために形成す
る層間膜として、酸化シリコン層を2種類以上の酸化シ
リコン層からなる多層構造として平坦化を実現する技術
が一般化してきている。ここで、この多層構造を有する
層間膜には、例えば、この上下の配線層を接続するため
にスルーホールが形成されている。
製造では、次の層を形成する前に表面の平坦化をはかる
ことが高い歩留りを得る上で重要である。例えば、多層
配線を形成する場合、配線層間を絶縁するために形成す
る層間膜として、酸化シリコン層を2種類以上の酸化シ
リコン層からなる多層構造として平坦化を実現する技術
が一般化してきている。ここで、この多層構造を有する
層間膜には、例えば、この上下の配線層を接続するため
にスルーホールが形成されている。
【0003】図4は、従来のスルーホールの形成方法を
示す工程断面図であり、同図において、1は半導体基
板、2は多層酸化シリコン層、3はスルーホール・パタ
ーン、4はスルーホール、5はスルーホール4形成のた
めのエッチングによる副生成物である。以下、従来のス
ルーホールの形成方法について説明する。まず、層間膜
である多層酸化シリコン層2上にレジストを塗布し、リ
ソグラフィ工程によりこのレジストにスルーホール・パ
ターン3を形成する。ついで、図4(a)に示すよう
に、これをマスクとしてリアクティブ・イオン・エッチ
ング(RIE)などの方向性(異方性)エッチングで多
層酸化シリコン層2をエッチング加工してスルーホール
4を形成する。ここで、このエッチングでスルーホール
4の底面や側壁に副生成物5が形成される。
示す工程断面図であり、同図において、1は半導体基
板、2は多層酸化シリコン層、3はスルーホール・パタ
ーン、4はスルーホール、5はスルーホール4形成のた
めのエッチングによる副生成物である。以下、従来のス
ルーホールの形成方法について説明する。まず、層間膜
である多層酸化シリコン層2上にレジストを塗布し、リ
ソグラフィ工程によりこのレジストにスルーホール・パ
ターン3を形成する。ついで、図4(a)に示すよう
に、これをマスクとしてリアクティブ・イオン・エッチ
ング(RIE)などの方向性(異方性)エッチングで多
層酸化シリコン層2をエッチング加工してスルーホール
4を形成する。ここで、このエッチングでスルーホール
4の底面や側壁に副生成物5が形成される。
【0004】その後、図4(b)に示すように、マスク
として用いたスルーホール・パターン3を、酸素プラズ
マ処理で除去し、同時に、方向性エッチングの副生成物
5を酸化する。これでほとんどのレジストは除去され、
ほとんどの副生成物5は酸化されるが、硫酸と過酸化水
素水の混液による処理などで、除去し切れていないレジ
ストを完全に除去し、酸化されていない副生成物5を完
全に酸化する。次に、このスルーホール4の側壁や底面
に存在する酸化した副生成物5をNF3 プラズマを用い
た清浄化処理により除去する。
として用いたスルーホール・パターン3を、酸素プラズ
マ処理で除去し、同時に、方向性エッチングの副生成物
5を酸化する。これでほとんどのレジストは除去され、
ほとんどの副生成物5は酸化されるが、硫酸と過酸化水
素水の混液による処理などで、除去し切れていないレジ
ストを完全に除去し、酸化されていない副生成物5を完
全に酸化する。次に、このスルーホール4の側壁や底面
に存在する酸化した副生成物5をNF3 プラズマを用い
た清浄化処理により除去する。
【0005】
【発明が解決しようとする課題】従来は、以上のように
なされていたので、以下に示すような問題があった。従
来の方法では、図4(c)に示すように、複製生物の一
部5aが残留したり、また、NF3 プラズマを用いた清
浄化処理によりスルーホール底面がエッチングされ、微
細な構造を持つ半導体装置の性能を劣化させるという問
題があった。ここで、この従来技術による問題点を解決
するため、NF3 プラズマを用いた清浄化処理の代わり
に、酸素プラズマ処理と希弗酸処理を用いて、方向性エ
ッチングの副生成物を除去する方法も行われてきた。
なされていたので、以下に示すような問題があった。従
来の方法では、図4(c)に示すように、複製生物の一
部5aが残留したり、また、NF3 プラズマを用いた清
浄化処理によりスルーホール底面がエッチングされ、微
細な構造を持つ半導体装置の性能を劣化させるという問
題があった。ここで、この従来技術による問題点を解決
するため、NF3 プラズマを用いた清浄化処理の代わり
に、酸素プラズマ処理と希弗酸処理を用いて、方向性エ
ッチングの副生成物を除去する方法も行われてきた。
【0006】ここで、微細な構造を持つ半導体装置で
は、表面の平坦化を図ることが重要であることから、図
5に示すように、上層を高品質なノンドープ酸化シリコ
ン(NSG)層2aとし、下層を平坦性の優れたボロン
・リンドープ酸化シリコン(BPSG)層2bとした多
層構造で平坦化を実現する技術が一般化してきた。とこ
ろが、スルーホールを形成する酸化シリコン層が上記の
ような多層構造であった場合、希弗酸によるエッチング
速度が上層のNSG層2aより下層のBPSG層2Bで
高く、スルーホール4側壁が図5(b)に示すように、
オーバーハング形状のスルーホール4aとなる恐れがあ
る。
は、表面の平坦化を図ることが重要であることから、図
5に示すように、上層を高品質なノンドープ酸化シリコ
ン(NSG)層2aとし、下層を平坦性の優れたボロン
・リンドープ酸化シリコン(BPSG)層2bとした多
層構造で平坦化を実現する技術が一般化してきた。とこ
ろが、スルーホールを形成する酸化シリコン層が上記の
ような多層構造であった場合、希弗酸によるエッチング
速度が上層のNSG層2aより下層のBPSG層2Bで
高く、スルーホール4側壁が図5(b)に示すように、
オーバーハング形状のスルーホール4aとなる恐れがあ
る。
【0007】スルーホール4aは、前述したように上下
の配線層を接続するために形成されるので、通常はこの
スルーホール4a内に埋め込みメタル層が形成される。
これは、コリメータ・スパッタリング法などによりチタ
ン及び窒化チタンなどからなるバリヤ層7をスルーホー
ル4a内に形成し、続いて、ブランケットCVD法など
によりタングステン層などを形成し、これをエッチ・バ
ックすることにより埋め込みメタル層8を形成する(図
5(c))。しかし、側壁がオーバーハング状態のスル
ーホール4aでは、この中に、埋め込みメタル層8を形
成すると、図5(c)に示したように、空隙9が生じて
メタル配線が不良になるという問題があった。
の配線層を接続するために形成されるので、通常はこの
スルーホール4a内に埋め込みメタル層が形成される。
これは、コリメータ・スパッタリング法などによりチタ
ン及び窒化チタンなどからなるバリヤ層7をスルーホー
ル4a内に形成し、続いて、ブランケットCVD法など
によりタングステン層などを形成し、これをエッチ・バ
ックすることにより埋め込みメタル層8を形成する(図
5(c))。しかし、側壁がオーバーハング状態のスル
ーホール4aでは、この中に、埋め込みメタル層8を形
成すると、図5(c)に示したように、空隙9が生じて
メタル配線が不良になるという問題があった。
【0008】この発明は、以上のような問題点を解消す
るためになされたものであり、組成の異なる酸化シリコ
ン層から形成された多層シリコン層に、オーバーハング
なくかつ副生成物などの残留物がない清浄なスルーホー
ルを形成することを目的とする。
るためになされたものであり、組成の異なる酸化シリコ
ン層から形成された多層シリコン層に、オーバーハング
なくかつ副生成物などの残留物がない清浄なスルーホー
ルを形成することを目的とする。
【0009】
【課題を解決するための手段】この発明の酸化シリコン
のエッチング方法は、多層酸化シリコン層上に所定の領
域に窓の開いたマスクパターンを形成する工程と、方向
性を有する励起種を用いてマスクパターンをマスクとし
て多層酸化シリコン層の窓の下の部分を方向性エッチン
グする工程と、マスクパターンを除去する工程と、方向
性エッチングにより生じた副生成物を酸化する工程と、
多層酸化シリコン層を形成する上層の酸化シリコンのエ
ッチング速度が下層の酸化シリコンのエッチング速度以
上であるエッチング液を用いて副生成物をエッチングす
る工程とを有することをを特徴とする。
のエッチング方法は、多層酸化シリコン層上に所定の領
域に窓の開いたマスクパターンを形成する工程と、方向
性を有する励起種を用いてマスクパターンをマスクとし
て多層酸化シリコン層の窓の下の部分を方向性エッチン
グする工程と、マスクパターンを除去する工程と、方向
性エッチングにより生じた副生成物を酸化する工程と、
多層酸化シリコン層を形成する上層の酸化シリコンのエ
ッチング速度が下層の酸化シリコンのエッチング速度以
上であるエッチング液を用いて副生成物をエッチングす
る工程とを有することをを特徴とする。
【0010】
【作用】多層酸化シリコン層のスルーホール内で、下層
のシリコン層領域が上層のシリコン層領域より大きくな
ることがなく、スルーホールの断面形状がオーバーハン
ング状態とならない。
のシリコン層領域が上層のシリコン層領域より大きくな
ることがなく、スルーホールの断面形状がオーバーハン
ング状態とならない。
【0011】
【実施例】以下この発明の1実施例を図を参照して説明
する。なお、本実施例は1つの例示であって、この発明
の技術的思想を逸脱しない範囲で種々の変更あるいは改
良を行いうることは言うまでもない。図1は、この発明
の1実施例である酸化シリコン層のエッチング方法を示
す工程断面図である。同図において、1は半導体基板、
2aはノンドープ酸化シリコンからなるNSG層、2b
はボロン・リンドープ酸化シリコンからなるBPSG層
である。
する。なお、本実施例は1つの例示であって、この発明
の技術的思想を逸脱しない範囲で種々の変更あるいは改
良を行いうることは言うまでもない。図1は、この発明
の1実施例である酸化シリコン層のエッチング方法を示
す工程断面図である。同図において、1は半導体基板、
2aはノンドープ酸化シリコンからなるNSG層、2b
はボロン・リンドープ酸化シリコンからなるBPSG層
である。
【0012】以下、この製造方法について説明する。ま
ず半導体基板1の上に、下層を例えばオゾン/TEOS
法により形成したBPSG層2bとし、上層を例えばプ
ラズマCVD法により形成したNSG層2aとした多層
酸化シリコン層を形成する。ここで、多層酸化シリコン
層の形成法としては、平行平板型やECR型のプラズマ
励起を用いたCVD法や熱CVD法を用いればよい。こ
のとき、酸化シリコンを形成するシリコンのソース(原
料)としては、モノシランやTEOSなどを用いればよ
い。また、ここで、BPSG層2bとしては、ボロン
(B)を例えば1〜15重量%、リン(P)を例えば1
〜15重量%含んだものを用いればよい。
ず半導体基板1の上に、下層を例えばオゾン/TEOS
法により形成したBPSG層2bとし、上層を例えばプ
ラズマCVD法により形成したNSG層2aとした多層
酸化シリコン層を形成する。ここで、多層酸化シリコン
層の形成法としては、平行平板型やECR型のプラズマ
励起を用いたCVD法や熱CVD法を用いればよい。こ
のとき、酸化シリコンを形成するシリコンのソース(原
料)としては、モノシランやTEOSなどを用いればよ
い。また、ここで、BPSG層2bとしては、ボロン
(B)を例えば1〜15重量%、リン(P)を例えば1
〜15重量%含んだものを用いればよい。
【0013】次に、NSG層2a上にレジストを塗布
し、リソグラフィ工程によりレジストによるスルーホー
ル・パターン3を形成する。そしてこの後、方向性を有
する励起種であるリアクティブイオンを用いたRIEな
どの方向性エッチング方により、図1(a)に示すよう
に、ほぼ垂直なスルーホール4を形成する。次に、例え
ば、平行平板型プラズマ装置やマイクロ波プラズマ処理
装置などを用いて酸素プラズマ処理を行い、スルーホー
ル・パターン3を除去し、同時に方向性エッチングの副
生成物5を酸化する。続いて、硫酸と過酸化水素水の混
液による処理と水洗処理を行って、除去し切れていない
スルーホール・パターン3の残渣を除去し、副生成物5
を完全に酸化する。ここで、オゾン及び紫外線照射を用
いた処理により、スルーホール・パターン3の除去や、
副生成物5の酸化を行ってもよい。
し、リソグラフィ工程によりレジストによるスルーホー
ル・パターン3を形成する。そしてこの後、方向性を有
する励起種であるリアクティブイオンを用いたRIEな
どの方向性エッチング方により、図1(a)に示すよう
に、ほぼ垂直なスルーホール4を形成する。次に、例え
ば、平行平板型プラズマ装置やマイクロ波プラズマ処理
装置などを用いて酸素プラズマ処理を行い、スルーホー
ル・パターン3を除去し、同時に方向性エッチングの副
生成物5を酸化する。続いて、硫酸と過酸化水素水の混
液による処理と水洗処理を行って、除去し切れていない
スルーホール・パターン3の残渣を除去し、副生成物5
を完全に酸化する。ここで、オゾン及び紫外線照射を用
いた処理により、スルーホール・パターン3の除去や、
副生成物5の酸化を行ってもよい。
【0014】次に、スルーホール4の側壁や底面に存在
する酸化した方向性エッチングの副生成物5を弗化アン
モニウムを含むバッファード弗酸(BHF)液を用いた
処理により除去し、図1(c)に示すように、清浄なス
ルーホール6を形成する。ここで、BHF液としては、
例えば弗酸濃度が約2重量%,弗化アンモニウム濃度が
約40重量%の組成のものを用いる。これらの工程によ
り、方向性エッチングの副生成物がない清浄なスルーホ
ール6が得られ、また、スルーホールの大きさもほぼス
ルーホール・パターン3と等しく、スルーホールのオー
バーハング形状も防止できる。必要ならば、上記の酸素
プラズマ処理,硫酸と過酸化水素水の混酸による処理,
水洗処理,BHF液処理を繰り返せば、方向性エッチン
グによるダメージ層のない良好なスルーホール構造が実
現できる。
する酸化した方向性エッチングの副生成物5を弗化アン
モニウムを含むバッファード弗酸(BHF)液を用いた
処理により除去し、図1(c)に示すように、清浄なス
ルーホール6を形成する。ここで、BHF液としては、
例えば弗酸濃度が約2重量%,弗化アンモニウム濃度が
約40重量%の組成のものを用いる。これらの工程によ
り、方向性エッチングの副生成物がない清浄なスルーホ
ール6が得られ、また、スルーホールの大きさもほぼス
ルーホール・パターン3と等しく、スルーホールのオー
バーハング形状も防止できる。必要ならば、上記の酸素
プラズマ処理,硫酸と過酸化水素水の混酸による処理,
水洗処理,BHF液処理を繰り返せば、方向性エッチン
グによるダメージ層のない良好なスルーホール構造が実
現できる。
【0015】上記BHF液のエッチング速度は十分小さ
いため、BHF処理を繰り返してもスルーホールが広が
りすぎる恐れはない。また、必要ならば、適当なアニー
ルを工程の中に追加してもよい。アニールはドープした
不純物の活性化のためなどに行われ、例えば300〜6
00℃で10〜100分の電気炉アニールを行ったり、
また例えば、800℃〜1000ドで5〜30秒の急速
加熱炉アニールがあるが、これらによって、この発明の
効果が阻害されることはない。
いため、BHF処理を繰り返してもスルーホールが広が
りすぎる恐れはない。また、必要ならば、適当なアニー
ルを工程の中に追加してもよい。アニールはドープした
不純物の活性化のためなどに行われ、例えば300〜6
00℃で10〜100分の電気炉アニールを行ったり、
また例えば、800℃〜1000ドで5〜30秒の急速
加熱炉アニールがあるが、これらによって、この発明の
効果が阻害されることはない。
【0016】その後、例えばコリメータ・スパッタリン
グ法によりチタン及び窒化チタンなどからなるバリヤ層
7を形成し、続いて、ブランケットCVD法などにより
タングステンなどのメタル層を形成する。そして、これ
をエッチバックすることにより、図1(d)に示すよう
に、埋め込みメタル層8を形成して、スルーホール・メ
タル配線構造を形成する。ここでは、半導体基板1上に
多層酸化シリコン層が存在する場合について説明した
が、メタル配線上に多層酸化シリコン層が形成された第
2層以降の層間絶縁膜の場合についても同様な方法によ
り良好なスルーホールを形成することができる。
グ法によりチタン及び窒化チタンなどからなるバリヤ層
7を形成し、続いて、ブランケットCVD法などにより
タングステンなどのメタル層を形成する。そして、これ
をエッチバックすることにより、図1(d)に示すよう
に、埋め込みメタル層8を形成して、スルーホール・メ
タル配線構造を形成する。ここでは、半導体基板1上に
多層酸化シリコン層が存在する場合について説明した
が、メタル配線上に多層酸化シリコン層が形成された第
2層以降の層間絶縁膜の場合についても同様な方法によ
り良好なスルーホールを形成することができる。
【0017】BHF液の適当な弗酸濃度範囲は、図2の
弗化アンモニウム濃度:約40重量%のときのエッチン
グレートを示す相関図に示したように、1〜5重量%の
領域である。これより低い弗酸濃度では、BPSGのエ
ッチング速度がNSGのエッチング速度より高くなり、
スルーホール形状がオーバーハングになる恐れがある。
これより高い弗酸濃度領域ではエッチング速度の絶対値
が早く、10秒程度のエッチングでスルーホールの大き
さが設計寸法より大幅に開いてしまう。なお、図2では
弗化アンモニウム濃度:約40重量%について示した
が、弗酸濃度の適当な濃度範囲は弗化アンモニウム濃
度:10重量%以上について1〜5重量%であった。
弗化アンモニウム濃度:約40重量%のときのエッチン
グレートを示す相関図に示したように、1〜5重量%の
領域である。これより低い弗酸濃度では、BPSGのエ
ッチング速度がNSGのエッチング速度より高くなり、
スルーホール形状がオーバーハングになる恐れがある。
これより高い弗酸濃度領域ではエッチング速度の絶対値
が早く、10秒程度のエッチングでスルーホールの大き
さが設計寸法より大幅に開いてしまう。なお、図2では
弗化アンモニウム濃度:約40重量%について示した
が、弗酸濃度の適当な濃度範囲は弗化アンモニウム濃
度:10重量%以上について1〜5重量%であった。
【0018】BHF液の適当な弗化アンモニウム濃度範
囲は、図3の弗酸濃度:約2重量%のときの弗化アンモ
ニウム濃度とエッチングレートの相関図に示したよう
に、10重量%以上の領域である。これより低い弗化ア
ンモニウム濃度では、BPSGのエッチング速度がNS
Gのエッチング速度より高くなり、スルーホール形状が
オーバーハングになる恐れがある。なお、図3では弗酸
濃度:約2重量%について示したが、弗化アンモニウム
濃度の適当な濃度範囲は弗酸濃度:1〜5重量%につい
て10重量%であった。
囲は、図3の弗酸濃度:約2重量%のときの弗化アンモ
ニウム濃度とエッチングレートの相関図に示したよう
に、10重量%以上の領域である。これより低い弗化ア
ンモニウム濃度では、BPSGのエッチング速度がNS
Gのエッチング速度より高くなり、スルーホール形状が
オーバーハングになる恐れがある。なお、図3では弗酸
濃度:約2重量%について示したが、弗化アンモニウム
濃度の適当な濃度範囲は弗酸濃度:1〜5重量%につい
て10重量%であった。
【0019】
【発明の効果】以上説明したように、この発明によれば
スルーホール側壁がオーバーハング形状になることを防
止できるため、スルーホールに形成するメタル配線が不
良となるという問題が回避できるという効果がある。ま
た、スルーホールの大きさが設計値と大きく異なること
がなくなり、高性能な半導体装置の安定な製造が可能と
なる。
スルーホール側壁がオーバーハング形状になることを防
止できるため、スルーホールに形成するメタル配線が不
良となるという問題が回避できるという効果がある。ま
た、スルーホールの大きさが設計値と大きく異なること
がなくなり、高性能な半導体装置の安定な製造が可能と
なる。
【図1】この発明の1実施例である酸化シリコン層のエ
ッチング方法を示す工程断面図である。
ッチング方法を示す工程断面図である。
【図2】弗化アンモニウム濃度が約40重量%における
弗酸濃度とエッチングレートとの相関図である。
弗酸濃度とエッチングレートとの相関図である。
【図3】弗酸濃度が約2重量%のときの弗化アンモニウ
ム濃度とエッチングレートの相関図である。
ム濃度とエッチングレートの相関図である。
【図4】従来のスルーホールの形成方法を示す工程断面
図である。
図である。
【図5】NSGとBPSGによる多層酸化膜の状態を示
す断面図である。
す断面図である。
1 半導体基板 2a ノンドープ酸化シリコン(NSG)層 2b ボロン・リンドープ酸化シリコン(BPSG)層 3 スルーホール・パターン 4 スルーホール 5 副生成物 6 清浄なスルーホール 7 バリヤ層 8 埋め込みメタル層
Claims (1)
- 【請求項1】 組成の異なる2種類以上の酸化シリコン
層からなる多層酸化シリコン層にスルーホールを形成す
る酸化シリコンのエッチング方法であって、 前記多層酸化シリコン層上に所定の領域に窓の開いたマ
スクパターンを形成する工程と、 方向性を有する励起種を用いて前記マスクパターンをマ
スクとして前記多層酸化シリコン層の前記窓の下の部分
を方向性エッチングする工程と、 前記マスクパターンを除去する工程と、 前記方向性エッチングにより生じた副生成物を酸化する
工程と、 前記多層酸化シリコン層を形成する上層の酸化シリコン
のエッチング速度が下層の酸化シリコンのエッチング速
度以上であるエッチング液を用いて前記副生成物をエッ
チングする工程とを有することを特徴とする酸化シリコ
ンのエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17592593A JPH0786229A (ja) | 1993-06-24 | 1993-06-24 | 酸化シリコンのエッチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17592593A JPH0786229A (ja) | 1993-06-24 | 1993-06-24 | 酸化シリコンのエッチング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0786229A true JPH0786229A (ja) | 1995-03-31 |
Family
ID=16004654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17592593A Pending JPH0786229A (ja) | 1993-06-24 | 1993-06-24 | 酸化シリコンのエッチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0786229A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998027579A1 (fr) * | 1996-12-18 | 1998-06-25 | Stella Chemifa Kabushiki Kaisha | Agents de gravure |
KR20010011322A (ko) * | 1999-07-27 | 2001-02-15 | 김영환 | 콘택 형성 방법 |
KR100347083B1 (ko) * | 1998-10-05 | 2002-08-03 | 닛본 덴기 가부시끼가이샤 | 반도체장치 제조방법 |
JP2005340787A (ja) * | 2004-05-21 | 2005-12-08 | Samsung Electronics Co Ltd | リモートプラズマ発生チューブの表面洗浄方法と、リモートプラズマ発生チューブを用いる基板処理方法と、基板処理装置 |
SG118148A1 (en) * | 2001-08-03 | 2006-01-27 | Asml Us Inc | Oxide structure useable for optical waveguide and method of forming the oxide structure |
-
1993
- 1993-06-24 JP JP17592593A patent/JPH0786229A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998027579A1 (fr) * | 1996-12-18 | 1998-06-25 | Stella Chemifa Kabushiki Kaisha | Agents de gravure |
US6585910B1 (en) | 1996-12-18 | 2003-07-01 | Stella Chemifa Kabushiki Kaisha | Etchant |
US6821452B2 (en) | 1996-12-18 | 2004-11-23 | Hirohisa Kikuyama | Etchant |
KR100347083B1 (ko) * | 1998-10-05 | 2002-08-03 | 닛본 덴기 가부시끼가이샤 | 반도체장치 제조방법 |
KR20010011322A (ko) * | 1999-07-27 | 2001-02-15 | 김영환 | 콘택 형성 방법 |
SG118148A1 (en) * | 2001-08-03 | 2006-01-27 | Asml Us Inc | Oxide structure useable for optical waveguide and method of forming the oxide structure |
JP2005340787A (ja) * | 2004-05-21 | 2005-12-08 | Samsung Electronics Co Ltd | リモートプラズマ発生チューブの表面洗浄方法と、リモートプラズマ発生チューブを用いる基板処理方法と、基板処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3128811B2 (ja) | 半導体装置の製造方法 | |
US5180689A (en) | Tapered opening sidewall with multi-step etching process | |
JPH03291921A (ja) | 集積回路製作方法 | |
JPH0621018A (ja) | ドライエッチング方法 | |
JPH118360A (ja) | 半導体装置の構造およびその製造方法 | |
JP2903884B2 (ja) | 半導体装置の製法 | |
JPH0574803A (ja) | 半導体装置の製造方法 | |
JPH0786229A (ja) | 酸化シリコンのエッチング方法 | |
JP3173094B2 (ja) | Mosトランジスタの製造方法 | |
JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
JP2000068261A (ja) | 半導体装置の製造方法 | |
JP3097338B2 (ja) | コンタクトホールの形成方法 | |
JP4646346B2 (ja) | 電子デバイスの製造方法 | |
JPWO2005013374A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2978680B2 (ja) | 半導体装置の製造方法 | |
US20020009889A1 (en) | Semiconductor manufacturing process and semiconductor device | |
JPH09306989A (ja) | 配線形成方法 | |
JPH0897383A (ja) | 半導体装置の製造方法 | |
JP2006186389A (ja) | 半導体装置およびその作製方法 | |
JP3287326B2 (ja) | 半導体装置の製造方法 | |
JP2001351899A (ja) | 半導体装置の製造方法 | |
JP2003017436A (ja) | 半導体装置の製造方法 | |
TW591704B (en) | Forming method of gate structure | |
JP2000082740A (ja) | 半導体装置の製造方法 | |
JP3028306B2 (ja) | 半導体素子の多層膜の乾式エッチング方法 |