JP2000082740A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000082740A JP2000082740A JP11211229A JP21122999A JP2000082740A JP 2000082740 A JP2000082740 A JP 2000082740A JP 11211229 A JP11211229 A JP 11211229A JP 21122999 A JP21122999 A JP 21122999A JP 2000082740 A JP2000082740 A JP 2000082740A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- wiring
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【課題】 層間絶縁膜のクラック発生を防ぎ金属配線の
平坦性を確保し、貫通孔開孔のため湿式エッチを可能に
し、テーパ化で貫通孔エッジ部における配線の段差被覆
性向上や腐食対策、トランジスタ特性の改善を施し、微
細化多層配線構造の半導体装置製造方法を提供する。 【解決手段】 素子領域が形成された半導体基板１１上
にＡｌ−Ｃｕ合金の第１金属配線層１３を形成し、Ｓｉ
Ｈ４とＯ２を含むガスをプラズマ反応させて第１のＳｉ
Ｏ２膜１４を形成し、次にＳｉＨ４とＯ３を含むガスを
熱反応させて、第２のＳｉＯ２膜１５を積層させる。そ
の後積層絶縁膜の所定膜厚をエッチバックし塗付硝子膜
１６を積層し、第１金属配線上の塗布硝子膜を全てエッ
チバックした後、第３のＳｉＯ２膜１７を積層し、レジ
スト１８をマスクにしてＨＦとＮＨ４Ｆの混合水溶液で
第３、第１ＳｉＯ２膜を湿式エッチし、次に残った第１
ＳｉＯ２膜をドライエッチして貫通孔を形成後、第２金
属配線１９を形成する。
平坦性を確保し、貫通孔開孔のため湿式エッチを可能に
し、テーパ化で貫通孔エッジ部における配線の段差被覆
性向上や腐食対策、トランジスタ特性の改善を施し、微
細化多層配線構造の半導体装置製造方法を提供する。 【解決手段】 素子領域が形成された半導体基板１１上
にＡｌ−Ｃｕ合金の第１金属配線層１３を形成し、Ｓｉ
Ｈ４とＯ２を含むガスをプラズマ反応させて第１のＳｉ
Ｏ２膜１４を形成し、次にＳｉＨ４とＯ３を含むガスを
熱反応させて、第２のＳｉＯ２膜１５を積層させる。そ
の後積層絶縁膜の所定膜厚をエッチバックし塗付硝子膜
１６を積層し、第１金属配線上の塗布硝子膜を全てエッ
チバックした後、第３のＳｉＯ２膜１７を積層し、レジ
スト１８をマスクにしてＨＦとＮＨ４Ｆの混合水溶液で
第３、第１ＳｉＯ２膜を湿式エッチし、次に残った第１
ＳｉＯ２膜をドライエッチして貫通孔を形成後、第２金
属配線１９を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にサブミクロン程度に微細化された多層配線構
造に於ける平坦性及びスルーホールの被覆性、並びにト
ランジスタ特性の改善に関する。
関し、特にサブミクロン程度に微細化された多層配線構
造に於ける平坦性及びスルーホールの被覆性、並びにト
ランジスタ特性の改善に関する。
【０００２】
【従来の技術】従来、多層配線構造を持った微細半導体
装置の製造方法は、例えば図２の如く、トランジスタや
抵抗等の半導体素子が作り込まれたシリコン基板１１上
のフィールド絶縁膜１２等を介して、素子から電極取り
出し用のコンタクトホールを開孔した後、Ａｌ合金等を
約０．５〜１．０μｍの厚みにスパッタリングし、フォ
トエッチングにより所望形状にパターニングした第１の
金属配線１３を形成した後、層間絶縁膜として、ＳｉＨ
4とＯ2やＮ2Ｏの様な支燃性ガスをプラズマや熱反応さ
せたシリコン酸化膜２４を０．５〜０．８μｍ程度気相
成長させ、更に微細化構造に於ける平坦化の必要性から
アルコール類にシラノールとＰ2Ｏ5等を溶かした塗布ガ
ラス膜１６をスピンコートし、第１の金属配線１３に支
障ない温度でアニールする。この時塗布ガラス膜中に混
入させるＰ2Ｏ5は１〜５ｍｏｌ％の濃度で、塗布ガラス
膜のストレス緩和と耐クラック効果を向上させる為であ
る。次に該塗布ガラス膜１６とシリコン酸化膜２４を、
ＣＦ4、ＣＨＦ3やＣ2Ｆ6ガス等を用いてドライエッチン
グしたスルーホールを開孔後、Ａｌ合金をスパッタリン
グしフォトエッチングした第２の金属配線１９を施し、
更にパシベーション膜２０を積層し、最後に外部電極取
り出し用のパッド部を開孔している。
装置の製造方法は、例えば図２の如く、トランジスタや
抵抗等の半導体素子が作り込まれたシリコン基板１１上
のフィールド絶縁膜１２等を介して、素子から電極取り
出し用のコンタクトホールを開孔した後、Ａｌ合金等を
約０．５〜１．０μｍの厚みにスパッタリングし、フォ
トエッチングにより所望形状にパターニングした第１の
金属配線１３を形成した後、層間絶縁膜として、ＳｉＨ
4とＯ2やＮ2Ｏの様な支燃性ガスをプラズマや熱反応さ
せたシリコン酸化膜２４を０．５〜０．８μｍ程度気相
成長させ、更に微細化構造に於ける平坦化の必要性から
アルコール類にシラノールとＰ2Ｏ5等を溶かした塗布ガ
ラス膜１６をスピンコートし、第１の金属配線１３に支
障ない温度でアニールする。この時塗布ガラス膜中に混
入させるＰ2Ｏ5は１〜５ｍｏｌ％の濃度で、塗布ガラス
膜のストレス緩和と耐クラック効果を向上させる為であ
る。次に該塗布ガラス膜１６とシリコン酸化膜２４を、
ＣＦ4、ＣＨＦ3やＣ2Ｆ6ガス等を用いてドライエッチン
グしたスルーホールを開孔後、Ａｌ合金をスパッタリン
グしフォトエッチングした第２の金属配線１９を施し、
更にパシベーション膜２０を積層し、最後に外部電極取
り出し用のパッド部を開孔している。
【０００３】
【発明が解決しようとする課題】しかしながら従来技術
に於いては、まずＳｉＨ4と支燃性ガスで気相成長させ
たシリコン酸化膜２４は、第１の金属配線１３のスペー
スが微細化されてくるとカスピングを生じ、塗布ガラス
膜１６をスピンコートしてもスペースにボイド２２が形
成されたり、平坦性も好ましくない。又アスペクト比が
約０．７以上にもなる為、仮にシリコン酸化膜２４の付
き回りが良くても、第１金属配線１３のスペース部に
は、該配線厚み相当のＵ字型の溝が形成されるので、こ
こに塗布ガラスの液溜まりが出来、例えば０．８〜１．
６μｍの特定スペースには、塗布ガラス膜１６が０．５
μｍ以上にも厚くなりクラック２１が発生してしまう。
に於いては、まずＳｉＨ4と支燃性ガスで気相成長させ
たシリコン酸化膜２４は、第１の金属配線１３のスペー
スが微細化されてくるとカスピングを生じ、塗布ガラス
膜１６をスピンコートしてもスペースにボイド２２が形
成されたり、平坦性も好ましくない。又アスペクト比が
約０．７以上にもなる為、仮にシリコン酸化膜２４の付
き回りが良くても、第１金属配線１３のスペース部に
は、該配線厚み相当のＵ字型の溝が形成されるので、こ
こに塗布ガラスの液溜まりが出来、例えば０．８〜１．
６μｍの特定スペースには、塗布ガラス膜１６が０．５
μｍ以上にも厚くなりクラック２１が発生してしまう。
【０００４】一方、スルーホールの開孔時、シリコン酸
化膜２４はドライエッチャーにより異方性エッチングさ
れるので、スルーホールの側面はほぼ垂直になり、エッ
ジ部分での第２の金属配線１７のステップカバレージが
悪く、コンタクトやエレクトロマイグレーションの劣
化、断線更にはパシベーション膜２０のボイド２３等に
より信頼性、歩留りが問題となっている。尚ＨＦ系の水
溶液でウェットエッチングを施して等方的なテーパーを
かけることも試みられてきたが、金属配線上の塗布ガラ
ス膜１６は高温アニールが出来ないので、ＨＦ系水溶液
に対するエッチング速度が極めて大きく、サイドエッチ
ングが異常に進んでしまう為に採用が出来なかった。
化膜２４はドライエッチャーにより異方性エッチングさ
れるので、スルーホールの側面はほぼ垂直になり、エッ
ジ部分での第２の金属配線１７のステップカバレージが
悪く、コンタクトやエレクトロマイグレーションの劣
化、断線更にはパシベーション膜２０のボイド２３等に
より信頼性、歩留りが問題となっている。尚ＨＦ系の水
溶液でウェットエッチングを施して等方的なテーパーを
かけることも試みられてきたが、金属配線上の塗布ガラ
ス膜１６は高温アニールが出来ないので、ＨＦ系水溶液
に対するエッチング速度が極めて大きく、サイドエッチ
ングが異常に進んでしまう為に採用が出来なかった。
【０００５】この他の層間膜平坦化には、フォトレジス
トを用いたエッチバック法やスパッタしながら薄膜成長
するバイアス気相成長法があるが、ダメージの他に特定
スペースのみ平坦化がなされるので、実際のデバイスは
多様な寸法が配置されていたり、下部のゲート電極や配
線に用いるＰｏｌｙ−Ｓｉ等の２重、３重の段差が、第
一の金属配線と平行あるいはクロスして走る為、実用量
産化適用が困難であった。
トを用いたエッチバック法やスパッタしながら薄膜成長
するバイアス気相成長法があるが、ダメージの他に特定
スペースのみ平坦化がなされるので、実際のデバイスは
多様な寸法が配置されていたり、下部のゲート電極や配
線に用いるＰｏｌｙ−Ｓｉ等の２重、３重の段差が、第
一の金属配線と平行あるいはクロスして走る為、実用量
産化適用が困難であった。
【０００６】また更に、第２の金属配線１９は、吸湿し
易い塗布ガラス膜１６と直に接触する構造となり、工程
途中に侵入した水分とＰ2Ｏ5でリン酸が形成され、Ａｌ
等の金属配線が腐蝕されたり、この反応過程の水素イオ
ンやＯＨイオン、水分がフィールド酸化膜中に侵入し、
素子分離用の寄生ＭＯＳトランジスタの反転耐圧を変化
させてしまう問題が生じていた。図３は、Ｎｃｈ側寄生
ＭＯＳトランジスタの電流テール特性を示すものである
が、通常特性ａに対し、ｂは反転耐圧が低下したものの
特性である。
易い塗布ガラス膜１６と直に接触する構造となり、工程
途中に侵入した水分とＰ2Ｏ5でリン酸が形成され、Ａｌ
等の金属配線が腐蝕されたり、この反応過程の水素イオ
ンやＯＨイオン、水分がフィールド酸化膜中に侵入し、
素子分離用の寄生ＭＯＳトランジスタの反転耐圧を変化
させてしまう問題が生じていた。図３は、Ｎｃｈ側寄生
ＭＯＳトランジスタの電流テール特性を示すものである
が、通常特性ａに対し、ｂは反転耐圧が低下したものの
特性である。
【０００７】しかるに本発明は、かかる問題点を解決す
るもので、層間絶縁膜のクラックの発生を防ぎ金属配線
の平坦性を確保しながら、スルーホール開孔の為のウェ
ットエッチング処理を可能ならしめ、テーパー化により
スルーホールエッジ部に於ける金属配線のステップカバ
レージの向上やコロージョン対策、更にトランジスタ特
性の改善を施し、多層配線を有する徴細半導体装置の安
定供給と信頼性向上を図ることを目的としたものであ
る。
るもので、層間絶縁膜のクラックの発生を防ぎ金属配線
の平坦性を確保しながら、スルーホール開孔の為のウェ
ットエッチング処理を可能ならしめ、テーパー化により
スルーホールエッジ部に於ける金属配線のステップカバ
レージの向上やコロージョン対策、更にトランジスタ特
性の改善を施し、多層配線を有する徴細半導体装置の安
定供給と信頼性向上を図ることを目的としたものであ
る。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、多層配線構造を有する半導体装置に於いて、
少なくとも、所望表面に素子領域が形成された半導体基
板上に第１の金属配線層を形成する工程、有機シランと
Ｏ2を含むガスをプラズマ気相反応させた第１のシリコ
ン酸化膜を形成する工程、有機シランとＯ3を含むガス
を熱気相反応させた第２のシリコン酸化膜を積層させる
工程、前記積層絶縁膜の所定膜厚をエッチバックする工
程、塗布ガラス膜を積層する工程、該塗布ガラス膜の所
定膜厚をエッチバックする工程、第３のシリコン酸化膜
を積層する工程、スルーホールを開孔後第２の金属配線
を形成する工程を具備したことを特徴とする。
造方法は、多層配線構造を有する半導体装置に於いて、
少なくとも、所望表面に素子領域が形成された半導体基
板上に第１の金属配線層を形成する工程、有機シランと
Ｏ2を含むガスをプラズマ気相反応させた第１のシリコ
ン酸化膜を形成する工程、有機シランとＯ3を含むガス
を熱気相反応させた第２のシリコン酸化膜を積層させる
工程、前記積層絶縁膜の所定膜厚をエッチバックする工
程、塗布ガラス膜を積層する工程、該塗布ガラス膜の所
定膜厚をエッチバックする工程、第３のシリコン酸化膜
を積層する工程、スルーホールを開孔後第２の金属配線
を形成する工程を具備したことを特徴とする。
【０００９】
【実施例】本発明の一実施例を、図１に基づいて詳細に
説明する。サブミクロンルールのＡｌ２層構造のＳｉゲ
ートＣＭＯＳＬＳＩに適用した場合に於いて、トランジ
スタや抵抗等の半導体素子が作り込まれたシリコン基板
１１上の選択熱酸化や気相成長シリコン酸化膜によるフ
ィールド絶縁膜１２を介し、電極取り出しの為コンタク
トホールを開孔した後、Ａｌ−Ｃｕ合金を約０．６μｍ
の厚みでスパッタリングしてから、Ｃｌ2等のハロゲン
ガスを含むドライエッチャーでパターニングし、第１の
金属配線１３を施した。次に層間絶縁膜として、まず３
７０〜４００℃でＴＥＯＳ［Ｓｉ（ＯＣ2Ｈ5）4］とＯ2
を３８０℃、約９ｔｏｒｒでプラズマ気相反応させ約
０．６μｍの第１のシリコン酸化膜１４成長させた後、
続いてＯ2キャリアでＯ3とＴＥＯＳを６０〜１００ｔｏ
ｒｒ、３８０℃で減圧熱反応させ第２のシリコン酸化膜
１５を０．４μｍ積層させた（図１（a））。これらの
シリコン酸化膜は従来のＳｉＨ4を用いたものに比べカ
スピングがなく、特に第１のシリコン酸化膜は、均一性
も良くち密で耐コンタミ性にも優れ、圧縮応力（例えば
Ｓｉウェハーに成長したとき凸形に反る）を持つ。又第
２のシリコン酸化膜は段差部での付き回りはほば１００
％で、溝部への埋まり込みも良好であるが、引張り応力
を有しＯＨ基を多く含む。続いてＣＨＦ3、ＣＦ4とＡｒ
等によるプラズマエッチャーで約０．４５μｍ異方性エ
ッチバックし、平坦部の第２のシリコン酸化膜１５を除
去し、第１の金属配線１３のスペースに側壁として残
す。続いて塗布ガラス膜１６をスピンコートしてから約
１００℃のＮ2雰囲気で３００分アニールすると、第１
の金属配線１３上には約５〜７００Å、段差部や溝部に
は厚くても０．４μｍ以下の塗布ガラスが溜まり、従来
の様に極端に厚くなる領域はなく平坦化がなされる（図
１（ｂ））。次に、１×１０-4ｔｏｒｒ程度のＡｒ雰囲
気中で４００Ｗの高周波バイアスをかけスパッタエッチ
ングし、少なくとも第１の金属配線１３上の塗布ガラス
膜１６は除去する。この塗布ガラス膜１６を除去する工
程に於いては、反応性イオンエッチャー等を用いても良
いが、塗布ガラス膜のエッチング速度が気相成長のシリ
コン酸化膜よりかなり大きい為に平坦性が劣るので、ス
パッタエッチングやイオンミーリングの様な物理的に除
去出来るものか、選択性の低いエッチャーが好しい。次
に、第１のシリコン酸化膜１４と同じ方法により約１０
００Åの厚みで第３のシリコン酸化膜１７を成長させる
（図１（ｃ））。続いて第１と第２の金属配線のコンタ
クトをとるスルーホールを開孔する為に、フォトレジス
ト１８をマスクにしてまずＨＦ、ＮＨ4Ｆとの混合水溶
液により約２５００Å分の第３、第１のシリコ３上には
約５〜７００Å、段差部や溝部には厚くても０．４μｍ
以下の塗布ガラスが溜まり、従来の様に極端に厚くなる
領域はなく平坦化がなされる（図１（ｂ））。次に、１
×１０-4ｔｏｒｒ程度のＡｒ雰囲気中で４００Ｗの高周
波バイアスをかけスパッタエッチングし、少なくとも第
１の金属配線１３上の塗布ガラス膜１６は除去する。こ
の塗布ガラス膜１６を除去する工程に於いては、反応性
イオンエッチャー等を用いても良いが、塗布ガラス膜の
エッチング速度が気相成長のシリコン酸化膜よりかなり
大きい為に平坦性が劣るので、スパッタエッチングやイ
オンミーリングの様な物理的に除去出来るものか、選択
性の低いエッチャーが好しい。次に、第１のシリコン酸
化膜１４と同じ方法により約１０００Åの厚みで第３の
シリコン酸化膜１７を成長させる（図１（ｃ））。続い
て第１と第２の金属配線のコンタクトをとるスルーホー
ルを開孔する為に、フォトレジスト１８をマスクにして
まずＨＦ、ＮＨ4Ｆとの混合水溶液により約２５００Å
分の第３、第１のシリコン酸化膜１７、１４をウェット
エッチングし、続けてＣＨＦ3、ＣＦ4とＨｅガスを用い
３００ｍｔｏｒｒの圧力で残った第１のシリコン酸化膜
１４を選択ドライエッチングしスルーホールを開孔した
（図１（ｄ））。この時スルーホールエッジ部は等方的
に、又下部は異方的にエッチングされている。続いてフ
ォトレジスト１８を剥離後、Ａｌ−Ｃｕ合金を約１．０
μｍの厚みでスパッタリング、フォトエッチングし第２
の金属配線１９とし、その後プラズマナイトライドのパ
シベーション膜２０を成長し、更に外部電極取り出し用
のパッド部を開孔してある（図１（ｅ））。この様にし
て製造された半導体装置は、０．５μｍ以上の特定スペ
ースに限定される事なく多層配線構造に関わる全体の平
坦化を図ることが出来、又スルーホールエッジ部に於け
る第２の金属配線の被覆性が改善された。更に、塗布ガ
ラス膜と第２の金属配線の接触がない構造となりＡｌコ
ロージョンにも強く、水素イオン等のコンタミ発生もな
くなり従来の様に第２の配線下の寄生トランジスタの反
転耐圧の低下問題も無くなった上に、図３のｃの如く反
転耐圧も更に向上した。尚、第３のシリコン酸化膜１７
の厚みは数百Åで良いが、膜厚制御性等から５００Å以
上が適当であった。第３のシリコン酸化膜の代わりにシ
リコン窒化膜等の絶縁膜も適用が考えられる。又第１と
第２のシリコン酸化膜の厚み構成比のポイントは、形状
結果の他、積層にした時トータルストレスが圧縮方向に
なる様にしないと、あとのエッチングやアニール工程
で、該シリコン酸化膜にクラックが入ってしまうことが
分かった。この他に第２のシリコン酸化膜１５の成長を
減圧だけでなく常圧の加熱反応でも実施したが、同様な
平坦効果が得られた。又配線構造としては、Ａｌ配線の
上下に高融点金属やそのケイ化物、窒化物等をコンタク
トバリアーやハレーション防止の為に積層した場合、あ
るいはそれ等の単独配線にも適用できる。又、多層構造
は金属同志の配線に限らず、多結晶やアモルファスＳｉ
の様な半導体や金属シイリサイドあるいはＴｉＮ等の導
電物質等を用いたものにも適用可能である。
説明する。サブミクロンルールのＡｌ２層構造のＳｉゲ
ートＣＭＯＳＬＳＩに適用した場合に於いて、トランジ
スタや抵抗等の半導体素子が作り込まれたシリコン基板
１１上の選択熱酸化や気相成長シリコン酸化膜によるフ
ィールド絶縁膜１２を介し、電極取り出しの為コンタク
トホールを開孔した後、Ａｌ−Ｃｕ合金を約０．６μｍ
の厚みでスパッタリングしてから、Ｃｌ2等のハロゲン
ガスを含むドライエッチャーでパターニングし、第１の
金属配線１３を施した。次に層間絶縁膜として、まず３
７０〜４００℃でＴＥＯＳ［Ｓｉ（ＯＣ2Ｈ5）4］とＯ2
を３８０℃、約９ｔｏｒｒでプラズマ気相反応させ約
０．６μｍの第１のシリコン酸化膜１４成長させた後、
続いてＯ2キャリアでＯ3とＴＥＯＳを６０〜１００ｔｏ
ｒｒ、３８０℃で減圧熱反応させ第２のシリコン酸化膜
１５を０．４μｍ積層させた（図１（a））。これらの
シリコン酸化膜は従来のＳｉＨ4を用いたものに比べカ
スピングがなく、特に第１のシリコン酸化膜は、均一性
も良くち密で耐コンタミ性にも優れ、圧縮応力（例えば
Ｓｉウェハーに成長したとき凸形に反る）を持つ。又第
２のシリコン酸化膜は段差部での付き回りはほば１００
％で、溝部への埋まり込みも良好であるが、引張り応力
を有しＯＨ基を多く含む。続いてＣＨＦ3、ＣＦ4とＡｒ
等によるプラズマエッチャーで約０．４５μｍ異方性エ
ッチバックし、平坦部の第２のシリコン酸化膜１５を除
去し、第１の金属配線１３のスペースに側壁として残
す。続いて塗布ガラス膜１６をスピンコートしてから約
１００℃のＮ2雰囲気で３００分アニールすると、第１
の金属配線１３上には約５〜７００Å、段差部や溝部に
は厚くても０．４μｍ以下の塗布ガラスが溜まり、従来
の様に極端に厚くなる領域はなく平坦化がなされる（図
１（ｂ））。次に、１×１０-4ｔｏｒｒ程度のＡｒ雰囲
気中で４００Ｗの高周波バイアスをかけスパッタエッチ
ングし、少なくとも第１の金属配線１３上の塗布ガラス
膜１６は除去する。この塗布ガラス膜１６を除去する工
程に於いては、反応性イオンエッチャー等を用いても良
いが、塗布ガラス膜のエッチング速度が気相成長のシリ
コン酸化膜よりかなり大きい為に平坦性が劣るので、ス
パッタエッチングやイオンミーリングの様な物理的に除
去出来るものか、選択性の低いエッチャーが好しい。次
に、第１のシリコン酸化膜１４と同じ方法により約１０
００Åの厚みで第３のシリコン酸化膜１７を成長させる
（図１（ｃ））。続いて第１と第２の金属配線のコンタ
クトをとるスルーホールを開孔する為に、フォトレジス
ト１８をマスクにしてまずＨＦ、ＮＨ4Ｆとの混合水溶
液により約２５００Å分の第３、第１のシリコ３上には
約５〜７００Å、段差部や溝部には厚くても０．４μｍ
以下の塗布ガラスが溜まり、従来の様に極端に厚くなる
領域はなく平坦化がなされる（図１（ｂ））。次に、１
×１０-4ｔｏｒｒ程度のＡｒ雰囲気中で４００Ｗの高周
波バイアスをかけスパッタエッチングし、少なくとも第
１の金属配線１３上の塗布ガラス膜１６は除去する。こ
の塗布ガラス膜１６を除去する工程に於いては、反応性
イオンエッチャー等を用いても良いが、塗布ガラス膜の
エッチング速度が気相成長のシリコン酸化膜よりかなり
大きい為に平坦性が劣るので、スパッタエッチングやイ
オンミーリングの様な物理的に除去出来るものか、選択
性の低いエッチャーが好しい。次に、第１のシリコン酸
化膜１４と同じ方法により約１０００Åの厚みで第３の
シリコン酸化膜１７を成長させる（図１（ｃ））。続い
て第１と第２の金属配線のコンタクトをとるスルーホー
ルを開孔する為に、フォトレジスト１８をマスクにして
まずＨＦ、ＮＨ4Ｆとの混合水溶液により約２５００Å
分の第３、第１のシリコン酸化膜１７、１４をウェット
エッチングし、続けてＣＨＦ3、ＣＦ4とＨｅガスを用い
３００ｍｔｏｒｒの圧力で残った第１のシリコン酸化膜
１４を選択ドライエッチングしスルーホールを開孔した
（図１（ｄ））。この時スルーホールエッジ部は等方的
に、又下部は異方的にエッチングされている。続いてフ
ォトレジスト１８を剥離後、Ａｌ−Ｃｕ合金を約１．０
μｍの厚みでスパッタリング、フォトエッチングし第２
の金属配線１９とし、その後プラズマナイトライドのパ
シベーション膜２０を成長し、更に外部電極取り出し用
のパッド部を開孔してある（図１（ｅ））。この様にし
て製造された半導体装置は、０．５μｍ以上の特定スペ
ースに限定される事なく多層配線構造に関わる全体の平
坦化を図ることが出来、又スルーホールエッジ部に於け
る第２の金属配線の被覆性が改善された。更に、塗布ガ
ラス膜と第２の金属配線の接触がない構造となりＡｌコ
ロージョンにも強く、水素イオン等のコンタミ発生もな
くなり従来の様に第２の配線下の寄生トランジスタの反
転耐圧の低下問題も無くなった上に、図３のｃの如く反
転耐圧も更に向上した。尚、第３のシリコン酸化膜１７
の厚みは数百Åで良いが、膜厚制御性等から５００Å以
上が適当であった。第３のシリコン酸化膜の代わりにシ
リコン窒化膜等の絶縁膜も適用が考えられる。又第１と
第２のシリコン酸化膜の厚み構成比のポイントは、形状
結果の他、積層にした時トータルストレスが圧縮方向に
なる様にしないと、あとのエッチングやアニール工程
で、該シリコン酸化膜にクラックが入ってしまうことが
分かった。この他に第２のシリコン酸化膜１５の成長を
減圧だけでなく常圧の加熱反応でも実施したが、同様な
平坦効果が得られた。又配線構造としては、Ａｌ配線の
上下に高融点金属やそのケイ化物、窒化物等をコンタク
トバリアーやハレーション防止の為に積層した場合、あ
るいはそれ等の単独配線にも適用できる。又、多層構造
は金属同志の配線に限らず、多結晶やアモルファスＳｉ
の様な半導体や金属シイリサイドあるいはＴｉＮ等の導
電物質等を用いたものにも適用可能である。
【００１０】
【発明の効果】以上の様に本発明によれば、特に多層配
線構造の集積回路等に於いて、デザインルールに限定さ
れず配線層間膜の平坦化を行ない、スルーホール部の配
線カバレージ向上、Ａｌ等のコロージョン防止、更にト
ランジスタ等電気特性の安定化を図り、歩留りが良く高
品質な微細半導体の安定供給を可能にするものである。
線構造の集積回路等に於いて、デザインルールに限定さ
れず配線層間膜の平坦化を行ない、スルーホール部の配
線カバレージ向上、Ａｌ等のコロージョン防止、更にト
ランジスタ等電気特性の安定化を図り、歩留りが良く高
品質な微細半導体の安定供給を可能にするものである。
【図１】 本発明による半導体装置製造方法の実施例を
示すための概略断面図である。
示すための概略断面図である。
【図２】 従来の半導体装置製造方法に係わる概略断面
図。
図。
【図３】 寄生ＭＯＳトランジスタの電流テール特性図
である。
である。
１１・・・シリコン基板 １２・・・フィールド絶縁膜 １３・・・第１の金属配線 １４・・・・・第１のシリコン酸化膜 １５・・・・・第２のシリコン酸化膜 １６・・・・・塗布ガラス膜 １７・・・・・第３のシリコン酸化膜 １８・・・・・フォトレジスト １９・・・・・第２の金属配線 ２０・・・・・パシベーション膜 ２１・・・・・クラック ２２、２３・・ボイド ２４・・・・・シリコン酸化膜
【手続補正書】
【提出日】平成１１年８月１２日（１９９９．８．１
２）
２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、多層配線構造を有する半導体装置の製造方法
であって、半導体基板上方に第１の金属配線を形成する
工程と、前記第１の金属配線上に、有機シランと酸素と
を含むガスをプラズマ気相反応させて第１のシリコン酸
化膜を形成する工程と、有機シランとオゾンとを含むガ
スを熱気相反応させて第２のシリコン酸化膜を形成する
工程と、前記積層されたシリコン酸化膜を所定量エッチ
バックする工程と、塗布ガラス膜を形成するとともに、
この塗布ガラス膜を所定量エッチバックすることによ
り、少なくとも第１の金属配線上の塗布ガラス膜をすべ
て除去する工程と、第３のシリコン酸化膜を形成する工
程と、前記第１の金属配線上にスルーホールを形成する
工程と、前記第１の金属配線と接続される第２の金属配
線を形成する工程と、をこの順序で有することを特徴と
する。また、前記半導体装置の製造方法は、前記スルー
ホールを形成する工程はウエットエッチング処理工程を
含むことを特徴とする。また、前記半導体装置の製造方
法において、前記スルーホールを形成する工程はウエッ
トエッチング処理工程とドライエッチング処理工程の両
方を含むことを特徴とする。
造方法は、多層配線構造を有する半導体装置の製造方法
であって、半導体基板上方に第１の金属配線を形成する
工程と、前記第１の金属配線上に、有機シランと酸素と
を含むガスをプラズマ気相反応させて第１のシリコン酸
化膜を形成する工程と、有機シランとオゾンとを含むガ
スを熱気相反応させて第２のシリコン酸化膜を形成する
工程と、前記積層されたシリコン酸化膜を所定量エッチ
バックする工程と、塗布ガラス膜を形成するとともに、
この塗布ガラス膜を所定量エッチバックすることによ
り、少なくとも第１の金属配線上の塗布ガラス膜をすべ
て除去する工程と、第３のシリコン酸化膜を形成する工
程と、前記第１の金属配線上にスルーホールを形成する
工程と、前記第１の金属配線と接続される第２の金属配
線を形成する工程と、をこの順序で有することを特徴と
する。また、前記半導体装置の製造方法は、前記スルー
ホールを形成する工程はウエットエッチング処理工程を
含むことを特徴とする。また、前記半導体装置の製造方
法において、前記スルーホールを形成する工程はウエッ
トエッチング処理工程とドライエッチング処理工程の両
方を含むことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【実施例】本発明の一実施例を、図１に基づいて詳細に
説明する。サブミクロンルールのＡｌ２層構造のＳｉゲ
ートＣＭＯＳＬＳＩに適用した場合に於いて、トランジ
スタや抵抗等の半導体素子が作り込まれたシリコン基板
１１上の選択熱酸化や気相成長シリコン酸化膜によるフ
ィールド絶縁膜１２を介し、電極取り出しの為コンタク
トホールを開孔した後、Ａｌ−Ｃｕ合金を約０．６μｍ
の厚みでスパッタリングしてから、Ｃｌ2等のハロゲン
ガスを含むドライエッチャーでパターニングし、第１の
金属配線１３を施した。次に層間絶縁膜として、まず３
７０〜４００℃でＴＥＯＳ［Ｓｉ（ＯＣ2Ｈ5）4］とＯ2
を３８０℃、約９ｔｏｒｒでプラズマ気相反応させ約
０．６μｍの第１のシリコン酸化膜１４成長させた後、
続いてＯ2キャリアでＯ3とＴＥＯＳを６０〜１００ｔｏ
ｒｒ、３８０℃で減圧熱反応させ第２のシリコン酸化膜
１５を０．４μｍ積層させた（図１（a））。これらの
シリコン酸化膜は従来のＳｉＨ4を用いたものに比べカ
スピングがなく、特に第１のシリコン酸化膜は、均一性
も良くち密で耐コンタミ性にも優れ、圧縮応力（例えば
Ｓｉウェハーに成長したとき凸形に反る）を持つ。又第
２のシリコン酸化膜は段差部での付き回りはほば１００
％で、溝部への埋まり込みも良好であるが、引張り応力
を有しＯＨ基を多く含む。続いてＣＨＦ3、ＣＦ4とＡｒ
等によるプラズマエッチャーで約０．４５μｍ異方性エ
ッチバックし、平坦部の第２のシリコン酸化膜１５を除
去し、第１の金属配線１３のスペースに側壁として残
す。続いて塗布ガラス膜１６をスピンコートしてから約
１００℃のＮ2雰囲気で３００分アニールすると、第１
の金属配線１３上には約５〜７００Å、段差部や溝部に
は厚くても０．４μｍ以下の塗布ガラスが溜まり、従来
の様に極端に厚くなる領域はなく平坦化がなされる（図
１（ｂ））。次に、１×１０-4ｔｏｒｒ程度のＡｒ雰囲
気中で４００Ｗの高周波バイアスをかけスパッタエッチ
ングし、少なくとも第１の金属配線１３上の塗布ガラス
膜１６は除去する。この塗布ガラス膜１６を除去する工
程に於いては、反応性イオンエッチャー等を用いても良
いが、塗布ガラス膜のエッチング速度が気相成長のシリ
コン酸化膜よりかなり大きい為に平坦性が劣るので、ス
パッタエッチングやイオンミーリングの様な物理的に除
去出来るものか、選択性の低いエッチャーが好しい。次
に、第１のシリコン酸化膜１４と同じ方法により約１０
００Åの厚みで第３のシリコン酸化膜１７を成長させる
（図１（ｃ））。続いて第１と第２の金属配線のコンタ
クトをとるスルーホールを開孔する為に、フォトレジス
ト１８をマスクにしてまずＨＦ、ＮＨ4Ｆとの混合水溶
液により約２５００Å分の第３、第１のシリコン酸化膜
１７、１４をウェットエッチングし、続けてＣＨＦ3、
ＣＦ4とＨｅガスを用い３００ｍｔｏｒｒの圧力で残っ
た第１のシリコン酸化膜１４を選択ドライエッチングし
スルーホールを開孔した（図１（ｄ））。この時スルー
ホールエッジ部は等方的に、又下部は異方的にエッチン
グされている。続いてフォトレジスト１８を剥離後、Ａ
ｌ−Ｃｕ合金を約１．０μｍの厚みでスパッタリング、
フォトエッチングし第２の金属配線１９とし、その後プ
ラズマナイトライドのパシベーション膜２０を成長し、
更に外部電極取り出し用のパッド部を開孔してある（図
１（ｅ））。この様にして製造された半導体装置は、
０．５μｍ以上の特定スペースに限定される事なく多層
配線構造に関わる全体の平坦化を図ることが出来、又ス
ルーホールエッジ部に於ける第２の金属配線の被覆性が
改善された。更に、塗布ガラス膜と第２の金属配線の接
触がない構造となりＡｌコロージョンにも強く、水素イ
オン等のコンタミ発生もなくなり従来の様に第２の配線
下の寄生トランジスタの反転耐圧の低下問題も無くなっ
た上に、図３のｃの如く反転耐圧も更に向上した。尚、
第３のシリコン酸化膜１７の厚みは数百Åで良いが、膜
厚制御性等から５００Å以上が適当であった。第３のシ
リコン酸化膜の代わりにシリコン窒化膜等の絶縁膜も適
用が考えられる。又第１と第２のシリコン酸化膜の厚み
構成比のポイントは、形状結果の他、積層にした時トー
タルストレスが圧縮方向になる様にしないと、あとのエ
ッチングやアニール工程で、該シリコン酸化膜にクラッ
クが入ってしまうことが分かった。この他に第２のシリ
コン酸化膜１５の成長を減圧だけでなく常圧の加熱反応
でも実施したが、同様な平坦効果が得られた。又配線構
造としては、Ａｌ配線の上下に高融点金属やそのケイ化
物、窒化物等をコンタクトバリアーやハレーション防止
の為に積層した場合、あるいはそれ等の単独配線にも適
用できる。又、多層構造は金属同志の配線に限らず、多
結晶やアモルファスＳｉの様な半導体や金属シイリサイ
ドあるいはＴｉＮ等の導電物質等を用いたものにも適用
可能である。
説明する。サブミクロンルールのＡｌ２層構造のＳｉゲ
ートＣＭＯＳＬＳＩに適用した場合に於いて、トランジ
スタや抵抗等の半導体素子が作り込まれたシリコン基板
１１上の選択熱酸化や気相成長シリコン酸化膜によるフ
ィールド絶縁膜１２を介し、電極取り出しの為コンタク
トホールを開孔した後、Ａｌ−Ｃｕ合金を約０．６μｍ
の厚みでスパッタリングしてから、Ｃｌ2等のハロゲン
ガスを含むドライエッチャーでパターニングし、第１の
金属配線１３を施した。次に層間絶縁膜として、まず３
７０〜４００℃でＴＥＯＳ［Ｓｉ（ＯＣ2Ｈ5）4］とＯ2
を３８０℃、約９ｔｏｒｒでプラズマ気相反応させ約
０．６μｍの第１のシリコン酸化膜１４成長させた後、
続いてＯ2キャリアでＯ3とＴＥＯＳを６０〜１００ｔｏ
ｒｒ、３８０℃で減圧熱反応させ第２のシリコン酸化膜
１５を０．４μｍ積層させた（図１（a））。これらの
シリコン酸化膜は従来のＳｉＨ4を用いたものに比べカ
スピングがなく、特に第１のシリコン酸化膜は、均一性
も良くち密で耐コンタミ性にも優れ、圧縮応力（例えば
Ｓｉウェハーに成長したとき凸形に反る）を持つ。又第
２のシリコン酸化膜は段差部での付き回りはほば１００
％で、溝部への埋まり込みも良好であるが、引張り応力
を有しＯＨ基を多く含む。続いてＣＨＦ3、ＣＦ4とＡｒ
等によるプラズマエッチャーで約０．４５μｍ異方性エ
ッチバックし、平坦部の第２のシリコン酸化膜１５を除
去し、第１の金属配線１３のスペースに側壁として残
す。続いて塗布ガラス膜１６をスピンコートしてから約
１００℃のＮ2雰囲気で３００分アニールすると、第１
の金属配線１３上には約５〜７００Å、段差部や溝部に
は厚くても０．４μｍ以下の塗布ガラスが溜まり、従来
の様に極端に厚くなる領域はなく平坦化がなされる（図
１（ｂ））。次に、１×１０-4ｔｏｒｒ程度のＡｒ雰囲
気中で４００Ｗの高周波バイアスをかけスパッタエッチ
ングし、少なくとも第１の金属配線１３上の塗布ガラス
膜１６は除去する。この塗布ガラス膜１６を除去する工
程に於いては、反応性イオンエッチャー等を用いても良
いが、塗布ガラス膜のエッチング速度が気相成長のシリ
コン酸化膜よりかなり大きい為に平坦性が劣るので、ス
パッタエッチングやイオンミーリングの様な物理的に除
去出来るものか、選択性の低いエッチャーが好しい。次
に、第１のシリコン酸化膜１４と同じ方法により約１０
００Åの厚みで第３のシリコン酸化膜１７を成長させる
（図１（ｃ））。続いて第１と第２の金属配線のコンタ
クトをとるスルーホールを開孔する為に、フォトレジス
ト１８をマスクにしてまずＨＦ、ＮＨ4Ｆとの混合水溶
液により約２５００Å分の第３、第１のシリコン酸化膜
１７、１４をウェットエッチングし、続けてＣＨＦ3、
ＣＦ4とＨｅガスを用い３００ｍｔｏｒｒの圧力で残っ
た第１のシリコン酸化膜１４を選択ドライエッチングし
スルーホールを開孔した（図１（ｄ））。この時スルー
ホールエッジ部は等方的に、又下部は異方的にエッチン
グされている。続いてフォトレジスト１８を剥離後、Ａ
ｌ−Ｃｕ合金を約１．０μｍの厚みでスパッタリング、
フォトエッチングし第２の金属配線１９とし、その後プ
ラズマナイトライドのパシベーション膜２０を成長し、
更に外部電極取り出し用のパッド部を開孔してある（図
１（ｅ））。この様にして製造された半導体装置は、
０．５μｍ以上の特定スペースに限定される事なく多層
配線構造に関わる全体の平坦化を図ることが出来、又ス
ルーホールエッジ部に於ける第２の金属配線の被覆性が
改善された。更に、塗布ガラス膜と第２の金属配線の接
触がない構造となりＡｌコロージョンにも強く、水素イ
オン等のコンタミ発生もなくなり従来の様に第２の配線
下の寄生トランジスタの反転耐圧の低下問題も無くなっ
た上に、図３のｃの如く反転耐圧も更に向上した。尚、
第３のシリコン酸化膜１７の厚みは数百Åで良いが、膜
厚制御性等から５００Å以上が適当であった。第３のシ
リコン酸化膜の代わりにシリコン窒化膜等の絶縁膜も適
用が考えられる。又第１と第２のシリコン酸化膜の厚み
構成比のポイントは、形状結果の他、積層にした時トー
タルストレスが圧縮方向になる様にしないと、あとのエ
ッチングやアニール工程で、該シリコン酸化膜にクラッ
クが入ってしまうことが分かった。この他に第２のシリ
コン酸化膜１５の成長を減圧だけでなく常圧の加熱反応
でも実施したが、同様な平坦効果が得られた。又配線構
造としては、Ａｌ配線の上下に高融点金属やそのケイ化
物、窒化物等をコンタクトバリアーやハレーション防止
の為に積層した場合、あるいはそれ等の単独配線にも適
用できる。又、多層構造は金属同志の配線に限らず、多
結晶やアモルファスＳｉの様な半導体や金属シイリサイ
ドあるいはＴｉＮ等の導電物質等を用いたものにも適用
可能である。
Claims (2)
- 【請求項１】 多層配線構造を有する半導体装置に於い
て、少なくとも、所望表面に素子領域が形成された半導
体基板上に第１の金属配線層を形成する工程、有機シラ
ンとＯ2を含むガスをプラズマ気相反応させた第１のシ
リコン酸化膜を形成する工程、有機シランとＯ3を含む
ガスを熱気相反応させた第２のシリコン酸化膜を積層さ
せる工程、前記積層絶縁膜の所定膜厚をエッチバックす
る工程、塗布ガラス膜を積層する工程、該塗布ガラス膜
の所定膜厚をエッチバックする工程、第３のシリコン酸
化膜を積層する工程、スルーホールを開孔後第２の金属
配線を形成する工程を具備したことを特徴とする半導体
装置の製造方法。 - 【請求項２】 第１と第２のシリコン酸化膜の初期膜厚
の構成比が、積層時に圧縮応力となるようにしたことを
特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11211229A JP2000082740A (ja) | 1999-07-26 | 1999-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11211229A JP2000082740A (ja) | 1999-07-26 | 1999-07-26 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02208980A Division JP3128811B2 (ja) | 1990-08-07 | 1990-08-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000082740A true JP2000082740A (ja) | 2000-03-21 |
Family
ID=16602433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11211229A Pending JP2000082740A (ja) | 1999-07-26 | 1999-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000082740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878402B1 (ko) | 2007-07-25 | 2009-01-13 | 삼성전기주식회사 | 다층 배선을 구비한 반도체 장치 및 그 형성 방법 |
-
1999
- 1999-07-26 JP JP11211229A patent/JP2000082740A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878402B1 (ko) | 2007-07-25 | 2009-01-13 | 삼성전기주식회사 | 다층 배선을 구비한 반도체 장치 및 그 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US7480990B2 (en) | Method of making conductor contacts having enhanced reliability | |
| JPH08181210A (ja) | 半導体装置の製造方法 | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| KR20000057879A (ko) | 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| US20020025654A1 (en) | Method for manufacturing a semiconductor device | |
| JP2000082740A (ja) | 半導体装置の製造方法 | |
| JP3543504B2 (ja) | 半導体装置の製造方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| JPH0786229A (ja) | 酸化シリコンのエッチング方法 | |
| KR100670670B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JPH07176502A (ja) | 半導体装置の製造方法 | |
| JPH0774172A (ja) | 半導体装置の製造方法 | |
| JP3539946B2 (ja) | Ｓｏｉ構造を有する半導体装置の製造方法 | |
| JPH05218030A (ja) | 半導体装置の製造方法 | |
| JPWO2006061875A1 (ja) | 半導体装置の製造方法 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JP2001156169A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1022382A (ja) | 半導体装置の製造方法 | |
| JPH09199591A (ja) | 半導体装置の製造方法 | |
| JPH0817928A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020528 |