JPH08181210A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08181210A
JPH08181210A JP6322949A JP32294994A JPH08181210A JP H08181210 A JPH08181210 A JP H08181210A JP 6322949 A JP6322949 A JP 6322949A JP 32294994 A JP32294994 A JP 32294994A JP H08181210 A JPH08181210 A JP H08181210A
Authority
JP
Japan
Prior art keywords
film
reflow
heat treatment
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6322949A
Other languages
English (en)
Inventor
Hidetsuna Hashimoto
英綱 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6322949A priority Critical patent/JPH08181210A/ja
Priority to US08/575,211 priority patent/US5700720A/en
Priority to KR1019950056687A priority patent/KR0184377B1/ko
Priority to TW085100650A priority patent/TW350102B/zh
Publication of JPH08181210A publication Critical patent/JPH08181210A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Abstract

(57)【要約】 【目的】リフロー絶縁膜形成技術を採用して半導体基板
上に得られるリフロー絶縁膜のクラック耐性を向上さ
せ、その平坦化を考慮した所要の膜厚を確保する。 【構成】半導体基板１０上に下層配線１２を形成する工
程と、次にＳｉＨ4 ガスおよびＨ2 Ｏ2 を６５０Ｐａ以
下の真空中、−１０℃以上＋１０℃以下の温度範囲内で
反応させて半導体基板上にリフロー形状を有する第１の
リフローＳｉＯ2膜１３１を形成する第１のリフロー膜
形成工程と、次に、所定の高温で半導体基板の熱処理を
行う高温熱処理工程と、再び、ＳｉＨ4 ガスおよびＨ2
Ｏ2 を６５０Ｐａ以下の真空中、−１０℃以上＋１０℃
以下の温度範囲内で反応させて半導体基板上に第２のリ
フローＳｉＯ2 膜１３２を形成する第２のリフロー膜形
成工程とを具備することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に多層配線構造を有する半導体装置の層間絶
縁膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の集積度が増大するのにつれ
て、基板上に配線材料を多層にわたって形成する、いわ
ゆる多層配線化が進んでおり、このような多層配線構造
を有する半導体装置の製造工程が複雑化、長工程化して
きている。
【０００３】特に、多層配線の形成工程が半導体装置の
製造価格に占める割合は大きく、半導体装置のコストダ
ウンを図る上で多層配線工程の低減化の要求が高まって
きている。
【０００４】ここで、従来の多層配線の形成工程につい
て説明する。まず、半導体基板上の絶縁膜上に下層配線
用の第１の配線材料を堆積後、下層配線のパターニング
を行い、この下層配線上に第１の絶縁膜を形成すると共
に下層配線相互間に絶縁膜を埋め込む。この時点では、
前記下層配線のパターンなどに依存して第１の絶縁膜の
表面に段差が存在し、このままでは、この後の上層配線
用の第２の配線材料の堆積時および上層配線のパターニ
ング時に悪影響を及ぼし、上層配線の段切れによる断
線、短絡などの重大な欠陥をもたらすおそれがある。
【０００５】そこで、通常は、前記第１の絶縁膜上に第
２の配線材料を堆積する前に、その下地である第１の絶
縁膜の表面をレジストエッチバックにより平坦化して段
差を緩和した後、その上に第２の絶縁膜を形成してい
る。
【０００６】上記したような第１の絶縁膜と第２の絶縁
膜とが積層された従来の層間絶縁膜の形成工程は、１回
目の成膜→平坦化→２回目の成膜と工程数が多く、前記
したような多層配線工程の低減化の要求に対する大きな
障害となっている。
【０００７】また、上記したような第１の絶縁膜の表面
を平坦化する方法の代わりに、第１の絶縁膜上に絶縁材
料であるスピン・オン・グラス（Spin on Glass ；ＳＯ
Ｇ）膜を形成することにより、上層配線材料の下地の段
差を緩和する方法も知られている。
【０００８】しかし、この方法は、ＳＯＧ膜の形成（焼
成）に際して多数回の熱処理工程が必要であり、上層配
線の信頼性を確保するためにＳＯＧ膜の不要部分をレジ
ストエッチバックにより除去する必要があり、結果的に
工程数が多く、やはり、前記したような多層配線工程の
低減化の要求に対して十分には応えることができない。
【０００９】ところで、最近、前記したような多層配線
工程の低減化の要求に応える技術の１つとして、層間絶
縁膜の形成に際して、ＳｉＨ4 ガスと酸化剤であるＨ2
Ｏ2（過酸化水素水）とを低温（例えば０℃程度）・真
空中で反応させることにより、下層配線上に自己流動型
（リフロー）の絶縁膜（以下、リフロー絶縁膜という）
を形成する方法が注目されている。
【００１０】この方法は、下層配線の配線相互間の絶縁
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
１回の成膜で平坦化までの工程を終了するので、多層配
線工程の低減化を実現できる。
【００１１】しかし、上記したようなリフローＳｉＯ2
膜の形成方法は、その反応形態から明らかなように、絶
縁膜の成膜中に水分（Ｈ2 Ｏ）が発生し、絶縁膜中に多
量の水分が含まれるので、成膜中あるいはその後に必要
な熱処理（例えば４５０℃で３０分）の時に膜中水分が
急激に放出され、絶縁膜が割れる（以下、クラックが発
生するという）。
【００１２】図３は、上記したようなリフローＳｉＯ2
膜の形成方法により形成されたリフローＳｉＯ2 膜にク
ラックが発生した状況を実測したデータを示している。
この場合、リフローＳｉＯ2 膜の膜厚と、リフローＳｉ
Ｏ2 膜上に通常のプラズマＣＶＤ（気相成長）法により
ＳｉＯ膜（以下、キャップ膜という）を形成した場合の
キャップ膜厚とをパラメータとし、成膜後に４５０℃で
３０分の熱処理を行った場合のクラック発生状況を示し
ている。
【００１３】図３から分かるように、キャップ膜が存在
しない場合と、キャップ膜が存在する場合でもリフロー
ＳｉＯ2 膜の膜厚が１．１μｍ以上の場合にクラックが
発生している。換言すれば、リフローＳｉＯ2 膜の膜厚
にクラック耐性の点で上限があり、本例ではほぼ１．０
μｍのように膜厚上限が低い。
【００１４】しかし、前記したようなリフローＳｉＯ2
膜を使用する場合、上層配線材料の下地段差を十分に緩
和（平坦化）するためには、ある程度の膜厚を確保する
必要があり、かつ、クラック耐性を向上させることが重
要である。
【００１５】
【発明が解決しようとする課題】上記したように従来の
多層配線工程中の層間絶縁膜形成工程にリフロー絶縁膜
形成技術を採用した場合に得られるリフローＳｉＯ2 膜
は、その平坦化を考慮した所要の膜厚を確保しようとし
てもクラック耐性の点で上限が低く抑えられるという問
題があった。
【００１６】本発明は上記の問題点を解決すべくなされ
たもので、半導体装置の多層配線工程中の層間絶縁膜形
成工程にリフロー絶縁膜形成技術を採用した場合に得ら
れるリフローＳｉＯ2 膜のクラック耐性を向上させ、リ
フローＳｉＯ2 膜の平坦化を考慮した所要の膜厚を確保
し得る半導体装置の製造方法を提供することを目的とす
る。
【００１７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に下層配線を形成する工程と、
ＳｉＨ4 ガスおよびＨ2 Ｏ2 を６５０Ｐａ以下の真空
中、−１０℃以上＋１０℃以下の温度範囲内で反応さ
せ、前記下層配線形成後の半導体基板上にリフロー形状
を有する第１のリフローＳｉＯ2 膜を形成する第１のリ
フロー膜形成工程と、この後、所定の高温で上記半導体
基板の熱処理を行う高温熱処理工程と、ＳｉＨ4 ガスお
よびＨ2 Ｏ2 を６５０Ｐａ以下の真空中、−１０℃以上
＋１０℃以下の温度範囲内で反応させ、上記高温熱処理
後の半導体基板上にリフロー形状を有する第２のリフロ
ーＳｉＯ2 膜を形成する第２のリフロー膜形成工程とを
具備し、前記第１のリフロー膜形成工程後に、前記高温
熱処理工程およびこれに続く第２のリフロー膜形成工程
を少なくとも１回行うことを特徴とする。
【００１８】
【作用】多層配線工程中の層間絶縁膜形成工程にリフロ
ー絶縁膜形成技術を採用し、リフローＳｉＯ2 膜の形成
に際して、第１のリフローＳｉＯ2 膜形成工程後に、高
温熱処理工程およびこれに続く第２のリフローＳｉＯ2
膜形成工程を少なくとも１回行っている。
【００１９】これにより、得られたリフローＳｉＯ2 膜
について、リフローＳｉＯ2 膜の膜厚およびリフローＳ
ｉＯ2 膜上に通常のプラズマＣＶＤ法によりキャップ膜
を形成した場合のキャップ膜厚をパラメータとし、成膜
後に４５０℃で３０分の熱処理を行った場合にクラック
が発生した状況を実測した結果、リフローＳｉＯ2 膜に
クラックが発生しない膜厚上限がほぼ２．０μｍまで上
昇（従来はほぼ１．０μｍ）している。このようにリフ
ローＳｉＯ2 膜のクラック耐性を向上させることによ
り、リフローＳｉＯ2 膜の平坦化を考慮した所要の膜厚
を確保することが可能になる。
【００２０】
【実施例】以下、図面を参照して本発明の一実施例を詳
細に説明する。図１は、本発明の半導体装置の製造方法
に係る層間絶縁膜形成工程にリフロー絶縁膜形成技術を
採用した多層配線工程の一例を示している。
【００２１】まず、半導体基板（通常、シリコンウエハ
ー）１０上の絶縁膜１１上に下層配線用の第１の配線材
料（例えばアルミニウム）を例えばスパッタ法により堆
積後、フォトリソグラフィ技術および反応性イオンエッ
チング（ＲＩＥ）技術を用いて第１の配線材料のパター
ニングを行って下層配線１２を形成する。
【００２２】次に、上記下層配線１２の配線間に絶縁膜
を埋め込むと共に上記下層配線上に絶縁膜を堆積するこ
とにより層間絶縁膜を形成する。上記層間絶縁膜の形成
工程においては、減圧ＣＶＤ装置の反応室内で石英ボー
ト上に前記下層配線形成後の半導体基板１０を配置し、
まず、上記反応室内にＳｉＨ4 ガスおよびＨ2 Ｏ2 を導
入して、６５０Ｐａ以下の真空中、−１０℃以上＋１０
℃以下の温度範囲内（例えば０℃）でＳｉＨ4 ガスおよ
びＨ2 Ｏ2 を互いに反応させる。これにより、前記半導
体基板上にリフロー形状を有する第１の酸化珪素膜（第
１のリフローＳｉＯ2 膜）１３１が得られる。
【００２３】この後、上記半導体基板１０に対して１０
０℃〜５００℃の温度範囲内（例えば３５０℃）の高温
下、不活性ガス（例えばＮ2 ガス）雰囲気中で例えば５
分間の熱処理を行い、再び、ＳｉＨ4 ガスおよびＨ2 Ｏ
2 を導入して、６５０Ｐａ以下の真空中、−１０℃以上
＋１０℃以下の温度範囲内（例えば０℃）で互いに反応
させ、上記高温熱処理後の半導体基板１０上に第２のリ
フローＳｉＯ2 膜１３２を形成する。
【００２４】この場合、上記したような第１のリフロー
ＳｉＯ2 膜１３１の形成工程後における高温熱処理工程
およびこれに続く第２のリフローＳｉＯ2 膜１３２の形
成工程を少なくとも１回行う（必要に応じて複数回繰り
返す）。
【００２５】本例では、高温熱処理工程およびこれに続
く第２のリフローＳｉＯ2 膜形成工程をそれぞれ１回の
み行っており、第１、第２のリフローＳｉＯ2 膜形成工
程のそれぞれでリフローＳｉＯ2 膜の所要の膜厚の半分
づづを成膜している。
【００２６】次に、上記リフローＳｉＯ2 膜に直接に、
あるいは、別の層間絶縁膜を堆積した後、コンタクトホ
ールあるいはビアホールのための開口を形成し、上層配
線用の第２の配線材料を堆積後、パターニングを行って
上層配線（図示せず）を形成する。
【００２７】上記実施例によれば、多層配線工程中の層
間絶縁膜形成工程にリフロー絶縁膜形成技術を採用し、
リフローＳｉＯ2 膜１３の形成に際して、第１のリフロ
ーＳｉＯ2 膜形成工程後に、高温熱処理工程およびこれ
に続く第２のリフローＳｉＯ2 膜形成工程を１回行うこ
とによりリフローＳｉＯ2 膜を得ている。
【００２８】この場合、第１のリフローＳｉＯ2 膜形成
工程において絶縁膜の成膜中に水分が発生して絶縁膜１
３１中に水分が含まれるが、その後の高温熱処理工程に
おいて膜中水分が放出される。
【００２９】従って、この後に第２のリフローＳｉＯ2
膜形成工程において絶縁膜１３２の成膜中に水分が発生
して絶縁膜１３２中に水分が含まれたとしても、絶縁膜
形成工程終了後のリフローＳｉＯ2 膜１３の膜中水分が
全体として低減するので、その後に必要な熱処理時にお
けるクラック耐性が向上する。
【００３０】このようにして得られたリフローＳｉＯ2
膜について、リフローＳｉＯ2 膜１３の膜厚およびリフ
ローＳｉＯ2 膜１３上に通常のプラズマＣＶＤ法により
キャップＳｉＯ膜を形成した場合のキャップ膜厚をパラ
メータとし、成膜後に４５０℃で３０分の熱処理を行っ
た場合にクラックが発生した状況を実測した結果を図２
に示している。
【００３１】図２から分かるように、本実施例で得られ
たリフローＳｉＯ2 膜１３は、キャップ膜が存在しない
場合のクラック特性は従来例と比べて変わらないが、キ
ャップ膜が存在する場合にはクラックが発生しない膜厚
上限が従来例のほぼ１．０μｍからほぼ２．０μｍまで
上昇し、クラック耐性が向上している。
【００３２】このようにリフローＳｉＯ2 膜のクラック
耐性を向上させることができることにより、リフローＳ
ｉＯ2 膜の平坦化を考慮した所要の膜厚を確保すること
が可能になるので、層間絶縁膜の表面の平坦性を向上さ
せ、その上に形成される上層配線を一層微細化すること
ができる。
【００３３】
【発明の効果】上述したように本発明の半導体装置の製
造方法によれば、多層配線工程中の層間絶縁膜形成工程
にリフロー絶縁膜形成技術を採用した場合に得られるリ
フローＳｉＯ2 膜のクラック耐性を向上させ、リフロー
ＳｉＯ2 膜の平坦化を考慮した所要の膜厚を確保するこ
とができるので、層間絶縁膜の表面の平坦性を向上さ
せ、その上に形成される上層配線を一層微細化すること
ができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に係る多層配線
工程中の層間絶縁膜形成工程にリフロー絶縁膜形成技術
を採用した場合の一例を示す断面図。
【図２】図１の工程により得られたリフローＳｉＯ2 膜
についてその膜厚およびリフローＳｉＯ2 膜上に形成さ
れたキャップ膜の膜厚をパラメータとして熱処理を行っ
た場合のクラック発生状況を実測した結果を示す図。
【図３】従来の半導体装置の製造に際して多層配線工程
中の層間絶縁膜形成工程にリフロー絶縁膜形成技術を採
用した場合に得られたリフローＳｉＯ2 膜についてその
膜厚およびリフローＳｉＯ2 膜上に形成されたキャップ
膜の膜厚をパラメータとして熱処理を行った場合のクラ
ック発生状況を実測した結果を示す図。
【符号の説明】
１０…半導体基板、１２…下層配線、１３１…第１のリ
フローＳｉＯ2 膜、１３２…第２のリフローＳｉＯ2
膜。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に下層配線を形成する工程
    と、ＳｉＨ4 ガスおよびＨ2 Ｏ2 を６５０Ｐａ以下の真
    空中、−１０℃以上＋１０℃以下の温度範囲内で反応さ
    せ、前記下層配線形成後の半導体基板上にリフロー形状
    を有する第１のリフローＳｉＯ2 膜を形成する第１のリ
    フロー膜形成工程と、この後、所定の高温で上記半導体
    基板の熱処理を行う高温熱処理工程と、ＳｉＨ4 ガスお
    よびＨ2 Ｏ2 を６５０Ｐａ以下の真空中、−１０℃以上
    ＋１０℃以下の温度範囲内で反応させ、上記高温熱処理
    後の半導体基板上にリフロー形状を有する第２のリフロ
    ーＳｉＯ2 膜を形成する第２のリフロー膜形成工程とを
    具備し、前記第１のリフロー膜形成工程後に、前記高温
    熱処理工程およびこれに続く第２のリフロー膜形成工程
    を少なくとも１回行うことを特徴とする半導体装置の製
    造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、前記熱処理を１００℃〜５００℃の温度範囲
    内、不活性ガス雰囲気中で行うことを特徴とする半導体
    装置の製造方法。
JP6322949A 1994-12-26 1994-12-26 半導体装置の製造方法 Pending JPH08181210A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6322949A JPH08181210A (ja) 1994-12-26 1994-12-26 半導体装置の製造方法
US08/575,211 US5700720A (en) 1994-12-26 1995-12-20 Method of manufacturing semiconductor device having multilayer interconnection
KR1019950056687A KR0184377B1 (ko) 1994-12-26 1995-12-26 반도체장치의 제조방법
TW085100650A TW350102B (en) 1994-12-26 1996-01-19 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6322949A JPH08181210A (ja) 1994-12-26 1994-12-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08181210A true JPH08181210A (ja) 1996-07-12

Family

ID=18149445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6322949A Pending JPH08181210A (ja) 1994-12-26 1994-12-26 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5700720A (ja)
JP (1) JPH08181210A (ja)
KR (1) KR0184377B1 (ja)
TW (1) TW350102B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095630A (ko) * 2002-06-12 2003-12-24 삼성전자주식회사 매립 특성이 우수한 실리콘 산화물 형성 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181276A (ja) * 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
JP3522917B2 (ja) * 1995-10-03 2004-04-26 株式会社東芝 半導体装置の製造方法および半導体製造装置
EP0820095A3 (en) * 1996-07-19 1999-01-27 Sony Corporation Method of forming an interlayer film
US6162724A (en) * 1996-09-12 2000-12-19 Mosel Vitelic Inc. Method for forming metalization for inter-layer connections
US5985770A (en) 1997-08-21 1999-11-16 Micron Technology, Inc. Method of depositing silicon oxides
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6413583B1 (en) 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6667553B2 (en) 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6148761A (en) * 1998-06-16 2000-11-21 Applied Materials, Inc. Dual channel gas distribution plate
US6800571B2 (en) 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
US6534396B1 (en) * 2000-10-10 2003-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned conductor layer pasivation method with dimensionally stabilized planarization
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6926926B2 (en) * 2001-09-10 2005-08-09 Applied Materials, Inc. Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US6936309B2 (en) * 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US6927178B2 (en) 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7105460B2 (en) 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US7288205B2 (en) 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US20060021703A1 (en) * 2004-07-29 2006-02-02 Applied Materials, Inc. Dual gas faceplate for a showerhead in a semiconductor wafer processing system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314724A (en) * 1991-01-08 1994-05-24 Fujitsu Limited Process for forming silicon oxide film
US5387546A (en) * 1992-06-22 1995-02-07 Canon Sales Co., Inc. Method for manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095630A (ko) * 2002-06-12 2003-12-24 삼성전자주식회사 매립 특성이 우수한 실리콘 산화물 형성 방법

Also Published As

Publication number Publication date
TW350102B (en) 1999-01-11
KR960026671A (ko) 1996-07-22
KR0184377B1 (ko) 1999-04-15
US5700720A (en) 1997-12-23

Similar Documents

Publication Publication Date Title
JPH08181210A (ja) 半導体装置の製造方法
JPH08181276A (ja) 半導体装置の製造方法
JPH05226480A (ja) 半導体装置の製造方法
JPH08241895A (ja) 半導体装置及びその製造方法
JPH06181209A (ja) 半導体装置の製造方法
JPH0936116A (ja) 多層配線形成法
JPH08222559A (ja) 半導体装置の製造方法
JP3149739B2 (ja) 多層配線形成法
US5904576A (en) Method of forming wiring structure
JPH06302599A (ja) 半導体装置およびその製造方法
JP2000049227A (ja) 半導体装置の製造方法
JPH0969560A (ja) 半導体装置及びその製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPH07201851A (ja) 半導体装置の製造方法
JPH0864676A (ja) 半導体装置の製造方法
JPS58162051A (ja) 半導体装置およびその製造方法
JPS63302537A (ja) 集積回路の製造方法
JPH08181209A (ja) 半導体装置の製造方法および半導体製造装置
JPH08203892A (ja) 半導体装置の製造方法および半導体製造装置
KR100201721B1 (ko) 반도체장치의 제조방법
JPH06244286A (ja) 半導体装置の製造方法
JP2001189310A (ja) 半導体装置の製造方法
JP2823727B2 (ja) コンタクト形成方法
JPH05226479A (ja) 半導体装置の製造方法
JPH07130847A (ja) 半導体装置およびその製造方法