JPH08181276A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08181276A
JPH08181276A JP6322950A JP32295094A JPH08181276A JP H08181276 A JPH08181276 A JP H08181276A JP 6322950 A JP6322950 A JP 6322950A JP 32295094 A JP32295094 A JP 32295094A JP H08181276 A JPH08181276 A JP H08181276A
Authority
JP
Japan
Prior art keywords
film
insulating film
reflow
semiconductor substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6322950A
Other languages
English (en)
Inventor
Kazuyuki Yahiro
和之 八尋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6322950A priority Critical patent/JPH08181276A/ja
Priority to US08/575,851 priority patent/US5683940A/en
Priority to EP95120252A priority patent/EP0720212B1/en
Priority to DE69522195T priority patent/DE69522195T2/de
Priority to SG1995002282A priority patent/SG42823A1/en
Priority to CN95120132A priority patent/CN1082721C/zh
Priority to KR1019950056688A priority patent/KR0184378B1/ko
Priority to TW085100647A priority patent/TW312817B/zh
Publication of JPH08181276A publication Critical patent/JPH08181276A/ja
Priority to US08/862,249 priority patent/US6153542A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】リフロー絶縁膜形成技術を採用して半導体基板
上に得られるリフロー絶縁膜のクラック耐性を向上さ
せ、その平坦化を考慮した所要の膜厚を確保する。 【構成】半導体基板３０上に下層配線３２を形成した
後、半導体基板上に０．１μｍ以上の厚さの第１のプラ
ズマ絶縁膜３３を形成する工程と、ＳｉＨ4 ガスおよび
Ｈ2 Ｏ2 を６５０Ｐａ以下の真空中、−１０℃以上＋１
０℃以下の温度範囲内で互いに反応させ、半導体基板上
にリフロー形状を有する０．４μｍ以上、１．４μｍ以
下の厚さのリフローＳｉＯ2 膜３４を形成する工程と、
この後、所定の真空中に半導体基板を３０秒以上放置す
る工程と、半導体基板を３００℃以上、４５０℃未満の
高温中に１２０秒以上、６００秒未満の時間放置する工
程と、半導体基板上に０．３μｍ以上の厚さの第２のプ
ラズマ絶縁膜３５を形成する工程とを具備することを特
徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に多層配線構造を有する半導体装置の層間絶
縁膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の集積度が増大するのにつれ
て、基板上に配線材料を多層にわたって形成する、いわ
ゆる多層配線化が進んでおり、このような多層配線構造
を有する半導体装置の製造工程が複雑化、長工程化して
きている。
【０００３】特に、多層配線の形成工程が半導体装置の
製造価格に占める割合は大きく、半導体装置のコストダ
ウンを図る上で多層配線工程の低減化の要求が高まって
きている。
【０００４】ここで、従来の多層配線の形成工程につい
て説明する。まず、下層配線用の第１の配線材料を堆積
後、下層配線のパターニングを行い、この下層配線上に
第１の絶縁膜を形成すると共に下層配線相互間に絶縁膜
を埋め込む。この時点では、前記下層配線のパターンな
どに依存して第１の絶縁膜の表面に段差が存在し、この
ままでは、この後の上層配線用の第２の配線材料の堆積
時および上層配線のパターニング時に悪影響を及ぼし、
上層配線の段切れによる断線、短絡などの重大な欠陥を
もたらすおそれがある。
【０００５】そこで、通常は、前記第１の絶縁膜上に第
２の配線材料を堆積する前に、その下地である第１の絶
縁膜の表面をレジストエッチバックにより平坦化して段
差を緩和した後、その上に第２の絶縁膜を形成してい
る。
【０００６】上記したような第１の絶縁膜と第２の絶縁
膜とが積層された従来の層間絶縁膜の形成工程は、１回
目の成膜→平坦化→２回目の成膜と工程数が多く、前記
したような多層配線工程の低減化の要求に対する大きな
障害となっている。
【０００７】また、上記したような第１の絶縁膜の表面
を平坦化する方法の代わりに、第１の絶縁膜上に絶縁材
料であるスピン・オン・グラス（Spin on Glass ；ＳＯ
Ｇ）膜を形成することにより、上層配線材料の下地の段
差を緩和する方法も知られている。
【０００８】しかし、この方法は、ＳＯＧ膜の形成（焼
成）に際して多数回の熱処理工程が必要であり、上層配
線の信頼性を確保するためにＳＯＧ膜の不要部分をレジ
ストエッチバックにより除去する必要があり、結果的に
工程数が多く、やはり、前記したような多層配線工程の
低減化の要求に対して十分には応えることができない。
【０００９】ところで、最近、前記したような多層配線
工程の低減化の要求に応える技術の１つとして、層間絶
縁膜の形成に際して、ＳｉＨ4 ガスと酸化剤であるＨ2
Ｏ２（過酸化水素水）とを低温（例えば０℃程度）・真
空中で反応させることにより、下層配線上に自己流動型
（リフロー）の絶縁膜（以下、リフロー絶縁膜という）
を形成する方法が注目されている。
【００１０】この方法は、下層配線の配線相互間の絶縁
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
１回の成膜で平坦化までの工程を終了するので、多層配
線工程の低減化を実現できる。
【００１１】しかし、上記したようなリフロー絶縁膜の
形成方法は、その反応形態から明らかなように、絶縁膜
の成膜中に水分（Ｈ２ Ｏ）が発生し、絶縁膜中に多量
の水分が含まれるので、成膜中あるいはその後に必要な
熱処理（例えば４５０℃で３０分）の時に膜中水分が急
激に放出され、絶縁膜が割れる（以下、クラックが発生
するという）。
【００１２】図４は、上記したようなリフロー絶縁膜の
形成方法により形成されたリフローＳｉＯ2 膜にクラッ
クが発生した状況を実測したデータを示している。この
場合、リフローＳｉＯ2 膜の膜厚と、リフロー絶縁膜上
に通常のプラズマＣＶＤ（気相成長）法によりＳｉＯ
（以下、キャップ膜という）を形成した場合のキャップ
膜厚とをパラメータとし、成膜後に４５０℃で３０分の
熱処理を行った場合のクラック発生状況を示している。
【００１３】図４から分かるように、キャップ膜が存在
しない場合と、キャップ膜が存在する場合でもリフロー
ＳｉＯ2 膜の膜厚が１．１μｍ以上の場合にクラックが
発生している。換言すれば、クラック耐性の点でリフロ
ーＳｉＯ2 膜の膜厚に上限があり、本例ではほぼ１．０
μｍのように膜厚上限が低い。
【００１４】しかし、前記したようなリフローＳｉＯ2
膜を使用する場合、層間絶縁膜上に形成される上層配線
の下地段差を十分に緩和（平坦化）するためには、ある
程度の膜厚を確保する必要があり、かつ、クラック耐性
を向上させることが重要である。
【００１５】また、リフローＳｉＯ2 膜の上部に通常の
プラズマＣＶＤ法により層間絶縁膜を形成する際、半導
体ウエハーが十分に昇温されていないので、ウエットエ
ッチングレートの遅い絶縁膜が成膜される。これによ
り、層間絶縁膜形成後に行われるスルーホールあるいは
ビアホールを開口するためのエッチングにおいて、層間
絶縁膜とリフローＳｉＯ2 膜との界面が異常なエッチン
グ形状となり、その後に形成される上層配線のカバレー
ジを悪化させ、上層配線の導通不良をまねく原因とな
る。
【００１６】
【発明が解決しようとする課題】上記したように従来の
多層配線工程中の層間絶縁膜形成工程にリフロー絶縁膜
形成技術を採用した場合に得られるリフローＳｉＯ2 膜
は、その平坦化を考慮した所要の膜厚を確保しようとし
てもクラック耐性の点で上限が低く抑えられるという問
題があった。
【００１７】また、上記リフローＳｉＯ2 膜の上部に層
間絶縁膜にスルーホールあるいはビアホールを開口する
ためのエッチングに際して層間絶縁膜とリフローＳｉＯ
2 膜との界面が異常なエッチング形状となり、上層配線
のカバレージを悪化させ、上層配線の導通不良をまねく
原因となるという問題があった。
【００１８】本発明は上記の問題点を解決すべくなされ
たもので、半導体装置の多層配線工程中の層間絶縁膜形
成工程にリフロー絶縁膜形成技術を採用した場合に得ら
れるリフロー絶縁膜のクラック耐性を向上させ、リフロ
ー絶縁膜の平坦化を考慮した所要の膜厚を確保でき、し
かも、層間絶縁膜形成後に形成される上層配線の信頼性
の高い半導体装置を製造し得る半導体装置の製造方法を
提供することを目的とする。
【００１９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁膜を形成後の半導体基板を収容した反応
室内にＳｉＨ4 ガスおよびＨ2 Ｏ2 を導入し、上記Ｓｉ
Ｈ4 ガスおよびＨ2 Ｏ2 を６５０Ｐａ以下の真空中、−
１０℃以上＋１０℃以下の温度範囲内で互いに反応さ
せ、上記半導体基板上にリフロー形状を有する０．４μ
ｍ以上、１．４μｍ以下の厚さのリフローＳｉＯ2 膜を
形成するリフロー膜形成工程と、この後、上記反応室内
で所定の真空中に上記半導体基板を３０秒以上放置する
工程と、次に、上記半導体基板を３００℃以上、４５０
℃未満の高温中に１２０秒以上、６００秒未満の時間放
置する工程とを具備することを特徴とする。
【００２０】
【作用】多層配線工程中の層間絶縁膜形成工程にリフロ
ー絶縁膜形成技術を採用し、リフローＳｉＯ2 膜を形成
した後に所定の真空中に所定時間以上放置し、さらに、
所定の高温中に所定時間以上放置することにより、リフ
ローＳｉＯ2 膜中の水分を制御し、クラック耐性を向上
させることが可能になる。
【００２１】このようにリフローＳｉＯ2 膜のクラック
耐性を向上させることにより、リフロー絶縁膜の平坦化
を考慮した所要の膜厚を確保することが可能になるの
で、層間絶縁膜の表面の平坦性を向上させ、層間絶縁膜
形成後に形成される上層配線を一層微細化することがで
きる。
【００２２】しかも、層間絶縁膜形成後に行われるスル
ーホールあるいはビアホールを開口するためのエッチン
グにおける異常エッチングを防止でき、その後に形成さ
れる上層配線のカバレージを悪化させたり、上層配線の
導通不良をまねいたりすることもなく、上層配線の信頼
性を向上させることができる。
【００２３】
【実施例】以下、図面を参照して本発明の一実施例を詳
細に説明する。図１（ａ）は、本発明の半導体装置の製
造方法で使用される半導体製造装置の構成の一例を概略
的に示している。
【００２４】図１（ａ）において、１０はプラズマＣＶ
Ｄ装置、２０は減圧ＣＶＤ装置、１は半導体基板が収容
されてセットされるカセットローダー室、２は上記カセ
ットローダー室１と前記プラズマＣＶＤ装置１０の反応
室あるいは減圧ＣＶＤ装置２０の反応室との間で半導体
基板を搬送（搬入・搬出）するロボットアームである。
【００２５】上記プラズマＣＶＤ装置１０は、通常の構
成を有するもので、その構成の一例を図１（ｂ）に概略
的に示している。図１（ｂ）中、１１は反応室（チャン
バー）、１２は上部電極（シャワーヘッド）、１３は下
部電極（テーブル）、１４は排気口、１５はプロセスガ
ス供給経路、１６は高周波電力供給経路である。
【００２６】前記減圧ＣＶＤ装置は、通常の構成を有す
るもので、その構成の一例を図１（ｃ）に概略的に示し
ている。図１（ｃ）中、２１は反応室（チャンバー）、
２２は上部電極（シャワーヘッド）、２３は下部電極
（テーブル）、２４は排気口、２５はＳｉＨ4 ガス供給
経路、２６はＨ2 Ｏ2 供給経路である。
【００２７】図２（ａ）乃至（ｅ）は、本発明の半導体
装置の製造方法に係る多層配線工程中の層間絶縁膜形成
工程にリフロー絶縁膜形成技術を採用した多層配線工程
の一例を示している。
【００２８】以下、図１および図２を参照しながら、本
発明の半導体装置の製造方法に係る層間絶縁膜形成工程
にリフロー絶縁膜形成技術を採用した多層配線工程の一
例を説明する。
【００２９】まず、図２（ａ）に示すように、半導体基
板３０上の絶縁膜３１上に下層配線用の第１の配線材料
（例えばアルミニウム）を例えばスパッタ法により堆積
後、フォトリソグラフィ技術および反応性イオンエッチ
ング（ＲＩＥ）技術を用いて第１の配線材料のパターニ
ングを行って下層配線３２を形成する。
【００３０】次に、前記半導体製造装置を使用して、上
記下層配線３２の配線間に絶縁膜を埋め込むと共に下層
配線上に絶縁膜を堆積することにより層間絶縁膜を形成
する。
【００３１】上記層間絶縁膜の形成工程においては、ま
ず、下層配線形成後の半導体基板３０を前記カセットロ
ーダー室１内の例えば石英製のボート上にセットする。
次に、真空ポンプ（図示せず）を用いてカセットローダ
ー室１内を所定の真空状態に設定し、ロボットアーム２
により、前記半導体基板３０をプラズマＣＶＤ装置１０
の反応室１１内に搬入させる。このプラズマＣＶＤ装置
１０の反応室１１内を３００℃程度に設定しておき、半
導体基板２０上の全面に０．１μｍ以上（本例では１０
０ｎｍ）の厚さの第１のプラズマＳｉＯ2 膜３３を形成
する。
【００３２】次に、ロボットアーム２により、前記半導
体基板３０をプラズマＣＶＤ装置の反応室１１内から減
圧ＣＶＤ装置の反応室２１内へ搬送させる。そして、こ
の減圧ＣＶＤ装置の反応室２１内に、ＳｉＨ4 ガス供給
源およびＨ2 Ｏ2 供給源からＳｉＨ4 ガス供給経路２５
およびＨ2 Ｏ2 供給経路２６を介してＳｉＨ4 ガスおよ
びＨ2 Ｏ2 を導入して、６５０Ｐａ以下の真空中、−１
０℃以上＋１０℃以下の温度範囲内（例えば０℃）で互
いに反応させ、図２（ｂ）に示すように、上記半導体基
板３０上にリフロー形状を有する０．４μｍ以上、１．
４μｍ以下の厚さのリフローＳｉＯ2 膜３４を得る。
【００３３】次に、図２（ｃ）に示すように、上記減圧
ＣＶＤ装置の反応室１１内で６．５Ｐａ以下の真空中に
上記半導体基板３０を３０秒以上（本例では３０秒）放
置する。
【００３４】次に、ロボットアーム２により、前記半導
体基板３０を減圧ＣＶＤ装置の反応室２１内からプラズ
マＣＶＤ装置の反応室１１内へ搬送させる。そして、図
２（ｄ）に示すように、プラズマＣＶＤ装置１０の反応
室内で、３００℃以上、４５０℃未満の高温（本例では
３００℃）中に１２０秒以上、６００秒未満の時間（本
例では１２０秒）放置する。
【００３５】この後、図２（ｅ）に示すように、半導体
基板３０上の全面に０．３μｍ以上（本例では３００ｎ
ｍ）の厚さの第２のプラズマＳｉＯ2 膜３５を形成す
る。この後、上記半導体基板３０を上記半導体製造装置
から取り出し、別の半導体製造装置を使用して４５０
℃、３０分のファーネスアニールを行う。
【００３６】この後、層間絶縁膜にコンタクトホールあ
るいはビアホールを開口するためのエッチングを行い、
上層配線用の第２の配線材料を堆積後、パターニングを
行って上層配線を形成する。
【００３７】ここで、上記実施例により得られたリフロ
ーＳｉＯ2 膜３４の成膜後に４５０℃で３０分の熱処理
を行った場合、リフローＳｉＯ2 膜３４の膜厚およびリ
フローＳｉＯ2 膜上にプラズマＳｉＯ2 膜（キャップ
膜）を形成した場合のキャップ膜厚をパラメータとし、
クラックが発生した状況を実測した結果を図３に示して
いる。
【００３８】図３から分かるように、本実施例で得られ
たリフローＳｉＯ2 膜３４は、キャップ膜が存在しない
場合のクラック特性は従来例と比べて変わらないが、キ
ャップ膜が存在する場合にはクラックが発生しない膜厚
上限が従来例のほぼ１．０μｍからほぼ１．４μｍまで
上昇し、クラック耐性が向上している。
【００３９】上記実施例によれば、多層配線工程中の層
間絶縁膜形成工程にリフロー絶縁膜形成技術を採用し、
リフローＳｉＯ2 膜３４を形成した後に所定の真空中に
所定時間以上放置し、さらに、所定の高温中に所定時間
以上放置する。
【００４０】これにより、リフローＳｉＯ2 膜３４の形
成工程において絶縁膜の成膜中に水分が発生して絶縁膜
中に水分が含まれたとしても、絶縁膜中の水分を低減さ
せるように制御し、クラック耐性の良いリフローＳｉＯ
2 膜３４を得ることが可能になる。
【００４１】このようにリフローＳｉＯ2 膜のクラック
耐性を向上させることにより、リフローＳｉＯ2 膜の平
坦化を考慮した所要の膜厚を確保することが可能にな
る。従って、層間絶縁膜の表面の平坦性を向上させるこ
とができ、層間絶縁膜形成後の上層配線材料の堆積時お
よび上層配線のパターニング時に悪影響を及ぼすことな
く、上層配線の段切れによる断線、短絡などの重大な欠
陥をもたらすおそれを防止することが可能になる。
【００４２】また、上記実施例によれば、リフローＳｉ
Ｏ2 膜の上部に通常のプラズマＣＶＤ法により層間絶縁
膜を形成する際、半導体ウエハーを十分に昇温している
ので、ウエットエッチングレートの遅い絶縁膜が成膜さ
れることがなく、層間絶縁膜形成後に行われるスルーホ
ールあるいはビアホールを開口するためのエッチングに
おいて、層間絶縁膜とリフローＳｉＯ2 膜との界面がエ
ッチング形状が異常になることもなく、その後に形成さ
れる上層配線のカバレージを悪化させたり、上層配線の
導通不良をまねいたりすることもない。
【００４３】
【発明の効果】上述したように本発明の半導体装置の製
造方法によれば、多層配線工程中の層間絶縁膜形成工程
にリフロー絶縁膜形成技術を採用した場合に得られるリ
フロー絶縁膜のクラック耐性を向上させ、リフロー絶縁
膜の平坦化を考慮した所要の膜厚を確保することができ
るので、層間絶縁膜の表面の平坦性を向上させ、層間絶
縁膜形成後に形成される上層配線を一層微細化すること
ができる。
【００４４】しかも、層間絶縁膜形成後に行われるスル
ーホールあるいはビアホールを開口するためのエッチン
グにおける異常エッチングを防止でき、その後に形成さ
れる上層配線のカバレージを悪化させたり、上層配線の
導通不良をまねいたりすることもなく、上層配線の信頼
性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法で使用される半
導体製造装置の一例を概略的に示す構成説明図。
【図２】本発明の半導体装置の製造方法に係る層間絶縁
膜形成工程にリフロー絶縁膜形成技術を採用した多層配
線工程の一例を示す断面図。
【図３】図１の工程により得られたリフローＳｉＯ2 膜
についてその膜厚およびリフローＳｉＯ2 膜上に形成さ
れたキャップＳｉＯ膜の膜厚をパラメータとして熱処理
を行った場合のクラック発生状況を実測した結果を示す
図。
【図４】従来の半導体装置の製造に際して層間絶縁膜形
成工程にリフロー絶縁膜形成技術を採用した多層配線工
程により得られたリフローＳｉＯ2 膜についてその膜厚
およびリフローＳｉＯ2 膜上に形成されるキャップＳｉ
Ｏ膜の膜厚をパラメータとして熱処理を行った場合のク
ラック発生状況を実測した結果を示す図。
【符号の説明】
１…カセットローダー室、２…ロボットアーム、１０…
プラズマＣＶＤ装置、１１、２１…反応室（チャンバ
ー）、１２、２２…上部電極（シャワーヘッド）、１
３、２３…下部電極（テーブル）、１４、２４…排気
口、１５…プロセスガス供給経路、１６…高周波電力供
給経路、２０…減圧ＣＶＤ装置、２５…ＳｉＨ4 ガス供
給経路、２６…Ｈ2 Ｏ2 供給経路、３０…半導体基板、
３１…絶縁膜、３２…下層配線、３３…第１のプラズマ
ＣＶＤ膜、３４…リフローＳｉＯ2 膜、３５…第２のプ
ラズマＣＶＤ膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768 // Ｃ２３Ｃ 16/40

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 絶縁膜を形成後の半導体基板を収容した
    反応室内にＳｉＨ4ガスおよびＨ2 Ｏ2 を導入し、上記
    ＳｉＨ4 ガスおよびＨ2 Ｏ2 を６５０Ｐａ以下の真空
    中、−１０℃以上＋１０℃以下の温度範囲内で互いに反
    応させ、上記半導体基板上にリフロー形状を有する０．
    ４μｍ以上、１．４μｍ以下の厚さのリフローＳｉＯ2
    膜を形成するリフロー膜形成工程と、この後、上記反応
    室内で所定の真空中に上記半導体基板を３０秒以上放置
    する工程と、次に、上記半導体基板を３００℃以上、４
    ５０℃未満の高温中に１２０秒以上、６００秒未満の時
    間放置する工程とを具備することを特徴とする半導体装
    置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、前記第１の絶縁膜を形成する工程から第２の層
    間絶縁膜を形成する工程までを所定の真空中で連続的に
    行うことを特徴とする半導体装置の製造方法。
JP6322950A 1994-12-26 1994-12-26 半導体装置の製造方法 Pending JPH08181276A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP6322950A JPH08181276A (ja) 1994-12-26 1994-12-26 半導体装置の製造方法
US08/575,851 US5683940A (en) 1994-12-26 1995-12-20 Method of depositing a reflow SiO2 film
EP95120252A EP0720212B1 (en) 1994-12-26 1995-12-21 Method of manufacturing semiconductor devices
DE69522195T DE69522195T2 (de) 1994-12-26 1995-12-21 Herstellungsverfahren für Halbleiteranordnungen
SG1995002282A SG42823A1 (en) 1994-12-26 1995-12-22 Method of manufacturing semiconductor devices
CN95120132A CN1082721C (zh) 1994-12-26 1995-12-26 半导体装置的制造方法
KR1019950056688A KR0184378B1 (ko) 1994-12-26 1995-12-26 반도체장치의 제조방법
TW085100647A TW312817B (ja) 1994-12-26 1996-01-19
US08/862,249 US6153542A (en) 1994-12-26 1997-05-23 Method of manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6322950A JPH08181276A (ja) 1994-12-26 1994-12-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08181276A true JPH08181276A (ja) 1996-07-12

Family

ID=18149458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6322950A Pending JPH08181276A (ja) 1994-12-26 1994-12-26 半導体装置の製造方法

Country Status (8)

Country Link
US (2) US5683940A (ja)
EP (1) EP0720212B1 (ja)
JP (1) JPH08181276A (ja)
KR (1) KR0184378B1 (ja)
CN (1) CN1082721C (ja)
DE (1) DE69522195T2 (ja)
SG (1) SG42823A1 (ja)
TW (1) TW312817B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256823B1 (ko) * 1997-06-30 2000-05-15 김영환 반도체소자의 보호막 형성방법
KR20030095630A (ko) * 2002-06-12 2003-12-24 삼성전자주식회사 매립 특성이 우수한 실리콘 산화물 형성 방법
JP2011068999A (ja) * 2000-04-06 2011-04-07 Applied Materials Inc パルスｒｆプラズマを用いたｔｅｏｓ酸化物の堆積

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181276A (ja) * 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
JP3522917B2 (ja) * 1995-10-03 2004-04-26 株式会社東芝 半導体装置の製造方法および半導体製造装置
EP0820095A3 (en) * 1996-07-19 1999-01-27 Sony Corporation Method of forming an interlayer film
KR100213439B1 (ko) * 1996-10-24 1999-08-02 윤종용 더미 웨이퍼를 사용하지 않는 웨이퍼상에 막형성 방법
JP3123449B2 (ja) * 1996-11-01 2001-01-09 ヤマハ株式会社 多層配線形成法
JPH1126449A (ja) * 1997-06-30 1999-01-29 Sony Corp 絶縁膜の成膜方法
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6413583B1 (en) 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6667553B2 (en) 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6148761A (en) * 1998-06-16 2000-11-21 Applied Materials, Inc. Dual channel gas distribution plate
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
GB0118417D0 (en) * 2001-07-28 2001-09-19 Trikon Holdings Ltd A method of depositing a dielectric film
US6926926B2 (en) * 2001-09-10 2005-08-09 Applied Materials, Inc. Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US6936309B2 (en) * 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US6927178B2 (en) 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US20050003659A1 (en) * 2003-07-03 2005-01-06 Tower Semiconductor Ltd. Transparent inter-metal dielectric stack for CMOS image sensors
US7288205B2 (en) 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US20060021703A1 (en) * 2004-07-29 2006-02-02 Applied Materials, Inc. Dual gas faceplate for a showerhead in a semiconductor wafer processing system
CN106118636A (zh) * 2016-06-27 2016-11-16 高大元 一种荧光氧化硅纳米颗粒的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5190792A (en) * 1989-09-27 1993-03-02 International Business Machines Corporation High-throughput, low-temperature process for depositing oxides
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JP3262334B2 (ja) * 1992-07-04 2002-03-04 トリコン ホルディングズ リミテッド 半導体ウエハーを処理する方法
JPH08181276A (ja) * 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
JPH08181210A (ja) * 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256823B1 (ko) * 1997-06-30 2000-05-15 김영환 반도체소자의 보호막 형성방법
JP2011068999A (ja) * 2000-04-06 2011-04-07 Applied Materials Inc パルスｒｆプラズマを用いたｔｅｏｓ酸化物の堆積
KR20030095630A (ko) * 2002-06-12 2003-12-24 삼성전자주식회사 매립 특성이 우수한 실리콘 산화물 형성 방법

Also Published As

Publication number Publication date
CN1134604A (zh) 1996-10-30
CN1082721C (zh) 2002-04-10
DE69522195D1 (de) 2001-09-20
EP0720212B1 (en) 2001-08-16
TW312817B (ja) 1997-08-11
EP0720212A3 (en) 1997-07-02
DE69522195T2 (de) 2002-04-18
SG42823A1 (en) 1997-10-17
EP0720212A2 (en) 1996-07-03
US5683940A (en) 1997-11-04
KR0184378B1 (ko) 1999-04-15
US6153542A (en) 2000-11-28

Similar Documents

Publication Publication Date Title
JPH08181276A (ja) 半導体装置の製造方法
JPH08181210A (ja) 半導体装置の製造方法
JPH08241895A (ja) 半導体装置及びその製造方法
JP3281209B2 (ja) 半導体装置の製造方法
JPH0936116A (ja) 多層配線形成法
JP3522917B2 (ja) 半導体装置の製造方法および半導体製造装置
JPH08222559A (ja) 半導体装置の製造方法
US5904576A (en) Method of forming wiring structure
JP3149739B2 (ja) 多層配線形成法
JPH06302599A (ja) 半導体装置およびその製造方法
JP2000049227A (ja) 半導体装置の製造方法
JPH0969560A (ja) 半導体装置及びその製造方法
JP3192903B2 (ja) 半導体装置の製造方法および半導体製造装置
JP3400162B2 (ja) 半導体装置の製造方法
JPS63302537A (ja) 集積回路の製造方法
KR100201721B1 (ko) 반도체장치의 제조방법
JPH08181209A (ja) 半導体装置の製造方法および半導体製造装置
JP2003218116A (ja) 半導体装置及びその製造方法
JPH05160126A (ja) 多層配線形成法
JPH09153490A (ja) 半導体装置及びその製造方法
KR100332131B1 (ko) 반도체 소자의 금속층 형성 방법
JPH1022284A (ja) 半導体装置及びその製造方法
JPH06151410A (ja) 窒化チタン膜の形成方法
JPS6251243A (ja) 半導体装置の製造方法
JP2000349151A (ja) 半導体装置およびその製造方法