JP3123449B2 - 多層配線形成法 - Google Patents
多層配線形成法Info
- Publication number
- JP3123449B2 JP3123449B2 JP08306975A JP30697596A JP3123449B2 JP 3123449 B2 JP3123449 B2 JP 3123449B2 JP 08306975 A JP08306975 A JP 08306975A JP 30697596 A JP30697596 A JP 30697596A JP 3123449 B2 JP3123449 B2 JP 3123449B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon oxide
- film
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
Description
に用いるに好適な多層配線形成法に関し、特に水素シル
セスキオキサン樹脂膜を用いて層間絶縁膜を形成する際
に微小突起の発生を防止して層間絶縁膜の平坦化を可能
としたことにより配線形成歩留りの向上を図ったもので
ある。
用いて多層配線構造における層間絶縁膜を形成すること
が知られている(例えば、特開平6−181204号公
報参照)。
半導体デバイスの表面に水素シルセスキオキサン樹脂膜
を回転塗布法等により形成した後、樹脂膜にN2 等の不
活性ガス雰囲気中で熱処理を施して樹脂膜をプレセラミ
ック状の酸化シリコン膜とし、更に酸化シリコン膜にO
2 ガス等の酸化性雰囲気中で熱処理を施して酸化シリコ
ン膜をセラミック状の酸化シリコン膜とする。ここで、
プレセラミック状の酸化シリコンとは、セラミック状の
酸化シリコンの前駆体であり、セラミック状の酸化シリ
コンよりも架橋が進行しておらず、しかも有機溶剤に対
して不溶なものである。
厚さ1μm以上の酸化シリコン膜を得ることができる。
このような酸化シリコン膜は、層間絶縁膜として有用で
ある。
ば、上記した従来技術には、セラミック状の酸化シリコ
ン膜の表面に直径0.1μm程度の微小突起が発生する
ため、配線形成歩留りの低下を招くという問題点がある
ことが判明した。
線形成法を示すもので、この方法に関して問題点を説明
する。
覆うシリコンオキサイド等の絶縁膜12の上に配線層1
4を形成した後、プラズマCVD(ケミカル・ベーパー
・デポジション)法により絶縁膜12及び配線層14を
覆ってシリコンオキサイドからなる絶縁膜16を形成す
る。そして、水素シルセスキオキサン樹脂をMIBK
(メチル・イソブチル・ケトン)で溶解した溶液を回転
塗布法により基板上面に塗布することにより絶縁膜16
の上に水素シルセスキオキサン樹脂膜18Aを平坦状に
形成する。
ス雰囲気中で熱処理を施すことにより樹脂膜18Aをプ
レセラミック状の酸化シリコン膜18にする。そして、
酸化シリコン膜18にO2 ガス及び不活性ガスの混合雰
囲気中で熱処理を施すことにより酸化シリコン膜18を
セラミック状の酸化シリコン膜にする。このとき、セラ
ミック状の酸化シリコン膜18の表面には、直径0.1
μm程度の微小突起18aが発生する。
りセラミック状の酸化シリコン膜18を覆ってシリコン
オキサイドからなる絶縁膜20を形成する。このとき、
絶縁膜20には、酸化シリコン膜18の微小突起18a
を忠実に反映して凸部20aが形成される。
及び凸部20aに関連する問題点の1つは、図11,1
2に示すように接続孔形状が悪化することである。
の接続孔に対応する孔を有するレジスト層22を形成し
た後、レジスト層22をマスクとする選択的ウェットエ
ッチング(等方性エッチング)処理により浅い接続孔2
4aを形成する。接続孔24aは、図12に示す深い接
続孔24bの開口端縁の段差を緩和して配線の段差被覆
性を向上させるためのものである。
て、エッチング液として、例えばNH4 Fの水溶液とH
Fとを10:1の割合で混合したものを用いると、エッ
チング液は、凸部20aの膜質が疎であり、ウェットエ
ッチレートが速いため、凸部20aを介して微小突起1
8a及びその近傍個所(クロスハッチングを施した個
所)Qに浸入し、該個所を溶解する。
をマスクとする選択的ドライエッチング(異方性エッチ
ング)処理により接続孔24aから配線層14に達する
接続孔24bを形成する。すると、微小突起18a及び
その近傍の溶解個所Qがエッチング除去されるため、接
続孔24bの側壁に凹部Rが生ずる。
配線材を被着してパターニングすることにより接続孔2
4a,24bを介して配線層14に達する配線層(図示
せず)を形成する。このとき形成される配線層は、接続
孔24bの凹部Rに対応する個所で被覆性が悪化し、信
頼性が低下する。
は、図13,14に示すように微小突起18bに対応す
る凸部20bの近傍で配線層間に短絡が生ずることであ
る。微小突起18b及び凸部20bは、それぞれ前述の
微小突起18a及び凸部20aと同様に形成されたもの
である。
着し、その被着層を選択エッチング処理によりパターニ
ングして配線層を形成したとき、図13,14に示すよ
うに隣り合う配線層26A,26Bが凸部20bを挟む
形で形成されると、凸部20bの周囲に配線材の一部が
エッチング残部28として残存する。エッチング残部2
8は、配線層26A,26Bを電気的に短絡した状態に
する。
させることができる新規な多層配線形成法を提供するこ
とにある。
形成法は、基板を覆う第1の絶縁膜の上に第1の配線層
を形成する工程と、前記第1の絶縁膜及び前記第1の配
線層を覆って水素シルセスキオキサン樹脂膜を平坦状に
形成する工程と、前記水素シルセスキオキサン樹脂膜に
不活性ガス雰囲気中で熱処理を施すことにより該樹脂膜
をプレセラミック状の酸化シリコン膜にする工程と、前
記酸化シリコン膜をプレセラミック状態に維持しつつ前
記酸化シリコン膜を直接覆って第2の絶縁膜を形成する
工程と、前記第2の絶縁膜の上に第2の配線層を形成す
る工程とを含むものである。
状の酸化シリコン膜にセラミック化のための熱処理を施
さないので、微小突起の発生を防止することができる。
態に係る多層配線形成法を示すもので、各々の図に対応
する工程(1)〜(7)を順次に説明する。
を覆うシリコンオキサイド等の絶縁膜32の表面には、
常圧CVD法等により厚さ750nmのBPSG(ボロ
ン・リン・ケイ酸ガラス)からなる絶縁膜34を形成
し、絶縁膜34には緻密化を目的としてランプアニール
処理を施す。絶縁膜34の形成は、一例として次のよう
な条件で行なわれた。
(8.75sccm)+B2 H6 (7.5sccm)+
O2 (7000sccm)+N2 (50000scc
m) また、ランプアニール処理は、一例として次のような条
件で行なわれた。
その被着層を選択的ドライエッチング処理によりパター
ニングして配線層36A,36Bを形成する。配線材と
しては、一例として下から順にTi(20nm)、Ti
ON(100nm)、Al−Si−Cu(400nm)
及びTiN(40nm)をスパッタ法で被着した。ドラ
イエッチング処理は、一例として次のような条件で行な
われた。
+BCl3 (30sccm) エッチング室内圧力:10mTorr 次に、絶縁膜34の上に配線層36A,36Bを覆って
プラズマCVD法により厚さ300nmのシリコンオキ
サイド(SiO2 )からなる絶縁膜38を形成する。絶
縁膜38の形成は、一例として次のような条件で行なわ
れた。
00sccm)+N2 (2800sccm) 反応室内圧力:2.2Torr 次に、絶縁膜38を覆って水素シルセスキオキサン樹脂
膜40Aを平坦状に形成する。樹脂膜40Aの形成は、
一例として、水素シルセスキオキサン樹脂をMIBKに
溶解した溶液をスピンコータを用いて500nmの厚さ
に塗布することにより行なわれた。樹脂膜40Aの厚さ
は、300〜600nmの範囲で任意に選定可能であ
る。
で熱処理することにより樹脂膜40Aをプレセラミック
状の酸化シリコン膜40とする。熱処理では、不活性ガ
スとして、例えばN2 ガスを用い、150℃以上350
℃未満の温度で1〜60分間加熱する。一例として、N
2 ガス雰囲気中でホットプレートを用いて150℃1分
間+200℃1分間+300℃1分間の熱処理を行なっ
た。
ン樹脂の流動性を保ち且つ微小突起の発生を確実に抑制
するために300℃以下とするのが好ましい。
40を直接覆ってプラズマCVD法により厚さ500n
mのシリコンオキサイド(SiO2)からなる絶縁膜4
2を形成する。絶縁膜42の形成は、一例として次のよ
うな条件で行なわれた。
00sccm)+N2 (2800sccm) 反応室内圧力:2.2Torr 絶縁膜42としては、次の(イ)又は(ロ)の方法で形
成したシリコンオキサイド膜を用いてもよい。
cate[Si(OC2 H5 )4 ])及びO2 を原料とする
プラズマCVD法:この方法による成膜は、一例として
次のような条件で行なわれた。
給])+O2 (8000sccm) 反応室内圧力:2.2Torr (ロ)SiO2 をターゲットとするスパッタ法:この方
法による成膜は、一例として次のような条件で行なわれ
た。
MHz) 基板温度:200℃ ターゲット:SiO2 反応室内圧力:6mTorr 反応室内雰囲気;アルゴン及び酸素の混合ガス RFパワー:1kW 上記した絶縁膜42の形成方法は、いずれも基板温度が
400℃又はそれ以下に設定されている。このような条
件下では、プレセラミック状の酸化シリコン膜40は、
セラミック化されず、プレセラミック状態を維持してい
る。
応する孔を有するレジスト層44を周知のホトリソグラ
フィ処理により形成した後、レジスト層44をマスクと
する選択的ウェットエッチング(等方性エッチング)処
理により浅い接続孔46aを形成する。接続孔46a
は、図5に示す深い接続孔46bの開口端縁の段差を緩
和して配線の段差被覆性を向上させるためのものであ
る。
液として、NH4 Fの水溶液とHFとを10:1の割合
で混合したものを用いた。図3までの工程では、酸化シ
リコン膜40に微小突起が形成されず、しかも絶縁膜4
2にも微小突起に対応する凸部が形成されていないの
で、従来のように酸化シリコン膜40の一部がエッチン
グ液の浸入により溶解することはなかった。
的ドライエッチング(異方性エッチング)処理により接
続孔46aから配線層36Aに達する接続孔46bを形
成する。酸化シリコン膜40の部分的溶解がないので、
接続孔46bは、図12のRのような凹部を有すること
なく正常な形で形成される。
材を被着し、その被着層を選択的ドライエッチング処理
によりパターニングして絶縁膜42の上に配線層48
A,48Bを形成する。配線層48Aは、接続孔46
a,46bを介して配線層36Aに接続されるものであ
る。配線材としては、Al−Si−Cu(400nm)
をスパッタ法で被着した。ドライエッチング処理は、一
例として次のような条件で行なわれた。
+BCl3 (30sccm) エッチング室内圧力:10mTorr 接続孔46a,46bが正常な形で形成されたので、配
線層48Aも段差被覆性よく形成される。また配線層4
8A,48Bが互いに接近して配置されることがあって
も、図13,14に示したような微小突起対応の凸部が
形成されないので、配線層48A,48B間が配線材の
エッチング残りで短絡されることもなくなる。
後、基板30を縦型炉内に挿入し、窒素雰囲気中で40
0℃、30分の熱処理を基板30上の配線構造に施す。
この後、絶縁膜42の上に配線層48A,48Bを覆っ
てプラズマCVD法等によりシリコンナイトライド等の
保護膜50を形成する。プラズマCVD法でシリコンナ
イトライド膜を形成する場合、形成条件は、一例とし
て、 基板温度:400℃ 原料ガス:SiH4 (300sccm)+NH3 (18
00sccm)+N2 (1000sccm) 反応室圧力:2.6Torr とすることができる。
囲気中に酸素を含ませておらず、しかも該熱処理中及び
保護膜50の形成中に絶縁膜42が酸化シリコン膜40
を覆っているので、酸化シリコン膜40は、保護膜50
を形成した後でもプレセラミック状態を維持している。
ク状の酸化シリコン膜40をセラミック化せずに層間絶
縁膜の一部として使用するので、微小突起のない平坦な
層間絶縁膜を得ることができる。また、セラミック化の
ための熱処理工程が不要であり、工程が簡単となる。
6Bからのヒロック発生を抑制できる利点がある。場合
によっては、絶縁膜38を省略し、絶縁膜34及び配線
層36A,36Bを直接的に覆って前述の水素シルセス
キオキサン樹脂膜40Aを形成することもできる。
48Bの間の層間絶縁膜における最上層の絶縁膜42と
しては、クラックが生じにくいこと、吸湿性が低いこ
と、低温で形成できることなどの条件を満たすものであ
ることが望まれる。上記したプラズマCVD法、スパッ
タ法等の段差被覆性が良好でない方法で形成した絶縁膜
は、上記した条件を満たすものであり、絶縁膜42とし
て用いるのに好適である。
セラミック状の酸化シリコン膜にセラミック化のための
熱処理を施さないことで微小突起の発生を防止したの
で、層間絶縁膜に設ける接続孔の形状悪化を回避できる
と共に層間絶縁膜の平坦化が可能となり、配線形成歩留
りが向上する効果が得られるものである。
要としないので、工程の簡略化が可能となる利点もあ
る。
における樹脂膜形成工程を示す基板断面図である。
す基板断面図である。
断面図である。
示す基板断面図である。
す基板断面図である。
面図である。
断面図である。
程を示す基板断面図である。
ミック化工程を示す基板断面図である。
板断面図である。
程を示す基板断面図である。
を示す基板断面図である。
況を示す基板断面図である。
36A,36B,48A,48B:配線層、40A:水
素シルセスキオキサン樹脂膜、40:プレセラミック状
の酸化シリコン膜。
Claims (1)
- 【請求項1】基板を覆う第1の絶縁膜の上に第1の配線
層を形成する工程と、 前記第1の絶縁膜及び前記第1の配線層を覆って水素シ
ルセスキオキサン樹脂膜を平坦状に形成する工程と、 前記水素シルセスキオキサン樹脂膜に不活性ガス雰囲気
中で熱処理を施すことにより該樹脂膜をプレセラミック
状の酸化シリコン膜にする工程と、前記酸化シリコン膜をプレセラミック状態に維持しつつ
前記酸化シリコン膜を直接覆って第2の絶縁膜を形成す
る工程と、 前記第2の絶縁膜の上に第2の配線層を形成する工程と
を含む多層配線形成法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08306975A JP3123449B2 (ja) | 1996-11-01 | 1996-11-01 | 多層配線形成法 |
US08/961,276 US5904576A (en) | 1996-11-01 | 1997-10-30 | Method of forming wiring structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08306975A JP3123449B2 (ja) | 1996-11-01 | 1996-11-01 | 多層配線形成法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10135209A JPH10135209A (ja) | 1998-05-22 |
JP3123449B2 true JP3123449B2 (ja) | 2001-01-09 |
Family
ID=17963523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08306975A Expired - Fee Related JP3123449B2 (ja) | 1996-11-01 | 1996-11-01 | 多層配線形成法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5904576A (ja) |
JP (1) | JP3123449B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6323549B1 (en) * | 1996-08-29 | 2001-11-27 | L. Pierre deRochemont | Ceramic composite wiring structures for semiconductor devices and method of manufacture |
JP3082688B2 (ja) * | 1996-11-05 | 2000-08-28 | ヤマハ株式会社 | 配線形成法 |
US6555465B2 (en) * | 1997-12-05 | 2003-04-29 | Yamaha Corp. | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring |
KR100265772B1 (ko) * | 1998-07-22 | 2000-10-02 | 윤종용 | 반도체 장치의 배선구조 및 그 제조방법 |
JP3248492B2 (ja) * | 1998-08-14 | 2002-01-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6596639B1 (en) * | 1999-10-08 | 2003-07-22 | Agere Systems Inc. | Method for chemical/mechanical planarization of a semiconductor wafer having dissimilar metal pattern densities |
US6541863B1 (en) * | 2000-01-05 | 2003-04-01 | Advanced Micro Devices, Inc. | Semiconductor device having a reduced signal processing time and a method of fabricating the same |
JP4236805B2 (ja) * | 2000-10-18 | 2009-03-11 | Necエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP2005331619A (ja) * | 2004-05-18 | 2005-12-02 | Sharp Corp | パターン部材およびその製造方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61101109A (ja) * | 1984-10-24 | 1986-05-20 | Matsushita Electric Ind Co Ltd | 平衡・不平衡変換器 |
US4756977A (en) * | 1986-12-03 | 1988-07-12 | Dow Corning Corporation | Multilayer ceramics from hydrogen silsesquioxane |
US5336532A (en) * | 1989-02-21 | 1994-08-09 | Dow Corning Corporation | Low temperature process for the formation of ceramic coatings |
US5085893A (en) * | 1989-07-28 | 1992-02-04 | Dow Corning Corporation | Process for forming a coating on a substrate using a silsesquioxane resin |
CA2027031A1 (en) * | 1989-10-18 | 1991-04-19 | Loren A. Haluska | Hermetic substrate coatings in an inert gas atmosphere |
US5059448A (en) * | 1990-06-18 | 1991-10-22 | Dow Corning Corporation | Rapid thermal process for obtaining silica coatings |
US5118530A (en) * | 1990-11-28 | 1992-06-02 | Dow Corning Corporation | Use of hydrogen silsesquioxane resin fractions as coating materials |
JPH04253309A (ja) * | 1991-01-29 | 1992-09-09 | Matsushita Electric Ind Co Ltd | バランコイル |
JPH04277910A (ja) * | 1991-03-06 | 1992-10-02 | Matsushita Electric Ind Co Ltd | 面貼り平衡不平衡変換器 |
US5369795A (en) * | 1991-05-29 | 1994-11-29 | Hewlett-Packard Company | High frequency transformer and mixer using the same |
US5145723A (en) * | 1991-06-05 | 1992-09-08 | Dow Corning Corporation | Process for coating a substrate with silica |
JP3174416B2 (ja) * | 1992-12-10 | 2001-06-11 | ダウ・コ−ニング・コ−ポレ−ション | 酸化ケイ素膜の形成方法 |
JP3174417B2 (ja) * | 1992-12-11 | 2001-06-11 | ダウ・コ−ニング・コ−ポレ−ション | 酸化ケイ素膜の形成方法 |
JP3210457B2 (ja) * | 1992-12-14 | 2001-09-17 | ダウ・コ−ニング・コ−ポレ−ション | 酸化ケイ素膜の形成方法 |
US5387480A (en) * | 1993-03-08 | 1995-02-07 | Dow Corning Corporation | High dielectric constant coatings |
BE1007216A3 (nl) * | 1993-06-11 | 1995-04-25 | Philips Electronics Nv | Optisch transmissiesysteem. |
US5567661A (en) * | 1993-08-26 | 1996-10-22 | Fujitsu Limited | Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound |
DE4333253A1 (de) * | 1993-09-30 | 1995-04-06 | Deutsche Aerospace | Schaltungsanordnung zur Anpassung eines erdunsymmetrischen Leitungssystems an ein erdsymmetrisches Leitungssystem |
JP3214186B2 (ja) * | 1993-10-07 | 2001-10-02 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP2751820B2 (ja) * | 1994-02-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
US5399441A (en) * | 1994-04-12 | 1995-03-21 | Dow Corning Corporation | Method of applying opaque coatings |
US5548159A (en) * | 1994-05-27 | 1996-08-20 | Texas Instruments Incorporated | Porous insulator for line-to-line capacitance reduction |
US5607773A (en) * | 1994-12-20 | 1997-03-04 | Texas Instruments Incorporated | Method of forming a multilevel dielectric |
JPH08181276A (ja) * | 1994-12-26 | 1996-07-12 | Toshiba Corp | 半導体装置の製造方法 |
JP3070450B2 (ja) * | 1995-07-14 | 2000-07-31 | ヤマハ株式会社 | 多層配線形成法 |
-
1996
- 1996-11-01 JP JP08306975A patent/JP3123449B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-30 US US08/961,276 patent/US5904576A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10135209A (ja) | 1998-05-22 |
US5904576A (en) | 1999-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3070450B2 (ja) | 多層配線形成法 | |
US6114259A (en) | Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage | |
JP3123449B2 (ja) | 多層配線形成法 | |
JP2000188332A (ja) | 半導体装置及びその製造方法 | |
JP3149739B2 (ja) | 多層配線形成法 | |
JPH07297186A (ja) | 半導体装置の製造方法 | |
JPH05291415A (ja) | 半導体装置の製造方法 | |
JP2004522315A (ja) | 半導体構造 | |
JPH09283515A (ja) | 酸化シリコン膜形成法 | |
JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
JP3239460B2 (ja) | 接続孔の形成方法 | |
KR100248159B1 (ko) | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 | |
KR20000044890A (ko) | 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법 | |
JP3327994B2 (ja) | 半導体装置の製造方法 | |
JPH07176502A (ja) | 半導体装置の製造方法 | |
JP3149169B2 (ja) | 半導体装置の製造方法 | |
JP2576182B2 (ja) | 半導体装置の製造方法 | |
JPS62221120A (ja) | 半導体装置の製造方法 | |
JPH08203892A (ja) | 半導体装置の製造方法および半導体製造装置 | |
JP2001189310A (ja) | 半導体装置の製造方法 | |
JPS63262856A (ja) | 半導体装置の製造方法 | |
JPH01206631A (ja) | 半導体装置の製造方法 | |
JPH09199495A (ja) | 半導体素子のエス.オー.ジー(sog)膜形成方法 | |
JP3008996B2 (ja) | 絶縁膜の形成方法 | |
JP2001168100A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |