JP3149169B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3149169B2 JP3149169B2 JP28948289A JP28948289A JP3149169B2 JP 3149169 B2 JP3149169 B2 JP 3149169B2 JP 28948289 A JP28948289 A JP 28948289A JP 28948289 A JP28948289 A JP 28948289A JP 3149169 B2 JP3149169 B2 JP 3149169B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- silicon oxide
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層構造の保護絶縁膜を有する半導体装置
の製造方法に関する。
の製造方法に関する。
従来、LSI等に用いる半導体装置の最終金属配線上の
保護絶縁膜は、コンタミネーションや水分の侵入を防ぐ
為に、低温の気相成長（CVD）によるプラズマシリコン
窒化膜が用いられ、又３〜９×109dyn/cm2もあるシリコ
ン窒化膜のストレスを緩和する為、一般には、下層にCV
Dによるシリコン酸化膜あるいはそのPSG膜（リンガラ
ス）を敷いた構造が用いられている。
保護絶縁膜は、コンタミネーションや水分の侵入を防ぐ
為に、低温の気相成長（CVD）によるプラズマシリコン
窒化膜が用いられ、又３〜９×109dyn/cm2もあるシリコ
ン窒化膜のストレスを緩和する為、一般には、下層にCV
Dによるシリコン酸化膜あるいはそのPSG膜（リンガラ
ス）を敷いた構造が用いられている。
従来の半導体装置の製造方法は、例えば、第３図に示
す如く半導体素子が作り込まれたシリコン基板11上のフ
ィールド絶縁膜12や層間絶縁膜13を介してAlやその合金
で厚みが1.0μｍ前後の金属配線14上に、第１の保護膜1
5として400℃以下の比較的低温でSiH4とO2もしくはこれ
にPH3を反応させて気相成長した3000〜6000Å程度のシ
リコン酸化膜もしくはPSG膜と、更に第２の保護膜16と
して同じく低温でSiH4とNH3あるいはN2とを高周波プラ
ズマ中で気相成長したシリコン窒化膜を約0.5〜1.0μｍ
積層させ（第３図（ａ））、その後パターニングしたフ
ォトレジストをマスクにし、まずシリコン窒化膜、続い
てシリコン酸化膜等をCF4、CHF3、C2F6の様なフロン系
ガス等を用いてドライエッチングし、外部電極取り出し
用のボンディングパッド18を開孔している（第３図
（ｂ））。
す如く半導体素子が作り込まれたシリコン基板11上のフ
ィールド絶縁膜12や層間絶縁膜13を介してAlやその合金
で厚みが1.0μｍ前後の金属配線14上に、第１の保護膜1
5として400℃以下の比較的低温でSiH4とO2もしくはこれ
にPH3を反応させて気相成長した3000〜6000Å程度のシ
リコン酸化膜もしくはPSG膜と、更に第２の保護膜16と
して同じく低温でSiH4とNH3あるいはN2とを高周波プラ
ズマ中で気相成長したシリコン窒化膜を約0.5〜1.0μｍ
積層させ（第３図（ａ））、その後パターニングしたフ
ォトレジストをマスクにし、まずシリコン窒化膜、続い
てシリコン酸化膜等をCF4、CHF3、C2F6の様なフロン系
ガス等を用いてドライエッチングし、外部電極取り出し
用のボンディングパッド18を開孔している（第３図
（ｂ））。
しかしながら従来技術では、以下の様に多くの問題点
を有している。集積回路の様にチップ化された半導体装
置は、プリント基板等に組み込み易くする為にパッケー
ジされるが、ワイヤーボンディング、ダイボンディング
やプラスチックモールドが施される工程の加熱によっ
て、保護絶縁膜と金属配線のストレスバランスの変化、
伸縮により第４図の如く、ボンディングパッド領域や電
源ラインの様に幅が数十μｍ以上の比較的太い金属配線
14にＶ形をしたノッチ19が入ってしまい、初期断線不良
やマイグレーション特性を含めた長期信頼性に問題が生
じていた。保護絶縁膜がシリコン窒化膜一層であるとき
は、数μｍ以下の細い金属配線のみにノッチが発生す
る。又、金属配線上に形成するシリコン酸化膜やPSG膜
の気相成長条件は、絶縁膜自身のクラックを発生させな
い様に、減圧反応を用いるが、成長速度が40〜100Å/mi
nと遅いことからバッチ処理をしている。この結果、減
圧やデポ時間が長くなりAlヒロックの成長を促し、特に
サブミクロン程度に微細化された金属配線スペース間に
は横方向のヒロックが成長し、リークや信頼性の問題と
なっていた。更に、金属配線の形成はドライエッチング
化され、断面形状が急峻化されると共にアスペクト比
（段差／スペース）が大きくなる為、シリコン酸化膜あ
るいはPSG膜のカスピングによって、金属配線14のスペ
ースにはボイド21が形成され、コンタミネーショントラ
ップとなる上、金属配線14の側壁部や底面部のシリコン
窒化膜が、金属配線14上に比較して薄く、耐湿性やパシ
ベーシ効果がなくなり半導体装置の長期信頼性に問題が
あった。
を有している。集積回路の様にチップ化された半導体装
置は、プリント基板等に組み込み易くする為にパッケー
ジされるが、ワイヤーボンディング、ダイボンディング
やプラスチックモールドが施される工程の加熱によっ
て、保護絶縁膜と金属配線のストレスバランスの変化、
伸縮により第４図の如く、ボンディングパッド領域や電
源ラインの様に幅が数十μｍ以上の比較的太い金属配線
14にＶ形をしたノッチ19が入ってしまい、初期断線不良
やマイグレーション特性を含めた長期信頼性に問題が生
じていた。保護絶縁膜がシリコン窒化膜一層であるとき
は、数μｍ以下の細い金属配線のみにノッチが発生す
る。又、金属配線上に形成するシリコン酸化膜やPSG膜
の気相成長条件は、絶縁膜自身のクラックを発生させな
い様に、減圧反応を用いるが、成長速度が40〜100Å/mi
nと遅いことからバッチ処理をしている。この結果、減
圧やデポ時間が長くなりAlヒロックの成長を促し、特に
サブミクロン程度に微細化された金属配線スペース間に
は横方向のヒロックが成長し、リークや信頼性の問題と
なっていた。更に、金属配線の形成はドライエッチング
化され、断面形状が急峻化されると共にアスペクト比
（段差／スペース）が大きくなる為、シリコン酸化膜あ
るいはPSG膜のカスピングによって、金属配線14のスペ
ースにはボイド21が形成され、コンタミネーショントラ
ップとなる上、金属配線14の側壁部や底面部のシリコン
窒化膜が、金属配線14上に比較して薄く、耐湿性やパシ
ベーシ効果がなくなり半導体装置の長期信頼性に問題が
あった。
本発明はかかる問題点を解決するもので、保護絶縁膜
の品質に関わる信頼性の向上を図り、微細半導体装置の
安定供給を目的としたものである。
の品質に関わる信頼性の向上を図り、微細半導体装置の
安定供給を目的としたものである。
本発明の半導体装置の製造方法は、半導体装置の最終
金属配線上に、少なくとも第１の保護絶縁膜としてシリ
コン酸化膜を形成する工程、該シリコン酸化膜の形成温
度より高い温度で熱処理を施す工程、第２の保護絶縁膜
としてプラズマ反応によるシリコン窒化膜を形成する工
程、外部電極取り出し用のボンディングパッドを開孔す
る工程を具備したことを特徴とする。
金属配線上に、少なくとも第１の保護絶縁膜としてシリ
コン酸化膜を形成する工程、該シリコン酸化膜の形成温
度より高い温度で熱処理を施す工程、第２の保護絶縁膜
としてプラズマ反応によるシリコン窒化膜を形成する工
程、外部電極取り出し用のボンディングパッドを開孔す
る工程を具備したことを特徴とする。
又、本発明の半導体装置の製造方法は、半導体装置の
最終金属配線上に、少なくとも第１の保護絶縁膜として
シリコン酸化膜を形成する工程、該シリコン酸化膜の形
成温度より高い温度で熱処理を施す工程、該シリコン酸
化膜をエッチングし第１のボンディングパッドを開孔す
る工程、第２の保護絶縁膜としてプラズマ反応によるシ
リコン窒化膜を形成する工程、該シリコン窒化膜をエッ
チングし第２のボンディングパッドを開孔する工程を具
備したことを特徴とする。
最終金属配線上に、少なくとも第１の保護絶縁膜として
シリコン酸化膜を形成する工程、該シリコン酸化膜の形
成温度より高い温度で熱処理を施す工程、該シリコン酸
化膜をエッチングし第１のボンディングパッドを開孔す
る工程、第２の保護絶縁膜としてプラズマ反応によるシ
リコン窒化膜を形成する工程、該シリコン窒化膜をエッ
チングし第２のボンディングパッドを開孔する工程を具
備したことを特徴とする。
第１図は本発明の半導体装置の製造方法の一実施例に
ついて説明する為の概略断面図であり、SiゲートCMOSメ
モリーの絶縁保護膜に適用した場合を示している。シリ
コン基板11には、MOSトランジスタ、抵抗や容量等の半
導体素子が形成され、フィールド絶縁膜12や層間絶縁膜
13を介して不純物層17等からのコンタクトホールが開孔
され、SiやCuを約１％含んだAlを約1.0μｍスパッタリ
ングした後、フォトリソ工程で最小間隔が0.8〜1.2μｍ
にパターン形成した後、Cl2系のガスでドライエッチン
グしほぼ垂直に側面が形成された金属配線14を施してあ
る。この上に約380℃でロードロック枚葉式CVD装置によ
り370〜380℃、10torr以下の圧力でTEOS〔Si（C2H5O）
４〕とO2をプラズマ反応させシリコン酸化膜を約3000Å
成長させ第１の保護絶縁膜15とした。この時膜成長開始
までの加熱時間は20秒、成長速度は約7000Å／分であり
全処理時間は３分以内でAlヒルロックの成長は極少な
い。次に450℃の３％H2のAr雰囲気中で20〜30分熱処理
を施した（第１図（ａ））。この時も、金属配線14の表
面はシリコン酸化膜で覆われておりAlヒルロックの成長
はほとんどない。更にSiH4、NH3とN2を含むガス中の平
行平板370℃、5torrで、プラズマ反応させたシリコン窒
化膜を約6000Å積層させ第２の保護絶縁膜16とした（第
１図（ｂ））。続いて、パターニングセされたフォトレ
ジストをマスクにし、シリコン窒化膜はCF4で、又シリ
コン酸化膜はCHF3とCF4の混合ガスを用いてドライエッ
チングし、外部電極取り出し用のボンディングパッド18
を開孔してある（第１図（ｃ））。
ついて説明する為の概略断面図であり、SiゲートCMOSメ
モリーの絶縁保護膜に適用した場合を示している。シリ
コン基板11には、MOSトランジスタ、抵抗や容量等の半
導体素子が形成され、フィールド絶縁膜12や層間絶縁膜
13を介して不純物層17等からのコンタクトホールが開孔
され、SiやCuを約１％含んだAlを約1.0μｍスパッタリ
ングした後、フォトリソ工程で最小間隔が0.8〜1.2μｍ
にパターン形成した後、Cl2系のガスでドライエッチン
グしほぼ垂直に側面が形成された金属配線14を施してあ
る。この上に約380℃でロードロック枚葉式CVD装置によ
り370〜380℃、10torr以下の圧力でTEOS〔Si（C2H5O）
４〕とO2をプラズマ反応させシリコン酸化膜を約3000Å
成長させ第１の保護絶縁膜15とした。この時膜成長開始
までの加熱時間は20秒、成長速度は約7000Å／分であり
全処理時間は３分以内でAlヒルロックの成長は極少な
い。次に450℃の３％H2のAr雰囲気中で20〜30分熱処理
を施した（第１図（ａ））。この時も、金属配線14の表
面はシリコン酸化膜で覆われておりAlヒルロックの成長
はほとんどない。更にSiH4、NH3とN2を含むガス中の平
行平板370℃、5torrで、プラズマ反応させたシリコン窒
化膜を約6000Å積層させ第２の保護絶縁膜16とした（第
１図（ｂ））。続いて、パターニングセされたフォトレ
ジストをマスクにし、シリコン窒化膜はCF4で、又シリ
コン酸化膜はCHF3とCF4の混合ガスを用いてドライエッ
チングし、外部電極取り出し用のボンディングパッド18
を開孔してある（第１図（ｃ））。
このようにしてなる半導体装置は、従来の様にパッケ
ージ工程で金属配線14にＶ形のノッチがはいることもな
くなり、又ヒロックによる不良も激減した。更に、第１
の保護絶縁膜15としたシリコン酸化膜を従来のSiH4に替
えてTEOSを用いた為にカスピングがなくなり、金属配線
間のシリコン窒化膜の回り込みも良好になり耐湿性の向
上を図る事ができた。又H2/Ar混合ガスを用いる熱処理
は、しきい値電圧や高抵抗値を安定化する意味もある
が、耐ノッチ効果としては、単独ガスやこの他のN2、
O2、He等の単独もしくはこれらの混合ガスを用いても良
い。又第１の保護絶縁膜15として付き回りを良くする為
TEOSを反応させたシリコン酸化膜を用いたが、熱処理に
よる耐ノッチ効果は、SiH4で反応させたシリコン酸化膜
のものにも効果はある。
ージ工程で金属配線14にＶ形のノッチがはいることもな
くなり、又ヒロックによる不良も激減した。更に、第１
の保護絶縁膜15としたシリコン酸化膜を従来のSiH4に替
えてTEOSを用いた為にカスピングがなくなり、金属配線
間のシリコン窒化膜の回り込みも良好になり耐湿性の向
上を図る事ができた。又H2/Ar混合ガスを用いる熱処理
は、しきい値電圧や高抵抗値を安定化する意味もある
が、耐ノッチ効果としては、単独ガスやこの他のN2、
O2、He等の単独もしくはこれらの混合ガスを用いても良
い。又第１の保護絶縁膜15として付き回りを良くする為
TEOSを反応させたシリコン酸化膜を用いたが、熱処理に
よる耐ノッチ効果は、SiH4で反応させたシリコン酸化膜
のものにも効果はある。
他の実施例として、第１の保護絶縁膜15として、TEO
S、O2にＰ（OCH）３を反応させたPSG膜を適用したが、
ストレス緩和効果も大きく、又前記実施例と同様な改善
効果もあった。
S、O2にＰ（OCH）３を反応させたPSG膜を適用したが、
ストレス緩和効果も大きく、又前記実施例と同様な改善
効果もあった。
更に他の実施例として、第２図の如く、半導体素子が
形成されシリコン基板11のフィールド絶縁膜12や層間絶
縁膜13を介してコンタクトホールが開孔され、Si、Cuを
１％程度含んだAlを約1.0μｍスパッタリングした後、
フォトリソ工程で最小間隔が0.8〜1.2μｍにパターン形
成し、Cl2系のガスでドライエッチングし、ほぼ垂直に
側面が形成された金属配線14を施してある。この上にロ
ードロック枚葉式CVD装置により370〜380℃、10torr以
下の圧力でTEOS〔Si（C2H5O）４〕、O2とＰ（OCH）３を
プラズマ反応させPSG膜を約3000Å成長させ第１の保護
絶縁膜15とした。次に約450℃の３％H2のAr雰囲気中で2
0〜30分熱処理を施した後、パターニングされたフォト
レジストをマスクに、HFとNH4F等の混合水溶液で、該PS
G膜に第１のボンディングパッド18′をオーバーエッチ
気味に開孔し（第２図（ａ））た。ここで、PSG膜に第
１のボンディングパッド18′を開孔してから熱処理をし
ても良いが、開孔部にヒロックが発生し易い、次にSi
H4、NH3とN2を含むガス中で平行平板を用い、370℃、5t
orrでプラズマ反応させたシリコン窒化膜を約6000Å積
層させて、第２の保護絶縁膜16とした（第２図
（ｂ））。次に、前記のパッド開孔と同じガラスマスク
を用いてパターニングされたフォトレジストをエッチン
グマスクにして、該シリコン窒化膜をCF4でほぼ等方的
にドライエッチングし、外部電極取り出し用の第２のボ
ンディングパッド18を再び開孔した（第２図（ｃ））。
この結果ボンディングパッド18の開孔断面に於いては、
PSG膜がシリコン窒化膜で完全に覆われており、PSG膜の
吸湿が抑えられ、前記実施例と同様な改善効果の他に半
導体装置の耐湿性が更に向上した。ここで、第２のボン
ディングパッド領域を第１のボンディングパッド領域の
内側に形成する方法として、PSG膜のウエットエッチン
グを用いたが、この他の方法として、ボンディングパッ
ド寸法を変えたガラスマスクを用いるか、第２のボンデ
ィングパッドを開孔する時にフォトレジストをオーバー
ベイクフローして、開孔寸法を小さくする方法も良い
が、工数、再現性やコストの面で課題でもある。
形成されシリコン基板11のフィールド絶縁膜12や層間絶
縁膜13を介してコンタクトホールが開孔され、Si、Cuを
１％程度含んだAlを約1.0μｍスパッタリングした後、
フォトリソ工程で最小間隔が0.8〜1.2μｍにパターン形
成し、Cl2系のガスでドライエッチングし、ほぼ垂直に
側面が形成された金属配線14を施してある。この上にロ
ードロック枚葉式CVD装置により370〜380℃、10torr以
下の圧力でTEOS〔Si（C2H5O）４〕、O2とＰ（OCH）３を
プラズマ反応させPSG膜を約3000Å成長させ第１の保護
絶縁膜15とした。次に約450℃の３％H2のAr雰囲気中で2
0〜30分熱処理を施した後、パターニングされたフォト
レジストをマスクに、HFとNH4F等の混合水溶液で、該PS
G膜に第１のボンディングパッド18′をオーバーエッチ
気味に開孔し（第２図（ａ））た。ここで、PSG膜に第
１のボンディングパッド18′を開孔してから熱処理をし
ても良いが、開孔部にヒロックが発生し易い、次にSi
H4、NH3とN2を含むガス中で平行平板を用い、370℃、5t
orrでプラズマ反応させたシリコン窒化膜を約6000Å積
層させて、第２の保護絶縁膜16とした（第２図
（ｂ））。次に、前記のパッド開孔と同じガラスマスク
を用いてパターニングされたフォトレジストをエッチン
グマスクにして、該シリコン窒化膜をCF4でほぼ等方的
にドライエッチングし、外部電極取り出し用の第２のボ
ンディングパッド18を再び開孔した（第２図（ｃ））。
この結果ボンディングパッド18の開孔断面に於いては、
PSG膜がシリコン窒化膜で完全に覆われており、PSG膜の
吸湿が抑えられ、前記実施例と同様な改善効果の他に半
導体装置の耐湿性が更に向上した。ここで、第２のボン
ディングパッド領域を第１のボンディングパッド領域の
内側に形成する方法として、PSG膜のウエットエッチン
グを用いたが、この他の方法として、ボンディングパッ
ド寸法を変えたガラスマスクを用いるか、第２のボンデ
ィングパッドを開孔する時にフォトレジストをオーバー
ベイクフローして、開孔寸法を小さくする方法も良い
が、工数、再現性やコストの面で課題でもある。
尚本発明は、MOS−LSIの保護絶縁膜に限らず、バイポ
ーラやDMOS及びこれらを組み合わせたLSIにも適用で
き、金属配線としてはAlとSiやCuとの合金に限らず、T
i、Pt、Mg等を含むものや、ヒロック、コンタクトバリ
アの為にTi、Ｗ、Pt、Mo等の高融点金属やその窒化物、
ケイ化物あるいはこれらの合金を上下に積層構造とした
もの、あるいは多層配線の半導体装置にも応用可能であ
る。
ーラやDMOS及びこれらを組み合わせたLSIにも適用で
き、金属配線としてはAlとSiやCuとの合金に限らず、T
i、Pt、Mg等を含むものや、ヒロック、コンタクトバリ
アの為にTi、Ｗ、Pt、Mo等の高融点金属やその窒化物、
ケイ化物あるいはこれらの合金を上下に積層構造とした
もの、あるいは多層配線の半導体装置にも応用可能であ
る。
以上の様に本発明によれば、より微細化されたMOSLSI
等の半導体装置に於ける保護絶縁膜のストレスバラン
ス、構造や付き回りを改善し、耐湿性、金属配線の耐マ
イグレーション特性や耐ヒルロック特性等長期信頼性に
係わる品質改善効果があり、工程的にも容易に適用で
き、より集積化、多機能化半導体装置の安定供給に寄与
できるものである。
等の半導体装置に於ける保護絶縁膜のストレスバラン
ス、構造や付き回りを改善し、耐湿性、金属配線の耐マ
イグレーション特性や耐ヒルロック特性等長期信頼性に
係わる品質改善効果があり、工程的にも容易に適用で
き、より集積化、多機能化半導体装置の安定供給に寄与
できるものである。
第１図（ａ）〜（ｃ）、及び第２図（ａ）〜（ｃ）は本
発明による半導体装置の製造方法の実施例を示す概略断
面図である。 第３図（ａ）、（ｂ）及び第４図は、従来の半導体装置
の製造方法に係わる概略断面図である。 11……シリコン基板 12……フィールド絶縁膜 13……層間絶縁膜 14……金属配線 15……第１の保護絶縁膜 16……第２の保護絶縁膜 17……不純物層 18……ボンディングパッド 19……ノッチ 20……集積回路チップ 21……ボイド
発明による半導体装置の製造方法の実施例を示す概略断
面図である。 第３図（ａ）、（ｂ）及び第４図は、従来の半導体装置
の製造方法に係わる概略断面図である。 11……シリコン基板 12……フィールド絶縁膜 13……層間絶縁膜 14……金属配線 15……第１の保護絶縁膜 16……第２の保護絶縁膜 17……不純物層 18……ボンディングパッド 19……ノッチ 20……集積回路チップ 21……ボイド
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 M
Claims (4)
- 【請求項１】半導体装置の最終金属配線上に、少なくと
も第１の保護絶縁膜としてシリコン酸化膜を形成する工
程、該シリコン酸化膜の形成温度より高い温度で熱処理
を施す工程、第２の保護絶縁膜としてプラズマ反応によ
るシリコン窒化膜を形成する工程、外部電極取り出し用
のボンディングパッドを開孔する工程を具備したことを
特徴とする半導体装置の製造方法。 - 【請求項２】第１の保護絶縁膜が、有機シランと酸素を
プラズマ反応させたシリコン酸化膜でなることを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】半導体装置の最終金属配線上に、少なくと
も第１の保護絶縁膜としてシリコン酸化膜を形成する工
程、該シリコン酸化膜の形成温度より高い温度で熱処理
を施す工程、該シリコン酸化膜をエッチングし第１のボ
ンディングパッドを開孔する工程、第２の保護絶縁膜と
してプラズマ反応によるシリコン窒化膜を形成する工
程、該シリコン窒化膜をエッチングし第２のボンディン
グパッドを開孔する工程を具備したことを特徴とする半
導体装置の製造方法。 - 【請求項４】第２のボンディングパッド開孔領域が、第
１のボンディングパッドの開孔領域より内側に形成され
ていることを特徴とする請求項３記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28948289A JP3149169B2 (ja) | 1989-11-07 | 1989-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28948289A JP3149169B2 (ja) | 1989-11-07 | 1989-11-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03149820A JPH03149820A (ja) | 1991-06-26 |
| JP3149169B2 true JP3149169B2 (ja) | 2001-03-26 |
Family
ID=17743850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28948289A Expired - Lifetime JP3149169B2 (ja) | 1989-11-07 | 1989-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149169B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9673253B2 (en) | 2015-05-07 | 2017-06-06 | Canon Kabushiki Kaisha | Method of manufacturing photoelectric conversion device |
-
1989
- 1989-11-07 JP JP28948289A patent/JP3149169B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9673253B2 (en) | 2015-05-07 | 2017-06-06 | Canon Kabushiki Kaisha | Method of manufacturing photoelectric conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03149820A (ja) | 1991-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JPH04271144A (ja) | 半導体装置 | |
| JP3070450B2 (ja) | 多層配線形成法 | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| US5210054A (en) | Method for forming a contact plug | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JPH0492425A (ja) | 半導体装置の製造方法 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| JPH0794441A (ja) | 半導体装置およびその製法 | |
| JPH03167828A (ja) | 半導体装置の製造方法 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JP3448023B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH0682662B2 (ja) | 半導体装置の製造方法 | |
| JPH10135327A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| JPS6161698B2 (ja) | ||
| JPH01243548A (ja) | 半導体装置およびその製造方法 | |
| JPS6015948A (ja) | 半導体装置の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |