JPH0682662B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0682662B2 JPH0682662B2 JP1185351A JP18535189A JPH0682662B2 JP H0682662 B2 JPH0682662 B2 JP H0682662B2 JP 1185351 A JP1185351 A JP 1185351A JP 18535189 A JP18535189 A JP 18535189A JP H0682662 B2 JPH0682662 B2 JP H0682662B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- forming
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にサブミクロ
ン程度に微細化された多層配線構造に於ける平坦性及び
スルーホールの被覆性に関する。
ン程度に微細化された多層配線構造に於ける平坦性及び
スルーホールの被覆性に関する。
従来、多層配線構造を持った微細半導体装置の製造方法
は、例えば特公昭51-21753に示される第２図の如く、ト
ランジスタや抵抗等の半導体素子が作り込まれたシリコ
ン基板11上の第１の絶縁膜12等を介して、素子から電極
取り出し用のコンタクトホールを開孔した後、Al合金等
を約0.5〜1.0μｍスパッタリングし、フォトエッチング
により所望形状にパターニングし、第１の金属配線13を
形成した後、層間絶縁膜として、SiH4とO2をプラズマや
熱反応させたシリコン酸化膜でなる第２の絶縁膜14を0.
5〜0.8μｍ程度気相成長させ、更に微細化構造に於ける
平坦化の必要性からアルコール類にシラノール等を溶か
した塗布ガラス15をスピンコートし、第１の金属配線13
に支障ない温度でアニール後、該塗布ガラス15と第２の
絶縁膜14をフォトレジスト16をマスクにして、CF4、CHF
3やC2F6ガス等を用いたドライエッチングしスルーホー
ルを開孔し（第２図（ａ））、前記フォトレジスト16を
除去した後、Al合金をスパッタリングしフォトエッチン
グした第２の金属配線17を形成してから、更にパシペー
ション膜18を積層し（第２図（ｂ））最後に外部電極取
り出し用のパッド部を開孔している。
は、例えば特公昭51-21753に示される第２図の如く、ト
ランジスタや抵抗等の半導体素子が作り込まれたシリコ
ン基板11上の第１の絶縁膜12等を介して、素子から電極
取り出し用のコンタクトホールを開孔した後、Al合金等
を約0.5〜1.0μｍスパッタリングし、フォトエッチング
により所望形状にパターニングし、第１の金属配線13を
形成した後、層間絶縁膜として、SiH4とO2をプラズマや
熱反応させたシリコン酸化膜でなる第２の絶縁膜14を0.
5〜0.8μｍ程度気相成長させ、更に微細化構造に於ける
平坦化の必要性からアルコール類にシラノール等を溶か
した塗布ガラス15をスピンコートし、第１の金属配線13
に支障ない温度でアニール後、該塗布ガラス15と第２の
絶縁膜14をフォトレジスト16をマスクにして、CF4、CHF
3やC2F6ガス等を用いたドライエッチングしスルーホー
ルを開孔し（第２図（ａ））、前記フォトレジスト16を
除去した後、Al合金をスパッタリングしフォトエッチン
グした第２の金属配線17を形成してから、更にパシペー
ション膜18を積層し（第２図（ｂ））最後に外部電極取
り出し用のパッド部を開孔している。
しかしながら従来技術では、第１の配線スペースがサブ
ミクロン程度に微細化されてくると、SiH4とO2で気相成
長させたシリコン酸化膜はカスピングを生じ、塗布ガラ
スをスピンコートしてもスペースが埋まらなかったり、
平坦性も好ましくない。又アスペクト比が約0.7以上に
もなる為、仮に層間絶縁膜の付き回りが良くても、第１
金属配線13のスペース部には、該配線厚み相当の溝が形
成されるので、ここに塗布ガラスの液留まりができ、特
に第１の金属配線13のスペースは0.8〜1.6μｍの所に
は、塗布ガラスが0.5μｍ以上も厚くなりクラック19が
発生する。
ミクロン程度に微細化されてくると、SiH4とO2で気相成
長させたシリコン酸化膜はカスピングを生じ、塗布ガラ
スをスピンコートしてもスペースが埋まらなかったり、
平坦性も好ましくない。又アスペクト比が約0.7以上に
もなる為、仮に層間絶縁膜の付き回りが良くても、第１
金属配線13のスペース部には、該配線厚み相当の溝が形
成されるので、ここに塗布ガラスの液留まりができ、特
に第１の金属配線13のスペースは0.8〜1.6μｍの所に
は、塗布ガラスが0.5μｍ以上も厚くなりクラック19が
発生する。
一方、スルーホール開孔時層間絶縁膜はドライエッチン
グにより異方性エッチングされるので、スルーホールの
側面はほぼ垂直になり、エッジ部分での第２の金属配線
17のステップカバレージが悪く、コンタクトやエレクト
ロマイグレーションの劣化、断線あるいはパシペーショ
ン膜18のボイド21等から信頼性、歩留りが問題となって
いる。一方HF系の水溶液でウェットエッチングを施して
テーパーをかけることも試みられているが、平坦化用塗
布ガラス膜15は高温アニールが出来ないので、HF系水溶
液に対するエッチング速度が極めて大きく、第３図の様
にサイドエッチングが異常に進んでしまう為、採用が出
来なかった。
グにより異方性エッチングされるので、スルーホールの
側面はほぼ垂直になり、エッジ部分での第２の金属配線
17のステップカバレージが悪く、コンタクトやエレクト
ロマイグレーションの劣化、断線あるいはパシペーショ
ン膜18のボイド21等から信頼性、歩留りが問題となって
いる。一方HF系の水溶液でウェットエッチングを施して
テーパーをかけることも試みられているが、平坦化用塗
布ガラス膜15は高温アニールが出来ないので、HF系水溶
液に対するエッチング速度が極めて大きく、第３図の様
にサイドエッチングが異常に進んでしまう為、採用が出
来なかった。
しかるに本発明は、かかる問題点を解決するもので、層
間絶縁膜のクラックの発生を防ぎ配線金属の平坦性を確
保しながら、スルーホール開孔の為のウェットエッチン
グ処理を可能ならしめ、テーパー化によりスルーホール
エッジ部に於ける金属配線のステップカバレージを良好
にし、多層配線を有する微細半導体装置の安定供給と信
頼性、歩留まりの向上を図ることを目的としたものであ
る。
間絶縁膜のクラックの発生を防ぎ配線金属の平坦性を確
保しながら、スルーホール開孔の為のウェットエッチン
グ処理を可能ならしめ、テーパー化によりスルーホール
エッジ部に於ける金属配線のステップカバレージを良好
にし、多層配線を有する微細半導体装置の安定供給と信
頼性、歩留まりの向上を図ることを目的としたものであ
る。
本発明の半導体装置の製造方法は、多層配線構造を持つ
半導体装置に於いて、少なくとも、所望表面に素子領域
が形成された半導体基板上に第１の絶縁膜を介して第１
の金属配線を形成する工程、気相成長による第２の絶縁
膜を形成する工程、有機シランとO3を含むガスを気相反
応させた第３の絶縁膜を積層させる工程、第３の絶縁膜
の所定膜厚を異方性エッチングする工程、塗布ガラスを
スピンコートする工程、該塗布ガラスの所定膜厚をドラ
イエッチングし除去する工程、フォトレジストをマスク
にしてウェットエッチングとドライエッチングの組み合
わせによりスルーホールを開孔する工程、前記フォトレ
ジストを除去した後第２の金属配線を形成する工程を含
むことを特徴とする。
半導体装置に於いて、少なくとも、所望表面に素子領域
が形成された半導体基板上に第１の絶縁膜を介して第１
の金属配線を形成する工程、気相成長による第２の絶縁
膜を形成する工程、有機シランとO3を含むガスを気相反
応させた第３の絶縁膜を積層させる工程、第３の絶縁膜
の所定膜厚を異方性エッチングする工程、塗布ガラスを
スピンコートする工程、該塗布ガラスの所定膜厚をドラ
イエッチングし除去する工程、フォトレジストをマスク
にしてウェットエッチングとドライエッチングの組み合
わせによりスルーホールを開孔する工程、前記フォトレ
ジストを除去した後第２の金属配線を形成する工程を含
むことを特徴とする。
本発明の一実施例を、第１図に基づいて詳細に説明す
る。サブミクロンルールのA12層構造のSiゲートCMOS-IC
に適用した場合に於いて、トランジスタや抵抗等の半導
体素子が作り込まれたシリコン基板11上の選択熱酸化や
気相成長シリコン酸化膜により第１の絶縁膜12を形成
し、電極取り出しの為コンタクトホールを開孔した後、
Cuを約0.5％含んだAl合金を約0.6μｍの厚みでスパッタ
リングしてから、Cl2等のハロゲンガスを含むドライエ
ッチャーでパターニングし、第１の金属配線13を施し
た。次に層間絶縁膜として、まず気相成長装置により37
0〜400℃でSiH4とN2Oを反応ガスとし約1.5torrでプラズ
マ気相反応させたシリコン酸化膜を第２の絶縁膜14とし
約0.7μｍ成長させた後、TEOS〔Si(OC2H5)4〕とO3を60t
orr、380℃の減圧下で反応させシリコン酸化膜を第３の
絶縁膜20とし約0.3〜0.4μｍ積層させた（第１図
（ａ））。このシリコン酸化膜は、カスピングがなく段
作部での付き回りはほぼ100％であり、溝部への埋まり
込みも良く、常圧でも同様である。続いてCHF3、CF4とA
r等によるプラズマエッチャーで約0.4μｍ異方性エッチ
ングし、平坦部の第３の絶縁膜20を除去し、第１の金属
配線13のスペースには側壁を残す（第１図（ｂ））。続
いて塗布ガラス15をスピンコートしてから約400℃のN2
雰囲気で30分のアニールすると、第１の金属配線13上に
は約７〜700Åで、段差部や溝部には厚くても0.4μｍ程
度の塗布ガラス15が溜まり平坦化される（第１図
（ｃ））。次に、１×10-4torr程度のAr雰囲気中で400W
の高周波バイアスをかけながら塗布ガラスを約1000Åス
パッタエッチングし、少なくとも第１の金属配線13上の
塗布ガラス15は除去する（第１図（ｄ））。尚、この塗
布ガラス15を除去する工程に於いては、反応性イオンエ
ッチャー（RIE）等を用いても良いが、塗布ガラス15の
エッチング速度が気相成長のシリコン酸化膜より相当大
きいため、平坦性が劣るので、スパッタエッチングやイ
オンミーリングの様な物理的に除去出来るものの方が好
しい。次に第１の金属配線13と上部金属配線のコンタク
トをとるスルーホールを開孔する為に、最小約0.8μｍ
径のホールパターンを持つフォトレジスト16をマスクに
してまずHF、NH4Fとの混合水溶液により2000Å程度の第
２の絶縁膜14をウェットエッチングし（第１図
（ｅ））、続けてCHF3、CF4とHeガスを用い300mtorrの
圧力で残った第２の絶縁膜14をドライエッチングしスル
ーホールを開孔した（第１図（ｆ））。この時スルーホ
ールエッジ部は等方的に、又底部は異方的にエッチング
されている。続いてフォトレジスト16を剥離後、Al合金
を約1.0μｍの厚みでスパッタリング、フォトエッチン
グし第２の金属配線17を施し、その後プラズマナイトラ
イドのパシベーション膜18を成長し、（第１図（ｇ））
更に外部電極取り出し用のパッド部を開孔してある。こ
の様にしてなる半導体装置は、多層配線構造に関わる全
体の平坦化を図ることが出来、更にスルーホールエッジ
部に於ける第２の金属配線17の被覆性が改善され、従来
に比べて歩留り、信頼性が改善された。
る。サブミクロンルールのA12層構造のSiゲートCMOS-IC
に適用した場合に於いて、トランジスタや抵抗等の半導
体素子が作り込まれたシリコン基板11上の選択熱酸化や
気相成長シリコン酸化膜により第１の絶縁膜12を形成
し、電極取り出しの為コンタクトホールを開孔した後、
Cuを約0.5％含んだAl合金を約0.6μｍの厚みでスパッタ
リングしてから、Cl2等のハロゲンガスを含むドライエ
ッチャーでパターニングし、第１の金属配線13を施し
た。次に層間絶縁膜として、まず気相成長装置により37
0〜400℃でSiH4とN2Oを反応ガスとし約1.5torrでプラズ
マ気相反応させたシリコン酸化膜を第２の絶縁膜14とし
約0.7μｍ成長させた後、TEOS〔Si(OC2H5)4〕とO3を60t
orr、380℃の減圧下で反応させシリコン酸化膜を第３の
絶縁膜20とし約0.3〜0.4μｍ積層させた（第１図
（ａ））。このシリコン酸化膜は、カスピングがなく段
作部での付き回りはほぼ100％であり、溝部への埋まり
込みも良く、常圧でも同様である。続いてCHF3、CF4とA
r等によるプラズマエッチャーで約0.4μｍ異方性エッチ
ングし、平坦部の第３の絶縁膜20を除去し、第１の金属
配線13のスペースには側壁を残す（第１図（ｂ））。続
いて塗布ガラス15をスピンコートしてから約400℃のN2
雰囲気で30分のアニールすると、第１の金属配線13上に
は約７〜700Åで、段差部や溝部には厚くても0.4μｍ程
度の塗布ガラス15が溜まり平坦化される（第１図
（ｃ））。次に、１×10-4torr程度のAr雰囲気中で400W
の高周波バイアスをかけながら塗布ガラスを約1000Åス
パッタエッチングし、少なくとも第１の金属配線13上の
塗布ガラス15は除去する（第１図（ｄ））。尚、この塗
布ガラス15を除去する工程に於いては、反応性イオンエ
ッチャー（RIE）等を用いても良いが、塗布ガラス15の
エッチング速度が気相成長のシリコン酸化膜より相当大
きいため、平坦性が劣るので、スパッタエッチングやイ
オンミーリングの様な物理的に除去出来るものの方が好
しい。次に第１の金属配線13と上部金属配線のコンタク
トをとるスルーホールを開孔する為に、最小約0.8μｍ
径のホールパターンを持つフォトレジスト16をマスクに
してまずHF、NH4Fとの混合水溶液により2000Å程度の第
２の絶縁膜14をウェットエッチングし（第１図
（ｅ））、続けてCHF3、CF4とHeガスを用い300mtorrの
圧力で残った第２の絶縁膜14をドライエッチングしスル
ーホールを開孔した（第１図（ｆ））。この時スルーホ
ールエッジ部は等方的に、又底部は異方的にエッチング
されている。続いてフォトレジスト16を剥離後、Al合金
を約1.0μｍの厚みでスパッタリング、フォトエッチン
グし第２の金属配線17を施し、その後プラズマナイトラ
イドのパシベーション膜18を成長し、（第１図（ｇ））
更に外部電極取り出し用のパッド部を開孔してある。こ
の様にしてなる半導体装置は、多層配線構造に関わる全
体の平坦化を図ることが出来、更にスルーホールエッジ
部に於ける第２の金属配線17の被覆性が改善され、従来
に比べて歩留り、信頼性が改善された。
尚、塗布ガラス15の所定膜厚をスパッタエッチングした
後に、膜厚調整の為気相成長によるシリコン酸化膜を更
に積層した構造のものにも適用したが、同様にスルーホ
ールエッジ部に於ける第２の金属配線17の被覆性が改善
され、塗布ガラスとAl配線の接触もなくなりコロージョ
ン対策もなされた。
後に、膜厚調整の為気相成長によるシリコン酸化膜を更
に積層した構造のものにも適用したが、同様にスルーホ
ールエッジ部に於ける第２の金属配線17の被覆性が改善
され、塗布ガラスとAl配線の接触もなくなりコロージョ
ン対策もなされた。
この他の実施例として、TEOSとO2を380℃、約8torrでプ
ラズマ気相反応させたシリコン酸化膜を第２の絶縁膜14
として適用したが、このシリコン酸化膜は、均一性、付
き回りも良く、カスピングもないため平坦性に優れ、更
にち密で耐コンタミ性にも優れていた。尚、第２の絶縁
膜14の形成はプラズマ反応に限らず、常圧もしくは減圧
の加熱反応も適用でき、SiH4やTEOSにO2、N2OやCO2を反
応させた膜や、これらの積層膜でも応用できる。
ラズマ気相反応させたシリコン酸化膜を第２の絶縁膜14
として適用したが、このシリコン酸化膜は、均一性、付
き回りも良く、カスピングもないため平坦性に優れ、更
にち密で耐コンタミ性にも優れていた。尚、第２の絶縁
膜14の形成はプラズマ反応に限らず、常圧もしくは減圧
の加熱反応も適用でき、SiH4やTEOSにO2、N2OやCO2を反
応させた膜や、これらの積層膜でも応用できる。
更に、本発明は、MOSICの層間絶縁膜に限らずバイポー
ラやDMOS及びこれらを組み合わせたICにも適用できる一
方、金属配線としては、Al合金に限られず、他金属、ケ
イ化物や半導体物質でもよく、更にハレーション、ヒロ
ック等の防止用キャップメタルやコンタクトバリヤーの
為にTi、Ｗ、Co、Mo等の高融点金属あるいはその窒化
物、ケイ化物および合金膜を積層化したものでも応用可
能である。
ラやDMOS及びこれらを組み合わせたICにも適用できる一
方、金属配線としては、Al合金に限られず、他金属、ケ
イ化物や半導体物質でもよく、更にハレーション、ヒロ
ック等の防止用キャップメタルやコンタクトバリヤーの
為にTi、Ｗ、Co、Mo等の高融点金属あるいはその窒化
物、ケイ化物および合金膜を積層化したものでも応用可
能である。
以上の様に本発明によれば、層間絶縁膜として、公知の
気相成長シリコン酸化膜と有機シランとO3による気相成
長シリコン酸化膜を積層し、異方性エッチングした後に
塗布ガラスを組合わせ、更に少なくともスルーホール開
孔領域の塗布ガラスをスパッタエッチング等により所定
膜厚を除去してから、スルーホールをウェットエッチン
グとドライエッチングの組み合わせにより開孔して、平
坦性とホールエッジ部に於ける金属配線の被覆性確保を
行ない、量産性、信頼性に優れた、微細多層配線構造を
持つ半導体装置の安定供給に寄与出来るものである。
気相成長シリコン酸化膜と有機シランとO3による気相成
長シリコン酸化膜を積層し、異方性エッチングした後に
塗布ガラスを組合わせ、更に少なくともスルーホール開
孔領域の塗布ガラスをスパッタエッチング等により所定
膜厚を除去してから、スルーホールをウェットエッチン
グとドライエッチングの組み合わせにより開孔して、平
坦性とホールエッジ部に於ける金属配線の被覆性確保を
行ない、量産性、信頼性に優れた、微細多層配線構造を
持つ半導体装置の安定供給に寄与出来るものである。
第１図（ａ）〜（ｇ）は、本発明による半導体装置の製
造方法の実施例を示す概略断面図である。 第２図（ａ）、（ｂ）と第３図は、従来の半導体装置の
製造方法に係わる概略断面図である。 11……シリコン基板 12……第１の絶縁膜 13……第１の金属配線 14……第２の絶縁膜 15……塗布ガラス 16……フォトレジスト 17……第２の金属配線 18……パシベーション膜 19……クラック 20……第３の絶縁膜 21……ボイド
造方法の実施例を示す概略断面図である。 第２図（ａ）、（ｂ）と第３図は、従来の半導体装置の
製造方法に係わる概略断面図である。 11……シリコン基板 12……第１の絶縁膜 13……第１の金属配線 14……第２の絶縁膜 15……塗布ガラス 16……フォトレジスト 17……第２の金属配線 18……パシベーション膜 19……クラック 20……第３の絶縁膜 21……ボイド
Claims (1)
- 【請求項１】半導体基板上に多層配線構造を有する半導
体装置において、前記半導体基板上に第１絶縁膜を形成
する工程、前記第１絶縁膜上に0.8μｍ以上1.6μｍ以下
の配線間隔を有する複数の前記第１配線を形成する工
程、前記第１配線及び前記半導体基板上に気相成長法に
より、第２絶縁膜を形成する工程、前記第２絶縁膜上に
有機シランとオゾンを含むガスにより気相成長させた第
３絶縁膜を形成する工程、前記第２絶縁膜及び前記第３
絶縁膜の所定膜厚をエッチング除去し、複数の前記第１
配線の間隙により生じた窪部を前記第３絶縁膜により埋
め込む工程、しかる後にスピンコートにより塗布ガラス
を塗布する表面平坦化工程、前記塗布ガラスを前記第３
絶縁膜が露出するまで除去するエッチング工程、露出し
た前記第２絶縁膜の所望の位置にフォトレジストを塗布
する工程、前記フォトレジストをマスクとしてウェット
エッチングにより前記フォトレジストの開口部に前記開
口部より開口面積が大きい穴部を形成する工程、前記穴
部に異方性エッチングにより前記第１配線に達するコン
タクトホールを形成する工程、前記スルーホールに第２
金属配線を形成し、前記第１配線と前記第２配線とを電
気的に接続させる工程を有することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185351A JPH0682662B2 (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185351A JPH0682662B2 (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0350727A JPH0350727A (ja) | 1991-03-05 |
| JPH0682662B2 true JPH0682662B2 (ja) | 1994-10-19 |
Family
ID=16169270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185351A Expired - Fee Related JPH0682662B2 (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682662B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61180458A (ja) * | 1985-02-05 | 1986-08-13 | Nec Corp | 半導体装置の製造方法 |
| JPS62261153A (ja) * | 1986-05-08 | 1987-11-13 | Nec Corp | 半導体装置の製造方法 |
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
| JP2716156B2 (ja) * | 1988-08-31 | 1998-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-07-18 JP JP1185351A patent/JPH0682662B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0350727A (ja) | 1991-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US5904576A (en) | Method of forming wiring structure | |
| JP2001185551A (ja) | 半導体装置の構造及び製造方法 | |
| JPH09172017A (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH0682662B2 (ja) | 半導体装置の製造方法 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 | |
| JPH05166944A (ja) | 半導体装置の配線形成方法 | |
| JP2000082740A (ja) | 半導体装置の製造方法 | |
| JPH09199591A (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH06275729A (ja) | 半導体装置の製造方法 | |
| JPH06252272A (ja) | 半導体装置及びその製造方法 | |
| JPH02260554A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |