JP2728073B2

JP2728073B2 - 半導体装置の製造方法

Info

Publication number: JP2728073B2
Application number: JP34163795A
Authority: JP
Inventors: 滋林
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1995-12-27
Filing date: 1995-12-27
Publication date: 1998-03-18
Anticipated expiration: 2015-12-27
Also published as: JPH09186232A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に多層の配線間に空洞を有する層間絶縁膜
の形成方法に関する。

【０００２】

【従来の技術】半導体素子の微細化に伴い、半導体装置
の構成には微細多層配線の採用が必須になる。このよう
な多層配線を有する半導体装置の層間絶縁膜としては、
上層の配線と下層の配線との間および同層の配線間の寄
生容量を低減する目的から、誘電率が比較的小さくなり
品質が安定するシリコン酸化膜系の絶縁膜が主流になっ
ている（シリコン酸化膜の比誘電率は約４である）。

【０００３】この半導体素子の微細化により、下層の配
線幅および配線間隔は縮小されるが、配線抵抗の増加を
避けるためには、ある程度の配線の断面積の確保が必要
とされる。その結果として、配線のアスペクト比（配線
の高さ／配線の幅）および配線間のアスペクト比（配線
の高さ／配線の配線間隔）は大きくなる。

【０００４】このようなことから、半導体素子が微細化
していくと、隣接する配線間に生じる寄生容量は、ます
ます増大するようになる。この寄生容量の増大は、配線
における信号の伝達スピードを遅らせるため、半導体集
積回路の高速化が進むにつれて、重要な問題となってき
ている。そこで、その寄生容量の低減の為に、様々な解
決策が考案されてきた。

【０００５】配線間の寄生容量は、配線間の物質の比誘
電率にも関係するため、寄生容量の低減策として、配線
間を比誘電率の低い絶縁膜で充填したり、空洞化するな
どの方法が試みられてきた。このなかで上記の空洞化
は、比誘電率が１程度と大幅に低減するため特に効果的
となる。

【０００６】この配線間の層間絶縁膜を空洞化する方法
として、特開平４−３３４０４７号公報に提案されてい
る技術がある。以下にこの従来の技術（以下、第１の従
来例と記す）の概要を図４に基づいて説明する。図４
は、空洞化した層間絶縁膜の形成方法を示す製造工程順
の断面図である。

【０００７】まず、図４（ａ）のように、半導体基板３
１上に第１の層間絶縁膜３２、第２の層間絶縁膜３３お
よび第３の層間絶縁膜３４が順次に積層して堆積され
る。次に、フォトリソグラフィ工程を経て、配線形成領
域を開口したレジストマスク３５が形成される。

【０００８】次に図４（ｂ）において、まずレジストマ
スク３５をエッチングマスクとして、第３の層間絶縁膜
３４が選択的に異方性エッチングされる。次いで、第２
の層間絶縁膜３３が、レジストマスク３５をエッチング
マスクにして等方性エッチングされる。この時、サイド
エッチングによって、第２の層間絶縁膜３３は横方向に
もエッチングされ、第３の層間絶縁膜３４がオーバーハ
ングの形状になる。さらに、第１の層間絶縁膜３２に異
方性のエッチングが施されて、半導体基板３１が露出さ
れる。

【０００９】次に、図４（ｃ）に示すように、ウエーハ
全面に電極用金属膜３６が付着される。この付着はスパ
ッタ法等でなされる。そして、リフトオフ法が適用さ
れ、レジストマスク３５上に被着した電極用金属膜３６
は、レジストマスク３５の剥離と同時に除去されるよう
になる。

【００１０】このようにして、図４（ｄ）に示すよう
に、半導体基板３１上に第１層配線３６ａが形成される
ことになる。次に、ウエーハ全面に第４の層間絶縁膜３
７が堆積される。この第４の層間絶縁膜３７の堆積後、
第２の層間絶縁膜３３で前記サイドエッチングされた領
域に空洞３８が形成される。このようにして、電極用金
属膜からできる第１層配線３６ａ間に空洞３８が設けら
れ、隣接する第１層配線３６ａ間は、半導体基板３１上
第１層の層間絶縁膜３２、第２の層間絶縁膜３３、第３
の層間絶縁膜３４、第４の層間絶縁膜３７および上記の
空洞３８でもって絶縁されるようになる。

【００１１】この他、同一層の配線間あるいは２層配線
の上層と下層の配線間を空洞化させる方法が特開昭５７
−１３３６４８号公報に記載されている（以下、この従
来の技術を第２の従来例と記す）。

【００１２】この方法は、概略すれば、フォトレジスト
上に第１層あるいは第２層の配線が形成され、この配線
形成後、前記フォトレジストが溶媒で除去される。この
ようにして、配線下のフォトレジストが溶け去り、この
溶け去った領域に空洞が形成されることになる。

【００１３】

【発明が解決しようとする課題】以上に説明したよう
に、配線間の寄生容量を低減する方法として、配線間に
空洞を形成する方法が提案されている。

【００１４】第１の従来例では、同一層にある隣接した
配線間の層間絶縁膜に空洞が形成される。この場合に
は、第２の層間絶縁膜３３のエッチングで等方的なエッ
チングが用いられ、第２の層間絶縁膜３３のサイドエッ
チングが必要とされる。しかし、半導体素子が微細化し
配線間の間隔すなわち配線間のスペースが狭くなると、
このサイドエッチング量の高度な制御が必須になる。こ
のため、この方法では、空洞の作製の制御が半導体素子
の微細化と共に困難になってくる。

【００１５】また、第２の従来例では、同一層にある隣
接した配線間あるいは上層配線と下層配線間に空洞が設
けられ、これらの配線間の寄生容量は低減される。しか
し、上層配線は空中に配設されるため、その機械的強度
が著しく弱くなるという問題が発生する。特に、配線が
微細になると、例え補強部が形成されるとしても、この
問題を回避するのは困難になる。

【００１６】また、パッシベーションやパッケージへの
封止時の応力緩和の為には、最上層配線の形成後に保護
膜を形成する必要があるが、層間絶縁膜中の空洞を残し
たまま、保護膜を形成するのは極めて困難を要する。

【００１７】さらに、この第２の従来例では、フォトレ
ジスト上に配線用の金属膜が被着されるため、この金属
膜の被着工程に発生する熱が問題となる。例えば、通常
用いられるスパッタ法でアルミニウム等の金属膜を被着
しようとすると、そのスパッタ温度は４００度以上に達
する。従って、有機系のフォトレジストの耐熱限界を超
えてしまうという問題がある。そこで、このフォトレジ
ストの代りにフォトレジスト以外の膜を用いようとすれ
ば、今度は、上記の配線形成後の前記膜の除去が困難に
なるという問題が生じる。

【００１８】本発明の目的は、以上のような問題点を解
決し、隣接する配線間および上層と下層の配線間に生じ
る寄生容量を低減すべく、層間絶縁膜中に空洞を容易に
形成する半導体装置の製造方法を提供することにある。

【００１９】

【課題を解決するための手段】このために本発明の半導
体装置の製造法方法は、半導体基板上に形成された第１
層配線の表面に第１の層間絶縁膜を被覆する工程と、前
記第１の層間絶縁膜上であり前記第１層配線間部あるい
は前記第１層配線上部に形成される窪みを埋め込むよう
に第２の層間絶縁膜を形成する工程と、前記第１の層間
絶縁膜および前記第２の層間絶縁膜に被着する第３の層
間絶縁膜を形成する工程と、スルーホールのパターンが
施されたレジストマスクを前記第３の層間絶縁膜上に形
成する工程と、前記レジストマスクをエッチングのマス
クにして前記第３の層間絶縁膜をエッチングし、さら
に、このエッチング過程で露出する第２の層間絶縁膜を
エッチングし前記窪みに埋め込まれた前記第２の層間絶
縁膜を除去して前記窪みに空洞を形成する工程とを含
む。

【００２０】ここで、前記第１の層間絶縁膜が前記第１
層配線間を埋め込まないように堆積される。

【００２１】さらに、前記エッチングで空洞を形成した
後、前記レジストマスクをエッチングマスクにして前記
第１の層間絶縁膜を異方性ドライエッチングし前記第１
層配線上に前記スルーホールを形成する。

【００２２】ここで、前記空洞を形成するための前記第
２の層間絶縁膜の前記エッチングの速度が、前記第３の
層間絶縁膜および前記第１の層間絶縁膜のエッチングの
速度より大きくなる。

【００２３】また、前記レジストマスクの形成におい
て、前記スルーホールのパターンの少なくとも一部が前
記窪みに重なるように形成される。

【００２４】本発明の半導体装置の製造方法において、
具体的には、前記第１の層間絶縁膜および前記第３の層
間絶縁膜として、プラズマＣＶＤ法で形成されるシリコ
ン酸化膜が用いられ、前記第２の層間絶縁膜として、塗
布法で形成されるＳＯＧ膜が用いられる。

【００２５】

【発明の実施の形態】次に、図１乃至図３に基づいて本
発明の実施の形態を説明する。図１は、本発明の方法で
形成した場合の２層配線の構造の一例である。ここで、
図１（ａ）は、その平面図であり、図１（ｂ）は、図１
（ａ）に記したＡ−Ｂで切断したところの断面図であ
る。そして、図２および図３は、この２層配線の構造の
製造方法を示すための工程順の断面図である。

【００２６】図１（ａ）と図１（ｂ）に示すように、シ
リコン基板１と、シリコン基板１の表面に形成された拡
散層２とを被覆する絶縁膜層３が形成されている。そし
て、この絶縁膜層３の所定の領域に拡散層２に達するコ
ンタクトホール４が形成されている。さらに、このコン
タクトホール４を通して拡散層２に接続する第１層配線
５が形成され、この第１層配線５に隣接して別の第１層
配線５ａも配設されている。

【００２７】そして、この第１層配線５および５ａと絶
縁膜層３を被覆するように第１の層間絶縁膜６が形成さ
れている。この第１の層間絶縁膜６は、図１（ｂ）に示
すように、第１層配線５および５ａ間を埋め込まないよ
うに形成されている。

【００２８】そして、この第１層配線５上あるいは隣接
する第１層配線５および５ａ間に空洞７が形成されてい
る。そして、この空洞７上および第１の層間絶縁膜６上
に第３の層間絶縁膜８が形成されている。さらに、図１
（ａ）と図１（ｂ）に示すように、第１の層間絶縁膜６
と第３の層間絶縁膜８の所定の領域に第１層配線５に達
するスルーホール９が形成されている。

【００２９】そして、このスルーホール９を通して第１
層配線５に接続する第２層配線１０が形成されている。
このように、第１層配線間あるいは第１層配線と第２層
配線の間に多くの空洞が形成される２層配線の構造とな
る。

【００３０】次に、このように配線層間に空洞を有する
２層配線の製造方法を図２と図３に基づいて説明する。

【００３１】図２（ａ）に示すように、シリコン基板１
上に公知である不純物のイオン注入とその熱処理で拡散
層２が形成される。次に、このシリコン基板１および上
記の拡散層２を被覆するようして絶縁膜層３が堆積され
る。ここで、この絶縁膜層３は、化学気相成長（ＣＶ
Ｄ）法で堆積される膜厚５００ｎｍ程度のシリコン酸化
膜である。

【００３２】次に、この絶縁膜層３内に、拡散層２との
電気的接続を確保するためのコンタクトホール４が形成
される。そして、ウエーハ全面にアルミニウム合金膜が
厚さ７００ｎｍ程度に堆積される。この後、フォトリソ
グラフィ工程とドライエッチング工程を経て、第１層配
線５および５ａがパターニングされる。

【００３３】次に、図２（ｂ）に示すように、第１層配
線５および５ａを被覆し絶縁膜層３上に被着する第１の
層間絶縁膜６が堆積される。この第１の層間絶縁膜６
は、例えば、プラズマＣＶＤ法により膜厚１００ｎｍ程
度のシリコン酸化膜である。ここで、第１層配線５と第
１層配線５ａとの間隔すなわち配線間のスペースは０．
６μｍ程度である場合に、この第１の層間絶縁膜６は、
第１層配線間を充填することはない。すなわち、第１層
配線間には窪みが設けられることになる。

【００３４】次に、第１の層間絶縁膜６上に、スピン・
オン・グラス（ＳＯＧ）膜として例えば有機系のシリカ
（シリカガラス）が塗布され、余剰分はエッチバックあ
るいは化学的機械研磨（ＣＭＰ）法で除去される。この
ようにして、図２（ｃ）に示すように、第２の層間絶縁
膜１１が平坦化されて形成される。この時、第２の層間
絶縁膜１１は、第１の層間絶縁膜６上の上記窪みに埋設
され、下層の段差を緩和し平坦性を向上する役割を担っ
ている。なお、この時、第２の層間絶縁膜１１によって
埋め込まれていない部分については、第１の層間絶縁膜
６が表面に露出することになる。

【００３５】続いて、第１層の層間絶縁膜６上および第
２層の層間絶縁膜１１上に、例えばプラズマＣＶＤ法で
シリコン酸化膜が膜厚４００ｎｍ程度に堆積されて、図
３（ａ）に示すように、第３の層間絶縁膜８が形成され
る。

【００３６】次に、図３（ｂ）に示すように、第３の層
間絶縁膜８上にレジストマスク１２が、公知のフォトリ
ソグラフィ技術で形成される。そして、第１層配線５と
電気的な導通を取るためのスルーホール９がエッチング
で開口され形成されることになる。この時、スルーホー
ル９のパターンの一部が、図３（ｂ）に示したような接
触部９ａで第２の層間絶縁膜１１と接するか、または、
これらのスルーホール９のパターンが第２の層間絶縁膜
１１上に重なるように設定されている。

【００３７】このスルーホール９の形成工程では、この
レジストマスク１２がマスクにされ、初めに、フッ化水
素酸とフッ化アンモニウムの混合溶液中で第３の層間絶
縁膜８の等方性エッチングがなされる。そして同時に空
洞７も形成される。この時、第３の層間絶縁膜８のエッ
チング速度を例えば２５０ｎｍ／分とすると、２分間の
エッチングを施した場合、始めの１分３５秒でエッチン
グ面は第３の層間絶縁膜８の下部境界に達し、残りの２
５秒で第２の層間絶縁膜１１の全てがエッチング除去さ
れるようになる。ここで、この第２の層間絶縁膜１１の
エッチング除去は、上記接触部９ａを通って入り込む上
記の混合溶液でもって行われる。ここで、この時の有機
系のシリカよりなる第２の層間絶縁膜１１のエッチング
速度は、プラズマＣＶＤ法で堆積されたシリコン酸化膜
である第１の層間絶縁膜６および第３の層間絶縁膜８の
エッチング速度と比較して充分大きい（１０００倍以上
に達する）ため、この第２の層間絶縁膜１１は選択的に
除去されることになる。

【００３８】次に、レジストマスク１２をエッチングマ
スクにして、さらに、第１の層間絶縁膜６に異方性のド
ライエッチングが施される。以上のようにして、第１層
配線５に達するスルーホール９が形成され、さらに、Ｓ
ＯＧ膜である第２の層間絶縁膜１１の除去された領域に
空洞７が形成されることになる。ここで、このＳＯＧ膜
は無機シリカでもよい。

【００３９】この工程後、レジストマスク１２は除去さ
れる。そして、ウエーハ全面に、例えば膜厚９００ｎｍ
のアルミニウム合金膜がスパッタ法で堆積され、フォト
リソグラフィ技術およびドライエッチング技術でもって
アルミニウム合金膜はパターニングされ、第２層配線１
０が形成される。

【００４０】以上の製造方法により、図１（ｂ）の断面
図に示すように、隣接する第１層配線５および５ａ間の
第１の層間絶縁膜６上に空洞７が設けられる。これによ
って層間絶縁膜の比誘電率を低減し、配線間の寄生容量
を低減することが可能となる。さらに、第１層配線５と
第２層配線１０との間の層間絶縁膜中にも空洞７が形成
される。このため、上層と下層の配線間においても、寄
生容量は低減されるようになる。

【００４１】また、本発明における層間絶縁膜では、空
洞７の上下に第１の層間絶縁膜６および第３の層間絶縁
膜８がサンドイッチ上に形成されるため、層間絶縁膜の
充分な機械的強度が確保される。また、空洞７は、下層
の段差を緩和するために設けられた第２の層間絶縁膜１
１の領域に形成されるため、特に下層の段差の激しい第
１層配線５が密集する領域で多く形成されることにな
り、それだけ寄生容量の低減効果が顕著となる。

【００４２】以上の製造方法においては、第１の層間絶
縁膜６および第３の層間絶縁膜８にはプラズマＣＶＤ法
で堆積されるシリコン酸化膜が用いられたが、その他に
も、例えば、プラズマＣＶＤ法で形成されるシリコン窒
化酸化膜またはシリコン窒化膜等が使用される。あるい
は、それ以外の絶縁膜も用いることができる。

【００４３】また、第１層配線５，５ａおよび第２層配
線１０の材料としては、アルミニウム以外の金属や金属
シリサイド等の導電膜が用いられてもよい。更には、こ
れらの積層構造の金属膜でも良い。そして、スルーホー
ルの埋設にあたっては、第２層配線以外に、タングステ
ンプラグ等が用いられてもよい。

【００４４】一方、第２の層間絶縁膜１１の材料として
は、ＳＯＧ膜以外でも、埋設性の良い絶縁膜で第１の層
間絶縁膜６および第３の層間絶縁膜８に比べエッチング
速度の大きな膜でもよい。

【００４５】さらに、この製造方法においては、スルー
ホール９と空洞７とは同一の工程で形成されたが、別々
のエッチング工程で形成することも可能である。

【００４６】この実施の形態では、第１層配線と第２層
配線の間の層間絶縁膜の場合について説明したが、さら
に上層の配線間の層間絶縁膜にも同様に適用できること
に言及しておく。

【００４７】

【発明の効果】以上に説明したように、本発明の層間絶
縁膜への空洞の形成方法では、第１の層間絶縁膜と第３
の層間絶縁膜に挟まれて、第１の層間絶縁膜および第３
の層間絶縁膜よりエッチング速度の非常に大きな第２の
層間絶縁膜が形成される。そして、これの層間絶縁膜に
スルーホールが形成されると共に第２の層間絶縁膜は完
全に除去され、この除去された領域に空洞が形成され
る。

【００４８】このようにして、簡便な方法で層間絶縁膜
中に空洞が形成され、層間絶縁膜の比誘電率が下がり、
隣接する同層の配線間や異層の配線間に生じる寄生容量
が低減される。

【００４９】そして、超高速化の必要なＢｉＣＭＯＳ型
のＳＲＡＭあるいはマイクロプロセッサーの製造が容易
になる。

【００５０】また、層間絶縁膜は空洞の上下に第１およ
び第３の層間絶縁膜を有するため、充分な機械的強度が
確保されるようになる。

【００５１】さらに、本発明の製造方法は、従来のＳＯ
Ｇ膜を用いた平坦化のプロセスをベースとしているた
め、空洞の形成のための特別な工程を必要とせず、容易
に製造が可能である。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明するための配線部の
平面図と断面図である。

【図２】本発明の実施の形態を説明する製造工程順の断
面図である。

【図３】本発明の実施の形態を説明する製造工程順の断
面図である。

【図４】従来の技術を説明するための製造工程順の断面
図である。

【符号の説明】

１シリコン基板２拡散層３絶縁膜層４コンタクトホール５，５ａ，３６ａ第１層配線６，３２第１の層間絶縁膜７，３８空洞８，３４第３の層間絶縁膜９スルーホール９ａ接触部１０第２層配線１１，３３第２の層間絶縁膜１２，３５レジストマスク３１半導体基板３６電極用金属膜３７第４の層間絶縁膜

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上に形成された第１層配線の
表面に第１の層間絶縁膜を被覆する工程と、前記第１の
層間絶縁膜上であり前記第１層配線間部あるいは前記第
１層配線上部に形成される窪みを埋め込むように第２の
層間絶縁膜を形成する工程と、前記第１の層間絶縁膜お
よび前記第２の層間絶縁膜に被着する第３の層間絶縁膜
を形成する工程と、スルーホールのパターンが施された
レジストマスクを前記第３の層間絶縁膜上に形成する工
程と、前記レジストマスクをエッチングのマスクにして
前記第３の層間絶縁膜をエッチングし、さらに、このエ
ッチング過程で露出する第２の層間絶縁膜をエッチング
し前記窪みに埋め込まれた前記第２の層間絶縁膜を除去
して前記窪みに空洞を形成する工程と、を含むことを特
徴とする半導体装置の製造方法。
【請求項２】前記第１の層間絶縁膜が前記第１層配線
間を埋め込まないように堆積されることを特徴とする請
求項１記載の半導体装置の製造方法。
【請求項３】前記エッチングで空洞を形成した後、前
記レジストマスクをエッチングマスクにして前記第１の
層間絶縁膜を異方性ドライエッチングし前記第１層配線
上に前記スルーホールを形成すると共に前記スルーホー
ルを通して前記第１層配線に接続する第２層配線を形成
することを特徴とする請求項１または請求項２記載の半
導体装置の製造方法。
【請求項４】前記空洞を形成するための前記第２の層
間絶縁膜の前記エッチングの速度が、前記第３の層間絶
縁膜および前記第１の層間絶縁膜のエッチングの速度よ
り大きくなることを特徴とする請求項１、請求項２また
は請求項３記載の半導体装置の製造方法。
【請求項５】前記レジストマスクの形成において、前
記スルーホールのパターンの少なくとも一部が前記窪み
に重なるように形成されることを特徴とする請求項４記
載の半導体装置の製造方法。
【請求項６】前記第１の層間絶縁膜および前記第３の
層間絶縁膜がプラズマＣＶＤ法で形成されるシリコン酸
化膜であり、前記第２の層間絶縁膜が塗布法で形成され
るＳＯＧ膜であることを特徴とする請求項４または請求
項５記載の半導体装置の製造方法。