JPH02151034A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02151034A JPH02151034A JP30500188A JP30500188A JPH02151034A JP H02151034 A JPH02151034 A JP H02151034A JP 30500188 A JP30500188 A JP 30500188A JP 30500188 A JP30500188 A JP 30500188A JP H02151034 A JPH02151034 A JP H02151034A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tungsten
- connection hole
- film
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 230000008021 deposition Effects 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 36
- 239000011229 interlayer Substances 0.000 claims description 19
- 230000002265 prevention Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 abstract description 39
- 239000010937 tungsten Substances 0.000 abstract description 39
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 37
- 238000000151 deposition Methods 0.000 abstract description 15
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 239000002184 metal Substances 0.000 abstract description 12
- 230000003449 preventive effect Effects 0.000 abstract 3
- 238000005137 deposition process Methods 0.000 abstract 2
- 238000001465 metallisation Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910017982 Ag—Si Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- -1 tungsten or copper Chemical class 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、半導体装置の製造方法、特に多層配線を施し
た半導体装置における深さの異なる配線接続穴を導電物
質で平坦に埋め込む際に使用して最適な半導体装置の製
造方法に関する。
た半導体装置における深さの異なる配線接続穴を導電物
質で平坦に埋め込む際に使用して最適な半導体装置の製
造方法に関する。
(従来の技術)
従来、層間絶縁膜に設けた配線接続穴を金属等の導電物
質で埋め込む方法としては、タングステン等の金属の選
択成長法(以下、単に選択成長法という)や、タングス
テン等の導電物質の全面堆積後にエッチバックを施して
、接続穴の中のみにこのタングステン等を残す方法(同
じ(、エッチバック法という)が一般に知られている。
質で埋め込む方法としては、タングステン等の金属の選
択成長法(以下、単に選択成長法という)や、タングス
テン等の導電物質の全面堆積後にエッチバックを施して
、接続穴の中のみにこのタングステン等を残す方法(同
じ(、エッチバック法という)が一般に知られている。
即ち、上記選択成長法は、第2図に示すように、シリコ
ン基板等の半導体基板1の上面に、CVD法等により、
酸化膜(S I O2膜)2を堆積させ、この上面にア
ルミニウム合金(A、Q−3膜合金)等により第1の配
線3をバターニングし、更にこの上面に層間絶縁層4′
を堆積させた後、この層間絶縁膜4′に上記第1の配線
3の表面まで延びる配線接続穴5′を設ける(同図(a
))。この状態で、例えばWF とS I H4ガス
の反応によって、第1の配線3上にのみ、選択的に導電
物質たるタングステン6を成長させる(同図(b))。
ン基板等の半導体基板1の上面に、CVD法等により、
酸化膜(S I O2膜)2を堆積させ、この上面にア
ルミニウム合金(A、Q−3膜合金)等により第1の配
線3をバターニングし、更にこの上面に層間絶縁層4′
を堆積させた後、この層間絶縁膜4′に上記第1の配線
3の表面まで延びる配線接続穴5′を設ける(同図(a
))。この状態で、例えばWF とS I H4ガス
の反応によって、第1の配線3上にのみ、選択的に導電
物質たるタングステン6を成長させる(同図(b))。
しかる後に、層間絶縁膜4′の上面にアルミニウム合金
等により第2の配線7をパターニングして、両配線3.
7をタングステン6を介して電気的に接続するようにし
たものである。
等により第2の配線7をパターニングして、両配線3.
7をタングステン6を介して電気的に接続するようにし
たものである。
しかしながら、この選択成長法では、タングステン6の
成長速度は通常一定であるため、この接続穴5′の深さ
が異なっている場合に、これを平坦に埋め込むことは一
般に困難である。
成長速度は通常一定であるため、この接続穴5′の深さ
が異なっている場合に、これを平坦に埋め込むことは一
般に困難である。
この深さの異なる接続穴は、例えば第4図に示すように
、3層金属配線の第1の配線3と第3の配線10と間の
第1配線用接続穴58′、第2の配線5と第3の配線1
0と間の第2配線用接続穴(図示せず)の2種類の接続
穴が混在する場合等に生じる。
、3層金属配線の第1の配線3と第3の配線10と間の
第1配線用接続穴58′、第2の配線5と第3の配線1
0と間の第2配線用接続穴(図示せず)の2種類の接続
穴が混在する場合等に生じる。
また、エッチバック法は、第3図に示すように、上記第
2図に示すものと同様にして接続穴5′を形成した後(
同図(a)) 、例えばカバレージの良いCVD法等に
より、この全表面に導電物質としpのタングステン6′
を堆積させ、しかる後、粘性の低い平坦化レジスト8で
平坦化させる(同図(b))。そして、反応性イオンエ
ツチングを施すことにより、接続穴5′の中の位置する
タングステン6のみを残しく同図(C)、上記と同様に
第2の配線7をパターニングするようにしたものである
。
2図に示すものと同様にして接続穴5′を形成した後(
同図(a)) 、例えばカバレージの良いCVD法等に
より、この全表面に導電物質としpのタングステン6′
を堆積させ、しかる後、粘性の低い平坦化レジスト8で
平坦化させる(同図(b))。そして、反応性イオンエ
ツチングを施すことにより、接続穴5′の中の位置する
タングステン6のみを残しく同図(C)、上記と同様に
第2の配線7をパターニングするようにしたものである
。
しかしながら、このエッチバックによってタングステン
等の導電物質を接続穴に埋め込むエッチバック法でも、
深さの異なる接続穴は埋めにくいという欠点がある。
等の導電物質を接続穴に埋め込むエッチバック法でも、
深さの異なる接続穴は埋めにくいという欠点がある。
即ち7、この場合、タングステン6は接続穴5′の底面
と周囲の側面との両方からほぼ同じ速度で堆積する。従
って、堆積膜厚が接続穴5′の半径より大きければ、理
論的には完全に埋まって平坦となる。しかしながら、接
続穴5′は種々のサイズが存在するので、全てのサイズ
の接続穴5′を平坦に埋め込むのは一般に不可能である
。
と周囲の側面との両方からほぼ同じ速度で堆積する。従
って、堆積膜厚が接続穴5′の半径より大きければ、理
論的には完全に埋まって平坦となる。しかしながら、接
続穴5′は種々のサイズが存在するので、全てのサイズ
の接続穴5′を平坦に埋め込むのは一般に不可能である
。
更に、この方法では、接続穴5′の入口の付近でタング
ステンが暑く堆積する傾向があるので、あまり深い接続
穴5′を完全に埋めることが困難である。
ステンが暑く堆積する傾向があるので、あまり深い接続
穴5′を完全に埋めることが困難である。
そこで、多層配線の場合で、例えば第4図に示すように
、第1の配線3と第3の配線10との間の第1配線用接
続穴58′、及び第2の配線7と第3の配線10との間
の第2配線用接続穴(図示せず)をタングステン6等の
導電物質で埋め込む時には、通常、第1の配線3と第2
の配線7との間の第1層間絶縁膜4に第1の接続穴5′
を形成し、この接続穴5′内に上記選択成長法またはエ
ッチバrり法で導電物質たるタングステン6を一旦埋め
込んでおき、第2の配線7と第3の配線10との間の第
2層間絶縁膜9に第2の接続穴5′を設け、この接続穴
5′を、再度上記と同様にして埋め込むという方法が採
用されていた。
、第1の配線3と第3の配線10との間の第1配線用接
続穴58′、及び第2の配線7と第3の配線10との間
の第2配線用接続穴(図示せず)をタングステン6等の
導電物質で埋め込む時には、通常、第1の配線3と第2
の配線7との間の第1層間絶縁膜4に第1の接続穴5′
を形成し、この接続穴5′内に上記選択成長法またはエ
ッチバrり法で導電物質たるタングステン6を一旦埋め
込んでおき、第2の配線7と第3の配線10との間の第
2層間絶縁膜9に第2の接続穴5′を設け、この接続穴
5′を、再度上記と同様にして埋め込むという方法が採
用されていた。
なお、上記エッチバックにより埋め込む方法は、エッチ
バック工程が入っているので、工程が複雑となって、コ
ストのアップに繋がってしまうという欠点がある。
バック工程が入っているので、工程が複雑となって、コ
ストのアップに繋がってしまうという欠点がある。
(発明が解決しようとする課題)
しかしながら、上記従来例のように各層間絶縁膜4,9
毎に接続穴5’ 、5’の形成及びこの埋込みを行うこ
とは、工程的にかなり複雑になってしまう。
毎に接続穴5’ 、5’の形成及びこの埋込みを行うこ
とは、工程的にかなり複雑になってしまう。
更に、下層の第1の接続穴5′と上層の第2の接続穴5
′とのホトエツチング工程での位置ずれを考慮すると、
第4図に示すように、第2の配線7による接続部7′を
その全周に亙って再接続穴5′ 51よりも距離「の分
だけ余裕を取った大きさにパターニングする必要がある
。このため、第2の配線7における各配線間のピッチp
は、この距離1分だけ制限を受け、例えば第2の配線の
ライン幅が1.0μm1間隔1.0μmに対し、この距
#irは0.5μm程度必要なので、このピッチpは最
低でも2.5μmとなってしまい、高集積化に対する制
限を受けてしまうといった問題点があった。
′とのホトエツチング工程での位置ずれを考慮すると、
第4図に示すように、第2の配線7による接続部7′を
その全周に亙って再接続穴5′ 51よりも距離「の分
だけ余裕を取った大きさにパターニングする必要がある
。このため、第2の配線7における各配線間のピッチp
は、この距離1分だけ制限を受け、例えば第2の配線の
ライン幅が1.0μm1間隔1.0μmに対し、この距
#irは0.5μm程度必要なので、このピッチpは最
低でも2.5μmとなってしまい、高集積化に対する制
限を受けてしまうといった問題点があった。
本発明は上記に鑑み、複雑な工程を付加してしまったり
、上層の配線のピッチを増大してしまうことなく下地レ
イヤの異なった接続穴、例えば第1の配線、第2の配線
及び半導体基板等と第3の配線等の深さの異なる接続穴
を、工程が比較的簡単な金属の選択成長法を用いて、平
坦に埋め込むことができる半導体装置の製造方法を提供
することを目的とする。
、上層の配線のピッチを増大してしまうことなく下地レ
イヤの異なった接続穴、例えば第1の配線、第2の配線
及び半導体基板等と第3の配線等の深さの異なる接続穴
を、工程が比較的簡単な金属の選択成長法を用いて、平
坦に埋め込むことができる半導体装置の製造方法を提供
することを目的とする。
(課題を解決するための手段)
上記目的を達成するため、本発明にかかる半導体装置の
製造方法は、半導体基板上に下層の配線、層間絶縁膜、
上層の配線及び層間絶縁膜を順次形成し、この層間絶縁
膜に下層及び上層の配線の表面まで延びる配線接続穴を
設けるとともに、この接続穴内を導電物質で埋め込むよ
うにした半導体装置の製造方法において、上層に位置す
る配線の上面に導電物質の堆積防止膜を形成し、下層の
配線まで延びる接続穴内に上層の配線の表面に達する位
置まで導電物質が埋め込まれた時に、上記上層の配線上
に設けた堆積防止膜を除去し、しかる後、再度接続穴内
に導電物質を埋め込むようにしたものである。
製造方法は、半導体基板上に下層の配線、層間絶縁膜、
上層の配線及び層間絶縁膜を順次形成し、この層間絶縁
膜に下層及び上層の配線の表面まで延びる配線接続穴を
設けるとともに、この接続穴内を導電物質で埋め込むよ
うにした半導体装置の製造方法において、上層に位置す
る配線の上面に導電物質の堆積防止膜を形成し、下層の
配線まで延びる接続穴内に上層の配線の表面に達する位
置まで導電物質が埋め込まれた時に、上記上層の配線上
に設けた堆積防止膜を除去し、しかる後、再度接続穴内
に導電物質を埋め込むようにしたものである。
(作 用)
上記のように構成した本発明によれば、タングステン等
の金属の選択成長法によって、接続穴の埋込みを行う際
、上層の配線には導電物質の堆積防11−膜が形成され
ているため、この上面にはタングステン等の金属が堆積
されず、従ってこの堆積防止膜のない、深い接続穴の中
のみにタングステン等の金属が成長する。そして、深い
接続穴が途中まで埋まり、浅い接続穴と同じ深さになっ
たところで堆積防止膜を除去し、再度タングステン等の
金属の選択成長を行うことにより、深い接続穴と浅い接
続穴とを均一に埋めることができる。
の金属の選択成長法によって、接続穴の埋込みを行う際
、上層の配線には導電物質の堆積防11−膜が形成され
ているため、この上面にはタングステン等の金属が堆積
されず、従ってこの堆積防止膜のない、深い接続穴の中
のみにタングステン等の金属が成長する。そして、深い
接続穴が途中まで埋まり、浅い接続穴と同じ深さになっ
たところで堆積防止膜を除去し、再度タングステン等の
金属の選択成長を行うことにより、深い接続穴と浅い接
続穴とを均一に埋めることができる。
(実施例)
以下、本発明の一実施例を第1図を参照して説明する。
先ず、シリコン基板等の半導体基板1上にトランジスタ
、抵抗及び容量等の素子(図示せず)を形成した後、C
VD法等により、この全面に酸化膜(S iO2膜)2
を、例えば5000A程度堆積させる。そして、この酸
化膜2の一部に素子と第1の配線3との接続穴(図示せ
ず)を穿設した後、第1の配線3を形成するための、第
1のアルミニウム合金(Ag−Si合金)膜等の導電膜
を、例えば8000人程度0厚さにスパッタリング法等
により形成する。次に、第1の導電膜上に、フォトレジ
スト(図示せず)を全面に塗布し、残ったフォトレジス
トをマスクに第1の導電膜を反応性イオンエツチングに
よりエツチングして、第1の配線(上層の配線)3を形
成する(同図(a))。
、抵抗及び容量等の素子(図示せず)を形成した後、C
VD法等により、この全面に酸化膜(S iO2膜)2
を、例えば5000A程度堆積させる。そして、この酸
化膜2の一部に素子と第1の配線3との接続穴(図示せ
ず)を穿設した後、第1の配線3を形成するための、第
1のアルミニウム合金(Ag−Si合金)膜等の導電膜
を、例えば8000人程度0厚さにスパッタリング法等
により形成する。次に、第1の導電膜上に、フォトレジ
スト(図示せず)を全面に塗布し、残ったフォトレジス
トをマスクに第1の導電膜を反応性イオンエツチングに
よりエツチングして、第1の配線(上層の配線)3を形
成する(同図(a))。
次に、第1の配線3と第2の配線7との間の第1層間絶
縁膜4を次のようにして形成する。即ち、プラズマCV
D等により酸化膜(S iO2)を、例えば8000八
程度堆積させ、しかる後にスピンオングラフを回転塗布
して加熱キュアを施した後、エッチバックにより平坦部
のスピンオングラフをエツチング除去し、その上に再度
プラズマCVD等により酸化膜(S iO2)を、例え
ば5000人程度堆積させる。そして、第1層間絶縁膜
4の一部に第2の配線7と素子または第1の配線3との
接続穴(図示せず)を穿設した後、第2のアルミニウム
合金等の導電膜を全面にスパッタリング法等により形成
し、更にこの上面に、タングステン等の導電膜の堆積防
止膜としてのシリコン酸化膜11を、プラズマCVD等
により、500A程度堆積させる。そして、上記第1の
配線3と同様に、ホトエツチング工程等を経て、第2の
配線(上層の配線)7をパターニングする(同図(b)
)。
縁膜4を次のようにして形成する。即ち、プラズマCV
D等により酸化膜(S iO2)を、例えば8000八
程度堆積させ、しかる後にスピンオングラフを回転塗布
して加熱キュアを施した後、エッチバックにより平坦部
のスピンオングラフをエツチング除去し、その上に再度
プラズマCVD等により酸化膜(S iO2)を、例え
ば5000人程度堆積させる。そして、第1層間絶縁膜
4の一部に第2の配線7と素子または第1の配線3との
接続穴(図示せず)を穿設した後、第2のアルミニウム
合金等の導電膜を全面にスパッタリング法等により形成
し、更にこの上面に、タングステン等の導電膜の堆積防
止膜としてのシリコン酸化膜11を、プラズマCVD等
により、500A程度堆積させる。そして、上記第1の
配線3と同様に、ホトエツチング工程等を経て、第2の
配線(上層の配線)7をパターニングする(同図(b)
)。
次に、上記第1層間絶縁膜4と同様にして、第2層間絶
縁膜9を形成する。そして、フォトレジスト12をこの
全面に塗布し、ホトエツチング工程により、層間絶縁膜
4.9の接続穴5a、5bを穿設すべき位置の上方に位
置するフォトレジスト12を除去する(同図(C))。
縁膜9を形成する。そして、フォトレジスト12をこの
全面に塗布し、ホトエツチング工程により、層間絶縁膜
4.9の接続穴5a、5bを穿設すべき位置の上方に位
置するフォトレジスト12を除去する(同図(C))。
次に、このフォトレジスト12をマスクとして、反応性
イオンエツチングにより、第1の配線3に達する第1配
線用接続穴5aと第2の配線7に達する第2配線用接続
穴5bを形成した後、フォトレジスト12を除去する(
同図(d))。
イオンエツチングにより、第1の配線3に達する第1配
線用接続穴5aと第2の配線7に達する第2配線用接続
穴5bを形成した後、フォトレジスト12を除去する(
同図(d))。
しかる後に、WF6とSiH4ガスの反応等により、接
続穴中の配線上に導電物質たるタングステン6を成長さ
せるのであるが、この時、第2の配線7の上面は、導電
物質の堆積防止用としてのシリコン窒化膜11で覆われ
ているため、ここではタングステン6は成長せず、第1
の配線3上のみにタングステン6が成長し、第1配線用
接続穴5aのみがこのタングステン6で埋まることにな
る(同図(e))。
続穴中の配線上に導電物質たるタングステン6を成長さ
せるのであるが、この時、第2の配線7の上面は、導電
物質の堆積防止用としてのシリコン窒化膜11で覆われ
ているため、ここではタングステン6は成長せず、第1
の配線3上のみにタングステン6が成長し、第1配線用
接続穴5aのみがこのタングステン6で埋まることにな
る(同図(e))。
そして、第1の配置13上のタングステン5の成長が、
第2の配線7の表面と同じ高さになるまで成長したら、
第2配線用接続穴5bの中のシリコン窒化膜11をエッ
チラグ等により除去する(同図(f))。
第2の配線7の表面と同じ高さになるまで成長したら、
第2配線用接続穴5bの中のシリコン窒化膜11をエッ
チラグ等により除去する(同図(f))。
次に、再びWF6とSiH4ガスの反応等により、接続
穴内にタングステン6を成長させと、今度は第2の配線
7の表面が露出しているので、この上にもタングステン
6が成長して、上記第1配線用接続穴5aと同様に第2
配線用接続穴5bもタングステン6が埋まる。そして、
第1配線用接続穴5aと第2配線用接続穴5bの入口付
近までタングステン6が埋まったところでこの堆積を停
+1−する(同図(g))。
穴内にタングステン6を成長させと、今度は第2の配線
7の表面が露出しているので、この上にもタングステン
6が成長して、上記第1配線用接続穴5aと同様に第2
配線用接続穴5bもタングステン6が埋まる。そして、
第1配線用接続穴5aと第2配線用接続穴5bの入口付
近までタングステン6が埋まったところでこの堆積を停
+1−する(同図(g))。
しかる後に、第3の導電層をスパッタリングし、上記第
1の導電層及び第2の導電層と同様にして、第3の配線
10をパターニングして、第1の配線3と第3の配線1
0、及び第2の配線7と第3の配vA10との接続を完
了する(同図(h)のである。
1の導電層及び第2の導電層と同様にして、第3の配線
10をパターニングして、第1の配線3と第3の配線1
0、及び第2の配線7と第3の配vA10との接続を完
了する(同図(h)のである。
上記の実施例は、3層配線の1層目と3層目及び2層目
と3層目との配線の接続に適応した例であるが、2層目
と4層目や、ゲート電極と2層目の配線等の任意の配線
間で適応可能であることは勿論である。また、上層の配
線はどタングステン成長防止膜の厚さを厚くしたり、タ
ングステン成長防止膜の材質を変えること等により、3
種類以上の異なる深さの接続穴を埋め込むようにするこ
ともできる。
と3層目との配線の接続に適応した例であるが、2層目
と4層目や、ゲート電極と2層目の配線等の任意の配線
間で適応可能であることは勿論である。また、上層の配
線はどタングステン成長防止膜の厚さを厚くしたり、タ
ングステン成長防止膜の材質を変えること等により、3
種類以上の異なる深さの接続穴を埋め込むようにするこ
ともできる。
更に、上記実施例では、配線としてアルミニウム合金(
Ag−Si)を用いたが、タングステンや銅等の他の金
属や、ポリシリコンやシリコン等の不純物拡散層等を使
用することもできる。
Ag−Si)を用いたが、タングステンや銅等の他の金
属や、ポリシリコンやシリコン等の不純物拡散層等を使
用することもできる。
また、接続穴を埋め込む導電物質として、タングステン
を用いたが、下から同一速度で堆積できる導電物質なら
、いかなる材料でも良いことは勿論である。
を用いたが、下から同一速度で堆積できる導電物質なら
、いかなる材料でも良いことは勿論である。
本発明は上記のような構成であるので、工程が比較的簡
単な導電物質の選択成長法を用いるとともに、各絶縁層
毎に接続穴の形成及び導電物質の埋込みを行う必要をな
くして工程の単純化を図って、深さの異なる接続穴を導
電物質で平坦に埋め込むことができる。
単な導電物質の選択成長法を用いるとともに、各絶縁層
毎に接続穴の形成及び導電物質の埋込みを行う必要をな
くして工程の単純化を図って、深さの異なる接続穴を導
電物質で平坦に埋め込むことができる。
しかも、例えばタングステンの成長防止膜として用いる
シリコン窒化膜酸化膜の除去は、タングステンの選択成
長を行うマシンの中で、ガスの切換えを行うこと等によ
って容品に行うことができ゛て、工程的にほとんど負担
にはならない。
シリコン窒化膜酸化膜の除去は、タングステンの選択成
長を行うマシンの中で、ガスの切換えを行うこと等によ
って容品に行うことができ゛て、工程的にほとんど負担
にはならない。
更に、上層の配線による幅広の接続部を設ける必要がな
くなるため、例えば上層の配線のライン幅が1.0a口
1、間隔1.0μmの場合、この配線のピッチを2.0
μmとして、高集積化の要求に答えることができるとい
った効果がある。
くなるため、例えば上層の配線のライン幅が1.0a口
1、間隔1.0μmの場合、この配線のピッチを2.0
μmとして、高集積化の要求に答えることができるとい
った効果がある。
第1図は本発明の一実施例を工程順に示す断面図、第2
図は選択成長法を工程順に示す断面図、第3図はエッチ
バック法を工程順に示す断面図、第4図は多層配線の接
続後の状態を示す断面図である。 1・・・半導体基板、3・・・第1の配線(下層の配線
)、4.9・・・層間絶縁膜、5a、5b・・・接続穴
、6・・・タングステン(導電物質)、7・・・第2の
配線(上層の配線)、10・・・第3の配線、11・・
・シリコン窒化膜(導電物質の堆積防+L膜)。 出願人代理人 佐 藤 −雄 (d) (b) (e) (hl 為 図 (C) (f)
図は選択成長法を工程順に示す断面図、第3図はエッチ
バック法を工程順に示す断面図、第4図は多層配線の接
続後の状態を示す断面図である。 1・・・半導体基板、3・・・第1の配線(下層の配線
)、4.9・・・層間絶縁膜、5a、5b・・・接続穴
、6・・・タングステン(導電物質)、7・・・第2の
配線(上層の配線)、10・・・第3の配線、11・・
・シリコン窒化膜(導電物質の堆積防+L膜)。 出願人代理人 佐 藤 −雄 (d) (b) (e) (hl 為 図 (C) (f)
Claims (1)
- 半導体基板上に下層の配線、層間絶縁膜、上層の配線及
び層間絶縁膜を順次形成し、この層間絶縁膜に下層及び
上層の配線の表面まで延びる配線接続穴を設けるととも
に、この接続穴内を導電物質で埋め込むようにした半導
体装置の製造方法において、上層に位置する配線の上面
に導電物質の堆積防止膜を形成し、下層の配線まで延び
る接続穴内に上層の配線の表面に達する位置まで導電物
質が埋め込まれた時に、上記上層の配線上に設けた堆積
防止膜を除去し、しかる後、再度接続穴内に導電物質を
埋め込むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30500188A JPH02151034A (ja) | 1988-12-01 | 1988-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30500188A JPH02151034A (ja) | 1988-12-01 | 1988-12-01 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02151034A true JPH02151034A (ja) | 1990-06-11 |
Family
ID=17939886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30500188A Pending JPH02151034A (ja) | 1988-12-01 | 1988-12-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02151034A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04237150A (ja) * | 1991-01-22 | 1992-08-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
EP0634788A2 (en) * | 1993-07-09 | 1995-01-18 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device utilizing selective CVD method |
US5444020A (en) * | 1992-10-13 | 1995-08-22 | Samsung Electronics Co., Ltd. | Method for forming contact holes having different depths |
-
1988
- 1988-12-01 JP JP30500188A patent/JPH02151034A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04237150A (ja) * | 1991-01-22 | 1992-08-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5444020A (en) * | 1992-10-13 | 1995-08-22 | Samsung Electronics Co., Ltd. | Method for forming contact holes having different depths |
EP0634788A2 (en) * | 1993-07-09 | 1995-01-18 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device utilizing selective CVD method |
EP0634788A3 (en) * | 1993-07-09 | 1995-11-02 | Toshiba Kk | Method of manufacturing semiconductor components using a selective CVD method. |
US5763321A (en) * | 1993-07-09 | 1998-06-09 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device utilizing selective CVD method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
JP2576820B2 (ja) | コンタクト・プラグの製造方法 | |
US6204561B1 (en) | Semiconductor device having two-layer contact | |
US5066612A (en) | Method of forming wiring of a semiconductor device | |
JPH04277623A (ja) | 半導体装置の製造方法 | |
US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
JPS63244858A (ja) | 金属配線の形成方法 | |
JPH02151034A (ja) | 半導体装置の製造方法 | |
JPH10335459A (ja) | 半導体装置およびその製造方法 | |
JPH0579165B2 (ja) | ||
JPH10177969A (ja) | 半導体装置及びその製造方法 | |
JP2590711B2 (ja) | 半導体装置の製造方法 | |
JPH0587133B2 (ja) | ||
JP2728073B2 (ja) | 半導体装置の製造方法 | |
JPH05109715A (ja) | 半導体装置の製造方法 | |
JPH045823A (ja) | 半導体装置及びその製造方法 | |
JPH03280449A (ja) | 半導体装置の製造方法 | |
JPH06310507A (ja) | 半導体装置とその製造方法 | |
JPH03280545A (ja) | 半導体装置の配線形成方法 | |
JP2723560B2 (ja) | 半導体装置の製造方法 | |
KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
JPH08186116A (ja) | 半導体装置及びその製造方法 | |
JPH0786209A (ja) | 半導体装置の製造方法 | |
JPH1197536A (ja) | 半導体装置の製造方法 | |
JP2782912B2 (ja) | 半導体装置の製造方法 |