JPH10177969A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10177969A JPH10177969A JP8338403A JP33840396A JPH10177969A JP H10177969 A JPH10177969 A JP H10177969A JP 8338403 A JP8338403 A JP 8338403A JP 33840396 A JP33840396 A JP 33840396A JP H10177969 A JPH10177969 A JP H10177969A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- diameter
- small
- diameter contact
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 46
- 238000002844 melting Methods 0.000 claims description 23
- 239000003870 refractory metal Substances 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 19
- 239000010703 silicon Substances 0.000 abstract description 19
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 23
- 230000008018 melting Effects 0.000 description 21
- 238000005530 etching Methods 0.000 description 13
- 230000010354 integration Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
る。 【解決手段】 シリコン基板1上に形成された酸化シリ
コン膜2に大口径のコンタクトホール3及び小口径のコ
ンタクトホール4を開口し、小口径のコンタクトホール
4は完全に埋め込まれ、大口径のコンタクトホール3は
一部を残して埋め込まれるように、シリコン基板1の全
面に約300nmの厚さに高融点金属5を堆積する。そ
の後、高融点金属5をエッチバックし、小口径のコンタ
クトホール4は高融点金属5で完全に埋め込まれて状態
にし、かつ大口径のコンタクトホール3は、その側壁の
上部から必要な距離だけ下がった所から高融点金属のサ
イドウォール6を形成する。その後アルミ等を被着して
配線層8を形成する。
Description
びその製造方法に関する。
路装置のコンタクト電極形成方法は、Al−Si−Cu
合金やAl単体のスパッタを行って形成するという方法
である。このようなコンタクト電極の製造過程を以下に
簡単に説明する。
基板1の主面上にCVD法を用いて約1μmの厚さで酸
化シリコン膜2が堆積される。
トリソグラフィー技術とエッチング技術を用い、シリコ
ン基板1上に堆積した酸化シリコン膜2にコンタクトホ
ール9が開口される。
れるように、配線層である厚さ約1μmのAl層8がシ
リコン基板1の全面にスパッタ技術を用いて形成され
る。このAl層8は、Al−Si−Cu合金であっても
良い。
化,パターンの微細化が進み、コンタクトホールも微小
なものになる傾向が強く、図10及び図11に示された
従来のコンタクト電極形成方法では、良好なコンタクト
抵抗を得るためのコンタクト電極形成に困難を生じるよ
うになりつつあった。
特開昭62−213120号公報に示されている。この
ようなコンタクト電極の製造過程を以下に簡単に説明す
る。
は、図10に示すとおりであるため、ここでの説明は省
略する。
あるいはPVD法を用い、高融点金属層5がシリコン基
板1の全面に堆積される。高融点金属層5は、高融点金
属の単体あるいは合金であるが、Mo,W等の高融点金
属のシリサイドであってもよい。CVD法による場合
は、減圧CVD法のように被覆性の良い方法によるのが
望ましい。
塩素系ガス雰囲気でRIEによるエッチング処理を施
し、図13に示されるようにコンタクトホール9の側壁
にのみ高融点金属のサイドウォール6が残された状態と
する。RIEは、異方性のエッチングであって、シリコ
ン基板1に垂直な方向にのみエッチングが進行するた
め、垂直方向の厚さが大であるコンタクトホール9の側
壁にのみ高融点金属が残され、図13に示すような形と
なる。
素子の形成に不都合な部分の高融点金属5を基板1の表
面から除去する目的で行われるため、コンタクトホール
9の側壁以外の部分、例えば、コンタクトホール9の底
面部に高融点金属が残留していても差し支えない。ま
た、RIEによるエッチングによって高融点金属のサイ
ドウォール6の肩の部分が丸められるが、これは、次の
工程でAlの被覆性を改善するのに役立つ。
れるように、配線層である厚さ約1μmのAl層8がシ
リコン基板1の全面にスパッタ技術を用いて形成され
る。このAl層8は、Al−Si−Cu合金であっても
良い。
及び図11に示される従来のコンタクト電極の製造方法
では、良好なコンタクト抵抗を得るためのコンタクト電
極形成に困難が生じるという問題点があった。
ち、半導体集積回路装置の高集積化,パターンの微細化
が進むにつれて、各配線層をパターニングする際に下地
を平坦化しないとパターンが設計通りに形成されないこ
とになる(例えば、配線のショートやオープンなど)。
この平坦化は、通常絶縁膜を厚目につけてエッチバック
を行うという手段を用いるが、この手法を用いると、当
然のことながらコンタクト電極を形成する前の層間絶縁
膜の厚さは、非常に厚くなる。そのため、微細なコンタ
クトホールを形成すると、従来技術のようにコンタクト
ホール側壁に高融点金属のサイドウォールを設けたとし
ても、コンタクトホールの底面でアルミ配線が段切れを
起こしてしまう。高融点金属のサイドウォールが存在す
るため、コンタクトは、オープンとはならないが、高融
点金属の抵抗値は、アルミの抵抗値よりも高いため、結
果としてコンタクト抵抗は高くなってしまうためであ
る。
ンタクトホールもあれば、小口径のコンタクトホールも
存在するわけであるが、従来技術のようなコンタクト電
極の製造方法では、大口径のコンタクトホールと小口径
のコンタクトホール両方での安定したコンタクト抵抗を
得ることが困難になるという問題があった。
口径のコンタクトホールにあわせて高融点金属のサイド
ウォールを形成した場合には、その小口径が埋まらない
ように高融点金属の膜厚を薄く設定してやらなければい
けないが、そうすると大口径のコンタクトホールは、高
融点金属のサイドウォール膜厚が薄くなりすぎてコンタ
クトホール底面でアルミが段切れを起こしてしまい、結
果としてコンタクト抵抗が高くなってしまうためであ
る。
なものであっても、良好なコンタクト抵抗が得られ、半
導体私有積回路装置中に混在する大口径のコンタクトホ
ールと小口径のコンタクトホール両方で安定した低いコ
ンタクト抵抗が得られる半導体装置及びその製造方法を
提供することにある。
め、本発明に係る半導体装置は、大口径と小口径のコン
タクトホールを半導体基板の絶縁膜に開口してなる半導
体装置であって、小口径のコンタクトホールは、高融点
金属あるいは、そのシリサイドで完全に埋め込まれたも
のであり、大口径のコンタクトホールは、その側壁に前
記高融点金属あるいはシリサイドのサイドウォールが形
成されており、かつ該サイドウォールは、前記大口径の
コンタクトホール側壁上部から必要な距離だけ下がった
所から形成されたものである。
は、コンタクトホール形成工程と、被着工程と、エッチ
バック工程とを有する半導体装置の製造方法であって、
コンタクトホール形成工程は、半導体基板上の絶縁膜に
大口径と小口径のコンタクトホールを形成する処理であ
り、被着工程は、小口径及び大口径のコンタクトホール
を含めて半導体基板全面に高融点金属あるいは、そのシ
リサイドを被着する処理であり、エッチバック工程は、
前記高融点金属あるいは、そのシリサイドをエッチバッ
クして前記絶縁膜の上部及び大口径のコンタクトホール
の底面のみを露出させ、小口径のコンタクトホール内を
高融点金属あるいは、そのシリサイドで完全に埋め込
み、かつ大口径のコンタクトホールの側壁の上部から必
要な距離だけ下がった所から前記高融点金属あるいは、
そのシリサイドのサイドウォールを形成する処理であ
る。
リコン基板の酸化シリコン膜に開口された小口径のコン
タクトホールは、高融点が完全に埋め込まれた状態と
し、大口径のコンタクトホールは、その側壁の上部から
必要な距離だけ下がった所から高融点金属のサイドウォ
ールを有するような状態にする。そうすることにより、
半導体集積回路装置の高集積化、パターンの微細化が進
んで、各配線層間の絶縁膜が厚くなったり、また、コン
タクトホールが微小なものになっても、コンタクトホー
ルの底面でアルミ等の配線層が段切れを起こさず、抵抗
値が低く、かつ安定したコンタクト抵抗を得ることが可
能となる。
法では、小口径のコンタクトホールは高融点金属で完全
に埋め込まれるため、大口径のコンタクトホールの側壁
に形成される高融点金属のサイドウォールは、後工程で
被着するアルミ等の配線層がコンタクトホールの底面で
段切れを起こさないように厚くできる。その高融点金属
のサイドウォールは、コンタクトホール側壁の上部から
ある距離だけ下がった所から形成されているため、半導
体集積回路装置の高集積化、パターンの微細化が進み、
各配線層間の絶縁膜が厚くなっても、アルミ等の配線層
が段切れを起こしにくくなり、大口径と小口径両方のコ
ンタクトホールにおいて抵抗値が低く、かつ安定したコ
ンタクト抵抗を得ることが可能となる。
て図面を参照して詳細に説明する。
は、大口径と小口径のコンタクトホールを半導体基板の
絶縁膜に開口してなる半導体装置であって、小口径のコ
ンタクトホール4は、高融点金属あるいは、そのシリサ
イドの埋め込み7で完全に埋め込まれたものであり、大
口径のコンタクトホール3は、その側壁に高融点金属あ
るいはシリサイドのサイドウォール6が形成されてお
り、かつサイドウォール6は、大口径のコンタクトホー
ル3の側壁上部から必要な距離だけ下がった所から形成
されたものである。
法、特にコンタクト電極形成方法は、シリコン基板1上
にCVD技術を用いて酸化シリコン膜2を約1μmの厚
さで形成し、その後、フォトリソグラフィー技術とエッ
チング技術を用いて、酸化シリコン膜2に大口径のコン
タクトホール3及び小口径のコンタクトホール4を開口
する。
属を堆積する。その高融点金属の堆積膜厚を例えば約3
00nmの厚さに規制することにより、小口径のコンタ
クトホール1には、高融点金属が完全に埋め込まれ、大
口径のコンタクトホール3には、一部を残して高融点金
属が埋め込まれるようにする。
コン膜2の上部,大口径のコンタクトホール3の底面の
一部が露出するように高融点金属をエッチバックし、小
口径のコンタクトホール4の内部には、高融点金属の埋
め込み7を形成し、かつ大口径のコンタクトホール3の
内部には、その側壁の上部から必要な距離だけ下がった
所から高融点金属のサイドウォール6を形成し、その
後、アルミ等を被着して配線層8を形成する。
について図を参照して詳細に説明する。図1は、本発明
の実施形態1に係る半導体装置を示す断面図、図2〜図
5は、本発明の実施形態1に係る半導体装置の製造方法
を工程順に示す断面図である。
半導体装置は、シリコン基板1上の酸化シリコン膜2に
小口径のコンタクトホール4と大口径のコンタクトホー
ル3が設けられており、さらに小口径のコンタクトホー
ル4内には、高融点金属の埋め込み7を形成し、かつ大
口径のコンタクトホール3内には、その側壁の上部から
必要な距離だけ下がった所から高融点金属のサイドウォ
ール6を形成したことを特徴とするものである。
置の製造方法、特にコンタクト電極の形成方法について
説明する。なお、酸化シリコン膜2の成膜工程までは図
2に示す通りであり、その説明を省略する。
フィー技術とエッチング技術を用い、シリコン基板1の
酸化シリコン膜2に大口径のコンタクトホール3及び小
口径のコンタクトホール4を開口する。
ンタクトホール4は完全に埋め込まれ、大口径のコンタ
クトホール3は一部を残して埋め込まれるように酸化シ
リコン膜2上に約300nmの厚さに高融点金属5を堆
積する。
ング技術を用い、酸化シリコン膜2の上部,大口径のコ
ンタクトホール3の底面の一部が露出するように高融点
金属5をエッチバックし、小口径のコンタクトホール4
内には、高融点金属の埋め込み7を形成し、かつ大口径
のコンタクトホール3内には、その側壁の上部から必要
な距離だけ下がった所から高融点金属のサイドウォール
6を形成する。
術を用いてアルミ等をシリコン基板1の全面に被着して
配線層8を形成する。
2に係る半導体装置を示す断面図、図2及び図6〜図8
は、本発明の実施形態2に係る半導体装置の製造方法を
工程順に示す断面図である。
半導体装置は、シリコン基板1の酸化シリコン膜2に設
けられた小口径のコンタクトホール4内には高融点金属
の埋め込み7を形成し、かつ大口径のコンタクトホール
3内には、その側壁の上部からある距離だけ下がった所
から高融点金属のサイドウォール6を形成したものであ
り、さらに大口径のコンタクトホール3及び小口径のコ
ンタクトホール4の上部開口縁は、漏斗状に拡開してあ
る。
置の製造方法、特にコンタクト電極の形成方法について
説明する。なお、酸化シリコン膜2を成膜するまでの工
程は図2に示す通りであるため、その説明は省略する。
フィー技術とエッチング技術を用い、シリコン基板1の
酸化シリコン膜2に大口径のコンタクトホール3及び小
口径のコンタクトホール4を開口し、かつ各コンタクト
ホール3,4の上部開口を漏斗状に拡開させる。
ンタクトホール4は完全に埋め込まれ、大口径のコンタ
クトホール3は、一部を残して埋め込まれるように、酸
化シリコン膜2に約300nmの厚さに高融点金属5を
堆積する。
ング技術を用い、酸化シリコン膜2の上部,大口径のコ
ンタクトホール3の底面の一部が露出するように高融点
金属5をエッチバックし、小口径のコンタクトホール4
内には高融点金属の埋め込み7を形成し、かつ大口径の
コンタクトホール3内には、その側壁の上部から必要な
距離だけ下がった所から高融点金属のサイドウォール6
を形成する。
タ技術を用い、シリコン基板1の全面にアルミ等を被着
して配線層8を形成する。
導体基板上に形成された酸化膜に開口された小口径のコ
ンタクトホールは、高融点金属で完全に埋め込まれた状
態とし、大口径のコンタクトホールは、その側壁の上部
から必要な距離だけ下がった所から高融点金属のサイド
ウォールを有する構造とすることにより、半導体集積回
路装置の高集積化,パターンの微細化が進んで、各配線
層間の絶縁膜が厚くなったり、また、コンタクトホール
が微小なものになっても、コンタクトホールの底面で配
線層が段切れを引き起こすことを回避することができ、
良好なコンタクト抵抗を得ることができるとともに、半
導体集積回路装置中に混在する大口径のコンタクトホー
ルと小口径のコンタクトホール両方で抵抗値が低く、か
つ安定したコンタクト抵抗を得ることができる。
面図である。
法を工程順に示す断面図である。
法を工程順に示す断面図である。
法を工程順に示す断面図である。
法を工程順に示す断面図である。
る。
る。
る。
面図である。
る。
る。
面図である。
面図である。
面図である。
Claims (2)
- 【請求項1】 大口径と小口径のコンタクトホールを半
導体基板の絶縁膜に開口してなる半導体装置であって、 小口径のコンタクトホールは、高融点金属あるいは、そ
のシリサイドで完全に埋め込まれたものであり、 大口径のコンタクトホールは、その側壁に前記高融点金
属あるいはシリサイドのサイドウォールが形成されてお
り、かつ該サイドウォールは、前記大口径のコンタクト
ホール側壁上部から必要な距離だけ下がった所から形成
されたものであることを特徴とする半導体装置。 - 【請求項2】 コンタクトホール形成工程と、被着工程
と、エッチバック工程とを有する半導体装置の製造方法
であって、 コンタクトホール形成工程は、半導体基板上の絶縁膜に
大口径と小口径のコンタクトホールを形成する処理であ
り、 被着工程は、小口径及び大口径のコンタクトホールを含
めて半導体基板全面に高融点金属あるいは、そのシリサ
イドを被着する処理であり、 エッチバック工程は、前記高融点金属あるいは、そのシ
リサイドをエッチバックして前記絶縁膜の上部及び大口
径のコンタクトホールの底面のみを露出させ、小口径の
コンタクトホール内を高融点金属あるいは、そのシリサ
イドで完全に埋め込み、かつ大口径のコンタクトホール
の側壁の上部から必要な距離だけ下がった所から前記高
融点金属あるいは、そのシリサイドのサイドウォールを
形成する処理であることを特徴とする半導体装置の製造
方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08338403A JP3135052B2 (ja) | 1996-12-18 | 1996-12-18 | 半導体装置及びその製造方法 |
US08/992,767 US20020074540A1 (en) | 1996-12-18 | 1997-12-17 | Contact structure in semiconductor integrated circuit and method for forming the same |
CN97122048A CN1098533C (zh) | 1996-12-18 | 1997-12-18 | 半导体集成电路中的接触结构及其制造方法 |
KR1019970070625A KR19980064352A (ko) | 1996-12-18 | 1997-12-19 | 반도체 집적회로 내의 콘택트 구조물 및 이의 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08338403A JP3135052B2 (ja) | 1996-12-18 | 1996-12-18 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10177969A true JPH10177969A (ja) | 1998-06-30 |
JP3135052B2 JP3135052B2 (ja) | 2001-02-13 |
Family
ID=18317839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08338403A Expired - Fee Related JP3135052B2 (ja) | 1996-12-18 | 1996-12-18 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20020074540A1 (ja) |
JP (1) | JP3135052B2 (ja) |
KR (1) | KR19980064352A (ja) |
CN (1) | CN1098533C (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4465065B2 (ja) * | 1998-10-30 | 2010-05-19 | シャープ株式会社 | 配線の断線修復方法 |
US6566759B1 (en) * | 1999-08-23 | 2003-05-20 | International Business Machines Corporation | Self-aligned contact areas for sidewall image transfer formed conductors |
KR100710187B1 (ko) * | 2005-11-24 | 2007-04-20 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
US10276486B2 (en) * | 2010-03-02 | 2019-04-30 | General Electric Company | Stress resistant micro-via structure for flexible circuits |
US9583434B2 (en) * | 2014-07-18 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal line structure and method |
-
1996
- 1996-12-18 JP JP08338403A patent/JP3135052B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-17 US US08/992,767 patent/US20020074540A1/en not_active Abandoned
- 1997-12-18 CN CN97122048A patent/CN1098533C/zh not_active Expired - Fee Related
- 1997-12-19 KR KR1019970070625A patent/KR19980064352A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR19980064352A (ko) | 1998-10-07 |
CN1185652A (zh) | 1998-06-24 |
JP3135052B2 (ja) | 2001-02-13 |
US20020074540A1 (en) | 2002-06-20 |
CN1098533C (zh) | 2003-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07245305A (ja) | 配線形成法 | |
JP2785768B2 (ja) | 半導体装置の製造方法 | |
KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
JPH04346224A (ja) | バリヤメタル構造の形成方法 | |
JPH1117005A (ja) | 半導体装置及びその製造方法 | |
JPS63244858A (ja) | 金属配線の形成方法 | |
JP3135052B2 (ja) | 半導体装置及びその製造方法 | |
JPH04307934A (ja) | タングステンプラグの形成方法 | |
JPS61208241A (ja) | 半導体装置の製造方法 | |
JPH05291408A (ja) | 半導体装置およびその製造方法 | |
JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
JPH05299397A (ja) | 金属プラグの形成方法 | |
US20020048942A1 (en) | Method of manufacturing semiconductor device with two step formation of contact hole | |
JP2983098B2 (ja) | 半導体装置の製造方法 | |
JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
JPH1197536A (ja) | 半導体装置の製造方法 | |
JPH07297280A (ja) | 半導体装置の製造方法 | |
JPH1074837A (ja) | 半導体装置及びその製造方法 | |
JP3154124B2 (ja) | 配線の形成方法 | |
JPH02151034A (ja) | 半導体装置の製造方法 | |
JPH08203899A (ja) | 半導体装置の製造方法 | |
JPH08330251A (ja) | 半導体装置の製造方法 | |
JPH06310507A (ja) | 半導体装置とその製造方法 | |
JPH04296030A (ja) | 半導体装置の製造方法 | |
JPH11265934A (ja) | 接続部の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990330 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |