JP2983098B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2983098B2 JP2983098B2 JP3323923A JP32392391A JP2983098B2 JP 2983098 B2 JP2983098 B2 JP 2983098B2 JP 3323923 A JP3323923 A JP 3323923A JP 32392391 A JP32392391 A JP 32392391A JP 2983098 B2 JP2983098 B2 JP 2983098B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- forming
- film
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にコンタクトホール内に、基板上の所定領域
と配線層とを接続するためのプラグを埋込む工程の改良
に関するものである。
に関し、特にコンタクトホール内に、基板上の所定領域
と配線層とを接続するためのプラグを埋込む工程の改良
に関するものである。
【０００２】
【従来の技術】ＬＳＩの高集積化にともない、配線，コ
ンタクトホールなども微細化が進んでいる。サブミクロ
ンレベル以下のＬＳＩでは、エレクトロンマイグレーシ
ョン，つまり配線等の通電による劣化などの現象に対し
ても十分な信頼性を得るため、コンタクトホールの完全
な埋め込みが重要な課題の一つとなっている。
ンタクトホールなども微細化が進んでいる。サブミクロ
ンレベル以下のＬＳＩでは、エレクトロンマイグレーシ
ョン，つまり配線等の通電による劣化などの現象に対し
ても十分な信頼性を得るため、コンタクトホールの完全
な埋め込みが重要な課題の一つとなっている。
【０００３】従来アルミニウムによるスパッタ法にてコ
ンタクトホールの埋め込みを行っているが、上記のよう
なサブミクロンレベル以下のコンタクトホールにおいて
は、スパッタ法で埋め込もうとする場合、コンタクトホ
ール開口部にスパッタ材料が堆積してコンタクトホール
の中に空洞ができ、コンタクトホールを完全に埋め込む
ことは困難であった。
ンタクトホールの埋め込みを行っているが、上記のよう
なサブミクロンレベル以下のコンタクトホールにおいて
は、スパッタ法で埋め込もうとする場合、コンタクトホ
ール開口部にスパッタ材料が堆積してコンタクトホール
の中に空洞ができ、コンタクトホールを完全に埋め込む
ことは困難であった。
【０００４】そこで化学的気相成長法（Chemical Vapor
Deposition 法、以下ＣＶＤ法と記す。）を用いて、コ
ンタクトホールをタングステンにより完全に埋めるとい
う方法（タングステンプラグ）が考えられている。ＣＶ
Ｄ法は段差被覆性に優れた方法であり、即ちコンタクト
ホール内の側面も底部も同じように堆積させることがで
き、コンタクトホールの中に空洞を生じない方法であ
る。
Deposition 法、以下ＣＶＤ法と記す。）を用いて、コ
ンタクトホールをタングステンにより完全に埋めるとい
う方法（タングステンプラグ）が考えられている。ＣＶ
Ｄ法は段差被覆性に優れた方法であり、即ちコンタクト
ホール内の側面も底部も同じように堆積させることがで
き、コンタクトホールの中に空洞を生じない方法であ
る。
【０００５】図９は従来のタングステンプラグを用いた
場合のコンタクトホール周辺の断面構造の一例である。
図において１はシリコン基板、２はシリコン基板１上に
形成されたＮ+ 層、３は該Ｎ+ 層２の両側に形成された
フィールド酸化膜、４は上記シリコン基板１上に形成さ
れた二酸化珪素等の層間絶縁膜で、該絶縁膜４の、上記
Ｎ+ 層２に対応する部分にコンタクトホール４ａが形成
されている。７ａは該コンタクトホール４ａ内に埋め込
まれたタングステンプラグ（以下、Ｗプラグと記す）で
ある。６ａは珪化チタン（以下、ＴｉＳｉ2 と記す）か
らなるバリアメタル層で、Ｗプラグ７ａのコンタクト抵
抗を下げるためのものであり、上記Ｎ+層２上のコンタ
クトホール４ａの底面部分に形成されている。５ａは窒
化チタン（以下、ＴｉＮと記す）からなるバリアメタル
層で、これはＷプラグ７ａと層間絶縁膜４との密着性を
よくするためと、タングステン（以下、Ｗと記す）とシ
リコンが反応するのを防ぐためのものであり、上記Ｔｉ
Ｓｉ2 バリアメタル層６ａに比べある程度膜厚が厚くな
っており、上記Ｗプラグ７ａの底面及び側面を覆ってい
る。８ａはアルミニウム（以下、Ａｌと記す）配線で、
上記層間絶縁膜４上に写真製版技術を用いて形成され、
上記Ｗプラグ７ａと接続している。
場合のコンタクトホール周辺の断面構造の一例である。
図において１はシリコン基板、２はシリコン基板１上に
形成されたＮ+ 層、３は該Ｎ+ 層２の両側に形成された
フィールド酸化膜、４は上記シリコン基板１上に形成さ
れた二酸化珪素等の層間絶縁膜で、該絶縁膜４の、上記
Ｎ+ 層２に対応する部分にコンタクトホール４ａが形成
されている。７ａは該コンタクトホール４ａ内に埋め込
まれたタングステンプラグ（以下、Ｗプラグと記す）で
ある。６ａは珪化チタン（以下、ＴｉＳｉ2 と記す）か
らなるバリアメタル層で、Ｗプラグ７ａのコンタクト抵
抗を下げるためのものであり、上記Ｎ+層２上のコンタ
クトホール４ａの底面部分に形成されている。５ａは窒
化チタン（以下、ＴｉＮと記す）からなるバリアメタル
層で、これはＷプラグ７ａと層間絶縁膜４との密着性を
よくするためと、タングステン（以下、Ｗと記す）とシ
リコンが反応するのを防ぐためのものであり、上記Ｔｉ
Ｓｉ2 バリアメタル層６ａに比べある程度膜厚が厚くな
っており、上記Ｗプラグ７ａの底面及び側面を覆ってい
る。８ａはアルミニウム（以下、Ａｌと記す）配線で、
上記層間絶縁膜４上に写真製版技術を用いて形成され、
上記Ｗプラグ７ａと接続している。
【０００６】ＣＶＤ法によるタングステンは二酸化珪素
等の層間絶縁膜との密着性が乏しいといった欠点があ
り、これを補うため、通常図に示すようにプラグ部周辺
をバリアメタル層５ａを介した構造としている。
等の層間絶縁膜との密着性が乏しいといった欠点があ
り、これを補うため、通常図に示すようにプラグ部周辺
をバリアメタル層５ａを介した構造としている。
【０００７】次に製造方法について説明する。まず、フ
ィールド酸化膜３及びＮ+ 層２を有する基板上に層間絶
縁膜４を形成し、層間絶縁膜４にコンタクトホール４ａ
を形成する。
ィールド酸化膜３及びＮ+ 層２を有する基板上に層間絶
縁膜４を形成し、層間絶縁膜４にコンタクトホール４ａ
を形成する。
【０００８】その後、該コンタクトホール４ａ底部にス
パッタ法でチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）を
連続的に堆積させ、アニールすることにより下層のＮ+
層２と反応してコンタクトホール底部にＴｉＳｉ2 バリ
アメタル層６ａが形成され、コンタクトホール内面にこ
れを被覆するバリアメタル層５ａが形成される。このと
きのアニールによりコンタクトホール底部のＮ+ 層２上
の自然酸化膜がチタン（Ｔｉ）により還元されて除去さ
れコンタクト抵抗が低下する。その際チタン（Ｔｉ）が
シリコン（Ｓｉ）と反応してＴｉＳｉ2 になるのであ
る。
パッタ法でチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）を
連続的に堆積させ、アニールすることにより下層のＮ+
層２と反応してコンタクトホール底部にＴｉＳｉ2 バリ
アメタル層６ａが形成され、コンタクトホール内面にこ
れを被覆するバリアメタル層５ａが形成される。このと
きのアニールによりコンタクトホール底部のＮ+ 層２上
の自然酸化膜がチタン（Ｔｉ）により還元されて除去さ
れコンタクト抵抗が低下する。その際チタン（Ｔｉ）が
シリコン（Ｓｉ）と反応してＴｉＳｉ2 になるのであ
る。
【０００９】その後、ＣＶＤ法によりＷでコンタクトホ
ールを完全に埋め、層間絶縁膜４上の余分なＷ膜をエッ
チバックして取り除いてＷプラグ７ａを形成する。最後
に、スパッタ法でＡｌを層間絶縁膜４上に堆積させ、写
真製版技術を用いてＡｌ配線８ａのパターン形成を行
う。
ールを完全に埋め、層間絶縁膜４上の余分なＷ膜をエッ
チバックして取り除いてＷプラグ７ａを形成する。最後
に、スパッタ法でＡｌを層間絶縁膜４上に堆積させ、写
真製版技術を用いてＡｌ配線８ａのパターン形成を行
う。
【００１０】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のようになされており、ＣＶＤ法によりタ
ングステン（Ｗ）をコンタクトホールに埋め込んでいる
が、Ｗのプラグでは窒化チタン（ＴｉＮ），珪化チタン
（ＴｉＳｉ )を用いた多層のバリアメタルの形成が不可
欠であり、そのため工程が複雑になるという問題点があ
った。また、バリアメタル層５ａはある程度膜厚を厚く
する必要があり、従来このバリアメタル層としてＴｉＮ
膜をスパッタ法で薄く被覆していたが、コンタクトホー
ルの微細化にともない、そのアスペクト比も高くなり、
現在のスパッタ技術ではＴｉＮ膜をコンタクトホール内
面に均一につけることが困難になってきている。従っ
て、バリアメタル層としてスパッタ法によるＴｉＮ膜を
用いたＷプラグの形成自体が困難になってきているとい
う問題点があった。
造方法は以上のようになされており、ＣＶＤ法によりタ
ングステン（Ｗ）をコンタクトホールに埋め込んでいる
が、Ｗのプラグでは窒化チタン（ＴｉＮ），珪化チタン
（ＴｉＳｉ )を用いた多層のバリアメタルの形成が不可
欠であり、そのため工程が複雑になるという問題点があ
った。また、バリアメタル層５ａはある程度膜厚を厚く
する必要があり、従来このバリアメタル層としてＴｉＮ
膜をスパッタ法で薄く被覆していたが、コンタクトホー
ルの微細化にともない、そのアスペクト比も高くなり、
現在のスパッタ技術ではＴｉＮ膜をコンタクトホール内
面に均一につけることが困難になってきている。従っ
て、バリアメタル層としてスパッタ法によるＴｉＮ膜を
用いたＷプラグの形成自体が困難になってきているとい
う問題点があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、プラグの形成時に複雑な製造工
程を用いることなく、かつ微細なコンタクトホール内に
導電性材料を良好に埋め込むことができる半導体装置の
製造方法を得ることを目的とする。
ためになされたもので、プラグの形成時に複雑な製造工
程を用いることなく、かつ微細なコンタクトホール内に
導電性材料を良好に埋め込むことができる半導体装置の
製造方法を得ることを目的とする。
【００１２】
【００１３】本願の請求項１記載の発明に係る半導体装
置の製造方法は、シリコン基板上に層間絶縁膜を形成
し、該層間絶縁膜の所要箇所にコンタクトホールを形成
する工程と、上記コンタクトホールの底面または底面お
よび側面に、スパッタ法により珪化チタンからなる層を
形成する工程と、ＣＶＤ法により，底面または底面およ
び側面が上記珪化チタンからなる層で覆われた上記コン
タクトホールの内部を充填するように窒化チタンからな
る膜を成膜する工程と、上面が上記コンタクトホールの
上側の開口面と一致するまで上記窒化チタンからなる膜
の表面をエッチバックしてプラグを形成する工程と、上
記層間絶縁膜の上側に上記プラグと接するように配線層
を形成する工程とを含むようにしたものである。また、
本願の請求項２記載の半導体装置の製造方法は、シリコ
ン基板上に層間絶縁膜を形成し、該層間絶縁膜の所要箇
所にコンタクトホールを形成する工程と、上記コンタク
トホールの底面または底面および側面に、スパッタ法に
より珪化チタンからなる層を形成する工程と、ＣＶＤ法
により，底面または底面および側面が上記珪化チタンか
らなる層で覆われた上記コンタクトホールの内部に窒化
チタンを充填してプラグを形成し、これに続いて上記層
間絶縁膜の上側に上記プラグと同一材料の下敷層を形成
する工程と、上記下敷層上に配線層を形成する工程とを
含むようにしたものである。
置の製造方法は、シリコン基板上に層間絶縁膜を形成
し、該層間絶縁膜の所要箇所にコンタクトホールを形成
する工程と、上記コンタクトホールの底面または底面お
よび側面に、スパッタ法により珪化チタンからなる層を
形成する工程と、ＣＶＤ法により，底面または底面およ
び側面が上記珪化チタンからなる層で覆われた上記コン
タクトホールの内部を充填するように窒化チタンからな
る膜を成膜する工程と、上面が上記コンタクトホールの
上側の開口面と一致するまで上記窒化チタンからなる膜
の表面をエッチバックしてプラグを形成する工程と、上
記層間絶縁膜の上側に上記プラグと接するように配線層
を形成する工程とを含むようにしたものである。また、
本願の請求項２記載の半導体装置の製造方法は、シリコ
ン基板上に層間絶縁膜を形成し、該層間絶縁膜の所要箇
所にコンタクトホールを形成する工程と、上記コンタク
トホールの底面または底面および側面に、スパッタ法に
より珪化チタンからなる層を形成する工程と、ＣＶＤ法
により，底面または底面および側面が上記珪化チタンか
らなる層で覆われた上記コンタクトホールの内部に窒化
チタンを充填してプラグを形成し、これに続いて上記層
間絶縁膜の上側に上記プラグと同一材料の下敷層を形成
する工程と、上記下敷層上に配線層を形成する工程とを
含むようにしたものである。
【００１４】
【作用】この発明においては、上述のように構成したこ
とにより、コンタクトホール内にプラグ材料を完全に埋
め込むことができ、かつコンタクト抵抗が低く、層間絶
縁膜と反応することのないプラグを、複雑な製造工程を
経ずに形成できる半導体装置が実現される。
とにより、コンタクトホール内にプラグ材料を完全に埋
め込むことができ、かつコンタクト抵抗が低く、層間絶
縁膜と反応することのないプラグを、複雑な製造工程を
経ずに形成できる半導体装置が実現される。
【００１５】また、この発明においては、上述のように
構成したことにより、コンタクトホール内にプラグ材料
を完全に埋め込むことができ、かつコンタクト抵抗が低
く、層間絶縁膜と反応することのないプラグを、複雑な
製造工程を経ずに形成できる半導体装置の製造方法が実
現される。
構成したことにより、コンタクトホール内にプラグ材料
を完全に埋め込むことができ、かつコンタクト抵抗が低
く、層間絶縁膜と反応することのないプラグを、複雑な
製造工程を経ずに形成できる半導体装置の製造方法が実
現される。
【００１６】
【実施例】実施例１ 図１はこの発明の第１の実施例による半導体装置の製造
方法にて製造されたコンタクトホール周辺の断面構造を
示す図であり、図２(a) 〜(e) は上記半導体装置の製造
方法におけるプラグ部及び配線パターンの形成する工程
を模式的に示した図である。
方法にて製造されたコンタクトホール周辺の断面構造を
示す図であり、図２(a) 〜(e) は上記半導体装置の製造
方法におけるプラグ部及び配線パターンの形成する工程
を模式的に示した図である。
【００１７】図において、図９と同一符号は同一または
相当部分を示し、５ｅはコンタクトホール内に埋め込ま
れた窒化チタン（ＴｉＮ）プラグ、６ｂはコンタクトホ
ール底面のＮ+ 層２表面に形成された珪化チタン（Ｔｉ
Ｓｉ2 ）バリアメタル層である。５はＣＶＤ法により形
成された窒化チタン（ＴｉＮ）膜である。
相当部分を示し、５ｅはコンタクトホール内に埋め込ま
れた窒化チタン（ＴｉＮ）プラグ、６ｂはコンタクトホ
ール底面のＮ+ 層２表面に形成された珪化チタン（Ｔｉ
Ｓｉ2 ）バリアメタル層である。５はＣＶＤ法により形
成された窒化チタン（ＴｉＮ）膜である。
【００１８】つぎに製造方法について説明する。図２
(a) に示すように、従来と同様の工程にて形成された層
間絶縁膜４のコンタクトホール４ａの内壁を、図２(b)
に示すように、例えばスパッタ法によりチタンで覆い、
その後アニールによってコンタクトホール底部にＴｉＳ
ｉ2 バリアメタル層６ｂを形成する。
(a) に示すように、従来と同様の工程にて形成された層
間絶縁膜４のコンタクトホール４ａの内壁を、図２(b)
に示すように、例えばスパッタ法によりチタンで覆い、
その後アニールによってコンタクトホール底部にＴｉＳ
ｉ2 バリアメタル層６ｂを形成する。
【００１９】次に、例えば５０Pa，７００°Ｃ，四塩化
チタン流量２５sccm，窒素流量２５０sccm，アンモニア
流量２５sccmでのＣＶＤ法で、窒化チタン膜５を堆積さ
せる。ＣＶＤ法では段差被覆性の優れた膜が得られるの
で、コンタクトホールは窒化チタン膜５で完全に埋める
ことができる（図２(c))。尚ＣＶＤの条件は特殊な条件
を必要としない。
チタン流量２５sccm，窒素流量２５０sccm，アンモニア
流量２５sccmでのＣＶＤ法で、窒化チタン膜５を堆積さ
せる。ＣＶＤ法では段差被覆性の優れた膜が得られるの
で、コンタクトホールは窒化チタン膜５で完全に埋める
ことができる（図２(c))。尚ＣＶＤの条件は特殊な条件
を必要としない。
【００２０】その後、層間絶縁膜４上に堆積した余分な
窒化チタン膜をエッチバックして取り除く（図２(d))。
最後に、スパッタ法でアルミニウム膜を層間絶縁膜４上
に堆積させ、写真製版技術を用いてアルミニウム（Ａ
ｌ）配線８ａのパターンを形成する（図２(e),図１）。
窒化チタン膜をエッチバックして取り除く（図２(d))。
最後に、スパッタ法でアルミニウム膜を層間絶縁膜４上
に堆積させ、写真製版技術を用いてアルミニウム（Ａ
ｌ）配線８ａのパターンを形成する（図２(e),図１）。
【００２１】このように第１の実施例によれば、層間絶
縁膜４にコンタクトホール４ａを設け、Ｎ+ 層２表面に
ＴｉＳｉ2 バリアメタル層６ｂを形成し、その後、ＣＶ
Ｄ法を用いて窒化チタン膜５でコンタクトホールを充填
してプラグを形成するようにしたから、コンタクトホー
ル内に空隙を作ることなく良好に埋め込みを行うことが
でき、またバリアメタル層の形成工程が１回ですみ工程
を簡略化することができる。また、ＴｉＳｉ2 バリアメ
タル層６ｂはコンタクト抵抗を下げるためのものである
ので、しっかりした膜厚を必要とせず、コンタクトホー
ル周壁面に充分なバリアメタル層が形成されていなくて
も、プラグ材料自体が層間絶縁膜４と反応しにくいもの
であるためコンタクトホールの電気特性が劣化すること
はない。
縁膜４にコンタクトホール４ａを設け、Ｎ+ 層２表面に
ＴｉＳｉ2 バリアメタル層６ｂを形成し、その後、ＣＶ
Ｄ法を用いて窒化チタン膜５でコンタクトホールを充填
してプラグを形成するようにしたから、コンタクトホー
ル内に空隙を作ることなく良好に埋め込みを行うことが
でき、またバリアメタル層の形成工程が１回ですみ工程
を簡略化することができる。また、ＴｉＳｉ2 バリアメ
タル層６ｂはコンタクト抵抗を下げるためのものである
ので、しっかりした膜厚を必要とせず、コンタクトホー
ル周壁面に充分なバリアメタル層が形成されていなくて
も、プラグ材料自体が層間絶縁膜４と反応しにくいもの
であるためコンタクトホールの電気特性が劣化すること
はない。
【００２２】実施例２ 図３及び図４はこの発明の第２の実施例による半導体装
置の製造方法を説明するための図であり、図３は半導体
装置の製造方法により形成した半導体装置のコンタクト
ホール周辺の断面構造を示し、図４(a) 〜図４(e) は上
記の半導体製造方法におけるプラグ部及び配線パターン
を形成する工程を模式的に示した図である。
置の製造方法を説明するための図であり、図３は半導体
装置の製造方法により形成した半導体装置のコンタクト
ホール周辺の断面構造を示し、図４(a) 〜図４(e) は上
記の半導体製造方法におけるプラグ部及び配線パターン
を形成する工程を模式的に示した図である。
【００２３】図３，図４において、図１，図２と同一符
号は同一又は相当部分を示し、５ｂはコンタクトホール
４ａ内に埋め込まれたＴｉＮプラグで、窒化チタン（Ｔ
ｉＮ）の１種類で構成されている。該ＴｉＮプラグ５ｂ
はＴｉＮ膜５の余分な部分（図４(b) に示すＴｉＮ膜５
のコンタクトホール４ａ内以外の部分）を取り除くこと
により形成される。８はＴｉＮプラグ５ｂ及び層間絶縁
膜４上に形成されたスパッタアルミニウム（Ａｌ）膜で
ある。
号は同一又は相当部分を示し、５ｂはコンタクトホール
４ａ内に埋め込まれたＴｉＮプラグで、窒化チタン（Ｔ
ｉＮ）の１種類で構成されている。該ＴｉＮプラグ５ｂ
はＴｉＮ膜５の余分な部分（図４(b) に示すＴｉＮ膜５
のコンタクトホール４ａ内以外の部分）を取り除くこと
により形成される。８はＴｉＮプラグ５ｂ及び層間絶縁
膜４上に形成されたスパッタアルミニウム（Ａｌ）膜で
ある。
【００２４】次に、製造方法について説明する。まず、
図４(a) に示すように、あらかじめ所定の工程を経て層
間絶縁膜４にコンタクトホール４ａを開ける。
図４(a) に示すように、あらかじめ所定の工程を経て層
間絶縁膜４にコンタクトホール４ａを開ける。
【００２５】次に、例えば５０Pa，７００°Ｃ，四塩化
チタン流量２５sccm，窒素流量２５０sccm，アンモニア
流量２５sccmでのＣＶＤ法で、上記コンタクトホール４
ａにＴｉＮ膜５を堆積させる（図４(b) ）。ＣＶＤ法は
段差被覆性に優れているので、コンタクトホール４ａは
ＴｉＮ膜５で完全に埋まることとなる。尚ＣＶＤの条件
は特殊な条件を必要としない。
チタン流量２５sccm，窒素流量２５０sccm，アンモニア
流量２５sccmでのＣＶＤ法で、上記コンタクトホール４
ａにＴｉＮ膜５を堆積させる（図４(b) ）。ＣＶＤ法は
段差被覆性に優れているので、コンタクトホール４ａは
ＴｉＮ膜５で完全に埋まることとなる。尚ＣＶＤの条件
は特殊な条件を必要としない。
【００２６】次に、層間絶縁膜４上に堆積した余分なＴ
ｉＮ膜をエッチバックして取り除き、ＴｉＮプラグ５ｂ
とする（図４(c) ）。その後、スパッタ法でＡｌ膜８
を、層間絶縁膜４及びＴｉＮプラグ５ｂ上に堆積させ
（図４(d) ）、Ａｌ膜８を写真製版技術を用いてパター
ニングしてＡｌ配線８ａを形成する（図４(e),図３）。
ｉＮ膜をエッチバックして取り除き、ＴｉＮプラグ５ｂ
とする（図４(c) ）。その後、スパッタ法でＡｌ膜８
を、層間絶縁膜４及びＴｉＮプラグ５ｂ上に堆積させ
（図４(d) ）、Ａｌ膜８を写真製版技術を用いてパター
ニングしてＡｌ配線８ａを形成する（図４(e),図３）。
【００２７】このように、第２の実施例では、プラグ５
ｂの材料として、層間絶縁膜４等との密着性がよく、基
板材料等との反応性及びコンタクト抵抗が低いＴｉＮの
１種類を用い、段差被覆性に優れた方法であるＣＶＤ法
によりコンタクトホール４ａの埋め込みを行ったから、
微細なコンタクトホール内を完全に埋め込むことがで
き、また従来のＷプラグの形成に必要であったＴｉＮ等
のバリアメタル層が必要なく、このためプラグと層間絶
縁膜及び基板との間のバリアメタル層５ａを形成する工
程、及びプラグと基板との間にコンタクト抵抗を低減す
るためのバリアメタル層６ａをコンタクトホール４ａ内
面に形成する工程を省略できる。即ちプラグの形成時に
おいて、コンタクトホール内には、一種類の材料を埋め
込むだけでよく、製造工程を更に簡略化できる。また上
記ＴｉＮ膜５はエッチングが可能であるので、以下に示
す実施例のようにエッチバックを用いたパターニングが
可能である。
ｂの材料として、層間絶縁膜４等との密着性がよく、基
板材料等との反応性及びコンタクト抵抗が低いＴｉＮの
１種類を用い、段差被覆性に優れた方法であるＣＶＤ法
によりコンタクトホール４ａの埋め込みを行ったから、
微細なコンタクトホール内を完全に埋め込むことがで
き、また従来のＷプラグの形成に必要であったＴｉＮ等
のバリアメタル層が必要なく、このためプラグと層間絶
縁膜及び基板との間のバリアメタル層５ａを形成する工
程、及びプラグと基板との間にコンタクト抵抗を低減す
るためのバリアメタル層６ａをコンタクトホール４ａ内
面に形成する工程を省略できる。即ちプラグの形成時に
おいて、コンタクトホール内には、一種類の材料を埋め
込むだけでよく、製造工程を更に簡略化できる。また上
記ＴｉＮ膜５はエッチングが可能であるので、以下に示
す実施例のようにエッチバックを用いたパターニングが
可能である。
【００２８】実施例３，４ 図５は本発明の第３の実施例による半導体装置の製造方
法により形成された半導体装置のコンタクトホール周辺
の断面図である。図において、図１，図２と同一符号は
同一又は相当部分を示し、５ｃは配線の下敷層として利
用した層間絶縁膜４上のＴｉＮ膜、７ｂはＴｉＮ膜５ｃ
上に形成されたＷ配線である。
法により形成された半導体装置のコンタクトホール周辺
の断面図である。図において、図１，図２と同一符号は
同一又は相当部分を示し、５ｃは配線の下敷層として利
用した層間絶縁膜４上のＴｉＮ膜、７ｂはＴｉＮ膜５ｃ
上に形成されたＷ配線である。
【００２９】次に製造方法について説明する。まず前記
第１の実施例と同様に、コンタクトホール４ａが開けら
れた基板上にＴｉＳｉ2 バリアメタル層６ｂを設け（図
２(a) ，図２(b) ）、その後ＴｉＮ膜５をＣＶＤ法で堆
積させる（図２(c) ）。次に該ＴｉＮ膜５上に、ＣＶＤ
法等でＷ膜を堆積させ、次に写真製版技術を用いてＴｉ
Ｎ膜５及びＷ膜をパターニングして、ＴｉＮ膜５ｃ及び
Ｗ配線７ｂを形成する（図５）。
第１の実施例と同様に、コンタクトホール４ａが開けら
れた基板上にＴｉＳｉ2 バリアメタル層６ｂを設け（図
２(a) ，図２(b) ）、その後ＴｉＮ膜５をＣＶＤ法で堆
積させる（図２(c) ）。次に該ＴｉＮ膜５上に、ＣＶＤ
法等でＷ膜を堆積させ、次に写真製版技術を用いてＴｉ
Ｎ膜５及びＷ膜をパターニングして、ＴｉＮ膜５ｃ及び
Ｗ配線７ｂを形成する（図５）。
【００３０】図６は本発明の第４の実施例による半導体
装置の製造方法の工程の一部を示す断面図である。図６
において、図３，図４，図５と同一符号は同一又は相当
部分を示し、７はＴｉＮ膜５上に形成されたＷ膜であ
る。
装置の製造方法の工程の一部を示す断面図である。図６
において、図３，図４，図５と同一符号は同一又は相当
部分を示し、７はＴｉＮ膜５上に形成されたＷ膜であ
る。
【００３１】次に製造方法について説明する。まず前記
第２の実施例と同様に、コンタクトホール４ａが開けら
れた基板上にＴｉＮ膜５をＣＶＤ法で堆積させる（図４
(a) ，図４(b) ）。次に該ＴｉＮ膜５上に、ＣＶＤ法等
でＷ膜７を堆積させる（図６(a) ）。次に写真製版技術
を用いてＴｉＮ膜５及びＷ膜７をパターニングして、Ｔ
ｉＮ膜５ｃ及びＷ配線７ｂを形成する（図６(b) ）。
第２の実施例と同様に、コンタクトホール４ａが開けら
れた基板上にＴｉＮ膜５をＣＶＤ法で堆積させる（図４
(a) ，図４(b) ）。次に該ＴｉＮ膜５上に、ＣＶＤ法等
でＷ膜７を堆積させる（図６(a) ）。次に写真製版技術
を用いてＴｉＮ膜５及びＷ膜７をパターニングして、Ｔ
ｉＮ膜５ｃ及びＷ配線７ｂを形成する（図６(b) ）。
【００３２】前述の第１，第２の実施例では配線材料と
してスパッタＡｌを用いたため、層間絶縁膜４上のＴｉ
Ｎ膜５のエッチバックを行ったが、この第３，第４の実
施例のように配線材料としてＷのような層間絶縁膜４と
の密着性の乏しいものを用いる場合は、層間絶縁膜４上
のＴｉＮ膜５のエッチバックを行わず、そのまま配線材
料の下敷層（ＴｉＮ膜５ｃ）として利用することもでき
る。また、この第３，第４の実施例においても前記第
１，第２の実施例と同様の効果が得られる。
してスパッタＡｌを用いたため、層間絶縁膜４上のＴｉ
Ｎ膜５のエッチバックを行ったが、この第３，第４の実
施例のように配線材料としてＷのような層間絶縁膜４と
の密着性の乏しいものを用いる場合は、層間絶縁膜４上
のＴｉＮ膜５のエッチバックを行わず、そのまま配線材
料の下敷層（ＴｉＮ膜５ｃ）として利用することもでき
る。また、この第３，第４の実施例においても前記第
１，第２の実施例と同様の効果が得られる。
【００３３】実施例５，６ 図７は本発明の第５の実施例による半導体装置のコンタ
クトホール周辺の断面図である。図中、図１，図２と同
一符号は同一又は相当部分を示し、５ｄは配線パターン
に利用した層間絶縁膜４上のＴｉＮ膜である。
クトホール周辺の断面図である。図中、図１，図２と同
一符号は同一又は相当部分を示し、５ｄは配線パターン
に利用した層間絶縁膜４上のＴｉＮ膜である。
【００３４】図８は本発明の第６の実施例による半導体
装置のコンタクトホール周辺の断面構造を示す図であ
る。図中、図３，図４，図７と同一符号は同一又は相当
部分を示す。
装置のコンタクトホール周辺の断面構造を示す図であ
る。図中、図３，図４，図７と同一符号は同一又は相当
部分を示す。
【００３５】前述の第３，第４の実施例では、層間絶縁
膜４上のＴｉＮ膜５上にさらに配線層としてＷ配線７ｂ
を形成したが、図７，図８に示すように、層間絶縁膜４
上のＴｉＮ膜のみで配線パターンを形成することも可能
である。
膜４上のＴｉＮ膜５上にさらに配線層としてＷ配線７ｂ
を形成したが、図７，図８に示すように、層間絶縁膜４
上のＴｉＮ膜のみで配線パターンを形成することも可能
である。
【００３６】第５の実施例の場合、第１の実施例と同様
図２(a),図２(b),図２(c) に示す工程を経た後、ＴｉＮ
膜５に直接写真製版技術を用いて配線パターンを形成す
ればよい。第６の実施例の場合、第２の実施例の図４
(a),図４(b) に示す工程を経た基板のＴｉＮ膜５に、直
接写真製版技術を用いて配線パターンを形成すればよ
い。これら第５，第６の実施例の場合も前記第１〜第４
の実施例と同様の効果が得られる。
図２(a),図２(b),図２(c) に示す工程を経た後、ＴｉＮ
膜５に直接写真製版技術を用いて配線パターンを形成す
ればよい。第６の実施例の場合、第２の実施例の図４
(a),図４(b) に示す工程を経た基板のＴｉＮ膜５に、直
接写真製版技術を用いて配線パターンを形成すればよ
い。これら第５，第６の実施例の場合も前記第１〜第４
の実施例と同様の効果が得られる。
【００３７】なお、上記第１，第３，第５の実施例では
ＴｉＮプラグ５ｅとしてＴｉＮ膜を用いた場合について
説明したが、用いられる材料はこれに限られるものでは
なく、層間絶縁膜との密着性がよく、かつ層間絶縁膜と
の反応性が小さいような諸性質を合わせ持つ材料であれ
ばよく、例えば、遷移金属のシリサイド，ホウ化物，あ
るいは炭化物等、一般的にバリアメタル材料として用い
られるような材料がある。
ＴｉＮプラグ５ｅとしてＴｉＮ膜を用いた場合について
説明したが、用いられる材料はこれに限られるものでは
なく、層間絶縁膜との密着性がよく、かつ層間絶縁膜と
の反応性が小さいような諸性質を合わせ持つ材料であれ
ばよく、例えば、遷移金属のシリサイド，ホウ化物，あ
るいは炭化物等、一般的にバリアメタル材料として用い
られるような材料がある。
【００３８】また、上記第２，第４，第６の実施例では
プラグ材料（ＴｉＮプラグ５ｂ）にＣＶＤ法によるＴｉ
Ｎ膜を用いた場合について説明したが、プラグの充填材
料は、層間絶縁膜との密着性がよく、基板材料との反応
性及び接触抵抗が小さく、ＣＶＤ法等の段差被覆性に優
れた方法によりコンタクトホール内に埋め込むことがで
きるという諸性質を合わせ持つ材料であればどのような
ものでもよく、金属単体，合金あるいはそれらの化合
物、例えば珪化チタン（ＴｉＳｉ2 ）等でもよい。
プラグ材料（ＴｉＮプラグ５ｂ）にＣＶＤ法によるＴｉ
Ｎ膜を用いた場合について説明したが、プラグの充填材
料は、層間絶縁膜との密着性がよく、基板材料との反応
性及び接触抵抗が小さく、ＣＶＤ法等の段差被覆性に優
れた方法によりコンタクトホール内に埋め込むことがで
きるという諸性質を合わせ持つ材料であればどのような
ものでもよく、金属単体，合金あるいはそれらの化合
物、例えば珪化チタン（ＴｉＳｉ2 ）等でもよい。
【００３９】
【００４０】以上のように、本願の請求項１記載の半導
体装置の製造方法によれば、シリコン基板上に層間絶縁
膜を形成し、該層間絶縁膜の所要箇所にコンタクトホー
ルを形成する工程と、上記コンタクトホールの底面また
は底面および側面に、スパッタ法により珪化チタンから
なる層を形成する工程と、ＣＶＤ法により，底面または
底面および側面が上記珪化チタンからなる層で覆われた
上記コンタクトホールの内部を充填するように窒化チタ
ンからなる膜を成膜する工程と、上面が上記コンタクト
ホールの上側の開口面と一致するまで上記窒化チタンか
らなる膜の表面をエッチバックしてプラグを形成する工
程と、上記層間絶縁膜の上側に上記プラグと接するよう
に配線層を形成する工程とを含むようにしたので、コン
タクトホール内にプラグ材料を完全に埋め込むことがで
き、かつコンタクト抵抗が低く、層間絶縁膜と反応する
ことのないプラグを、複雑な製造工程を経ずに形成でき
る半導体装置の製造方法が得られる効果がある。 また、
本願の請求項２記載の半導体装置の製造方法によれば、
シリコン基板上に層間絶縁膜を形成し、該層間絶縁膜の
所要箇所にコンタクトホールを形成する工程と、上記コ
ンタクトホールの底面または底面および側面に、スパッ
タ法により珪化チタンからなる層を形成する工程と、Ｃ
ＶＤ法により，底面または底面および側面が上記珪化チ
タンからなる層で覆われた上記コンタクトホールの内部
に窒化チタンを充填してプラグを形成し、これに続いて
上記層間絶縁膜の上側に上記プラグと同一材料の下敷層
を形成する工程と、上記下敷層上に配線層を形成する工
程とを含むようにしたので、コンタクトホール内にプラ
グ材料を完全に埋め込むことができ、かつコンタクト抵
抗が低く、層間絶縁膜と反応することのないプラグを、
複雑な製造工程を経ずに形成できる半導体装置の製造方
法が得られる効果がある。
体装置の製造方法によれば、シリコン基板上に層間絶縁
膜を形成し、該層間絶縁膜の所要箇所にコンタクトホー
ルを形成する工程と、上記コンタクトホールの底面また
は底面および側面に、スパッタ法により珪化チタンから
なる層を形成する工程と、ＣＶＤ法により，底面または
底面および側面が上記珪化チタンからなる層で覆われた
上記コンタクトホールの内部を充填するように窒化チタ
ンからなる膜を成膜する工程と、上面が上記コンタクト
ホールの上側の開口面と一致するまで上記窒化チタンか
らなる膜の表面をエッチバックしてプラグを形成する工
程と、上記層間絶縁膜の上側に上記プラグと接するよう
に配線層を形成する工程とを含むようにしたので、コン
タクトホール内にプラグ材料を完全に埋め込むことがで
き、かつコンタクト抵抗が低く、層間絶縁膜と反応する
ことのないプラグを、複雑な製造工程を経ずに形成でき
る半導体装置の製造方法が得られる効果がある。 また、
本願の請求項２記載の半導体装置の製造方法によれば、
シリコン基板上に層間絶縁膜を形成し、該層間絶縁膜の
所要箇所にコンタクトホールを形成する工程と、上記コ
ンタクトホールの底面または底面および側面に、スパッ
タ法により珪化チタンからなる層を形成する工程と、Ｃ
ＶＤ法により，底面または底面および側面が上記珪化チ
タンからなる層で覆われた上記コンタクトホールの内部
に窒化チタンを充填してプラグを形成し、これに続いて
上記層間絶縁膜の上側に上記プラグと同一材料の下敷層
を形成する工程と、上記下敷層上に配線層を形成する工
程とを含むようにしたので、コンタクトホール内にプラ
グ材料を完全に埋め込むことができ、かつコンタクト抵
抗が低く、層間絶縁膜と反応することのないプラグを、
複雑な製造工程を経ずに形成できる半導体装置の製造方
法が得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施例１による半導体装置のコンタ
クトホール周辺の断面構造を示す図である。
クトホール周辺の断面構造を示す図である。
【図２】この発明の実施例１による半導体装置の製造方
法の工程を示す断面図である。
法の工程を示す断面図である。
【図３】この発明の実施例２による半導体装置のコンタ
クトホール周辺の断面構造を示す図である。
クトホール周辺の断面構造を示す図である。
【図４】この発明の実施例２による半導体装置の製造方
法の工程を示す断面図である。
法の工程を示す断面図である。
【図５】この発明の第３の実施例による半導体装置のコ
ンタクトホール周辺の断面構造を示す図である。
ンタクトホール周辺の断面構造を示す図である。
【図６】この発明の実施例４による半導体装置の製造方
法の工程の一部を示す断面図である。
法の工程の一部を示す断面図である。
【図７】この発明の実施例５による半導体装置のコンタ
クトホール周辺の断面構造を示す図である。
クトホール周辺の断面構造を示す図である。
【図８】この発明の実施例６による半導体装置のコンタ
クトホール周辺の断面構造を示す図である。
クトホール周辺の断面構造を示す図である。
【図９】従来の方法で形成された半導体装置のコンタク
トホール周辺の断面構造を示す図である。
トホール周辺の断面構造を示す図である。
１ シリコン基板 ２ Ｎ+ 層 ３ フィールド酸化膜 ４ 層間絶縁膜 ４ａ コンタクトホール ５ ＴｉＮ膜 ５ｂ，５ｅ ＴｉＮプラグ ５ｃ 下敷層として利用した層間絶縁膜上のＴｉ
Ｎ膜 ５ｄ 配線パターンに利用した層間絶縁膜上のＴ
ｉＮ膜 ６ｂ ＴｉＳｉ2 バリアメタル層 ７ Ｗ膜 ７ｂ Ｗ配線 ８ スパッタＡｌ膜 ８ａ Ａｌ配線
Ｎ膜 ５ｄ 配線パターンに利用した層間絶縁膜上のＴ
ｉＮ膜 ６ｂ ＴｉＳｉ2 バリアメタル層 ７ Ｗ膜 ７ｂ Ｗ配線 ８ スパッタＡｌ膜 ８ａ Ａｌ配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−172463（ＪＰ，Ａ) 特開 昭58−162051（ＪＰ，Ａ) 特開 平１−264258（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 シリコン基板上に層間絶縁膜を形成し、
該層間絶縁膜の所要箇所にコンタクトホールを形成する
工程と、上記 コンタクトホールの底面または底面および側面に、
スパッタ法により珪化チタンからなる層を形成する工程
と、ＣＶＤ法により， 底面または底面および側面が上記珪化
チタンからなる層で覆われた上記コンタクトホールの内
部を充填するように窒化チタンからなる膜を成膜する工
程と、 上面が上記コンタクトホールの上側の開口面と一致する
まで上記窒化チタンからなる膜の表面をエッチバックし
てプラグを形成する工程と、 上記層間絶縁膜の上側に上記プラグと接するように配線
層を形成する工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項２】 シリコン基板上に層間絶縁膜を形成し、
該層間絶縁膜の所要箇所にコンタクトホールを形成する
工程と、上記コンタクトホールの底面または底面および側面に、
スパッタ法により珪化チタンからなる層を形成する工程
と、 ＣＶＤ法により，底面または底面および側面が上記珪化
チタンからなる層で覆われた上記コンタクトホールの内
部に窒化チタンを充填してプラグを形成し、これに続い
て上記層間絶縁膜の上側に上記プラグと同一材料の下敷
層を形成する工程と、 上記下敷層上に配線層を形成する工程とを含むことを特
徴とする半導体装置の製造方法 。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323923A JP2983098B2 (ja) | 1991-11-11 | 1991-11-11 | 半導体装置の製造方法 |
| KR1019920020626A KR970009274B1 (ko) | 1991-11-11 | 1992-11-04 | 반도체장치의 도전층접속구조 및 그 제조방법 |
| DE4238080A DE4238080C2 (de) | 1991-11-11 | 1992-11-11 | Verbindungsstruktur für leitende Schichten einer Halbleitervorrichtung und ein Verfahren zu deren Herstellung |
| US08/423,476 US5534730A (en) | 1991-11-11 | 1995-04-19 | Conductive layer connection structure of a semiconductor device and a method of manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323923A JP2983098B2 (ja) | 1991-11-11 | 1991-11-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136085A JPH05136085A (ja) | 1993-06-01 |
| JP2983098B2 true JP2983098B2 (ja) | 1999-11-29 |
Family
ID=18160138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3323923A Expired - Fee Related JP2983098B2 (ja) | 1991-11-11 | 1991-11-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2983098B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08203899A (ja) * | 1995-01-30 | 1996-08-09 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63172463A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 半導体装置 |
-
1991
- 1991-11-11 JP JP3323923A patent/JP2983098B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05136085A (ja) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100242865B1 (ko) | 메탈 플러그의 형성 방법 | |
| JP2947054B2 (ja) | 配線形成法 | |
| JPH0514417B2 (ja) | ||
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JP2591450B2 (ja) | 半導体装置の製造方法 | |
| JP2000332106A (ja) | 半導体装置およびその製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JP3135052B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| KR0156126B1 (ko) | 반도체장치의 콘택형성방법 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH05283363A (ja) | 半導体装置の製造方法 | |
| JPH04343417A (ja) | 半導体装置及びその製造方法 | |
| JPH0547706A (ja) | 半導体装置の製造方法 | |
| JPH0684910A (ja) | 半導体装置の製造方法 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 | |
| JPH06275729A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |