JPH05283363A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05283363A JPH05283363A JP8181392A JP8181392A JPH05283363A JP H05283363 A JPH05283363 A JP H05283363A JP 8181392 A JP8181392 A JP 8181392A JP 8181392 A JP8181392 A JP 8181392A JP H05283363 A JPH05283363 A JP H05283363A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- thickness
- insulating film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 コンタクトホールやスルーホールをＷなどの
金属で埋め込む際に、ホール部分の堀れ下がりを生じな
い半導体装置の信頼性高い製造方法を提供する。 【構成】 拡散層１１に達する層間絶縁膜１２に形成さ
れたコンタクトホール１３、ＴｉＮ密着層１５、化学気
相成長法によるＷ膜１４、コンタクトホール１３と同じ
パターンのレジスト１６を有している。ＣＶＤ法は段差
被覆性に優れているため、傾斜部分１７でのＷ膜厚Ｔ１
は平坦部分でのＷ膜厚Ｔ２より厚くなる。レジスト１６
の厚さは、その膜厚差（Ｔ１−Ｔ２）のＷ膜をエッチン
グする間にちょうど無くなる膜厚とする。従って、全面
エッチングによってレジストが無くなった時、コンタク
トホール上と傾斜部分でのＷ膜厚は等しくなり、傾斜部
のＷ膜を除去するためのオーバーエッチング時にコンタ
クトホール内のＷ膜が掘れ下がることを防止している。
金属で埋め込む際に、ホール部分の堀れ下がりを生じな
い半導体装置の信頼性高い製造方法を提供する。 【構成】 拡散層１１に達する層間絶縁膜１２に形成さ
れたコンタクトホール１３、ＴｉＮ密着層１５、化学気
相成長法によるＷ膜１４、コンタクトホール１３と同じ
パターンのレジスト１６を有している。ＣＶＤ法は段差
被覆性に優れているため、傾斜部分１７でのＷ膜厚Ｔ１
は平坦部分でのＷ膜厚Ｔ２より厚くなる。レジスト１６
の厚さは、その膜厚差（Ｔ１−Ｔ２）のＷ膜をエッチン
グする間にちょうど無くなる膜厚とする。従って、全面
エッチングによってレジストが無くなった時、コンタク
トホール上と傾斜部分でのＷ膜厚は等しくなり、傾斜部
のＷ膜を除去するためのオーバーエッチング時にコンタ
クトホール内のＷ膜が掘れ下がることを防止している。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、配線の接続部の電極形成に関するものである。
係わり、配線の接続部の電極形成に関するものである。
【０００２】
【従来の技術】コンタクトホールに電極を形成する場合
において、通常はＡｌ等の金属が用いられ、その堆積方
法としてスパッタ法が採用されている。しかしながら半
導体素子の微細化にともなってコンタクトホールのアス
ペクト比（深さ／径）が１以上になると、スパッタ法で
はカバレッジが悪いためコンタクトの側面にほとんどＡ
ｌが付着しなくなる。その結果、側壁の薄いＡｌ配線の
部分では電流密度が大きくなることによるエレクトロマ
イグレーション（ＥＭ）耐性、またストレスによるスト
レスマイグレーション（ＳＭ）耐性が劣化するために断
線等が起こり、信頼性に重要な問題が発生することにな
る。これを防ぐためにコンタクトホールに金属電極を埋
め込む技術がある。この例を図３を用いて説明する。図
３(a)では、シリコン基板１０上に形成されたＢＰＳＧ
膜１２にｎ+叉はｐ+拡散層１１に達するようにコンタク
トホール１３を形成する。続いて図３（ｂ）では絶縁膜
１２と密着性の良い金属膜１５たとえばＴｉＮ膜をスパ
ッタ法で堆積し、次に化学気相成長（ＣＶＤ）法によっ
て六弗化タングステン（ＷＦ6）ガスを用いてタングス
テン（Ｗ）膜１４を堆積する。しかる後、コンタクトホ
ール以外のＷ膜、ＴｉＮ膜１５を除去し、電極を形成す
る（図３（ｃ））。ここで１９はコンタクトホール内部
のタングステン膜を示す。
において、通常はＡｌ等の金属が用いられ、その堆積方
法としてスパッタ法が採用されている。しかしながら半
導体素子の微細化にともなってコンタクトホールのアス
ペクト比（深さ／径）が１以上になると、スパッタ法で
はカバレッジが悪いためコンタクトの側面にほとんどＡ
ｌが付着しなくなる。その結果、側壁の薄いＡｌ配線の
部分では電流密度が大きくなることによるエレクトロマ
イグレーション（ＥＭ）耐性、またストレスによるスト
レスマイグレーション（ＳＭ）耐性が劣化するために断
線等が起こり、信頼性に重要な問題が発生することにな
る。これを防ぐためにコンタクトホールに金属電極を埋
め込む技術がある。この例を図３を用いて説明する。図
３(a)では、シリコン基板１０上に形成されたＢＰＳＧ
膜１２にｎ+叉はｐ+拡散層１１に達するようにコンタク
トホール１３を形成する。続いて図３（ｂ）では絶縁膜
１２と密着性の良い金属膜１５たとえばＴｉＮ膜をスパ
ッタ法で堆積し、次に化学気相成長（ＣＶＤ）法によっ
て六弗化タングステン（ＷＦ6）ガスを用いてタングス
テン（Ｗ）膜１４を堆積する。しかる後、コンタクトホ
ール以外のＷ膜、ＴｉＮ膜１５を除去し、電極を形成す
る（図３（ｃ））。ここで１９はコンタクトホール内部
のタングステン膜を示す。
【０００３】
【発明が解決しようとする課題】しかし、ＣＶＤ法は段
差被覆性が良いため、図３（ｂ）に示されるように基板
に段差がある場合、傾斜１７の部分でのＷ膜厚Ｔ１が平
坦部の膜厚Ｔ２より厚くなる。このＷ膜の全面エッチン
グを行なう時、平坦部分でのＷ膜が除去された後も傾斜
１７の部分ではＷ膜が除去されずに残る（図３
（ｃ））。このＷ膜の残り１８は、後工程の配線形成時
に配線ー配線間のショート等の不良を引き起こす。従っ
て、このＷ膜の残り１８を除去する必要があり、引続き
エッチングを行なってこのＷ膜の残り１８を除去する
と、同時にコンタクトホール内のＷ膜も除去され、掘れ
下がり２０が生じる（図３（ｄ））。このようにコンタ
クトホール内にＷ電極を形成した後は、通常スパッタ法
によってＡｌ配線を形成する。しかし、図３（ｄ）に示
されるようにコンタクトホール上部に掘れ下がり２０が
生じていると、段差被覆性の悪いスパッタ法では、図３
（ｅ）のように掘れ下がった部分の側壁でＡｌ２１の膜
厚は薄くなり、ＥＭ耐性,ＳＭ耐性等が劣化し電極を形
成しても十分な信頼性を得ることができなくなるという
問題がある。
差被覆性が良いため、図３（ｂ）に示されるように基板
に段差がある場合、傾斜１７の部分でのＷ膜厚Ｔ１が平
坦部の膜厚Ｔ２より厚くなる。このＷ膜の全面エッチン
グを行なう時、平坦部分でのＷ膜が除去された後も傾斜
１７の部分ではＷ膜が除去されずに残る（図３
（ｃ））。このＷ膜の残り１８は、後工程の配線形成時
に配線ー配線間のショート等の不良を引き起こす。従っ
て、このＷ膜の残り１８を除去する必要があり、引続き
エッチングを行なってこのＷ膜の残り１８を除去する
と、同時にコンタクトホール内のＷ膜も除去され、掘れ
下がり２０が生じる（図３（ｄ））。このようにコンタ
クトホール内にＷ電極を形成した後は、通常スパッタ法
によってＡｌ配線を形成する。しかし、図３（ｄ）に示
されるようにコンタクトホール上部に掘れ下がり２０が
生じていると、段差被覆性の悪いスパッタ法では、図３
（ｅ）のように掘れ下がった部分の側壁でＡｌ２１の膜
厚は薄くなり、ＥＭ耐性,ＳＭ耐性等が劣化し電極を形
成しても十分な信頼性を得ることができなくなるという
問題がある。
【０００４】本発明は上記問題点に鑑み、コンタクトホ
ールやスルーホールをタングステン等の金属で埋め込む
際にホール部分の掘れ下がりを生じない半導体装置の製
造方法を提供するものである。
ールやスルーホールをタングステン等の金属で埋め込む
際にホール部分の掘れ下がりを生じない半導体装置の製
造方法を提供するものである。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
めに請求項１記載の本発明の半導体装置の製造方法は、
コンタクトホール部及び絶縁膜上に金属膜を堆積し、前
記金属膜上に前記開孔部と同じ位置に同形状のレジスト
膜を形成後、金属膜をレジスト膜と同時に除去を行な
う。
めに請求項１記載の本発明の半導体装置の製造方法は、
コンタクトホール部及び絶縁膜上に金属膜を堆積し、前
記金属膜上に前記開孔部と同じ位置に同形状のレジスト
膜を形成後、金属膜をレジスト膜と同時に除去を行な
う。
【０００６】また請求項２記載の本発明の半導体装置
は、半導体基板の所定の位置に形成された能動素子を形
成する工程と、該能動素子を覆い隠すように前記基板上
の全面に第一の層間絶縁膜を形成する工程と、前記第一
の層間絶縁膜上に第二の層間絶縁膜を形成する工程と、
所定の位置にコンタクトホールを開孔する工程と前記コ
ンタクトホールを埋め込むために全面に金属膜を形成す
る工程と、前記コンタクトホール以外の部分の不要な金
属膜を第二の層間絶縁膜とともにエッチングで取り除く
工程を備えたものである。
は、半導体基板の所定の位置に形成された能動素子を形
成する工程と、該能動素子を覆い隠すように前記基板上
の全面に第一の層間絶縁膜を形成する工程と、前記第一
の層間絶縁膜上に第二の層間絶縁膜を形成する工程と、
所定の位置にコンタクトホールを開孔する工程と前記コ
ンタクトホールを埋め込むために全面に金属膜を形成す
る工程と、前記コンタクトホール以外の部分の不要な金
属膜を第二の層間絶縁膜とともにエッチングで取り除く
工程を備えたものである。
【０００７】
【作用】請求項１記載の本発明は上記した方法を用いれ
ば、絶縁膜に開孔されたコンタクトホール部及び絶縁膜
上に例えばタングステン（Ｗ）等の金属膜を堆積した
後、コンタクトホールと同位置に同形状のレジスト膜を
形成する。しかる後、コンタクトホール内部以外のＷ膜
をレジストとともに除去する。ＣＶＤ法で形成したＷ膜
は段差被覆性に優れるため、傾斜部分でのＷ膜厚は平坦
部分での膜厚よりも厚くなり膜厚差を生じるのである
が、コンタクトホール上部のレジスト膜厚を前記膜厚差
のＷ膜を除去する間にちょうど除去される厚さに選ぶ
と、段差部のＷ膜を除去する間にコンタクトホール内部
のＷ膜が除去されることがなくなる。従って、平坦部及
び段差部でのＷ膜の除去を行っても、コンタクトホール
内にはＷ膜が除去されずに残り、次工程のスパッタ法に
よるＡｌ配線形成時のコンタクトホール部分で段差被覆
性を損なうことがない。このようにして、金属膜除去時
の掘れ下がりを抑制し、開孔部での配線の段差被覆性を
改善し配線の信頼性を向上させる効果がある。
ば、絶縁膜に開孔されたコンタクトホール部及び絶縁膜
上に例えばタングステン（Ｗ）等の金属膜を堆積した
後、コンタクトホールと同位置に同形状のレジスト膜を
形成する。しかる後、コンタクトホール内部以外のＷ膜
をレジストとともに除去する。ＣＶＤ法で形成したＷ膜
は段差被覆性に優れるため、傾斜部分でのＷ膜厚は平坦
部分での膜厚よりも厚くなり膜厚差を生じるのである
が、コンタクトホール上部のレジスト膜厚を前記膜厚差
のＷ膜を除去する間にちょうど除去される厚さに選ぶ
と、段差部のＷ膜を除去する間にコンタクトホール内部
のＷ膜が除去されることがなくなる。従って、平坦部及
び段差部でのＷ膜の除去を行っても、コンタクトホール
内にはＷ膜が除去されずに残り、次工程のスパッタ法に
よるＡｌ配線形成時のコンタクトホール部分で段差被覆
性を損なうことがない。このようにして、金属膜除去時
の掘れ下がりを抑制し、開孔部での配線の段差被覆性を
改善し配線の信頼性を向上させる効果がある。
【０００８】請求項２記載の本発明は上記した方法によ
り、不要部分の金属膜の残さを充分取り除くように充分
にオーバーエッチングを行ったためにコンタクトホール
内部の金属が掘れ下がったとしても、第二の層間絶縁膜
をエッチングして、掘れ下がった金属膜の表面と絶縁膜
の表面を面一にあわすことができるから、コンタクトホ
ール内に埋め込んだ金属の掘れ下がりを起こすことな
く、不要部分の金属膜を残さなく、きれいに取り除くこ
とができることとなる。
り、不要部分の金属膜の残さを充分取り除くように充分
にオーバーエッチングを行ったためにコンタクトホール
内部の金属が掘れ下がったとしても、第二の層間絶縁膜
をエッチングして、掘れ下がった金属膜の表面と絶縁膜
の表面を面一にあわすことができるから、コンタクトホ
ール内に埋め込んだ金属の掘れ下がりを起こすことな
く、不要部分の金属膜を残さなく、きれいに取り除くこ
とができることとなる。
【０００９】
【実施例】（実施例１）図１は本発明の第１の実施例を
示す半導体装置の製造方法を示す工程断面図である。以
下、本発明の半導体装置の製造方法の第１の実施例につ
いて、図１を参照しながら説明する。
示す半導体装置の製造方法を示す工程断面図である。以
下、本発明の半導体装置の製造方法の第１の実施例につ
いて、図１を参照しながら説明する。
【００１０】図１（ａ）では、能動素子が形成されたシ
リコン基板１０上のｎ+もしくはｐ+拡散層１１に達する
ようにＢＰＳＧ膜１２にコンタクトホール１３を形成す
る。
リコン基板１０上のｎ+もしくはｐ+拡散層１１に達する
ようにＢＰＳＧ膜１２にコンタクトホール１３を形成す
る。
【００１１】続いて図１（ｂ）では、スパッタ法にてＴ
ｉＮ膜１５を堆積し、ＷＦ6の水素還元反応によるＣＶ
Ｄ法によってタングステン（Ｗ）膜１４を堆積する。こ
の時、ＣＶＤ法は段差被覆性が良いため段差部分１７で
のＷ膜厚Ｔ１は平坦部でのＷ膜厚Ｔ２よりも厚くなる。
ｉＮ膜１５を堆積し、ＷＦ6の水素還元反応によるＣＶ
Ｄ法によってタングステン（Ｗ）膜１４を堆積する。こ
の時、ＣＶＤ法は段差被覆性が良いため段差部分１７で
のＷ膜厚Ｔ１は平坦部でのＷ膜厚Ｔ２よりも厚くなる。
【００１２】次に図１（ｃ）では、コンタクトホール１
３上部にコンタクトホールと同位置に同径のレジスト１
６を、段差部１７と平坦部１８のＷ膜厚の差（Ｔ１−Ｔ
２）のＷ膜がエッチングされる間でエッチングされる膜
厚に形成する。例えば、レジストのエッチング速度がＷ
膜のエッチング速度と等しい時は、レジストの膜厚は
（Ｔ１−Ｔ２）に設定する。このような状態でＷ膜を全
面エッチングするとレジスト膜も同時にエッチングさ
れ、レジストが完全に除去された時には段差部とコンタ
クトホール上（レジストで覆われたていた部分）のＷ膜
の膜厚は等しくなる。従って、さらにエッチングを段差
部でのＷ膜が無くなるまで行うと、図１（ｄ）に示され
るように掘れ下がりの無いＷプラグを形成することがで
きる。
３上部にコンタクトホールと同位置に同径のレジスト１
６を、段差部１７と平坦部１８のＷ膜厚の差（Ｔ１−Ｔ
２）のＷ膜がエッチングされる間でエッチングされる膜
厚に形成する。例えば、レジストのエッチング速度がＷ
膜のエッチング速度と等しい時は、レジストの膜厚は
（Ｔ１−Ｔ２）に設定する。このような状態でＷ膜を全
面エッチングするとレジスト膜も同時にエッチングさ
れ、レジストが完全に除去された時には段差部とコンタ
クトホール上（レジストで覆われたていた部分）のＷ膜
の膜厚は等しくなる。従って、さらにエッチングを段差
部でのＷ膜が無くなるまで行うと、図１（ｄ）に示され
るように掘れ下がりの無いＷプラグを形成することがで
きる。
【００１３】次に図１（ｅ）では、スパッタ法で全面に
Ａｌ２１を堆積させ、電極を形成する。
Ａｌ２１を堆積させ、電極を形成する。
【００１４】以上のように本実施例によれば、絶縁膜の
開孔部１３をタングステン等の金属膜１４で埋め込む際
に、絶縁膜及び開孔部に形成した第１の金属膜１４上に
開孔部１３と同じ形状のレジスト膜１６を形成し、開孔
部内部以外の第１の金属膜１３をレジスト膜１６と同時
に除去することによって開孔部１３での金属膜１４の掘
れ下がりを抑制し、開孔部１３での配線の段差被覆性の
劣化をなくし、開孔部１３での配線の信頼性を向上させ
る効果がある。
開孔部１３をタングステン等の金属膜１４で埋め込む際
に、絶縁膜及び開孔部に形成した第１の金属膜１４上に
開孔部１３と同じ形状のレジスト膜１６を形成し、開孔
部内部以外の第１の金属膜１３をレジスト膜１６と同時
に除去することによって開孔部１３での金属膜１４の掘
れ下がりを抑制し、開孔部１３での配線の段差被覆性の
劣化をなくし、開孔部１３での配線の信頼性を向上させ
る効果がある。
【００１５】なお、本実施例において、第１の金属膜を
ＴｉＮとＷの積層膜を用いたが、本発明はこれらに限定
されるものでなくＴｉ／ＴｉＮとＷ、ＴｉとＷ、Ｔｉと
Ａｌ、ＴｉＷとＷ、ＴｉＷとＡｌ等の金属積層膜でもよ
く、また絶縁膜との密着性が得られる物であれば第１の
金属膜は単層膜でもよい。また、絶縁膜の下地をｎ+も
しくはｐ+ 拡散層としたが、多結晶シリコン叉はＡｌ、
Ｗ等の金属膜でもよい。
ＴｉＮとＷの積層膜を用いたが、本発明はこれらに限定
されるものでなくＴｉ／ＴｉＮとＷ、ＴｉとＷ、Ｔｉと
Ａｌ、ＴｉＷとＷ、ＴｉＷとＡｌ等の金属積層膜でもよ
く、また絶縁膜との密着性が得られる物であれば第１の
金属膜は単層膜でもよい。また、絶縁膜の下地をｎ+も
しくはｐ+ 拡散層としたが、多結晶シリコン叉はＡｌ、
Ｗ等の金属膜でもよい。
【００１６】（実施例２）図２は本発明の第２の実施例
における半導体装置の製造方法の実施例を示すものであ
る。以下、本発明の半導体装置の製造方法の第２の実施
例について、図２を参照しながら説明する。
における半導体装置の製造方法の実施例を示すものであ
る。以下、本発明の半導体装置の製造方法の第２の実施
例について、図２を参照しながら説明する。
【００１７】図２ａでは、シリコン基板１０内部にｎ+
もしくはｐ+拡散層１１及び能動素子を形成し、その後
シリコン基板１０上に１μｍ程度の第一の層間絶縁膜
（例えばＢＰＳＧ膜）１２,第二の層間絶縁膜２２を３
００ｎｍ順次堆積する。第二の層間絶縁膜８は第一の層
間絶縁膜２と同じ膜でもよいし、異なった膜でも良い。
もしくはｐ+拡散層１１及び能動素子を形成し、その後
シリコン基板１０上に１μｍ程度の第一の層間絶縁膜
（例えばＢＰＳＧ膜）１２,第二の層間絶縁膜２２を３
００ｎｍ順次堆積する。第二の層間絶縁膜８は第一の層
間絶縁膜２と同じ膜でもよいし、異なった膜でも良い。
【００１８】図２ｂでは、シリコン基板１０上の拡散層
１１に達するようにＢＰＳＧ膜１２にコンタクトホール
１３を開孔する。
１１に達するようにＢＰＳＧ膜１２にコンタクトホール
１３を開孔する。
【００１９】図２ｃでは、Ｔｉ、ＴｉＮやＴｉＷなどの
密着層１５をスパッタ法あるいはＣＶＤ法で堆積した
後、タングステン等の金属膜１４（Ｃｕ，Ａｇ，Ａｌ等
でも良い）をブランケットＣＶＤ法で堆積する。
密着層１５をスパッタ法あるいはＣＶＤ法で堆積した
後、タングステン等の金属膜１４（Ｃｕ，Ａｇ，Ａｌ等
でも良い）をブランケットＣＶＤ法で堆積する。
【００２０】図２ｄでは、エッチバックを行い、コンタ
クトホール外部の金属膜１４,１５を取り除く。大部分
のタングステン１５と密着層１４を異方性のドライエッ
チングで取り除いた後、等方性のドライエッチングを十
分行い、残さが無いようにする。
クトホール外部の金属膜１４,１５を取り除く。大部分
のタングステン１５と密着層１４を異方性のドライエッ
チングで取り除いた後、等方性のドライエッチングを十
分行い、残さが無いようにする。
【００２１】その後図２ｅでは、コンタクトホール１３
の内部の掘れ下がったタングステン１９の上面と第二の
層間絶縁膜２２が面一になるまで、第二の層間絶縁膜２
２をドライエッチングでエッチングを行う。
の内部の掘れ下がったタングステン１９の上面と第二の
層間絶縁膜２２が面一になるまで、第二の層間絶縁膜２
２をドライエッチングでエッチングを行う。
【００２２】図２ｆでは、その後、上層Ａｌ配線２１を
形成する。以上のように本実施例によれば、あらかじ
め、第二の層間絶縁膜２２を形成しておくことにより、
コンタクトホール内に埋め込んだ金属の掘れ下がりを起
こすことなく、不要部分の金属膜を残さなくきれいに取
り除くことができる。
形成する。以上のように本実施例によれば、あらかじ
め、第二の層間絶縁膜２２を形成しておくことにより、
コンタクトホール内に埋め込んだ金属の掘れ下がりを起
こすことなく、不要部分の金属膜を残さなくきれいに取
り除くことができる。
【００２３】なお、本実施例において、残さ部分を取り
除くエッチングはドライエッチングを用いたが、ウエッ
トエッチングを用いてもよい。
除くエッチングはドライエッチングを用いたが、ウエッ
トエッチングを用いてもよい。
【００２４】
【発明の効果】以上のように本発明によれば、絶縁膜の
開孔部をタングステン等の金属膜で埋め込む際に、絶縁
膜及び開孔部に形成した第１の金属膜上に開孔部と同じ
形状のレジスト膜を形成し、開孔部内部以外の第１の金
属膜をレジスト膜と同時に除去することによって開孔部
での金属膜の掘れ下がりを抑制し、開孔部での配線の段
差被覆性の劣化をなくし、開孔部での配線の信頼性を向
上させる効果がある。
開孔部をタングステン等の金属膜で埋め込む際に、絶縁
膜及び開孔部に形成した第１の金属膜上に開孔部と同じ
形状のレジスト膜を形成し、開孔部内部以外の第１の金
属膜をレジスト膜と同時に除去することによって開孔部
での金属膜の掘れ下がりを抑制し、開孔部での配線の段
差被覆性の劣化をなくし、開孔部での配線の信頼性を向
上させる効果がある。
【００２５】また本発明によれば、半導体基板の所定の
位置に形成された能動素子を形成する工程と、該能動素
子を覆い隠すように前記基板上の全面に第一の層間絶縁
膜を形成する工程と、前記第一の層間絶縁膜上に第二の
層間絶縁膜を形成する工程と、所定の位置にコンタクト
ホールを開孔する工程と、前記コンタクトホールを埋め
込むために全面に金属膜を形成する工程と、コンタクト
ホール以外の部分の不要な金属膜を第二の層間絶縁膜と
ともにエッチングで取り除く工程を備えることにより、
コンタクトホール内に埋め込んだ金属の掘れ下がりを起
こすことなく、不要部分の金属膜を残さなく、きれいに
取り除くことができることとなる。そのため、上層の金
属配線がコンタクト上部でくぼむことなく形成できるの
で、半導体装置の配線のエレクトロマイグレーションや
ストレスマイグレーションに対する信頼性が向上する。
位置に形成された能動素子を形成する工程と、該能動素
子を覆い隠すように前記基板上の全面に第一の層間絶縁
膜を形成する工程と、前記第一の層間絶縁膜上に第二の
層間絶縁膜を形成する工程と、所定の位置にコンタクト
ホールを開孔する工程と、前記コンタクトホールを埋め
込むために全面に金属膜を形成する工程と、コンタクト
ホール以外の部分の不要な金属膜を第二の層間絶縁膜と
ともにエッチングで取り除く工程を備えることにより、
コンタクトホール内に埋め込んだ金属の掘れ下がりを起
こすことなく、不要部分の金属膜を残さなく、きれいに
取り除くことができることとなる。そのため、上層の金
属配線がコンタクト上部でくぼむことなく形成できるの
で、半導体装置の配線のエレクトロマイグレーションや
ストレスマイグレーションに対する信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体装置の製造
方法を示す工程断面図
方法を示す工程断面図
【図２】本発明の第２の実施例における半導体装置の製
造方法を示す工程断面図
造方法を示す工程断面図
【図３】従来の半導体装置の製造方法を示す工程断面図
１０ シリコン基板 １１ ｎ+もしくはｐ+拡散層 １２ ＢＰＳＧ膜（第１の層間絶縁膜） １３ コンタクトホール １４ タングステン膜 １５ ＴｉＮ膜 １６ レジスト １７ 基板段差による傾斜部分 １８ 傾斜部分に残ったＷ膜 １９ コンタクトホール内部のタングステン膜 ２０ コンタクトホール部分の掘れ下がり ２１ スパッタ法によるＡｌ配線 ２２ 第２の層間絶縁膜 Ｔ１ 段差部分でのＷ膜の膜厚 Ｔ２ 平坦部分でのＷ膜の膜厚
フロントページの続き (72)発明者 松本 晋 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 寺井 由佳 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 村上 友康 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (2)
- 【請求項１】半導体もしくは金属膜上の絶縁膜に前記半
導体もしくは金属膜に達する開孔部を設ける工程と、前
記絶縁膜及び開孔部に第１の金属膜を形成する工程と、
前記第１の金属膜上に前記開孔部と同じ形状のレジスト
膜を形成するる工程と、前記開孔部以外の前記第１の金
属膜とレジスト膜を除去する工程とを備えた半導体装置
の製造方法。 - 【請求項２】半導体基板の所定の位置に形成された能動
素子を形成する工程と、該能動素子を覆い隠すように前
記基板上の全面に第一の層間絶縁膜を形成する工程と、
前記第一の層間絶縁膜上に第二の層間絶縁膜を形成する
工程と、所定の位置にコンタクトホールを開孔する工程
と、前記コンタクトホールを埋め込むために全面に金属
膜を形成する工程と、前記コンタクトホール以外の部分
の不要な金属膜を第二の層間絶縁膜とともにエッチング
で取り除く工程を備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8181392A JPH05283363A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8181392A JPH05283363A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283363A true JPH05283363A (ja) | 1993-10-29 |
Family
ID=13756943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8181392A Pending JPH05283363A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09167801A (ja) * | 1995-11-15 | 1997-06-24 | Hyundai Electron Ind Co Ltd | 半導体素子のタングステンプラグ形成方法 |
| KR100367694B1 (ko) * | 1995-06-30 | 2003-02-26 | 주식회사 하이닉스반도체 | 반도체소자의콘택제조방법 |
-
1992
- 1992-04-03 JP JP8181392A patent/JPH05283363A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367694B1 (ko) * | 1995-06-30 | 2003-02-26 | 주식회사 하이닉스반도체 | 반도체소자의콘택제조방법 |
| JPH09167801A (ja) * | 1995-11-15 | 1997-06-24 | Hyundai Electron Ind Co Ltd | 半導体素子のタングステンプラグ形成方法 |
| US5930670A (en) * | 1995-11-15 | 1999-07-27 | Hyundai Electronics Industries, Co., Ltd. | Method of forming a tungsten plug of a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215846B1 (ko) | 반도체장치의 배선형성방법 | |
| US5284799A (en) | Method of making a metal plug | |
| JPH0637033A (ja) | タングステンプラグ上の金属化層形成方法 | |
| JPH04293233A (ja) | メタルプラグの形成方法 | |
| JP3382357B2 (ja) | 配線形成方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| KR100221656B1 (ko) | 배선 형성 방법 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JPH05283363A (ja) | 半導体装置の製造方法 | |
| JPH07169835A (ja) | 半導体素子のメタルプラグの形成方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| JP3552526B2 (ja) | 半導体装置の導電体の製造方法 | |
| JPH05114578A (ja) | 半導体装置及びその製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JP3532827B2 (ja) | 多層配線を有する半導体装置及びその製造方法 | |
| JPH05283536A (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JPH05315334A (ja) | 半導体装置の製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 |