JP3552526B2 - 半導体装置の導電体の製造方法 - Google Patents
半導体装置の導電体の製造方法 Download PDFInfo
- Publication number
- JP3552526B2 JP3552526B2 JP06692098A JP6692098A JP3552526B2 JP 3552526 B2 JP3552526 B2 JP 3552526B2 JP 06692098 A JP06692098 A JP 06692098A JP 6692098 A JP6692098 A JP 6692098A JP 3552526 B2 JP3552526 B2 JP 3552526B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- metal
- semiconductor device
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の導電体の製造方法に関し、特に、その微細化に関する。
【０００２】
【従来技術およびその課題】
図３に、従来のコンタクト形成方法を示す。図５Ａに示すように、ＳｉＯ２層２にレジスト４１をパターンニングする。ＳｉＯ２層２を異方性エッチングして、図５Ｂに示すようにコンタクトホール３を形成する。アッシングを行いレジスト４１を除去する。これにより、図５Ｃに示すようにＳｉＯ２層２にコンタクトホール３が形成される。ＴｉＮをスパッタリングし、図５Ｄに示すようにコンタクトホール３の側面および底面をバリアメタル層４２で覆う。アルミニウムをスパッタリングし、図５Ｅに示すように、全面にアルミニウム層７を堆積させる。これによりコンタクトホール３にアルミニウムが充填される。レジストをパターンニングし、エッチングする。このようにして、コンタクトホール３にプラグ４が形成される。
【０００３】
しかしながら、上記製造方法においては、以下のような問題があった。コンタクトホール３は、パターンニングしたレジストを用いて絶縁膜をエッチングすることにより、形成している。したがって、コンタクトホールの微細化はエッチングができる寸法に制限されていた。
【０００４】
特に、上記のように底面および側面にバリアメタルを形成する場合には、コンタクトホールを微細化すると、バリアメタルだけで、コンタクトホールが埋まってしまうという問題もあった。
【０００５】
この発明は上記問題を解決し、微細化が可能な導電体の形成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段および発明の効果】
本発明にかかる半導体装置の導電体の製造方法においては、平面の第１の層を第１拡散防止用金属膜で覆い、前記第１拡散防止用金属膜の上に、穴を有するレジストを形成し、メッキ処理により前記穴に金属を充填し、前記レジストを除去し、前記金属の側壁および前記第１拡散防止金属膜を第２拡散防止用金属膜で覆い、前記第２拡散防止金属膜の平面形状が、前記金属の平面形状よりも一回り大きくなるよう、前記第２拡散防止金属膜をエッチングする。これにより、底面及び側面を拡散防止金属膜で覆った金属柱が形成される。前記レジストに形成する穴はエッチング処理による限界寸法に影響されないので、前記穴の形状の金属柱が形成される。前記レジストに形成する穴はエッチング処理による限界寸法に影響されないので、微細な金属柱の形成が可能となる。
【０００７】
本発明にかかる半導体装置の導電体の製造方法においては、レジストのコンタクトホール用の穴にメッキ処理により金属を充填させて、前記レジストを除去する。これにより、前記穴の形状の金属柱が形成される。そして、前記金属の側壁に絶縁膜を形成する。前記レジストに形成する穴はエッチング処理による限界寸法に影響されないので、コンタクトホールの微細化が可能となる。
【０００８】
本発明にかかる半導体装置の導電体の製造方法においては、前記レジスト形成前に、前記第１の層の表面に拡散防止用金属膜を形成する。したがって、微細化されたコンタクトホールでも前記第１の層との間に拡散防止用金属膜を形成することができる。
【０００９】
本発明にかかる半導体装置の導電体の製造方法においては、前記絶縁膜形成前に、前記金属の側壁に拡散防止用金属膜を形成する。したがって、微細化されたコンタクトホールでも前記絶縁層との間に拡散防止用金属膜を形成することができる。
【００１０】
【発明の実施の形態】
図面を用いて、本発明にかかる導電体である電極の製造方法について、説明する。拡散層１８が形成されたシリコン層１（第１の層）の上に、ＴａＮをスパッタリング法によって数百（例えば、３００）オングストローム堆積させて、図１Ａに示すように、バリアメタル層１１を形成する。本実施形態では、前記ＴａＮのスパッタリングは、圧力８ミリトルのＡｒとＮ２の混合ガス雰囲気中で、パワー２ｋＷで行った。
【００１１】
つぎに、レジストを塗布し、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）装置を用いて（図示せず）、マスクパタンを焼き付け、ベイクして図１Ｂに示すような開口部２２を有するレジスト２１を形成する。本実施形態では、開口部２２の大きさを０．１μｍ角とした。
【００１２】
バリアメタル層１１を電極として用いて、銅の電解メッキを行う。これにより、図１Ｃに示すように開口部２２に銅が充填される。レジストを除去すると、図１Ｄに示すように、柱状電極２３、２４がシリコン層１の拡散層１８の上に直立状態で形成される。このように、本実施形態においては、コンタクト電極の底面のバリアメタルを電解メッキを行う場合の電極と共用とした。
【００１３】
なお、図１Ｂに示す状態で、メッキ処理によりレジスト２１の上面にも銅が付着した場合には、一旦ＣＭＰ（化学的機械研磨）法を用いて、レジスト２１の上面の銅を削除すればよい。
【００１４】
全面に、ＴａＮをスパッタリング法によって３００オングストローム堆積させて、図１Ｅに示すように、バリアメタル層１２を形成する。本実施形態では、前記ＴａＮのスパッタリングは、圧力８ミリトルのＡｒとＮ２の混合ガス雰囲気中で、パワー２ｋＷで行った。
【００１５】
図２Ａに示すように、底面のバリアメタル層１１および側面のバリアメタル層１２を個々の柱状電極２３、２４ごとに絶縁するためのレジスト３１を形成し、前記バリアメタル層１１、１２をエッチングする。エッチングされたバリアメタル層１１、１２の平面形状（基板の平面方向に対して鉛直な方向からの形状）は図２Ｂに示すように、相似形でかつ一回り大きい。これは、バリアメタル層１１、１２は、各柱状電極２３、２４間で絶縁されれば十分であり、またレジスト３１のずれを見込んだ為である。
【００１６】
レジスト３１を除去し、ＣＶＤ法を用いて全面に酸化シリコンを堆積させ、図２Ｃに示すようにＳｉＯ２層２を形成する。図２Ｄに示すように、ＣＭＰ（化学的機械研磨）法を用いて柱状電極２３が露出するまで研磨する。この際、柱状電極２３の上面のバリアメタル層１２も前記研磨により、取り除かれる。
【００１７】
ＳｉＯ２層２の上に、アルミニウムをスパッタリング法によって堆積させ、レジストをパターンニングしてエッチングを行い、図２Ｅに示すように、配線が完成する。
【００１８】
このように、コンタクトホール用の穴をレジストに形成して、この穴にメッキで金属を充填し、レジストを除去して、前記金属の側壁に絶縁膜を形成することにより、従来のように絶縁膜にコンタクトホールをエッチングにより形成する場合のような微細化の限界がなく、レジストに形成できる穴の大きさのコンタクトホールを有する接続部を形成することができる。
【００１９】
また、柱状のコンタクト電極を形成後に側壁にバリアメタルを形成するので、コンタクトホールにバリアメタルを形成する製法において、コンタクトホールがバリアメタルで埋まってしまうという問題がない。これにより、微細化したコンタクトホールでもバリアメタルを形成することができる。
【００２０】
本発明にかかる半導体装置の接続用電極構造においては、前記底面拡散防止金属膜であるバリアメタル１１の平面形状は、図２Ｂに示すように、接続用電極である柱状電極２３、２４の平面形状より一回り大きい。これは、従来のように絶縁膜の形成したコンタクトホールの底面および側面にバリアメタルを形成したのではなく、全面に形成した底面および側面のバリアメタルを柱状電極を形成した後、エッチングで削除したからである。
【００２１】
なお、本実施形態においては、コンタクトホール用の穴として開口部２２をレジスト２１に形成して電極を形成した場合について説明したが、コンタクトホール以外の穴についても同様に適用できる。図３を用いて、その一例であるゲート電極を形成する場合について説明する。
【００２２】
図３Ａに示すように、ｐ型の半導体基板１１０の表面に絶縁膜１１１を形成する。本実施形態においては、膜厚４０００オングストロームのＢＰＳＧを絶縁膜１１１として用いた。レジストを塗布し、ＥＢ装置を用いて（図示せず）、マスクパタンを焼き付け、ベイクして図３Ｂに示すような開口部１２２を有するレジスト１２１を形成する。本実施形態では、開口部２２の幅αを０．２μｍとした。
【００２３】
つぎに、全面にＴａＮをスパッタリング法によって３００オングストローム堆積させて、図３Ｃに示すように、バリアメタル層１３１を形成する。バリアメタル層１３１を電極として用いて、銅の電解メッキを行う。これにより、図３Ｄに示すように開口部２２に銅が充填される。図３Ｅに示すように、ＣＭＰ法を用いて、レジスト２１の上面の銅１２４が所定の厚みとなるまで、研磨する。本実施形態においては、所定の厚みを０．４μｍとした。
【００２４】
なお、レジスト１２１の上面にも銅が付着した場合にも、このＣＭＰ法によって、レジスト２１の上面の銅は削除される。
【００２５】
つぎに、レジスト１２１を除去した後、図４Ａに示すように、全面に、ＴａＮをスパッタリング法によって３００オングストローム堆積させ、バリアメタル１３１を形成する。銅１２４をマスクとして、ｎ型不純物をイオン注入し、図４Ｂに示すように、ソース１４３、ドレイン１４４を基板１１０内に形成する。図４Ｃに示すように、層間絶縁膜１４８をＣＶＤ法にて形成する。後は、従来と同様であるので説明は省略する。このようにして、コンタクトホール以外でも微細な電極（導電体）を形成することもできる。
【００２６】
なお、本実施形態においては、メッキする金属として銅を用いたが、メッキが可能な金属であればどのようなものであってもよく、たとえば、銀、白金、金等を採用してもよい。
【００２７】
また、本実施形態においては、電解メッキをおこなったが、無電解メッキによって、レジストに形成された穴を金属で埋めることもできる。無電解メッキを行う場合には、電極とする金属層は不要である。したがって、たとえば、コンタクトホールの下部が図２に示すように、拡散層ではなく、下部配線であるような場合には、底面のバリアメタルは不要であるので、製造工程を簡略化できる。
【００２８】
なお、ゲート電極として用いる場合には無電解メッキで形成するほうが望ましい。これは、ゲート酸化膜が薄いため、スパッタリング法によりバリアメタルを形成する時に、ゲート酸化膜が劣化するおそれがあるからである。なお、かかるゲート酸化膜の劣化のおそれがなければ、特に無電解メッキに限られない。
【００２９】
また、柱状電極２３の金属が側面に形成される絶縁層や半導体領域への拡散等が生じない場合には、側面、底面のバリアメタルを形成しないようにしてもよい。
【００３０】
また、バリアメタル１１、１２の材質はＴａＮに限らず、他の材質を用いてもよい。
【００３１】
本実施形態においては、ＳｉＯ２層２の上にアルミ配線を形成するようにしたが、
ＳｉＯ２層２に配線を埋め込むデュアルダマシン（Ｄｕａｌ−Ｄａｍａｓｃｅｎｅ）構造の配線の場合にも同様に適用することができる。
【００３２】
本実施形態においては、ＣＭＰ法により、柱状電極２３の上面のバリアメタル層１２を研磨により取り除くようにしたが、必要であれば、バリアメタル層１２を残すようにしてもよい。
【００３３】
また、第１の実施形態にて、レジストを除去した後、全面に形成する絶縁層としてＳｉＯ２層を採用したが、他のＰＳＧ、ＢＰＳＧ等であってもよい。
【００３４】
本実施形態においては、導電体として接続用電極またはゲート電極として形成した場合について説明したが、これに限定されるものではない。
【図面の簡単な説明】
【図１】本発明にかかる接続用電極の製造方法の製造工程を示す要部断面図である。
【図２】本発明にかかる接続用電極の製造方法の製造工程を示す要部断面図である。
【図３】本発明にかかる他の実施形態の製造工程を示す要部断面図である。
【図４】本発明にかかる他の実施形態の製造工程を示す要部断面図である。
【図５】従来のコンタクト用電極形成方法を説明する製造行程図である。
【符号の説明】
１・・・・・シリコン層
２・・・・・ＳｉＯ２層
１１・・・・バリアメタル層（底面）
１２・・・・バリアメタル層（側面）
２１・・・・レジスト
２２・・・・開口部
２３・・・・柱状電極（接続用電極）
２４・・・・柱状電極（接続用電極）
【発明の属する技術分野】
この発明は、半導体装置の導電体の製造方法に関し、特に、その微細化に関する。
【０００２】
【従来技術およびその課題】
図３に、従来のコンタクト形成方法を示す。図５Ａに示すように、ＳｉＯ２層２にレジスト４１をパターンニングする。ＳｉＯ２層２を異方性エッチングして、図５Ｂに示すようにコンタクトホール３を形成する。アッシングを行いレジスト４１を除去する。これにより、図５Ｃに示すようにＳｉＯ２層２にコンタクトホール３が形成される。ＴｉＮをスパッタリングし、図５Ｄに示すようにコンタクトホール３の側面および底面をバリアメタル層４２で覆う。アルミニウムをスパッタリングし、図５Ｅに示すように、全面にアルミニウム層７を堆積させる。これによりコンタクトホール３にアルミニウムが充填される。レジストをパターンニングし、エッチングする。このようにして、コンタクトホール３にプラグ４が形成される。
【０００３】
しかしながら、上記製造方法においては、以下のような問題があった。コンタクトホール３は、パターンニングしたレジストを用いて絶縁膜をエッチングすることにより、形成している。したがって、コンタクトホールの微細化はエッチングができる寸法に制限されていた。
【０００４】
特に、上記のように底面および側面にバリアメタルを形成する場合には、コンタクトホールを微細化すると、バリアメタルだけで、コンタクトホールが埋まってしまうという問題もあった。
【０００５】
この発明は上記問題を解決し、微細化が可能な導電体の形成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段および発明の効果】
本発明にかかる半導体装置の導電体の製造方法においては、平面の第１の層を第１拡散防止用金属膜で覆い、前記第１拡散防止用金属膜の上に、穴を有するレジストを形成し、メッキ処理により前記穴に金属を充填し、前記レジストを除去し、前記金属の側壁および前記第１拡散防止金属膜を第２拡散防止用金属膜で覆い、前記第２拡散防止金属膜の平面形状が、前記金属の平面形状よりも一回り大きくなるよう、前記第２拡散防止金属膜をエッチングする。これにより、底面及び側面を拡散防止金属膜で覆った金属柱が形成される。前記レジストに形成する穴はエッチング処理による限界寸法に影響されないので、前記穴の形状の金属柱が形成される。前記レジストに形成する穴はエッチング処理による限界寸法に影響されないので、微細な金属柱の形成が可能となる。
【０００７】
本発明にかかる半導体装置の導電体の製造方法においては、レジストのコンタクトホール用の穴にメッキ処理により金属を充填させて、前記レジストを除去する。これにより、前記穴の形状の金属柱が形成される。そして、前記金属の側壁に絶縁膜を形成する。前記レジストに形成する穴はエッチング処理による限界寸法に影響されないので、コンタクトホールの微細化が可能となる。
【０００８】
本発明にかかる半導体装置の導電体の製造方法においては、前記レジスト形成前に、前記第１の層の表面に拡散防止用金属膜を形成する。したがって、微細化されたコンタクトホールでも前記第１の層との間に拡散防止用金属膜を形成することができる。
【０００９】
本発明にかかる半導体装置の導電体の製造方法においては、前記絶縁膜形成前に、前記金属の側壁に拡散防止用金属膜を形成する。したがって、微細化されたコンタクトホールでも前記絶縁層との間に拡散防止用金属膜を形成することができる。
【００１０】
【発明の実施の形態】
図面を用いて、本発明にかかる導電体である電極の製造方法について、説明する。拡散層１８が形成されたシリコン層１（第１の層）の上に、ＴａＮをスパッタリング法によって数百（例えば、３００）オングストローム堆積させて、図１Ａに示すように、バリアメタル層１１を形成する。本実施形態では、前記ＴａＮのスパッタリングは、圧力８ミリトルのＡｒとＮ２の混合ガス雰囲気中で、パワー２ｋＷで行った。
【００１１】
つぎに、レジストを塗布し、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）装置を用いて（図示せず）、マスクパタンを焼き付け、ベイクして図１Ｂに示すような開口部２２を有するレジスト２１を形成する。本実施形態では、開口部２２の大きさを０．１μｍ角とした。
【００１２】
バリアメタル層１１を電極として用いて、銅の電解メッキを行う。これにより、図１Ｃに示すように開口部２２に銅が充填される。レジストを除去すると、図１Ｄに示すように、柱状電極２３、２４がシリコン層１の拡散層１８の上に直立状態で形成される。このように、本実施形態においては、コンタクト電極の底面のバリアメタルを電解メッキを行う場合の電極と共用とした。
【００１３】
なお、図１Ｂに示す状態で、メッキ処理によりレジスト２１の上面にも銅が付着した場合には、一旦ＣＭＰ（化学的機械研磨）法を用いて、レジスト２１の上面の銅を削除すればよい。
【００１４】
全面に、ＴａＮをスパッタリング法によって３００オングストローム堆積させて、図１Ｅに示すように、バリアメタル層１２を形成する。本実施形態では、前記ＴａＮのスパッタリングは、圧力８ミリトルのＡｒとＮ２の混合ガス雰囲気中で、パワー２ｋＷで行った。
【００１５】
図２Ａに示すように、底面のバリアメタル層１１および側面のバリアメタル層１２を個々の柱状電極２３、２４ごとに絶縁するためのレジスト３１を形成し、前記バリアメタル層１１、１２をエッチングする。エッチングされたバリアメタル層１１、１２の平面形状（基板の平面方向に対して鉛直な方向からの形状）は図２Ｂに示すように、相似形でかつ一回り大きい。これは、バリアメタル層１１、１２は、各柱状電極２３、２４間で絶縁されれば十分であり、またレジスト３１のずれを見込んだ為である。
【００１６】
レジスト３１を除去し、ＣＶＤ法を用いて全面に酸化シリコンを堆積させ、図２Ｃに示すようにＳｉＯ２層２を形成する。図２Ｄに示すように、ＣＭＰ（化学的機械研磨）法を用いて柱状電極２３が露出するまで研磨する。この際、柱状電極２３の上面のバリアメタル層１２も前記研磨により、取り除かれる。
【００１７】
ＳｉＯ２層２の上に、アルミニウムをスパッタリング法によって堆積させ、レジストをパターンニングしてエッチングを行い、図２Ｅに示すように、配線が完成する。
【００１８】
このように、コンタクトホール用の穴をレジストに形成して、この穴にメッキで金属を充填し、レジストを除去して、前記金属の側壁に絶縁膜を形成することにより、従来のように絶縁膜にコンタクトホールをエッチングにより形成する場合のような微細化の限界がなく、レジストに形成できる穴の大きさのコンタクトホールを有する接続部を形成することができる。
【００１９】
また、柱状のコンタクト電極を形成後に側壁にバリアメタルを形成するので、コンタクトホールにバリアメタルを形成する製法において、コンタクトホールがバリアメタルで埋まってしまうという問題がない。これにより、微細化したコンタクトホールでもバリアメタルを形成することができる。
【００２０】
本発明にかかる半導体装置の接続用電極構造においては、前記底面拡散防止金属膜であるバリアメタル１１の平面形状は、図２Ｂに示すように、接続用電極である柱状電極２３、２４の平面形状より一回り大きい。これは、従来のように絶縁膜の形成したコンタクトホールの底面および側面にバリアメタルを形成したのではなく、全面に形成した底面および側面のバリアメタルを柱状電極を形成した後、エッチングで削除したからである。
【００２１】
なお、本実施形態においては、コンタクトホール用の穴として開口部２２をレジスト２１に形成して電極を形成した場合について説明したが、コンタクトホール以外の穴についても同様に適用できる。図３を用いて、その一例であるゲート電極を形成する場合について説明する。
【００２２】
図３Ａに示すように、ｐ型の半導体基板１１０の表面に絶縁膜１１１を形成する。本実施形態においては、膜厚４０００オングストロームのＢＰＳＧを絶縁膜１１１として用いた。レジストを塗布し、ＥＢ装置を用いて（図示せず）、マスクパタンを焼き付け、ベイクして図３Ｂに示すような開口部１２２を有するレジスト１２１を形成する。本実施形態では、開口部２２の幅αを０．２μｍとした。
【００２３】
つぎに、全面にＴａＮをスパッタリング法によって３００オングストローム堆積させて、図３Ｃに示すように、バリアメタル層１３１を形成する。バリアメタル層１３１を電極として用いて、銅の電解メッキを行う。これにより、図３Ｄに示すように開口部２２に銅が充填される。図３Ｅに示すように、ＣＭＰ法を用いて、レジスト２１の上面の銅１２４が所定の厚みとなるまで、研磨する。本実施形態においては、所定の厚みを０．４μｍとした。
【００２４】
なお、レジスト１２１の上面にも銅が付着した場合にも、このＣＭＰ法によって、レジスト２１の上面の銅は削除される。
【００２５】
つぎに、レジスト１２１を除去した後、図４Ａに示すように、全面に、ＴａＮをスパッタリング法によって３００オングストローム堆積させ、バリアメタル１３１を形成する。銅１２４をマスクとして、ｎ型不純物をイオン注入し、図４Ｂに示すように、ソース１４３、ドレイン１４４を基板１１０内に形成する。図４Ｃに示すように、層間絶縁膜１４８をＣＶＤ法にて形成する。後は、従来と同様であるので説明は省略する。このようにして、コンタクトホール以外でも微細な電極（導電体）を形成することもできる。
【００２６】
なお、本実施形態においては、メッキする金属として銅を用いたが、メッキが可能な金属であればどのようなものであってもよく、たとえば、銀、白金、金等を採用してもよい。
【００２７】
また、本実施形態においては、電解メッキをおこなったが、無電解メッキによって、レジストに形成された穴を金属で埋めることもできる。無電解メッキを行う場合には、電極とする金属層は不要である。したがって、たとえば、コンタクトホールの下部が図２に示すように、拡散層ではなく、下部配線であるような場合には、底面のバリアメタルは不要であるので、製造工程を簡略化できる。
【００２８】
なお、ゲート電極として用いる場合には無電解メッキで形成するほうが望ましい。これは、ゲート酸化膜が薄いため、スパッタリング法によりバリアメタルを形成する時に、ゲート酸化膜が劣化するおそれがあるからである。なお、かかるゲート酸化膜の劣化のおそれがなければ、特に無電解メッキに限られない。
【００２９】
また、柱状電極２３の金属が側面に形成される絶縁層や半導体領域への拡散等が生じない場合には、側面、底面のバリアメタルを形成しないようにしてもよい。
【００３０】
また、バリアメタル１１、１２の材質はＴａＮに限らず、他の材質を用いてもよい。
【００３１】
本実施形態においては、ＳｉＯ２層２の上にアルミ配線を形成するようにしたが、
ＳｉＯ２層２に配線を埋め込むデュアルダマシン（Ｄｕａｌ−Ｄａｍａｓｃｅｎｅ）構造の配線の場合にも同様に適用することができる。
【００３２】
本実施形態においては、ＣＭＰ法により、柱状電極２３の上面のバリアメタル層１２を研磨により取り除くようにしたが、必要であれば、バリアメタル層１２を残すようにしてもよい。
【００３３】
また、第１の実施形態にて、レジストを除去した後、全面に形成する絶縁層としてＳｉＯ２層を採用したが、他のＰＳＧ、ＢＰＳＧ等であってもよい。
【００３４】
本実施形態においては、導電体として接続用電極またはゲート電極として形成した場合について説明したが、これに限定されるものではない。
【図面の簡単な説明】
【図１】本発明にかかる接続用電極の製造方法の製造工程を示す要部断面図である。
【図２】本発明にかかる接続用電極の製造方法の製造工程を示す要部断面図である。
【図３】本発明にかかる他の実施形態の製造工程を示す要部断面図である。
【図４】本発明にかかる他の実施形態の製造工程を示す要部断面図である。
【図５】従来のコンタクト用電極形成方法を説明する製造行程図である。
【符号の説明】
１・・・・・シリコン層
２・・・・・ＳｉＯ２層
１１・・・・バリアメタル層（底面）
１２・・・・バリアメタル層（側面）
２１・・・・レジスト
２２・・・・開口部
２３・・・・柱状電極（接続用電極）
２４・・・・柱状電極（接続用電極）
Claims (3)
- 平面の第１の層を第１拡散防止用金属膜で覆い、
前記第１拡散防止用金属膜の上に、穴を有するレジストを形成し、
メッキ処理により前記穴に金属を充填し、
前記レジストを除去し、
前記金属の側壁および前記第１拡散防止金属膜を第２拡散防止用金属膜で覆い、
前記第２拡散防止金属膜の平面形状が、前記金属の平面形状よりも一回り大きくなるよう、前記第２拡散防止金属膜をエッチングすること、
を特徴とする半導体装置の導電体の製造方法。 - 請求項１の半導体装置の導電体の製造方法において、
前記穴はコンタクトホール用の穴であること、
を特徴とする半導体装置の導電体の製造方法。 - 第１の層の上に形成された絶縁膜、
前記絶縁膜の上に形成された上部電極、
前記絶縁膜を貫通し、前記上部電極と電気的に接続された接続用電極、
前記接続用電極と前記絶縁膜との間の側面拡散防止用金属膜、
前記接続用電極と前記第１の層との間の底面拡散防止用金属膜、
を備えた半導体装置の接続用電極構造において、
前記底面拡散防止金属膜の平面形状は、前記接続用電極の平面形状よりも一回り大きいこと、
を特徴とする半導体装置の接続用電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06692098A JP3552526B2 (ja) | 1998-03-17 | 1998-03-17 | 半導体装置の導電体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06692098A JP3552526B2 (ja) | 1998-03-17 | 1998-03-17 | 半導体装置の導電体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11265936A JPH11265936A (ja) | 1999-09-28 |
| JP3552526B2 true JP3552526B2 (ja) | 2004-08-11 |
Family
ID=13329908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06692098A Expired - Fee Related JP3552526B2 (ja) | 1998-03-17 | 1998-03-17 | 半導体装置の導電体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3552526B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351731A (ja) * | 2005-06-14 | 2006-12-28 | Sumitomo Heavy Ind Ltd | 半導体装置の製造方法 |
| JP5127251B2 (ja) * | 2007-02-01 | 2013-01-23 | パナソニック株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-03-17 JP JP06692098A patent/JP3552526B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11265936A (ja) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US20020070457A1 (en) | Metal contact structure in semiconductor device and method for forming the same | |
| US7056823B2 (en) | Backend metallization method and device obtained therefrom | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| US5747383A (en) | Method for forming conductive lines and stacked vias | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| KR20000026588A (ko) | 콘택홀을 갖는 반도체 장치 및 그 제조방법 | |
| KR20010004598A (ko) | 반도체 소자의 게이트 형성방법 | |
| JP2003508896A (ja) | 少なくとも１つのメタライゼーション面を有する集積回路の製造方法 | |
| US6682999B1 (en) | Semiconductor device having multilevel interconnections and method of manufacture thereof | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| JP3552526B2 (ja) | 半導体装置の導電体の製造方法 | |
| JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
| EP3817038A1 (en) | A method for producing self-aligned gate and source/drain via connections for contacting a fet transistor | |
| JPH0831935A (ja) | 半導体装置の製造方法 | |
| JPH11135623A (ja) | 多層配線装置及びその製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JP2009054879A (ja) | 集積回路の製造方法 | |
| KR100474989B1 (ko) | 장벽층을이용한반도체장치의커패시터형성방법 | |
| KR100685592B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR20000027911A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR0172725B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| JP2000077416A (ja) | 埋め込み配線の形成方法 | |
| JP2001284353A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |