JPH0831935A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0831935A JPH0831935A JP16115394A JP16115394A JPH0831935A JP H0831935 A JPH0831935 A JP H0831935A JP 16115394 A JP16115394 A JP 16115394A JP 16115394 A JP16115394 A JP 16115394A JP H0831935 A JPH0831935 A JP H0831935A
- Authority
- JP
- Japan
- Prior art keywords
- plug
- contact hole
- layer
- metal
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 オーバーエッチングによって生じるコンタク
トホール内のプラグのリセスや表面の荒れを解消して、
安定した配線を行い得るようにすることを目的とする。 【構成】 半導体装置の製造方法において、半導体装置
の下部構造の全面を覆う絶縁層に設けたコンタクトホー
ルにプラグを形成するために、この絶縁層の全面にプラ
グの材料となるタングステンなどの金属層を形成する工
程と、この金属層の残渣が上記絶縁層上に残らなくなる
まで異方性エッチングして上記コンタクトホール内にプ
ラグを形成する工程と、このコンタクトホール内に形成
されたプラグに上記金属属と同一の金属を選択的に析出
させる工程とを含むようにした。
トホール内のプラグのリセスや表面の荒れを解消して、
安定した配線を行い得るようにすることを目的とする。 【構成】 半導体装置の製造方法において、半導体装置
の下部構造の全面を覆う絶縁層に設けたコンタクトホー
ルにプラグを形成するために、この絶縁層の全面にプラ
グの材料となるタングステンなどの金属層を形成する工
程と、この金属層の残渣が上記絶縁層上に残らなくなる
まで異方性エッチングして上記コンタクトホール内にプ
ラグを形成する工程と、このコンタクトホール内に形成
されたプラグに上記金属属と同一の金属を選択的に析出
させる工程とを含むようにした。
Description
【０００１】
【産業上の利用分野】高いアスペクト比を有するスルー
ホールを有する半導体装置に好適な、半導体装置の製造
方法に関する。
ホールを有する半導体装置に好適な、半導体装置の製造
方法に関する。
【０００２】
【従来の技術】半導体装置の電極および半導体基板のソ
ース領域やドレイン領域などのアクティブ領域などの下
部構造に対して電気的な接続を行うために、これら電極
や領域を覆う絶縁層にスルーホールを設け、このスルー
ホールを介してこれらの下部構造と上部に設けられる配
線とを電気的に接続することが行われている。
ース領域やドレイン領域などのアクティブ領域などの下
部構造に対して電気的な接続を行うために、これら電極
や領域を覆う絶縁層にスルーホールを設け、このスルー
ホールを介してこれらの下部構造と上部に設けられる配
線とを電気的に接続することが行われている。
【０００３】このスルーホールの深さが径に比して小さ
い、すなわちアスペクト比が小さい場合には、上記の絶
縁層上にアルミニウムなどの導電材料を蒸着などによっ
て配線する際に、この導電材料がスルーホールの内面か
らその底面に相当する上記ゲート電極やアクティブ領域
までを覆うため、特別な手段を講じなくとも下部構造と
配線とは電気的に安定に接続される。
い、すなわちアスペクト比が小さい場合には、上記の絶
縁層上にアルミニウムなどの導電材料を蒸着などによっ
て配線する際に、この導電材料がスルーホールの内面か
らその底面に相当する上記ゲート電極やアクティブ領域
までを覆うため、特別な手段を講じなくとも下部構造と
配線とは電気的に安定に接続される。
【０００４】しかしながら、下部構造の微細化に伴って
この下部構造に対する絶縁層の厚さが相対的に増大する
のでコンタクトホールのアスペクト比も大きくなり、蒸
着などの方法によって配線を行うと、この配線材料がス
ルーホール内面、特に側面に充分付着せず、この部分で
の電気抵抗が大きくなったり、甚だしい場合には電気的
な接続が行われないなどの問題が生じる。
この下部構造に対する絶縁層の厚さが相対的に増大する
のでコンタクトホールのアスペクト比も大きくなり、蒸
着などの方法によって配線を行うと、この配線材料がス
ルーホール内面、特に側面に充分付着せず、この部分で
の電気抵抗が大きくなったり、甚だしい場合には電気的
な接続が行われないなどの問題が生じる。
【０００５】このため、アスペクト比の大きいスルーホ
ールを使用する場合には、このスルーホールに導電材料
からなるプラグを設け、下部構造と配線とをこのプラグ
を介して電気的に接続することが行われるようになっ
た。
ールを使用する場合には、このスルーホールに導電材料
からなるプラグを設け、下部構造と配線とをこのプラグ
を介して電気的に接続することが行われるようになっ
た。
【０００６】図３は、上記のようなプラグを用いて下部
構造と配線との接続を行うようにした従来の半導体装置
の製造方法の一例を示すもので、半導体基板Ｓ上に形成
された１つのゲート電極Ｇと，アクティブ領域Ａと，素
子を分離するためのフィールド酸化物Ｆとを含む領域の
断面図を示した。なお、図示の便宜上、コンタクトホー
ルＨのアスペクト比は小さく示されている。
構造と配線との接続を行うようにした従来の半導体装置
の製造方法の一例を示すもので、半導体基板Ｓ上に形成
された１つのゲート電極Ｇと，アクティブ領域Ａと，素
子を分離するためのフィールド酸化物Ｆとを含む領域の
断面図を示した。なお、図示の便宜上、コンタクトホー
ルＨのアスペクト比は小さく示されている。
【０００７】同図(a) は、半導体基板Ｓ上にゲート電極
Ｇとソース領域あるいはドレイン領域として機能するア
クティブ領域Ａとからなる下部構造が形成された後、そ
の全面を覆って堆積された絶縁層Ｉに上記ゲート電極Ｇ
およびアクティブ領域Ａに対して導電接続を行うための
コンタクトホールＨがそれぞれ設けられている。
Ｇとソース領域あるいはドレイン領域として機能するア
クティブ領域Ａとからなる下部構造が形成された後、そ
の全面を覆って堆積された絶縁層Ｉに上記ゲート電極Ｇ
およびアクティブ領域Ａに対して導電接続を行うための
コンタクトホールＨがそれぞれ設けられている。
【０００８】この従来例では、絶縁層Ｉの表面とコンタ
クトホールＨの内面を覆って、導電性を維持するととも
に不純物の拡散を防止するためのTiN 層（チタンナイト
ライド層）Ｔが設けられている。なお、このTiN 層のみ
によっては、下部構造と配線との電気的接続は未だ充分
に行われない。
クトホールＨの内面を覆って、導電性を維持するととも
に不純物の拡散を防止するためのTiN 層（チタンナイト
ライド層）Ｔが設けられている。なお、このTiN 層のみ
によっては、下部構造と配線との電気的接続は未だ充分
に行われない。
【０００９】同図(b) は、このコンタクトホールＨに充
填されてプラグＰとなる導電材料、例えばタングステン
をTiN 層の全面に堆積してから異方性エッチングを行っ
た状態を示すものであって、この状態ではコンタクトホ
ール内のプラグは既に所望の形状になっているが、TiN
層の上には未だ導電材料の残渣Ｂが残っている。
填されてプラグＰとなる導電材料、例えばタングステン
をTiN 層の全面に堆積してから異方性エッチングを行っ
た状態を示すものであって、この状態ではコンタクトホ
ール内のプラグは既に所望の形状になっているが、TiN
層の上には未だ導電材料の残渣Ｂが残っている。
【００１０】このTiN 層表面上に残っている導電材料の
残渣Ｂは配線の短絡などを始めとする配線不良を引き起
こすので、この残渣を除去するために更に異方性エッチ
ングが続けられて、同図(c) に示す状態になる。
残渣Ｂは配線の短絡などを始めとする配線不良を引き起
こすので、この残渣を除去するために更に異方性エッチ
ングが続けられて、同図(c) に示す状態になる。
【００１１】この同図(c) の状態では、コンタクトホー
ルＨ以外のTiN 層Ｔの表面にある導電材料の残渣Ｂは完
全に除去されているが、プラグ（コンタクトホール内の
導電材料）Ｐに対しては過度のエッチング（オーバーエ
ッチング）となるため、このプラグＰは図示のようにそ
の上面が過度に削られてリセス（凹部）が深くなり、さ
らに、このプラグ表面が荒れた状態になることもある。
ルＨ以外のTiN 層Ｔの表面にある導電材料の残渣Ｂは完
全に除去されているが、プラグ（コンタクトホール内の
導電材料）Ｐに対しては過度のエッチング（オーバーエ
ッチング）となるため、このプラグＰは図示のようにそ
の上面が過度に削られてリセス（凹部）が深くなり、さ
らに、このプラグ表面が荒れた状態になることもある。
【００１２】このような状態から、例えばアルミニウム
などの配線材料の全面への堆積とそこからの不要部分の
除去によって配線Ｃを行うと同図(d) に示す状態となる
が、プラグＰの表面のリセスが深いことから、この図に
矢印を付した太線で示したように、特にコンタクトホー
ルの肩部などにおいて配線材料Ｃの層が薄くなって接続
の不良や断線を生じることがあり、さらに、プラグ表面
の荒れによる配線との接続不良を生じることがある。
などの配線材料の全面への堆積とそこからの不要部分の
除去によって配線Ｃを行うと同図(d) に示す状態となる
が、プラグＰの表面のリセスが深いことから、この図に
矢印を付した太線で示したように、特にコンタクトホー
ルの肩部などにおいて配線材料Ｃの層が薄くなって接続
の不良や断線を生じることがあり、さらに、プラグ表面
の荒れによる配線との接続不良を生じることがある。
【００１３】絶縁層表面に残渣を生じることなくコンタ
クトホールにプラグを埋込む他の方法として、コンタク
トホール内に導電材料を選択的に堆積させることが考え
られるが、この場合にはコンタクトホール底面の導電接
続すべき部分とそれ以外の絶縁層表面との導電材料の選
択比が大きくなければならず、また、コンタクトホール
底面の導電接続すべき部分の材料が異なればそれぞれの
材料に応じて別個の処理を行わなければならないことも
ある。
クトホールにプラグを埋込む他の方法として、コンタク
トホール内に導電材料を選択的に堆積させることが考え
られるが、この場合にはコンタクトホール底面の導電接
続すべき部分とそれ以外の絶縁層表面との導電材料の選
択比が大きくなければならず、また、コンタクトホール
底面の導電接続すべき部分の材料が異なればそれぞれの
材料に応じて別個の処理を行わなければならないことも
ある。
【００１４】特に、この従来例のように、TiN 層が設け
られている場合には、コンタクトホールのみならず絶縁
層表面を含めて下部構造の全面にこのTiN 層が設けられ
た状態でプラグの埋込みを行なうために、上記のような
選択的な堆積を行うことができない。
られている場合には、コンタクトホールのみならず絶縁
層表面を含めて下部構造の全面にこのTiN 層が設けられ
た状態でプラグの埋込みを行なうために、上記のような
選択的な堆積を行うことができない。
【００１５】
【解決しようとする課題】本発明は、オーバーエッチン
グによって生じるプラグのリセスや表面の荒れを解消し
て、安定した配線を行い得るようにすることを目的とす
る。
グによって生じるプラグのリセスや表面の荒れを解消し
て、安定した配線を行い得るようにすることを目的とす
る。
【００１６】
【課題を解決するための手段】図１は本発明の原理を示
すもので、同図(a) は上記のようにオーバーエッチング
によってコンタクトホールのプラグにリセスが生じた状
態を示すものであり、本発明によってこのリセスを生じ
たプラグの表面にこのプラグと同一の金属材料を選択的
に堆積させることによって、同図(b) に示すように上面
がほぼ絶縁膜と平らで、荒れのないプラグが生成され
る。
すもので、同図(a) は上記のようにオーバーエッチング
によってコンタクトホールのプラグにリセスが生じた状
態を示すものであり、本発明によってこのリセスを生じ
たプラグの表面にこのプラグと同一の金属材料を選択的
に堆積させることによって、同図(b) に示すように上面
がほぼ絶縁膜と平らで、荒れのないプラグが生成され
る。
【００１７】また、同図(c) に示すように、絶縁層とコ
ンタクトホールの全面に導電性を維持するとともに不純
物の拡散を防止するための TiN（チタンナイトライド）
などの導電性拡散防止層が設けられている場合にも、こ
のプラグと拡散防止層とに対するプラグ材料の金属の析
出の際の選択比が異なるから析出処理は容易であり、上
記と同様に、上面がほぼ絶縁膜と平らで、荒れのないプ
ラグを生成することができる。
ンタクトホールの全面に導電性を維持するとともに不純
物の拡散を防止するための TiN（チタンナイトライド）
などの導電性拡散防止層が設けられている場合にも、こ
のプラグと拡散防止層とに対するプラグ材料の金属の析
出の際の選択比が異なるから析出処理は容易であり、上
記と同様に、上面がほぼ絶縁膜と平らで、荒れのないプ
ラグを生成することができる。
【００１８】本発明によって、このプラグ表面と絶縁膜
の表面との上に形成される配線は、ほぼ平坦な面上に形
成されるとともにプラグ表面が荒れていないことから、
このプラグを下部構造への電気的接続端として絶縁層表
面に配線を行えば安定した導電接続を有する配線が得ら
れる。
の表面との上に形成される配線は、ほぼ平坦な面上に形
成されるとともにプラグ表面が荒れていないことから、
このプラグを下部構造への電気的接続端として絶縁層表
面に配線を行えば安定した導電接続を有する配線が得ら
れる。
【００１９】なお、プラグに使用する金属材料、したが
ってプラグに選択的に析出させる材料としては、このプ
ラグ形成後の半導体装置の接続過程において加わる温度
に耐えるとともに他の構成要素に拡散して不純物として
の影響を及ぼさないような導電材料であればよく、例え
ばタングステンなどの高融点の導電材料を用いることが
できる。
ってプラグに選択的に析出させる材料としては、このプ
ラグ形成後の半導体装置の接続過程において加わる温度
に耐えるとともに他の構成要素に拡散して不純物として
の影響を及ぼさないような導電材料であればよく、例え
ばタングステンなどの高融点の導電材料を用いることが
できる。
【００２０】また、図１(c) のように、拡散防止層を設
ける場合には、この層が拡散を防止する機能を有してい
ることから、プラグ形成後の半導体装置の接続過程にお
いて加わる温度に耐える金属であればよいので、上記し
たタングステン以外の材料であっても用いることができ
る。
ける場合には、この層が拡散を防止する機能を有してい
ることから、プラグ形成後の半導体装置の接続過程にお
いて加わる温度に耐える金属であればよいので、上記し
たタングステン以外の材料であっても用いることができ
る。
【００２１】
【実施例】先ず、Ｎ型のシリコンウェハＳの所要の個所
にＰ−ウエル，Ｎ−ウエルなどの活性領域Ａを作成した
後、素子を分離するための 6,000Åのフィールド酸化膜
Ｆを形成する。
にＰ−ウエル，Ｎ−ウエルなどの活性領域Ａを作成した
後、素子を分離するための 6,000Åのフィールド酸化膜
Ｆを形成する。
【００２２】次いで 200Åのゲート酸化膜， 2,500Åの
ポリシリコン膜， 2,000Åの窒化膜からなるゲート電極
Ｇを形成する膜を堆積し、その上に3,000 Åのゲート酸
化膜を形成し、レジストを全面に塗布してからゲート電
極形成用のマスクパターンを使用してゲート電極となる
部分に露光してから現像を行い、その後、エッチングす
ることによって未露光部分のゲート酸化膜，ポリシリコ
ン膜および窒化膜を除去してゲート電極Ｇを形成する。
ポリシリコン膜， 2,000Åの窒化膜からなるゲート電極
Ｇを形成する膜を堆積し、その上に3,000 Åのゲート酸
化膜を形成し、レジストを全面に塗布してからゲート電
極形成用のマスクパターンを使用してゲート電極となる
部分に露光してから現像を行い、その後、エッチングす
ることによって未露光部分のゲート酸化膜，ポリシリコ
ン膜および窒化膜を除去してゲート電極Ｇを形成する。
【００２３】次いで、良質な層間絶縁膜Ｉを得るため
に、絶縁性が良好で緻密なＮＳＧ膜を2,000Å、流動性
がよいＢＰＳＧ膜を 5,000Å、順次堆積する。
に、絶縁性が良好で緻密なＮＳＧ膜を2,000Å、流動性
がよいＢＰＳＧ膜を 5,000Å、順次堆積する。
【００２４】次にコンタクトホールを形成するために、
上記層間絶縁膜上にレジストを塗布してからコンタクト
ホールに相当する部分を除いて露光して現像することに
よってコンタクトホール部分のレジストを除去し、その
後、エッチングしてコンタクトホールＨを形成する。
上記層間絶縁膜上にレジストを塗布してからコンタクト
ホールに相当する部分を除いて露光して現像することに
よってコンタクトホール部分のレジストを除去し、その
後、エッチングしてコンタクトホールＨを形成する。
【００２５】次いで、図２(a) に示したように、導電接
続を改善するとともに拡散を防止するための拡散防止層
としてTiN 層Ｔを上記した構造を有するウェハの全面に
堆積する。なお、以上に述べた半導体装置の下部構造の
製造工程は公知のものであるので、より詳細な説明や図
示は省略する。
続を改善するとともに拡散を防止するための拡散防止層
としてTiN 層Ｔを上記した構造を有するウェハの全面に
堆積する。なお、以上に述べた半導体装置の下部構造の
製造工程は公知のものであるので、より詳細な説明や図
示は省略する。
【００２６】次に、図２(a) に示した半導体装置の下部
構造のTiN 層で表面が覆われているコンタクトホールＨ
内にタングステンプラグを形成するするために、ＣＶＤ
法によって下記の１ないし７のステップによる堆積処理
を順次行い、図２(b) に示すように、 7,000Åの厚みを
有するタングステン層Ｗを下部構造全面に堆積する。な
お、このときのウェハを載置するAl2O3 製のサセプタの
温度は 450℃、ウェハの温度は 400℃である。
構造のTiN 層で表面が覆われているコンタクトホールＨ
内にタングステンプラグを形成するするために、ＣＶＤ
法によって下記の１ないし７のステップによる堆積処理
を順次行い、図２(b) に示すように、 7,000Åの厚みを
有するタングステン層Ｗを下部構造全面に堆積する。な
お、このときのウェハを載置するAl2O3 製のサセプタの
温度は 450℃、ウェハの温度は 400℃である。
【００２７】
【表１】
【００２８】次に、コンタクトホールＨ内のプラグとな
るタングステンを残して層間絶縁膜Ｉ上のタングステン
層Ｗを除去するためのエッチバックを異方性エッチング
により行う。この異方性エッチングとして、下記の８〜
11のステップからなるプラズマエッチングを行った。な
お、この処理時のウェハ温度は20℃である。
るタングステンを残して層間絶縁膜Ｉ上のタングステン
層Ｗを除去するためのエッチバックを異方性エッチング
により行う。この異方性エッチングとして、下記の８〜
11のステップからなるプラズマエッチングを行った。な
お、この処理時のウェハ温度は20℃である。
【００２９】
【表２】
【００３０】なお、上記ステップ９の“終点判定”は、
プラズマエッチング中にTiN 層Ｔの上面のタングステン
が除去されるとこのTiN 層の露出面積が増大し、その結
果、TiN の分解により生成するN2ガスの量が増加する点
に着目して、N2の発光強度がエッチング開始時の発光強
度から５％上昇した点を層間絶縁膜Ｉ上のタングステン
層Ｗが実質的に除去された点と判定したものである。
プラズマエッチング中にTiN 層Ｔの上面のタングステン
が除去されるとこのTiN 層の露出面積が増大し、その結
果、TiN の分解により生成するN2ガスの量が増加する点
に着目して、N2の発光強度がエッチング開始時の発光強
度から５％上昇した点を層間絶縁膜Ｉ上のタングステン
層Ｗが実質的に除去された点と判定したものである。
【００３１】上記のエッチバックのステップ９が終了し
た状態が図２(c) に示してあり、コンタクトホール内に
はプラグＰが形成されているが、このステップ８，９の
エッチバック処理によって配線の短絡などを生じる虞れ
のあるタングステンの残渣Ｂがコンタクトホールの周囲
などに残存しているので、次のステップ10およびステッ
プ11によってオーバーエッチングを行ってこの残渣Ｂを
除去する。
た状態が図２(c) に示してあり、コンタクトホール内に
はプラグＰが形成されているが、このステップ８，９の
エッチバック処理によって配線の短絡などを生じる虞れ
のあるタングステンの残渣Ｂがコンタクトホールの周囲
などに残存しているので、次のステップ10およびステッ
プ11によってオーバーエッチングを行ってこの残渣Ｂを
除去する。
【００３２】しかしながら、このオーバーエッチングに
よって、図２(d) 図示のように、タングステンプラグＰ
に深いリセスが生じるばかりでなく、プラグ表面が荒れ
てしまうこともある。
よって、図２(d) 図示のように、タングステンプラグＰ
に深いリセスが生じるばかりでなく、プラグ表面が荒れ
てしまうこともある。
【００３３】ここまでのプロセスは従来のものと同様で
あり、従来はこの深いリセスを有するタングステンプラ
グＰに直接配線を行っていたが、このように深くかつ表
面が荒れたプラグに配線を行うとプラグと配線間の接続
が不完全になったり、甚だしい場合には断線が発生する
ことさえある。
あり、従来はこの深いリセスを有するタングステンプラ
グＰに直接配線を行っていたが、このように深くかつ表
面が荒れたプラグに配線を行うとプラグと配線間の接続
が不完全になったり、甚だしい場合には断線が発生する
ことさえある。
【００３４】そこで、本発明によって、この実施例で
は、上記のようにしオーバーエッチングされているコン
タクトホール内のタングステンプラグＰ上に、ＣＶＤ法
を適用してこのプラグＰと同一の材料であるタングステ
ンを下記の12ないし14のステップで選択的に析出させ
る。
は、上記のようにしオーバーエッチングされているコン
タクトホール内のタングステンプラグＰ上に、ＣＶＤ法
を適用してこのプラグＰと同一の材料であるタングステ
ンを下記の12ないし14のステップで選択的に析出させ
る。
【００３５】
【表３】
【００３６】なお、上記のステップ12ないしステップ14
におけるサセプタ温度は 300℃，このサセプタ上に載置
されているウェハの温度は 280℃である。
におけるサセプタ温度は 300℃，このサセプタ上に載置
されているウェハの温度は 280℃である。
【００３７】この処理によってタングステンプラグ上に
析出したタングステンは、図２(e)に示すように、コン
タクトホールＨ内のタングステンプラグＰのオーバーエ
ッチングによるリセスを埋めてプラグの表面が周囲の T
iN層Ｔの表面とほぼ平坦になり、しかも、プラグ表面が
タングステンが析出した状態にあることから荒れがない
ので、このプラグと配線との導電接続は完全なものとな
る。
析出したタングステンは、図２(e)に示すように、コン
タクトホールＨ内のタングステンプラグＰのオーバーエ
ッチングによるリセスを埋めてプラグの表面が周囲の T
iN層Ｔの表面とほぼ平坦になり、しかも、プラグ表面が
タングステンが析出した状態にあることから荒れがない
ので、このプラグと配線との導電接続は完全なものとな
る。
【００３８】その後、図２(f) に示すように、このよう
にして形成されたタングステンプラグの表面（すなわ
ち、析出したタングステンＤの表面）を含む半導体構造
の全面に例えばアルミニウムなどの導電性材料からなる
配線層を堆積した後、配線以外の部分の配線層とTiN 層
をフォトリソグラフなどによって除去することによっ
て、図２(g) に示すようなTiN 層Ｔと配線Ｃとが重畳し
た所要の配線パターンを絶縁層Ｉ上に形成することがで
きる。
にして形成されたタングステンプラグの表面（すなわ
ち、析出したタングステンＤの表面）を含む半導体構造
の全面に例えばアルミニウムなどの導電性材料からなる
配線層を堆積した後、配線以外の部分の配線層とTiN 層
をフォトリソグラフなどによって除去することによっ
て、図２(g) に示すようなTiN 層Ｔと配線Ｃとが重畳し
た所要の配線パターンを絶縁層Ｉ上に形成することがで
きる。
【００３９】また、上記ステップ12〜14の処理によって
TiN 層Ｔの表面に再びタングステン膜が生成されること
があっても、このタングステン膜は軽度のエッチングを
行うことによって容易に除去することができる。
TiN 層Ｔの表面に再びタングステン膜が生成されること
があっても、このタングステン膜は軽度のエッチングを
行うことによって容易に除去することができる。
【００４０】なお、上述の実施例においては、拡散防止
層としてTiN 層を設けているが、この拡散防止層を有し
ていない場合にも、本発明を適用することによってコン
タクトホールを介した導電接続が良好な半導体装置が得
られることは、特に説明するまでもなく明らかであろ
う。
層としてTiN 層を設けているが、この拡散防止層を有し
ていない場合にも、本発明を適用することによってコン
タクトホールを介した導電接続が良好な半導体装置が得
られることは、特に説明するまでもなく明らかであろ
う。
【００４１】
【発明の効果】本発明によれば、オーバーエッチングに
よってプラグに生じたリセスが選択析出した金属で埋め
られているので、その表面は周囲の絶縁層とほぼ平坦な
状態となり、この平坦化によって安定した特性を有する
配線が可能になる。
よってプラグに生じたリセスが選択析出した金属で埋め
られているので、その表面は周囲の絶縁層とほぼ平坦な
状態となり、この平坦化によって安定した特性を有する
配線が可能になる。
【００４２】また、このプラグの表面は析出した金属面
となるので荒れがなく、この点からも配線とプラグの導
電接続はより完全なものとなるという、従来技術には期
待できない格別の効果が得られる。
となるので荒れがなく、この点からも配線とプラグの導
電接続はより完全なものとなるという、従来技術には期
待できない格別の効果が得られる。
【図１】本発明の原理を示す図である。
【図２】本発明による半導体装置の製造方法の実施例を
示す図である。
示す図である。
【図３】従来の半導体装置の製造方法の例を示す図であ
る。
る。
Claims (3)
- 【請求項１】半導体基板上に半導体素子の下部構造を形
成する工程と、 この半導体素子の下部構造全面を覆う絶縁層を形成する
工程と、 この絶縁層に上記下部構造に対して導電接続を行うため
のコンタクトホールを形成する工程と、 前記絶縁層とコンタクトホールとの全面に金属層を形成
する工程と、 この金属層の残渣が上記絶縁層上に残らなくなるまで異
方性エッチングして上記コンタクトホール内に上記金属
層の金属からなるプラグを形成する工程と、 このコンタクトホール内に形成されたプラグに上記金属
属と同一の金属を選択的に析出させる工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上に半導体素子の下部構造を形
成する工程と、 この半導体素子の下部構造全面を覆う絶縁層を形成する
工程と、 この絶縁層に上記下部構造に対して導電接続を行うため
のコンタクトホールを形成する工程と、 上記絶縁層とコンタクトホールとの全面に導電性を有す
る拡散防止層を形成する工程と、 この拡散防止層の全面に金属層を形成する工程と、 この金属層の残渣が上記拡散防止層上に残らなくなるま
で異方性エッチングして上記拡散防止層で被覆されたコ
ンタクトホール内に上記金属層の金属からなるプラグを
形成する工程と、 このコンタクトホール内に形成されたプラグに上記金属
属と同一の金属を選択的に析出させる工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項３】コンタクトホール内に形成されるプラグお
よびこのプラグに選択的に析出される金属が、タングス
テンであることを特徴とする請求項１あるいは請求項２
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16115394A JPH0831935A (ja) | 1994-07-13 | 1994-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16115394A JPH0831935A (ja) | 1994-07-13 | 1994-07-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831935A true JPH0831935A (ja) | 1996-02-02 |
Family
ID=15729607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16115394A Withdrawn JPH0831935A (ja) | 1994-07-13 | 1994-07-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831935A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255226B1 (en) * | 1998-12-01 | 2001-07-03 | Philips Semiconductor, Inc. | Optimized metal etch process to enable the use of aluminum plugs |
| US7348676B2 (en) | 2004-06-28 | 2008-03-25 | Samsung Electronics Co., Ltd. | Semiconductor device having a metal wiring structure |
| JP2015029097A (ja) * | 2013-07-25 | 2015-02-12 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | 異なるサイズのフィーチャへのボイドフリータングステン充填 |
| US10395944B2 (en) | 2015-08-21 | 2019-08-27 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US10566211B2 (en) | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
| US11069535B2 (en) | 2015-08-07 | 2021-07-20 | Lam Research Corporation | Atomic layer etch of tungsten for enhanced tungsten deposition fill |
-
1994
- 1994-07-13 JP JP16115394A patent/JPH0831935A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255226B1 (en) * | 1998-12-01 | 2001-07-03 | Philips Semiconductor, Inc. | Optimized metal etch process to enable the use of aluminum plugs |
| US7348676B2 (en) | 2004-06-28 | 2008-03-25 | Samsung Electronics Co., Ltd. | Semiconductor device having a metal wiring structure |
| JP2015029097A (ja) * | 2013-07-25 | 2015-02-12 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | 異なるサイズのフィーチャへのボイドフリータングステン充填 |
| US11069535B2 (en) | 2015-08-07 | 2021-07-20 | Lam Research Corporation | Atomic layer etch of tungsten for enhanced tungsten deposition fill |
| US10395944B2 (en) | 2015-08-21 | 2019-08-27 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US10566211B2 (en) | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281541B1 (en) | Metal-oxide-metal capacitor for analog devices | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| TWI304633B (en) | Semiconductor device and fabricating method thereof | |
| JP2005340808A (ja) | 半導体装置のバリア構造 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| US5641710A (en) | Post tungsten etch back anneal, to improve aluminum step coverage | |
| US5747383A (en) | Method for forming conductive lines and stacked vias | |
| US5700726A (en) | Multi-layered tungsten depositions for contact hole filling | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| JP2524863B2 (ja) | 半導体装置およびその製造方法 | |
| US5895961A (en) | Semiconductor device with a planarized interconnect with poly-plug and self-aligned contacts | |
| JP3321864B2 (ja) | 半導体装置とその製法 | |
| JPH0831935A (ja) | 半導体装置の製造方法 | |
| US5985766A (en) | Semiconductor processing methods of forming a contact opening | |
| EP0566253A1 (en) | Method for forming contact structures in integrated circuits | |
| US6255168B1 (en) | Method for manufacturing bit line and bit line contact | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| JP2002373893A (ja) | パッドを有する半導体装置とその製造方法 | |
| JPH10242269A (ja) | 半導体装置の製造方法 | |
| TWI265560B (en) | Method of manufacturing semiconductor device | |
| JP3552526B2 (ja) | 半導体装置の導電体の製造方法 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JPH10106973A (ja) | 半導体装置およびその製造方法 | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |