JP2005340808A - 半導体装置のバリア構造 - Google Patents

Abstract

【課題】半導体装置のバリア構造を提供する。
【解決手段】バリア層構造を有するビア１２０が提供される。本具体例において、ビア１２０は、バリア層を形成することにより形成される。ビア１２０の底部に沿ったバリア層は、一部、或いは、完全に除去され、ビア１２０は、導電材料で充填される。もう一つの具体例において、第一バリア層１３０は、ビア１２０の側壁と底部に形成される。その後、ビア１２０の底部に沿った第一バリア層１３０は、一部、或いは、完全に除去されて、第二バリア層２４０が形成される。
【選択図】図１ｄ

Description

本発明は、半導体に関するものであって、特に、ダマシン開口内にバリア層を有する半導体構造、及び、集積回路内に半導体構造を形成する方法に関するものである。

集積回路中の相互接続構造は、通常、基板上に形成されるトランジスタ、コンデンサ、レジスタ、及び、その他の半導体構造からなる。絶縁材料層により分離される、金属、或いは、金属合金により形成される一つ、或いは、それ以上の導電層が半導体構造上に形成され、半導体構造を相互接続すると共に、半導体構造に外部接触を提供する。絶縁材料層中に、ビアが形成されて、導電層と半導体構造間の電気的接続を提供する。

バリア層は、通常、ビア中で用いられ、金属導電物（一般には、銅、或いは、銅合金、又は、その他の導電体材料が用いられる）が、周辺の絶縁層（シリコン酸化膜、FSG、BPSG、低誘電率材料等）に拡散するのを防止、或いは、減少させる。一般に、タンタル、及び／又は、窒化タンタルが、銅ビア／コンタクト構造のバリア層として用いられる。他には、チタン、窒化チタン、含窒素材料、含ケイ素材料などをバリア層としてもよい。

公知の工程において、ビア、或いは、コンタクトホールは、同一、或いは、異なる材質の単層、或いは、複合層からなる絶縁層内に形成される。ビアの底部は、通常、下方導電層、或いは、導電領域で、例えば、前もって形成された下方導電層の導電物（銅など）、或いは、半導体装置のゲート電極、或いは、下方のソース／ドレイン領域等である。ビアの側壁は、通常、ホールが形成される絶縁材料から形成される。

バリア層は、ビア、或いは、コンタクトホールの側壁と底部に沿って形成される。バリア層は、一般に、化学気相蒸着（CVD）、原子層蒸着（ALD）、物理的気相蒸着（PVD）等により蒸着される。公知の工程において、蒸着工程でビアの底部に形成されるバリア層の厚さは、側壁のバリア層よりも厚くなる。バリア層は、一般に、銅材料ほどの理想的な導電体ではない。よって、バリア層は、コンタクト、或いは、ビアの抵抗を増加させてしまう。底部厚さの変化は、接触抵抗を増加させるだけでなく、異なるウェハ間と異なるロット間の接触抵抗をばらつかせ、デバイスの信頼性と歩留まりに影響する。

以上より、側壁に沿った拡散を防止、或いは、減少させ、ビアと下方導電材料間の接触抵抗を減少させるバリア層が必要である。
特開２０００−９１４２５号公報

本発明は、半導体装置を提供し、本発明の実施例中、半導体装置に形成されるビア内の側壁と底部上のバリア層は、０．７以上の厚さ比率であり、且つ、この厚さ比率は、好ましくは、１．０以上で、半導体装置中に形成されるコンタクト、或いは、ビアの接触抵抗を低下させることを目的とする。

本発明の具体例によると、半導体装置は、第一導電領域と、第一導電領域上の絶縁層と、絶縁層内に形成され、側壁と、第一導電領域の少なくとも一箇所に電気的に接触する底部と、を有するビアと、からなる。一つ、或いは、それ以上のバリア層が、側壁と底部に沿って形成され、側壁上のバリア層の第一の全体の厚さと、底部上のバリア層の第二の全体の厚さは、０．７以上の比率である。

本発明のもう一つの具体例によると、導電経路を形成する方法が提供される。本方法は、第一導電領域を形成する工程と、第一導電領域上に絶縁体を形成する工程と、開口を形成する工程と、からなり、開口は、第一導電領域により画される底部と、絶縁体により画される側壁を有する。第一バリア層は、開口の側壁と底部に沿って形成され、開口の底部に沿ったバリア層の一部は、除去される。その後、開口は、導電材料で充填される。開口の側壁に沿ったバリア層の厚さと、底部に沿ったバリア層の厚さ比率は、０．７以上である。

本発明の更にもう一つの具体例によると、導電経路を形成する方法が提供される。本方法は、基板上に、第一導電領域と絶縁層を形成する工程からなる。
側壁と底部を有するビアは、絶縁層上に形成され、底部は、第一導電領域の少なくとも一部分を露出している。第一バリア層は、ビアの側壁と底部に沿って形成される。ビアの底部に沿った第一バリア層の少なくとも一部は除去される。第二バリア層は、第一バリア層上に形成される。その後、ビアは、導電材料により充填される。本具体例において、側壁に沿った第一バリア層と第二バリア層の全体の厚さと、底部に沿った第一バリア層と第二バリア層の全体の厚さの比率は、０．７以上である。

本発明により、側壁に沿った拡散を防止、或いは、減少させ、ビアと下方導電材料間の接触抵抗を減少させるバリア層が提供される。

図１ａで示されるように、導電層１１０、エッチバッファ層１１２、及び、IMD層１１４、からなる基板１００が提供される。図示されていないが、基板１００は、回路、及び、その他の構造を有する。例えば、基板１００には、トランジスタ、コンデンサ、レジスタ等が形成されている。具体例において、導電層１１０は、電子デバイス、或いは、その他の金属層と接触する金属層である。

導電層１１０は、あらゆる導電材料から形成されるが、本発明の具体例では、導電層１１０は、銅により形成されるのが有効と考えられる。上記のように、銅は、好ましい導電性と低抵抗値を有する。エッチバッファ層１１２は、後の工程で、IMD層１１４を選択的にエッチングする時のエッチングストッパー層となる。本具体例において、エッチバッファ層１１２は、含ケイ素材、含窒素材、含炭素材等の絶縁材からなる。IMD層１１４は、好ましくは、低誘電率材料、例えば、FSG、シリコン酸化膜、含炭素材、多孔性材、から形成される。

注意すべきことは、導電層１１０、エッチバッファ層１１２、及び、IMD層１１４の材料選択が、IMD層１１４とエッチバッファ層１１２間、及び、エッチバッファ層１１２と導電層１１０間に、高エッチ選択比が存在するように選択されなければならないことである。本方法により、膜層内の形状は、以下で示されるように、形成される。本具体例において、CVD等の蒸着法により、シリコン酸化膜（或いは、FSG）からなるIMD層１１４が形成される。本具体例において、銅ダマシン構造が形成される時、エッチバッファ層１１２は、シリコンナイトライド膜（Si₃N₄）が適切な材料とされる。

図１ｂを参照すると、ビア１２０が形成される。注意すべきことは、ビア１２０は、目的のみを示すために、二重ダマシン構造を表示しており、一つ、或いは、それ以上の工程（例えば、単一のダマシン工程）により形成される。ビア１２０は、フォトリソグラフィ技術により形成される。一般に、フォトリソグラフィは、フォトレジスト材を塗布し、その後、特定のパターンに従って、照射（露光）と現像を実行し、フォトレジスト材の一部を除去する。残ったフォトレジスト材は、下地材料が、エッチング等の後続工程により影響されるのを保護する。エッチング工程は、ウェット、或いは、ドライ、異方性、或いは、等方性のエッチ工程であるが、好ましくは、異方性ドライエッチングである。エッチング工程の後、残りのフォトレジスト材は、除去される。

実施例中、IMD層１１４がFSGで、エッチバッファ層１１２がシリコンナイトライド膜で、導電層１１０の材料が銅である時、ビア１２０は、例えばCF₄、C₅F₈の混合ガス、或いは、その他によりエッチングされ、エッチバッファ層１１２は、エッチバッファとして機能する。その後、CF₄を含む混合ガスを利用したその他の工程が実行されて、ビア開口１２０内のエッチバッファ層１１２を除去し、導電層１１０の表面を露出する。

注意すべきことは、プレクリーン工程が実行されて、ビア１２０の側壁に沿って不純物を除去し、下地導電層１１０上を綺麗にすることである。プレクリーン工程は、反応性、或いは、非反応性プレクリーン工程である。例えば、反応性工程は、含水素プラズマを用いるプラズマ工程で、非反応性工程は、含アルゴンプラズマを用いるプラズマ工程である。

図１ｃは、図１ｂの基板１００の第一バリア層１３０の形成された後の状態を示す図である。IMD層１１４は、一般に、低誘電率層（誘電比率は約３．５以下）を用いて形成され、通常は、多孔質材である。IMD層１１４の多孔は、導電層１１０の導電材質に、拡散経路を生じさせる。導電材が、IMD層１１４に拡散するなどの好ましくない情況を防止、或いは、減少させるために、第一バリア層１３０が、ビア１２０の側壁上に形成される。

具体例において、第一バリア層１３０は、含ケイ素材、含窒素材、含炭素材、含水素材、或いは、金属、或いは、金属化合物層である。金属、或いは、金属化合物層の材料は、タンタル、窒化タンタル、チタン、窒化チタン、チタンジルコニウム、窒化チタンジルコニウム、タングステン、窒化タングステン、或いは、合金、或いは、それらの組成物からなる。第一バリア層１３０は、物理的気相蒸着（PVD）、原子層蒸着（ALD）、スピンオン塗布、或いは、その他の好ましい方法により形成される。第一バリア層１３０は、約−４０〜４００℃の温度、約０．１から約１００mトールの間の圧力下で形成される。この他、第一バリア層１３０は、複合層からなる。

図１ｄを参照すると、エッチング工程により、ビア１２０底部に沿って、第一バリア層１３０が部分的に除去される。好ましくは、ビア１２０側壁の第一バリア層１３０の厚さの、底部の第一バリア層１３０の厚さに対する比は、０．７以上で、好ましくは、１．０以上である。

更に、本具体例で注意すべきことは、好ましくは、第一バリア層１３０の少なくとも一部が、トレンチの底部に残ることである。トレンチの底部に沿って、第一バリア層１３０の少なくとも一部を残して、例えば、IMD層１１４等の絶縁体から、導電層への不純物の拡散を防止、或いは、減少させる。

図１ｅは、基板１００内のビア１２０に、導電プラグ１４０が充填され、且つ、表面を平坦化した後の状態を示す図である。本具体例において、導電プラグ１４０は、銅シード層を形成し、電気メッキ工程により銅層を形成することにより形成される銅材質からなる。基板１００は、例えば、化学機械研磨（CMP）により平坦化される。

図２ａ〜図２ｃは、本発明の第二具体例を示す図である。図２ａを参照すると、基板２００は、上述の図１ａ〜図１ｃと同様に形成され、図中と同類の素子は同符合で示されている。別の工程が実行されて、ビア底部の第一バリア層１３０を部分的に、或いは、完全に除去する。

図２ａは、ビア１２０底部の第一バリア層１３０を除去することにより、導電層１１０内に形成される不要なリセスを示す。導電層１１０に形成されたリセスは、ビア１２０と導電層１１０間の接触抵抗を減少するのに役立つことが知られている。具体例において、リセスの深さは、約０（リセスは存在しない）〜１００ナノメートルである。注意すべきことは、目的のみを示すために図示したように、第一バリア層１３０は、ビア１２０の底部に沿って完全に除去され、よって、第一バリア層１３０の一部は、ビア底部に残留することである。もう一つの堆積層（図示しない）が、第一バリア層１３０上のビア１２０の側壁に沿って形成される。

注意すべきことは、好ましくは、第一バリア層１３０の少なくとも一部が、トレンチの底部に残留することである。ビア１２０底部の第一バリア層１３０は除去されて、エッチング工程により、リセスが導電層１１０に形成される。

図２ｂを参照すると、第二バリア層２４０が形成される。第二バリア層２４０は、含ケイ素層、含炭素層、含窒素層、含水素層、或いは、金属、或いは、金属化合物層等の導電材料からなる。金属、或いは、金属化合物層は、例えば、タンタル、窒化タンタル、チタン、窒化チタン、チタンジルコニウム、窒化チタンジルコニウム、タングステン、窒化タングステン、コバルト、ニッケル、ルテニウム、パラジウム、或いは、合金、或いは、それらの組成物であるが、更に好ましくは、不純物のないチタン、タンタル、コバルト、ニッケル、パラジウムである。第二バリア層２４０は、物理的気相蒸着（PVD）、化学気相蒸着（CVD）、プラズマ化学気相成長法（PECVD）、減圧気相成長装置（LPCVD）、原子層蒸着（ALD）、スピンオン塗布、或いは、その他の好ましい方法により形成される。第二バリア層２４０は、約−４０〜４００℃の温度、約０．１から約１００mトールの間の圧力下で形成される。第二バリア層２４０は、複合層からなる。

側壁上で良好なステップカバレージを得て、ビア１２０の底部に沿って、好ましい抵抗特性を達成するため、ビア１２０底部の第二バリア層２４０の厚さは、側壁上の第一バリア層１３０と第二バリア層２４０の全体の厚さより小さい（注意すべきことは、第一バリア層１３０は、恐らく、ビアの底部に形成されないことである）。具体例において、ビア１２０の側壁と底部のバリア層の全体の厚さ比率は、０．７以上で、好ましくは、１．０以上である。

側壁上のバリア層は異なる厚さで、ステップカバレージを達成する。好ましくは、ビア１２０側壁上の第一バリア層１３０と第二バリア層２４０の厚さ比率は、１：２０〜２０：１である。具体例において、第一側壁バリア層は、厚さ約５〜３００Åで、第二側壁バリア層は、厚さ約５〜３００Åである。第一バリア層の厚さを減少させる薄膜化工程後に形成される第二バリア層の使用は、開口の角での薄膜化効果を減少、或いは、回避する。

図２ｃは、基板は、ビア１２０に導電プラグ２４２を充填し、表面平坦化した後の状態を示す図である。本具体例において、導電プラグ２４２は、銅シード層を形成し、電気メッキ工程により銅層を形成することにより形成される銅材質からなる。基板２００は、例えば、化学機械研磨（CMP）により平坦化される。

その後、後続の標準工程により、半導体装置の製造とパッケージが完成する。

本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を逸脱しない範囲内で各種の変更や置換えを行うことができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。

本発明の具体例によるダマシン構造中にバリア層を形成する第一方法を示す図である。 本発明の具体例によるダマシン構造中にバリア層を形成する第一方法を示す図である。 本発明の具体例によるダマシン構造中にバリア層を形成する第一方法を示す図である。 本発明の具体例によるダマシン構造中にバリア層を形成する第一方法を示す図である。 本発明の具体例によるダマシン構造中にバリア層を形成する第一方法を示す図である。 本発明の具体例によるダマシン構造中にバリア層を形成する第二方法を示す図である。 本発明の具体例によるダマシン構造中にバリア層を形成する第二方法を示す図である。 本発明の具体例によるダマシン構造中にバリア層を形成する第二方法を示す図である。

符号の説明

１００、２００…基板
１１０、１４０、２４２…導電層
１１２…エッチバッファ層
１１４…IMD層
１２０…ビア
１３０…第一バリア層
２４０…第二バリア層

Claims (12)

1. 半導体装置であって、
   第一導電領域と、
   前記第一導電領域上の絶縁層と、
   前記絶縁層内に形成され、側壁と、前記第一導電領域の少なくとも一箇所に接触する底部と、を有するビアと、
   前記側壁と底部に沿って形成される一つ、或いは、それ以上のバリア層と、
   からなり、
   前記側壁上の一つ、或いは、それ以上の前記バリア層の全体の厚さと、前記底部上の一つ、或いは、それ以上の前記バリア層の第二の全体の厚さが、０．７以上の比率であることを特徴とする半導体装置。
2. 更に、前記ビア下方の前記第一導電領域に形成されるリセスを有することを特徴とする請求項１に記載の半導体装置。
3. 前記一つ、或いは、それ以上のバリア層は、タンタル、或いは、ルテニウムからなることを特徴とする請求項１に記載の半導体装置。
4. 前記バリア層は、前記側壁に沿って形成される第一バリア層と、前記側壁と前記底部に沿って形成される第二バリア層と、からなることを特徴とする請求項１に記載の半導体装置。
5. 前記バリア層は、第一バリア層と第二バリア層とからなり、前記第一バリア層は、前記ビアの前記底部に沿わないことを特徴とする請求項１に記載の半導体装置。
6. 前記バリア層は、前記側壁と前記ボトムがほぼ等しい厚さであることを特徴とする請求項１に記載の半導体装置。
7. 前記バリア層は、含ケイ素材、含窒素材、含炭素材、含水素材、金属、或いは、金属化合物層、或いは、それらの組成物であることを特徴とする請求項１に記載の半導体装置。
8. 半導体装置であって、
   第一導電領域と、
   前記第一導電領域上の絶縁層と、
   前記絶縁層内に形成され、側壁と、前記第一導電領域の少なくとも一箇所に接触する底部と、を有するビアとトレンチを有する開口と、
   前記開口上に形成され、少なくともその一部が、前記トレンチの底面に沿って形成される第一バリア層と、
   前記第一バリア層上に形成される第二バリア層と、
   からなり、
   前記側壁上の前記バリア層の全体の厚さと、前記底部の前記バリア層第二の全体の厚さが、０．７以上の比率であることを特徴とする半導体装置。
9. 更に、前記ビア下方の前記第一導電領域に形成されるリセスを有することを特徴とする請求項８に記載の半導体装置。
10. 一つ、或いは、それ以上の前記第一、及び、第二バリア層は、タンタル、或いは、ルテニウムからなることを特徴とする請求項８に記載の半導体装置。
11. 前記第一バリア層は、前記ビアの前記底部に沿わないことを特徴とする請求項８に記載の半導体装置。
12. 前記第一、及び、第二バリア層は、含ケイ素層、含炭素層、含窒素層、含水素層、金属、或いは、金属化合物層、チタン、コバルト、ニッケル、パラジウム、或いは、それらの組成物であることを特徴とする請求項８に記載の半導体装置。
    
    
    

Images