KR100598187B1 - 반도체 소자의 금속배선 형성 방법 - Google Patents

반도체 소자의 금속배선 형성 방법 Download PDF

Info

Publication number
KR100598187B1
KR100598187B1 KR1020030071543A KR20030071543A KR100598187B1 KR 100598187 B1 KR100598187 B1 KR 100598187B1 KR 1020030071543 A KR1020030071543 A KR 1020030071543A KR 20030071543 A KR20030071543 A KR 20030071543A KR 100598187 B1 KR100598187 B1 KR 100598187B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
metal wiring
polymer
tungsten
metal
Prior art date
Application number
KR1020030071543A
Other languages
English (en)
Other versions
KR20050035768A (ko
Inventor
고관주
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030071543A priority Critical patent/KR100598187B1/ko
Publication of KR20050035768A publication Critical patent/KR20050035768A/ko
Application granted granted Critical
Publication of KR100598187B1 publication Critical patent/KR100598187B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조시 금속배선 공정 중 폴리머 잔존물에 의한 기생 콘택 저항 발생을 방지시키는 금속 배선 형성 방법에 관한 것이다. 즉, 본 발명은 반도체 소자 제조의 금속배선 형성 공정에 있어서 텅스텐 CMP 공정시 잔존하는 폴리머에 대해 금속배선을 위한 금속물질 증착전에 O2 가스를 기반으로하는 플라즈마 처리 수행을 통해 잔존 폴리머를 제거시켜 줌으로써, 잔존 폴리머에 의한 콘택저항 증가를 방지시켜 반도체 소자의 수율을 향상시킬 수 있게 된다.

Description

반도체 소자의 금속배선 형성 방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 종래 반도체 소자의 금속배선 형성 방법을 도시한 공정 수순도,
도 2는 종래 금속배선을 위한 콘택홀내 잔존 폴리머에 대한 SEM, TEM 사진 예시도,
도 3은 본 발명의 실시 예에 따른 반도체 소자의 금속배선 형성 방법을 도시한 공정 수순도,
도 4는 본 발명의 실시 예에 따라 폴리머 제거된 콘택홀 SEM 사진 예시도.
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자 제조시 금속배선 공정 중 폴리머 잔존물에 의한 기생 콘택 저항 발생을 방지시키는 금속 배선 형성 방법에 관한 것이다.
통상적으로 반도체 소자의 금속배선 형성 공정은 트랜지스터 등과 같은 개별적 기본소자들을 특정 기능을 수행하는 반도체 집적소자로 만들기 위해 소자간 연 결을 수행하는 공정을 말하는 것으로, 금속배선이 지나가는 소오스, 드래인, 게이트상부에 금속배선까지 연결되는 콘택홀 형성시킨 후, 콘택홀을 텅스텐 등과 같은 도체물질로 갭필(Gap fill)하여 소오스, 드레인, 게이트와 금속배선이 연결될 수 있도록 처리되고 있다.
도 1a 내지 도 1d는 종래 반도체 소자의 금속배선 형성 방법을 도시한 공정 수순도이다. 이하 상기 도 1a 내지 도 1d를 참조하여 종래 금속배선 형성공정을 좀더 상세히 살펴보면,
먼저 도 1a에서와 같이 형성된 베리어 금속이 증착된 콘택홀내부에 텅스텐을 갭필하여 콘택 플러그를 형성시킨다. 이어 도 1b에서와 같이 텅스텐 CMP 공정을 수행하여 상기 콘택홀 상부를 평평하게 연마시켜 플러그 형성을 완료시킨다.
이어 도 1c에서와 같이 알루미늄 등과 같은 금속물질을 증착시킨 후, 도 1d에서와 같이 금속배선 마스크 패턴에 따라 증착된 금속물질을 식각시켜 금속 배선을 형성시키게 된다.
그러나 상기와 같은 종래 금속배선 형성 공정에서는 상기 도 1b에서 보여지는 바와 같이 텅스텐 CMP공정 후 발생되는 외부 폴리머에 의해 TiAlx Alloy가 형성되지 않는다. 또한 도 2에 도시된 폴리머 블록에 대한 주사전자현미경(Scanning Electro Microscope: SEM), 투과전자현미경(Transmission Electro Microscope: TEM) 사진 예시도에서 보여지는 바와 같이 폴리머 부산물이 텅스텐 플러그상에 잔존하게 되어 반응된 Ti층이 주로 콘택 주변에서 콘택 저항의 증가를 유발시키게 되며, 이러한 콘택 저항의 증가로 인해 DC Fail 유발되어 반도체 수율을 저하시키는 원인이 되는 문제점이 있었다.
따라서, 본 발명의 목적은 반도체 소자 제조시 금속배선 공정 중 폴리머 잔존물에 의한 기생 콘택 저항 발생을 방지시키는 금속 배선 형성 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 소자의 금속배선 형성방법으로서, (a)반도체 소자 기판상 형성된 콘택홀 내부에 텅스텐을 갭필하여 텅스텐 플러그를 형성시키는 단계와, (b)텅스텐 CMP 공정을 수행하여 상기 콘택홀 상부를 평평하게 연마시키는 단계와, (c)상기 콘택홀 상부에 대해 플라즈마 처리를 수행하여 텅스텐 플러그 상부에 잔존하는 반응성 폴리머를 제거시키는 단계와, (d)상기 폴리머가 제거된 텅스텐 플러그 상부에 금속배선을 형성시키는 단계,를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 3a 내지 도 3d는 본 발명의 실시 예에 따라 폴리머 잔존물에 의한 콘택저항 증가를 방지시키는 반도체 소자의 금속배선 형성 방법을 도시한 공정 수순도이다. 이하 상기 도 3a 내지 도 3d를 참조하여 본 발명의 금속배선 형성 공정을 자세히 살펴보기로 한다.
먼저 도 3a에서와 같이 콘택홀을 형성한 후, 베리어 금속 및 텅스텐을 순차 적으로 증착시켜 텅스텐 플러그를 형성시킨다.
이어 도 3b에서와 같이 CMP 공정을 수행하여 콘택홀 상부의 텅스텐 잔존물을 제거시키고, 콘택홀 상부를 평평하게 연마시킨다. 이때 상기 도 3b에서 보여지는 바와 같이 CMP 공정 수행에 따른 폴리머 부산물이 텅스텐 플러그 상에 잔존하게 된다.
이에 따라 본 발명에서는 도 3c에서와 같이 상기 CMP 공정 수행 후, O2 가스를 기반으로 플라즈마 처리를 수행하여 상기 반응성 폴리머를 제거시키게 된다. 이때 상기 폴리머는 카본(Carbon)이 주성분이기 때문에 O2 가스에 의해 반응하여 CO2 로 제거되게 된다. 도 4에는 상기 도 3c에서와 같은 O2 가스를 이용한 플라즈마 처리에 의해 콘택홀 상부에 잔존 폴리머가 완전히 제거된 사진을 예시하였다.
이어 도 3d에서와 같이 텅스텐 플러그와 금속물질간 인터커넥션을 위한 확산방지막으로 타이타늄막을 박막 증착시킨 후, 상기 타이타늄막 상부에 금속배선 형성을 위한 알루미늄 등과 같은 금속배선막을 증착시키게 된다.
그런 후, 도 3e에서와 같이 금속배선 마스크 패턴에 따라 증착된 알루미늄 금속배선막을 식각시켜 금속배선을 형성시키게 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명은 반도체 소자 제조의 금속배선 형성 공정에 있어서 텅스텐 CMP 공정시 잔존하는 폴리머에 대해 금속배선을 위한 금속물질 증착전에 O2 가스를 기반으로하는 플라즈마 처리 수행을 통해 잔존 폴리머를 제거시켜 줌으로써, 잔존 폴리머에 의한 콘택저항 증가를 방지시켜 반도체 소자의 수율을 향상시킬 수 있는 이점이 있다.

Claims (4)

  1. 반도체 소자의 금속배선 형성방법으로서,
    (a)반도체 소자 기판상 형성된 콘택홀 내부에 텅스텐을 갭필하여 텅스텐 플러그를 형성시키는 단계와,
    (b)텅스텐 CMP 공정을 수행하여 상기 콘택홀 상부를 평평하게 연마시키는 단계와,
    (c)상기 콘택홀 상부에 대해 O2 가스를 이용한 플라즈마 처리를 수행하여 텅스텐 플러그 상부에 잔존하는 반응성 폴리머를 제거시키는 단계와,
    (d)상기 폴리머가 제거된 텅스텐 플러그 상부에 금속배선을 형성시키는 단계,
    를 포함하는 반도체 소자의 금속배선 형성방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 (d)단계는, (d1)상기 텅스텐 플러그상부에 금속배선과 인터커넥션을 위 한 타이타늄막을 박막 증착시키는 단계와,
    (d2)상기 타이타늄막 상부에 금속배선 형성을 위한 금속물질막을 증착시키는 단계와,
    (d3)금속배선 마스크 패턴에 따라 상기 증착된 금속물질막을 식각시켜 금속배선을 형성시키는 단계,
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 삭제
KR1020030071543A 2003-10-14 2003-10-14 반도체 소자의 금속배선 형성 방법 KR100598187B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030071543A KR100598187B1 (ko) 2003-10-14 2003-10-14 반도체 소자의 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030071543A KR100598187B1 (ko) 2003-10-14 2003-10-14 반도체 소자의 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20050035768A KR20050035768A (ko) 2005-04-19
KR100598187B1 true KR100598187B1 (ko) 2006-07-07

Family

ID=37239123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030071543A KR100598187B1 (ko) 2003-10-14 2003-10-14 반도체 소자의 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100598187B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102365114B1 (ko) 2015-08-28 2022-02-21 삼성전자주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20050035768A (ko) 2005-04-19

Similar Documents

Publication Publication Date Title
KR100815186B1 (ko) 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법
TW201204200A (en) Manufacturing method for a buried circuit structure
US5607878A (en) Contact plug forming method
JP3027946B2 (ja) 半導体装置およびその製造方法
US20070066072A1 (en) Method of fabricating semiconductor device
KR100598187B1 (ko) 반도체 소자의 금속배선 형성 방법
US7419914B2 (en) Semiconductor device fabrication method
KR100945995B1 (ko) 반도체 소자의 금속배선 형성 방법
US7276439B2 (en) Method for forming contact hole for dual damascene interconnection in semiconductor device
JP2009027048A (ja) 半導体装置の製造方法
JPH0831935A (ja) 半導体装置の製造方法
TWI801631B (zh) 半導體裝置的製造方法和半導體裝置
KR100503312B1 (ko) 반도체 소자의 콘택 전극 제조 방법
US8691690B2 (en) Contact formation method incorporating preventative etch step reducing interlayer dielectric material flake defects
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
KR100966385B1 (ko) 반도체 소자의 제조 방법
TW594925B (en) Method of fabricating metal interconnects and method of filling openings
JP2000353703A (ja) 半導体装置の製造方法
JP3620520B2 (ja) 半導体装置の製造方法
KR100721620B1 (ko) 반도체 소자의 제조방법
KR100260522B1 (ko) 반도체소자의콘택홀매립방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100476037B1 (ko) 반도체 소자의 구리배선 형성방법
KR100552835B1 (ko) 반도체소자의 금속 플러그 형성방법
TWI237870B (en) Method of fabricating a self-aligned contact opening and method of fabricating interconnects

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100518

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee