JP2000077416A - 埋め込み配線の形成方法 - Google Patents

埋め込み配線の形成方法

Info

Publication number
JP2000077416A
JP2000077416A JP10248350A JP24835098A JP2000077416A JP 2000077416 A JP2000077416 A JP 2000077416A JP 10248350 A JP10248350 A JP 10248350A JP 24835098 A JP24835098 A JP 24835098A JP 2000077416 A JP2000077416 A JP 2000077416A
Authority
JP
Japan
Prior art keywords
wiring
film
interlayer insulating
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10248350A
Other languages
English (en)
Inventor
Kuniko Kikuta
邦子 菊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10248350A priority Critical patent/JP2000077416A/ja
Publication of JP2000077416A publication Critical patent/JP2000077416A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 デュアルダマシン法により、良好な埋め込み
配線を形成する方法を提供する。 【解決手段】 本方法は、デュアルダマシン構造を備え
た埋め込み配線の形成方法であって、平坦に形成された
下層配線30上に、順次、下部層間絶縁膜32、エッチ
ングストリッパ層34、及び上部層間絶縁膜36を成膜
する工程と、上部層間絶縁膜を貫通してエッチングスト
リッパ層に達する配線溝38を開口する工程と、上部層
間絶縁膜上に高濃度に不純物でドープしたドープド酸化
膜40を成膜してドープド酸化膜で配線溝を埋め込み、
かつドープド酸化膜を平坦化する工程と、ドープド酸化
膜、エッチングストリッパ層及び下部層間絶縁膜を貫通
して下層配線に達するビアホール42を開口する工程
と、ドープド酸化膜をウエットエッチングにより除去
し、ビアホールとビアホールに連通した配線溝からなる
デュアルダマシン構造を形成する工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デュアルダマシン
構造を備えた埋め込み配線の形成方法に関し、更に詳細
には、デュアルダマシン構造を備えた良好な品質の埋め
込み配線を形成する方法に関するものである。尚、本発
明で、コンタクトホールとは、接続孔全般を意味し、コ
ンタクトホールに限らず、例えばビアホール、スルーホ
ール等を意味する広い概念である。
【0002】
【従来の技術】半導体装置の微細化、高集積化に伴い、
半導体装置の配線も微細化、多層化しているために、絶
縁膜上に配線層を成膜し、次いでパターニングして配線
を形成する方法では、断線、短絡等の配線不良が配線に
生じ易い。そこで、絶縁膜上に配線を形成する方法に代
えて、絶縁膜内に埋め込み金属配線を形成する、いわゆ
るダマシン法が実用化されている。更に、コンタクトプ
ラグの形成とダマシン法による配線形成とを組み合わせ
たデュアルダマシン法が実用化されている。
【0003】ここで、図2を参照して、従来のデュアル
ダマシン法により配線を形成する方法を説明する。図2
(a)〜(c)は、従来のデュアルダマシン法により配
線を形成する際の工程毎の基板断面を示す断面図であ
る。先ず、下層配線10上に、順次、下部層間絶縁膜1
2、エッチングストッパ層14及び上部層間絶縁膜16
を成膜する。次いで、上部層間絶縁膜16、エッチング
ストッパ層14及び下部層間絶縁膜12を貫通して、下
層配線又は拡散領域10に達するコンタクトホール18
を形成する。次に、図2(a)に示すように、上部層間
絶縁膜16上にARC等の有機膜20を成膜しつつコン
タクトホール18を有機膜20で埋め込み、続いてCM
P加工等により、有機膜20を平坦化する。
【0004】次いで、平坦化した有機膜20上にフォト
レジスト膜22を成膜し、パターニングして、配線溝パ
ターンを有するエッチングマスク22を形成する。続い
て、エッチングマスク22を使ってエッチングして、図
2(b)に示すように、エッチングストッパ層14に達
する配線溝24を形成する。その際、エッチングストッ
パ層14がストッパ層として機能し、エッチングがそこ
で停止する。次に、配線溝24の下部のコンタクトホー
ル18内の有機膜20をエッチングして、コンタクトホ
ール18を開口し、更に、配線溝24とコンタクトホー
ル18内の残留有機膜をレジスト剥離により除去し、図
2(c)に示すように、コンタクトホール18とそれに
連通する配線溝24とを有するデュアルダマシン構造を
形成している。次いで、図示しないが、Ti/TiN膜
等のバリアメタル層を成膜し、更にCu等の金属を堆積
して配線層を作りつつデュアルダマシン構造を埋め込
む。続いて、CMP処理を配線層に施して上部層間絶縁
膜16を露出させ、配線を形成している。
【0005】
【発明が解決しようとする課題】しかし、上述したデュ
アルダマシン法による従来の配線形成方法では、コンタ
クトホール18内のARC等の有機膜20をエッチング
により除去することが難しく、どうしても有機膜が残留
し、配線溝24内に有機膜が酸化して生じた酸化膜の突
起が発生するという問題があった。酸化膜の突起が発生
する原因は、配線溝をエッチングする際、第1には、コ
ンタクトホールに埋め込まれたARCをたたきながらエ
ッチングを行うためであり、また、コンタクトホール内
の有機膜をエッチングしてコンタクトホールを開口する
際、僅かににテーパを引くため、斜めになった、ARC
等の有機膜下の酸化膜が、配線溝のエッチングの際に、
残留するからである。そして、酸化膜の突起があると、
配線を形成した際、抵抗増大、導通不良等の配線不良が
生じることが多かった。
【0006】そこで、本発明の目的は、デュアルダマシ
ン法により、良好な埋め込み配線を形成する方法を提供
することである。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る配線方法は、デュアルダマシン構造を
備えた埋め込み配線の形成方法であって、下層配線上
に、順次、下部層間絶縁膜、エッチングストッパ層、及
び上部層間絶縁膜を成膜する工程と、上部層間絶縁膜を
貫通してエッチングストッパ層に達する配線溝を開口す
る工程と、上部層間絶縁膜上に高濃度に不純物でドープ
したドープド酸化膜を成膜してドープド酸化膜で配線溝
を埋め込み、かつドープド酸化膜を平坦化する工程と、
ドープド酸化膜、エッチングストッパ層、及び下部層間
絶縁膜を貫通して下層配線に達するコンタクトホールを
開口する工程と、ドープド酸化膜をウエットエッチング
により除去し、コンタクトホールとコンタクトホールに
連通した配線溝からなるデュアルダマシン構造を形成す
る工程とを有することを特徴としている。
【0008】本発明方法では、従来の有機膜に代えて、
高濃度に不純物ドープしたドープド酸化膜を使用してい
る。例えばドープドSOG膜で配線溝を埋め込み、平坦
化し、ドープド酸化膜、エッチングストッパ層及び下部
層間絶縁膜を貫通するコンタクトホールを開口し、ノン
ドープド酸化膜とドープド酸化膜とのウエットエッチン
グのエッチングレートの違いを利用し、配線溝内のドー
プド酸化膜を完全に除去する。これにより、従来のよう
に、配線溝内に酸化膜が残留して、導通不良の配線が形
成されるというような問題は、生じない。
【0009】また、本発明では、コンタクトホールを開
口する際、配線溝上がドープド酸化膜の平坦化により平
坦化されるので、配線溝上のコンタクトホール開口ため
のフォトリソグラフィを精度高く行えるから、微細ホー
ルの形成が可能となる。また、ドープド酸化膜であるか
ら、レジストなどの酸化膜と組成の違う物質を使用しな
いため、その組成が層間絶縁膜の組成と変わらないの
で、エッチングが同時に行える。よって、コンタクトホ
ール開口のドライエッチングの際、エッチングレートの
差が生じない。以上のことにより、従来生じていたよう
な微細なコンタクトホールの開口が難しいという問題が
生じない。
【0010】本発明の好適な実施態様では、下層配線上
に、順次、下部層間絶縁膜、エッチングストッパ層、及
び上部層間絶縁膜を成膜する工程では、下層配線を平坦
に形成し、更には、ドープド酸化膜が、SOG膜であっ
て、スピンコート法により上部層間絶縁膜上に成膜す
る。ドープド酸化膜のウエットエッチングでは、エッチ
ャントとして希釈フッ酸を使用する。
【0011】配線溝とコンタクトホールとは同じ寸法で
も良いが、好適には、配線溝の横寸法がコンタクトホー
ルの寸法より大きい。
【0012】上部層間絶縁膜及び下部層間絶縁膜をプラ
ズマCVD法により成膜する。また、形成したデュアル
ダマシン構造上に、メタル層を堆積して、デュアルダマ
シン構造を埋め込み、次いで、CMP研磨、またはエッ
チバックにより上部層間絶縁膜上のメタル層を除去して
デュアルダマシン配線を形成する。配線溝及びコンタク
トホールをフォトリソグラフィ及びエッチングにより開
口する。
【0013】
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。実施形態例 本実施形態例は、本発明に係る埋め込み配線の形成方法
の実施形態の一例であって、図1(a)〜(d)は本実
施形態例の埋め込み配線の形成方法の工程毎の基板断面
を示す断面図である。先ず、平坦に形成された下層配線
30上に、順次、コンタクトホールの深さに相当する膜
厚の下部層間絶縁膜32、及びSiNからなる膜厚50
nmのエッチングストッパ層34を成膜する。次いで、
配線溝38の深さに相当する膜厚の上部層間絶縁膜36
をエッチングストッパ層34上に成膜し、続いて、図1
(a)に示すように、既知のフォトリソグラフィ法とエ
ッチング法により上部層間絶縁膜36を貫通してエッチ
ングストッパ層34に達する配線溝38を開口する。配
線溝38のエッチングは、エッチングストッパ層34に
達すると自動的に停止し、かつ配線溝38はエッチング
ストッパ層34の面に合わせて平坦な溝底を有し、均一
な深さになる。
【0014】次に、上部層間絶縁膜36上に高濃度に不
純物がドープされたSOGをスピンコートで塗布し、図
1(b)に示すように、開口した配線溝38をSOG膜
40で完全に埋め込み、かつSOG膜40を平坦化す
る。次に、既知のフォトリソグラフィ法及びエッチング
法を使って、図1(c)に示すように、SOG膜40、
エッチングストッパ層34及び下部層間絶縁膜32を貫
通して下層配線30に達するコンタクトホール42を開
口する。続いて、ドープされたSOG膜40のみを希釈
フッ酸により除去し、図1(d)に示すように、コンタ
クトホール42とコンタクトホール42に連通した配線
溝38からなるデュアルダマシン構造を形成する。
【0015】図示しないが、形成したデュアルダマシン
構造上に、CVD法、PVD法、またはCDV法とPV
D法とを併用して、メタル層を堆積して、デュアルダマ
シン構造を埋め込み、次いで、CMP研磨、またはエッ
チバックにより上部層間絶縁膜36上のメタル層を除去
してデュアルダマシン配線を形成する。
【0016】ドライエッチングでは、SOG膜もプラズ
マ酸化膜のエッチングレートがほぼ同じである。一方、
ウエットエッチング、例えば希釈フッ酸によるウエット
エッチングでは、高濃度に不純物ドーピングされている
SOG膜は、ノンドープのプラズマ酸化膜に比べてのエ
ッチングレートが非常に速い。
【0017】本実施形態例では、上述したこのエッチン
グレートの差の特徴を活かして、初めに開口した配線溝
38に高濃度不純物を含んだSOGをスピンコートで埋
め込み表面を平坦にする。表面が平坦であれば、微細な
コンタクトホール42をフォトリソグラフィ技術で形成
することは可能であるから、本実施形態例では、フォト
リソグラフィ法とドライエッチング法により微細コンタ
クトホールを形成する。このとき、SOG膜とプラズマ
酸化膜のドライエッチレートは同じであるので、通常の
コンタクトホール開口を行えばよい。その後、ウエット
エッチングにより配線溝38内に残っているSOGと、
表面のSOGを選択的に除去すれば、たとえ配線溝38
とコンタクトホール42の目合わせずれが多少起きたと
しても、配線とコンタクトホールの接触面積を減らすこ
となく、微細なデュアルダマシン構造が形成できる。
【0018】
【発明の効果】本発明によれば、エッチングストッパ層
上に形成された上部層間絶縁膜に配線溝を開口し、ドー
プド酸化膜で配線溝を埋め込み、次いでドープド酸化膜
を貫通して下層配線に達するコンタクトホールを開口
し、ドープド酸化膜をウエットエッチングにより除去す
ることにより、デュアルダマシン構造を形成している。
本発明方法では、従来の有機膜に代えて、高濃度に不純
物ドープしたドープド酸化膜を使用し、ノンドープド酸
化膜とドープド酸化膜とのウエットエッチングのエッチ
ングレートの違いを利用し、配線溝内のドープド酸化膜
を完全に除去するので、従来のように、配線溝内に酸化
膜が残留して、導通不良のデュアルダマシン配線が形成
されるというような問題は、生じない。
【図面の簡単な説明】
【図1】図1(a)〜(d)は、それぞれ、実施形態例
の埋め込み配線の形成方法の工程毎の基板断面を示す断
面図である。
【図2】図2(a)〜(c)は、それぞれ、従来の埋め
込み配線の形成方法の工程毎の基板断面を示す断面図で
ある。
【符号の説明】
10 下層配線 12 下部層間絶縁膜 14 エッチングストッパ層 16 上部層間絶縁膜 18 コンタクトホール 20 有機膜 22 エッチングマスク 24 配線溝 30 下層配線 32 下部層間絶縁膜 34 エッチングストッパ層 36 上部層間絶縁膜 38 配線溝 40 SOG膜 42 コンタクトホール

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 デュアルダマシン構造を備えた埋め込み
    配線の形成方法であって、 下層配線上に、順次、下部層間絶縁膜、エッチングスト
    ッパ層、及び上部層間絶縁膜を成膜する工程と、 上部層間絶縁膜を貫通してエッチングストッパ層に達す
    る配線溝を開口する工程と、 上部層間絶縁膜上に高濃度に不純物でドープしたドープ
    ド酸化膜を成膜してドープド酸化膜で配線溝を埋め込
    み、かつドープド酸化膜を平坦化する工程と、 ドープド酸化膜、エッチングストッパ層、及び下部層間
    絶縁膜を貫通して下層配線に達するコンタクトホールを
    開口する工程と、 ドープド酸化膜をウエットエッチングにより除去し、コ
    ンタクトホールとコンタクトホールに連通した配線溝か
    らなるデュアルダマシン構造を形成する工程とを有する
    ことを特徴とする埋め込み配線の形成方法。
  2. 【請求項2】 下層配線上に、順次、下部層間絶縁膜、
    エッチングストッパ層、及び上部層間絶縁膜を成膜する
    工程では、下層配線を平坦に形成することを特徴とする
    請求項1に記載の埋め込み配線の形成方法。
  3. 【請求項3】 ドープド酸化膜が、SOG膜であって、
    スピンコート法により上部層間絶縁膜上に成膜すること
    を特徴とする請求項1又は2に記載の埋め込み配線の形
    成方法。
  4. 【請求項4】 ドープド酸化膜のウエットエッチングで
    は、エッチャントとして希釈フッ酸を使用することを特
    徴とする請求項1から3のうちのいずれか1項に記載の
    埋め込み配線の形成方法。
  5. 【請求項5】 配線溝の開口では、エッチングストッパ
    層で自動的にエッチングを停止させ、コンタクトホール
    の開口では、エッチングストッパ層を貫通して開口する
    ことを特徴とする請求項1から4のうちのいずれか1項
    に記載の埋め込み配線の形成方法。
  6. 【請求項6】 上部層間絶縁膜及び下部層間絶縁膜をプ
    ラズマCVD法により成膜することを特徴とする請求項
    1から5のうちのいずれか1項に記載の埋め込み配線の
    形成方法。
  7. 【請求項7】 形成したデュアルダマシン構造上に、メ
    タル層を堆積して、デュアルダマシン構造を埋め込み、
    次いで、CMP研磨、またはエッチバックにより上部層
    間絶縁膜上のメタル層を除去してデュアルダマシン配線
    を形成することを特徴とする請求項1から6のうちのい
    ずれか1項に記載の埋め込み配線の形成方法。
  8. 【請求項8】 配線溝及びコンタクトホールをフォトリ
    ソグラフィ及びエッチングにより開口することを特徴と
    する請求項1から7のうちのいずれか1項に記載の埋め
    込み配線の形成方法。
JP10248350A 1998-09-02 1998-09-02 埋め込み配線の形成方法 Pending JP2000077416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10248350A JP2000077416A (ja) 1998-09-02 1998-09-02 埋め込み配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10248350A JP2000077416A (ja) 1998-09-02 1998-09-02 埋め込み配線の形成方法

Publications (1)

Publication Number Publication Date
JP2000077416A true JP2000077416A (ja) 2000-03-14

Family

ID=17176797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10248350A Pending JP2000077416A (ja) 1998-09-02 1998-09-02 埋め込み配線の形成方法

Country Status (1)

Country Link
JP (1) JP2000077416A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
KR100524928B1 (ko) * 1999-08-18 2005-10-31 삼성전자주식회사 다마신 공정을 이용한 금속배선 형성방법
KR100652358B1 (ko) * 2000-07-31 2006-11-30 삼성전자주식회사 듀얼 다마신 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524928B1 (ko) * 1999-08-18 2005-10-31 삼성전자주식회사 다마신 공정을 이용한 금속배선 형성방법
KR100652358B1 (ko) * 2000-07-31 2006-11-30 삼성전자주식회사 듀얼 다마신 형성방법
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법

Similar Documents

Publication Publication Date Title
JP4377040B2 (ja) 半導体の製造方法
JPH04290232A (ja) 溝埋込み配線形成方法
JPH05206290A (ja) 多層相互接続集積回路用ビア形成方法
JP2001230317A (ja) 多層配線構造の形成方法及び半導体装置の多層配線構造
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JP2720796B2 (ja) 半導体装置の製造方法
JP2000188330A (ja) デュアルダマシン配線の形成方法
KR20030058853A (ko) 반도체 소자의 플러그 형성 방법
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
JP2001176965A (ja) 半導体装置及びその製造方法
JP2000077416A (ja) 埋め込み配線の形成方法
US20060148244A1 (en) Method for cleaning a semiconductor substrate
JP3552526B2 (ja) 半導体装置の導電体の製造方法
JPH10209276A (ja) 配線形成方法
JPH09162288A (ja) 配線構造およびその形成方法
KR20000031019A (ko) 반도체 소자의 제조공정에서의 비아 콘택홀 형성방법
JP2009054879A (ja) 集積回路の製造方法
JP2001148423A (ja) 半導体装置の製造方法
JP2001319970A (ja) 半導体装置の製造方法
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
TW200421418A (en) Method for manufacturing semiconductor device
KR100313529B1 (ko) 반도체소자의 컨택 형성방법
KR100313537B1 (ko) 커패시터 제조방법
JPH1084041A (ja) 半導体装置及びその製造方法
KR20050090913A (ko) 반도체 장치의 배선 형성방법