JPH09162288A - 配線構造およびその形成方法 - Google Patents
配線構造およびその形成方法Info
- Publication number
- JPH09162288A JPH09162288A JP32293795A JP32293795A JPH09162288A JP H09162288 A JPH09162288 A JP H09162288A JP 32293795 A JP32293795 A JP 32293795A JP 32293795 A JP32293795 A JP 32293795A JP H09162288 A JPH09162288 A JP H09162288A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating film
- hole
- groove
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】研磨プロセスを用いて形成される埋め込み配線
あるいはプラグといった配線において、薬液洗浄による
下地導電層の溶解を防止してスリットの発生をなくし、
また、配線上の研磨粒子を確実に除去できるようにす
る。 【解決手段】基板１上の絶縁膜２に形成した溝またはホ
ール３内に、下地導電層であるチタン４の上端が、絶縁
膜２の上端よりも下方に位置するように形成し、その
後、埋め込み配線あるいはプラグの主材料７を全面に堆
積し、研磨粒子９を用いた研磨によって埋め込み配線ま
たはプラグ８を形成し、埋め込み配線またはプラグ８の
表面が、絶縁膜２の表面に対して凸になるように薬液処
理を行って、その後残存する研磨粒子９を機械的に除去
するようにしている。
あるいはプラグといった配線において、薬液洗浄による
下地導電層の溶解を防止してスリットの発生をなくし、
また、配線上の研磨粒子を確実に除去できるようにす
る。 【解決手段】基板１上の絶縁膜２に形成した溝またはホ
ール３内に、下地導電層であるチタン４の上端が、絶縁
膜２の上端よりも下方に位置するように形成し、その
後、埋め込み配線あるいはプラグの主材料７を全面に堆
積し、研磨粒子９を用いた研磨によって埋め込み配線ま
たはプラグ８を形成し、埋め込み配線またはプラグ８の
表面が、絶縁膜２の表面に対して凸になるように薬液処
理を行って、その後残存する研磨粒子９を機械的に除去
するようにしている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
おける配線の構造およびその形成方法に関し、さらに詳
しくは、基板上の絶縁膜に形成された溝やホールに、導
電材料を全面に堆積し、研磨粒子を用いた研磨によって
不要な部分の導電材料を除去することにより得られる配
線の構造およびその形成方法に関する。
おける配線の構造およびその形成方法に関し、さらに詳
しくは、基板上の絶縁膜に形成された溝やホールに、導
電材料を全面に堆積し、研磨粒子を用いた研磨によって
不要な部分の導電材料を除去することにより得られる配
線の構造およびその形成方法に関する。
【０００２】
【従来の技術】半導体集積回路では、高集積化を図るた
めに多層配線がなされるが、層間の配線を接続するホー
ルにＷ（タングステン）を埋め込み、信頼性を高めるＷ
プラグが実用化されており、また、多層配線における平
坦化工程を簡略化するための埋め込み配線も実用化され
つつある。
めに多層配線がなされるが、層間の配線を接続するホー
ルにＷ（タングステン）を埋め込み、信頼性を高めるＷ
プラグが実用化されており、また、多層配線における平
坦化工程を簡略化するための埋め込み配線も実用化され
つつある。
【０００３】このような埋め込み配線やプラグといった
配線の形成においては、絶縁膜に溝やホールを形成した
後に、埋め込み材料である導電材料を堆積させるのであ
るが、この堆積方法として、基板全面に堆積する全面堆
積方法と、溝またはホール内に選択的に堆積する選択堆
積方法の２種類の方法があるが、選択性を完全に確保す
ることは技術的に難しく、現時点では、全面堆積方法が
主流となっている。
配線の形成においては、絶縁膜に溝やホールを形成した
後に、埋め込み材料である導電材料を堆積させるのであ
るが、この堆積方法として、基板全面に堆積する全面堆
積方法と、溝またはホール内に選択的に堆積する選択堆
積方法の２種類の方法があるが、選択性を完全に確保す
ることは技術的に難しく、現時点では、全面堆積方法が
主流となっている。
【０００４】また、Ｗプラグ形成において、不要な部分
のＷを取り除く手法として、ドライエッチング法が用い
られているが、近年、ドライエッチング法よりも平坦性
が得られる化学機械研磨等の研磨粒子を用いた研磨プロ
セスが実用化されつつある。
のＷを取り除く手法として、ドライエッチング法が用い
られているが、近年、ドライエッチング法よりも平坦性
が得られる化学機械研磨等の研磨粒子を用いた研磨プロ
セスが実用化されつつある。
【０００５】尚、プラグ材料として、Ｗだけではなく、
Ａｌ、Ｃｕもさかんに研究が行われている。
Ａｌ、Ｃｕもさかんに研究が行われている。
【０００６】図２（ａ）〜（ｇ）は、このような全面堆
積法及び化学機械研磨プロセスを用いたプラグの形成方
法を模式的に示したものである。
積法及び化学機械研磨プロセスを用いたプラグの形成方
法を模式的に示したものである。
【０００７】先ず、図２（ａ）に示されるように半導体
基板１上に、例えばＣＶＤによって絶縁膜２を堆積し、
ドライエッチングによって図２（ｂ）に示されるように
絶縁膜２にホール３を形成する。その後、図２（ｃ）に
示されるように、半導体基板１と後述の主プラグ材料と
の密着性を確保するために、下地導電層としてチタン４
を、例えばスパッタリングによって堆積し、さらに、後
述の主プラグ材料７の拡散に対するバリアとして、窒化
チタン６を堆積する。
基板１上に、例えばＣＶＤによって絶縁膜２を堆積し、
ドライエッチングによって図２（ｂ）に示されるように
絶縁膜２にホール３を形成する。その後、図２（ｃ）に
示されるように、半導体基板１と後述の主プラグ材料と
の密着性を確保するために、下地導電層としてチタン４
を、例えばスパッタリングによって堆積し、さらに、後
述の主プラグ材料７の拡散に対するバリアとして、窒化
チタン６を堆積する。
【０００８】その後、図２（ｄ）のように主プラグ材料
７を、例えばＣＶＤによって全面に堆積する。主プラグ
材料７としては、例えばタングステンが用いられる。な
お、１０は後述するボイドである。
７を、例えばＣＶＤによって全面に堆積する。主プラグ
材料７としては、例えばタングステンが用いられる。な
お、１０は後述するボイドである。
【０００９】その後、研磨粒子９として、例えばアルミ
ナを含んだスラリーを用いて研磨を施すことにより、図
２（ｅ）のようにプラグ８0を形成することができる。
この研磨は、主プラグ材料７の研磨レートが、絶縁膜２
の研磨レートよりも大きくなるスラリーを用いて行われ
る。
ナを含んだスラリーを用いて研磨を施すことにより、図
２（ｅ）のようにプラグ８0を形成することができる。
この研磨は、主プラグ材料７の研磨レートが、絶縁膜２
の研磨レートよりも大きくなるスラリーを用いて行われ
る。
【００１０】研磨面には、アルミナなどの研磨粒子９や
スラリー中の金属不純物が大量に付着しているため、水
のみを用いて研磨する水研磨、研磨粒子を機械的に除去
するスクラバー洗浄（図２（ｆ））、薬液洗浄を施す。
スラリー中の金属不純物が大量に付着しているため、水
のみを用いて研磨する水研磨、研磨粒子を機械的に除去
するスクラバー洗浄（図２（ｆ））、薬液洗浄を施す。
【００１１】以上のようにしてプラグ８0が形成され
る。
る。
【００１２】なお、埋め込み配線の形成も、上述のホー
ル３が、溝に代わるだけであって、基本的に同様であ
る。
ル３が、溝に代わるだけであって、基本的に同様であ
る。
【００１３】
【発明が解決しようとする課題】このような化学機械研
磨プロセスを用いた埋め込み配線およびプラグの形成方
法では、上述のようなスクラバー洗浄や薬液洗浄といっ
た後洗浄が必要となり、薬液洗浄の薬液としては、一般
にフッ酸系薬液が使用されるが、このフッ酸系の薬液
は、下地導電層として汎用されるチタン４を簡単に溶解
させる性質があり、このため、薬液洗浄を行うと、図２
（ｇ）に示されるように、周縁部のチタン４が簡単に溶
解してスリット１１が発生することになる。
磨プロセスを用いた埋め込み配線およびプラグの形成方
法では、上述のようなスクラバー洗浄や薬液洗浄といっ
た後洗浄が必要となり、薬液洗浄の薬液としては、一般
にフッ酸系薬液が使用されるが、このフッ酸系の薬液
は、下地導電層として汎用されるチタン４を簡単に溶解
させる性質があり、このため、薬液洗浄を行うと、図２
（ｇ）に示されるように、周縁部のチタン４が簡単に溶
解してスリット１１が発生することになる。
【００１４】このように下地導電層のチタン４にスリッ
ト１１が生じたプラグ８0上に、配線を形成した場合に
は、スリット１１部分にその配線の一部が入り込み、配
線の断線や抵抗増大を招く可能性があり、また、水洗浄
の際の水がスリット１１に入り込んで十分に乾燥されず
に残存する虞れもあり、かかる問題は、埋め込み配線の
場合も同様に生じる。
ト１１が生じたプラグ８0上に、配線を形成した場合に
は、スリット１１部分にその配線の一部が入り込み、配
線の断線や抵抗増大を招く可能性があり、また、水洗浄
の際の水がスリット１１に入り込んで十分に乾燥されず
に残存する虞れもあり、かかる問題は、埋め込み配線の
場合も同様に生じる。
【００１５】また、図２（ｃ）に示されるように、ホー
ル内表面に堆積した下地導電層は、上部ほど膜厚が大き
くなる、いわゆる、オーバーハングとなってホール３の
口をふさぐために、図２（ｄ）に示されるように、主プ
ラグ材料７を堆積する際に、ボイド１０が発生するとい
う問題もある。
ル内表面に堆積した下地導電層は、上部ほど膜厚が大き
くなる、いわゆる、オーバーハングとなってホール３の
口をふさぐために、図２（ｄ）に示されるように、主プ
ラグ材料７を堆積する際に、ボイド１０が発生するとい
う問題もある。
【００１６】さらに、上記スラリーを用いた研磨は、上
述のように、主プラグ材料７の研磨レートが、絶縁膜２
の研磨レートよりも大きいので、プラグの表面は絶縁膜
２の表面に対して凹部となり（図２（ｅ）参照）、この
ため、水研磨やスクラバー洗浄によっても、図２（ｆ）
に示されるように、プラグ上の研磨粒子９は絶縁膜上の
研磨粒子９ほど除去できないことになる。次工程の薬液
洗浄によって、プラグ上の研磨粒子９が除去できない場
合、その上に配線を形成すると、密着性が悪くなり抵抗
増大を引き起こし、さらに配線の断面形状も変化するた
め抵抗が増大するという難点がある。
述のように、主プラグ材料７の研磨レートが、絶縁膜２
の研磨レートよりも大きいので、プラグの表面は絶縁膜
２の表面に対して凹部となり（図２（ｅ）参照）、この
ため、水研磨やスクラバー洗浄によっても、図２（ｆ）
に示されるように、プラグ上の研磨粒子９は絶縁膜上の
研磨粒子９ほど除去できないことになる。次工程の薬液
洗浄によって、プラグ上の研磨粒子９が除去できない場
合、その上に配線を形成すると、密着性が悪くなり抵抗
増大を引き起こし、さらに配線の断面形状も変化するた
め抵抗が増大するという難点がある。
【００１７】本発明は、上述の点に鑑みて為されたもの
であって、研磨プロセスを用いて形成される埋め込み配
線あるいはプラグといった配線において、薬液洗浄によ
る下地導電層の溶解を防止してスリットの発生をなくす
とともに、ボイドの発生をなくし、また、表面に残存す
る研磨粒子を確実に除去できるようにすることを目的と
する。
であって、研磨プロセスを用いて形成される埋め込み配
線あるいはプラグといった配線において、薬液洗浄によ
る下地導電層の溶解を防止してスリットの発生をなくす
とともに、ボイドの発生をなくし、また、表面に残存す
る研磨粒子を確実に除去できるようにすることを目的と
する。
【００１８】
【課題を解決するための手段】本発明では、上記課題を
解決するために、次のように構成している。
解決するために、次のように構成している。
【００１９】すなわち、本発明の配線構造は、基板上の
絶縁膜に、溝またはホールが形成されるとともに、前記
溝またはホールに、少なくとも２種類以上の導電体が充
填された配線構造において、前記溝またはホールの内部
表面に、第１の導電体が、その上端が前記絶縁膜の上端
よりも下方に位置するように形成されるとともに、前記
上端を含む前記第１の導電体の表面に、前記第１の導電
体とは異なる１種類以上の導電体が形成されるように構
成したものである。
絶縁膜に、溝またはホールが形成されるとともに、前記
溝またはホールに、少なくとも２種類以上の導電体が充
填された配線構造において、前記溝またはホールの内部
表面に、第１の導電体が、その上端が前記絶縁膜の上端
よりも下方に位置するように形成されるとともに、前記
上端を含む前記第１の導電体の表面に、前記第１の導電
体とは異なる１種類以上の導電体が形成されるように構
成したものである。
【００２０】また、本発明の配線の形成方法は、基板上
の絶縁膜に、前記基板に至る溝またはホールを形成する
工程と、前記溝またはホールの内部表面に、第１の導電
体を、その上端が前記絶縁膜の上端より下方に位置する
ように形成する工程と、前記溝内またはホール内を含む
前記絶縁膜上全面に、前記第１の導電体とは異なる１種
類以上の導電体を堆積する工程と、研磨粒子を用いる研
磨によって溝外またはホール外の導電体を除去する工程
と、研磨粒子を除去する薬液処理工程とを含むものであ
る。
の絶縁膜に、前記基板に至る溝またはホールを形成する
工程と、前記溝またはホールの内部表面に、第１の導電
体を、その上端が前記絶縁膜の上端より下方に位置する
ように形成する工程と、前記溝内またはホール内を含む
前記絶縁膜上全面に、前記第１の導電体とは異なる１種
類以上の導電体を堆積する工程と、研磨粒子を用いる研
磨によって溝外またはホール外の導電体を除去する工程
と、研磨粒子を除去する薬液処理工程とを含むものであ
る。
【００２１】本発明によれば、溝またはホールの内部表
面に形成される下地導電層としての第１の導電体は、そ
の上端面が露出しないので、フッ酸系薬液による薬液洗
浄を行っても第１の導電体が、溶解することがなく、し
たがって、従来例のようなスリットが生じることもな
く、また、第１の導電体は、溝またはホールの上端より
も下方位置までしか形成されていないので、オーバーハ
ングによるボイドの発生を防止することができる。
面に形成される下地導電層としての第１の導電体は、そ
の上端面が露出しないので、フッ酸系薬液による薬液洗
浄を行っても第１の導電体が、溶解することがなく、し
たがって、従来例のようなスリットが生じることもな
く、また、第１の導電体は、溝またはホールの上端より
も下方位置までしか形成されていないので、オーバーハ
ングによるボイドの発生を防止することができる。
【００２２】
【発明の実施の形態】請求項１記載の発明は、基板上の
絶縁膜に、溝またはホールが形成されるとともに、前記
溝またはホールに、少なくとも２種類以上の導電体が充
填された配線構造において、前記溝またはホールの内部
表面に、第１の導電体が、その上端が前記絶縁膜の上端
よりも下方に位置するように形成されるとともに、前記
上端を含む前記第１の導電体の表面に、前記第１の導電
体とは異なる１種類以上の導電体が形成されるものであ
り、薬液洗浄を行っても第１の導電体が、溶解すること
がないので、スリットが生じることもなく、また、第１
の導電体は、溝またはホールの上端よりも下方位置まで
しか形成されていないので、オーバーハングによるボイ
ドの発生を防止することができる。
絶縁膜に、溝またはホールが形成されるとともに、前記
溝またはホールに、少なくとも２種類以上の導電体が充
填された配線構造において、前記溝またはホールの内部
表面に、第１の導電体が、その上端が前記絶縁膜の上端
よりも下方に位置するように形成されるとともに、前記
上端を含む前記第１の導電体の表面に、前記第１の導電
体とは異なる１種類以上の導電体が形成されるものであ
り、薬液洗浄を行っても第１の導電体が、溶解すること
がないので、スリットが生じることもなく、また、第１
の導電体は、溝またはホールの上端よりも下方位置まで
しか形成されていないので、オーバーハングによるボイ
ドの発生を防止することができる。
【００２３】請求項２記載の本発明は、前記第１の導電
体以外の導電体の上端は、前記絶縁膜の上端より上方に
位置するように形成されるものであり、導電体部分が絶
縁膜よりも凸となっているので、研磨粒子を機械的に除
去する際に確実に除去でき、また、導電体上に配線を形
成した場合に、密着性が向上する。
体以外の導電体の上端は、前記絶縁膜の上端より上方に
位置するように形成されるものであり、導電体部分が絶
縁膜よりも凸となっているので、研磨粒子を機械的に除
去する際に確実に除去でき、また、導電体上に配線を形
成した場合に、密着性が向上する。
【００２４】請求項３記載の本発明は、前記第１の導電
体は、ウェットエッチングにより、前記第１の導電体と
は異なる１種類以上の導電体及び前記絶縁膜に対して選
択的に除去できる金属または金属化合物であり、本発明
の作用効果を奏することができる。
体は、ウェットエッチングにより、前記第１の導電体と
は異なる１種類以上の導電体及び前記絶縁膜に対して選
択的に除去できる金属または金属化合物であり、本発明
の作用効果を奏することができる。
【００２５】請求項４記載の本発明は、基板上の絶縁膜
に、溝またはホールを形成する工程と、前記溝またはホ
ールの内部表面に、第１の導電体を、その上端が前記絶
縁膜の上端より下方に位置するように形成する工程と、
前記溝内またはホール内を含む前記絶縁膜上全面に、前
記第１の導電体とは異なる１種類以上の導電体を堆積す
る工程と、研磨粒子を用いる研磨によって溝外またはホ
ール外の導電体を除去する工程と、研磨粒子を除去する
薬液処理工程とを含んでおり、第１の導電体上に他の導
電体が形成されるので、薬液洗浄を行っても第１の導電
体が、溶解することがないので、スリットが生じること
もなく、また、第１の導電体は、溝またはホールの上端
よりも下方位置までしか形成されていないので、オーバ
ーハングによるボイドの発生を防止することができる。
に、溝またはホールを形成する工程と、前記溝またはホ
ールの内部表面に、第１の導電体を、その上端が前記絶
縁膜の上端より下方に位置するように形成する工程と、
前記溝内またはホール内を含む前記絶縁膜上全面に、前
記第１の導電体とは異なる１種類以上の導電体を堆積す
る工程と、研磨粒子を用いる研磨によって溝外またはホ
ール外の導電体を除去する工程と、研磨粒子を除去する
薬液処理工程とを含んでおり、第１の導電体上に他の導
電体が形成されるので、薬液洗浄を行っても第１の導電
体が、溶解することがないので、スリットが生じること
もなく、また、第１の導電体は、溝またはホールの上端
よりも下方位置までしか形成されていないので、オーバ
ーハングによるボイドの発生を防止することができる。
【００２６】請求項５記載の本発明は、前記薬液処理工
程の後に、前記研磨粒子を機械的に除去する工程を含
み、前記薬液処理工程は、前記１種類以上の導電体のエ
ッチングレートが、前記絶縁膜のエッチングレートより
も小さい薬液による処理であり、薬液処理によって導電
体部分が絶縁膜よりも凸となるので、研磨粒子を機械的
に除去する際に確実に除去でき、また、導電体上に配線
を形成した場合に、密着性が向上する。
程の後に、前記研磨粒子を機械的に除去する工程を含
み、前記薬液処理工程は、前記１種類以上の導電体のエ
ッチングレートが、前記絶縁膜のエッチングレートより
も小さい薬液による処理であり、薬液処理によって導電
体部分が絶縁膜よりも凸となるので、研磨粒子を機械的
に除去する際に確実に除去でき、また、導電体上に配線
を形成した場合に、密着性が向上する。
【００２７】請求項６記載の本発明は、前記溝またはホ
ールの内部表面に、第１の導電体を、その上端が前記絶
縁膜の上端より下方に位置するように形成する工程は、
前記溝内またはホール内を含む前記絶縁膜上全面に、第
１の導電体を堆積する工程と、前記溝内またはホール内
を含む第１の導電体上全面に、レジストを塗布した後
に、該レジストの上端が、前記絶縁膜の上端より下方に
位置するまで除去する工程と、前記レジストで被われて
いない第１の導電体を除去する工程とを含むものであ
り、請求項４または５記載の本発明と同様の作用効果を
奏する。
ールの内部表面に、第１の導電体を、その上端が前記絶
縁膜の上端より下方に位置するように形成する工程は、
前記溝内またはホール内を含む前記絶縁膜上全面に、第
１の導電体を堆積する工程と、前記溝内またはホール内
を含む第１の導電体上全面に、レジストを塗布した後
に、該レジストの上端が、前記絶縁膜の上端より下方に
位置するまで除去する工程と、前記レジストで被われて
いない第１の導電体を除去する工程とを含むものであ
り、請求項４または５記載の本発明と同様の作用効果を
奏する。
【００２８】請求項７記載の本発明は、前記第１の導電
体は、ウェットエッチングにより、前記第１の導電体と
は異なる１種類以上の導電体及び前記絶縁膜に対して選
択的に除去できる金属または金属化合物であり、本発明
の作用効果を奏することができる。
体は、ウェットエッチングにより、前記第１の導電体と
は異なる１種類以上の導電体及び前記絶縁膜に対して選
択的に除去できる金属または金属化合物であり、本発明
の作用効果を奏することができる。
【００２９】以下、本発明の実施の形態について、図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００３０】図１は、本発明の一つの実施の形態に係る
プラグの形成方法を模式的に示す断面図である。
プラグの形成方法を模式的に示す断面図である。
【００３１】この図１は、半導体基板上もしくは絶縁体
基板上に堆積した絶縁膜へのプラグの形成方法を模式的
に示しており、埋め込み配線の形成方法も基本的に同様
である。
基板上に堆積した絶縁膜へのプラグの形成方法を模式的
に示しており、埋め込み配線の形成方法も基本的に同様
である。
【００３２】この実施の形態の形成方法では、図１
（ａ）に示される半導体基板１に、例えばＣＶＤによっ
て絶縁膜２を、例えば、１.２μｍの膜厚で形成し、次
に、ドライエッチングによって絶縁膜２に、半導体基板
１に至るホール３を、図１（ｂ）に示されるように形成
する。このホール３の直径は、例えば、０.８μｍであ
る。
（ａ）に示される半導体基板１に、例えばＣＶＤによっ
て絶縁膜２を、例えば、１.２μｍの膜厚で形成し、次
に、ドライエッチングによって絶縁膜２に、半導体基板
１に至るホール３を、図１（ｂ）に示されるように形成
する。このホール３の直径は、例えば、０.８μｍであ
る。
【００３３】次に、図１（ｃ）に示されるように、例え
ばスパッタリングによって全面に第１の導電体として、
下地導電層である例えばチタン４を、例えば２５ｎｍ堆
積する。
ばスパッタリングによって全面に第１の導電体として、
下地導電層である例えばチタン４を、例えば２５ｎｍ堆
積する。
【００３４】次に、図１（ｄ）に示されるように、全面
にレジスト５を塗布し、その後、既知の方法である、例
えばＯ2ガスを用いたプラズマエッチングを施し、図１
（ｅ）に示されるように、レジスト５の上端が絶縁膜２
の上端より下方になるようにレジスト５を除去する。
にレジスト５を塗布し、その後、既知の方法である、例
えばＯ2ガスを用いたプラズマエッチングを施し、図１
（ｅ）に示されるように、レジスト５の上端が絶縁膜２
の上端より下方になるようにレジスト５を除去する。
【００３５】次に、例えば塩素ガスを用いたプラズマエ
ッチングを施し、レジスト５に被われていない部分のチ
タン４を除去し、図１（ｆ）に示されるように、チタン
４の上端が絶縁膜２の表面より下方に位置するようにす
る。
ッチングを施し、レジスト５に被われていない部分のチ
タン４を除去し、図１（ｆ）に示されるように、チタン
４の上端が絶縁膜２の表面より下方に位置するようにす
る。
【００３６】なお、図１（ｃ）の状態において、アルミ
ナなどの研磨粒子、及び柔らかいパッドを用いて研磨を
施して、図１（ｇ）のようにチタン４を絶縁膜２の表面
より下になるようにしてもよい。
ナなどの研磨粒子、及び柔らかいパッドを用いて研磨を
施して、図１（ｇ）のようにチタン４を絶縁膜２の表面
より下になるようにしてもよい。
【００３７】その後、レジスト５を図１（ｇ）に示され
るように除去し、図１（ｈ）に示されるように、第２の
導電体として、例えば窒化チタン６を、例えば１００ｎ
ｍ堆積し、その後、全面にタングステンや銅、あるいは
それらを含有する合金などの主プラグ材料７を、ＣＶＤ
により例えば０．６μｍ堆積する。
るように除去し、図１（ｈ）に示されるように、第２の
導電体として、例えば窒化チタン６を、例えば１００ｎ
ｍ堆積し、その後、全面にタングステンや銅、あるいは
それらを含有する合金などの主プラグ材料７を、ＣＶＤ
により例えば０．６μｍ堆積する。
【００３８】この主プラグ材料７に、研磨粒子として例
えばアルミナ、酸化剤として例えば過酸化水素を含むス
ラリーを用いた化学機械研磨を施し、図１（ｉ）に示さ
れる状態とし、さらに、例えばフッ酸系の薬液洗浄を行
い、図１（ｊ）に示される状態とし、その後、スクラバ
ー洗浄を施す。
えばアルミナ、酸化剤として例えば過酸化水素を含むス
ラリーを用いた化学機械研磨を施し、図１（ｉ）に示さ
れる状態とし、さらに、例えばフッ酸系の薬液洗浄を行
い、図１（ｊ）に示される状態とし、その後、スクラバ
ー洗浄を施す。
【００３９】本発明では、第１の導電体であるチタン４
が表面に露出していないプラグ８が形成されるため、フ
ッ酸系薬液洗浄を行ってもチタン４の部分にスリットが
入ることはない。
が表面に露出していないプラグ８が形成されるため、フ
ッ酸系薬液洗浄を行ってもチタン４の部分にスリットが
入ることはない。
【００４０】また、プラグ８のエッチングレートが絶縁
膜２のエッチングレートより小さい例えばフッ酸系薬液
を用いて薬液処理を行うので、絶縁膜２の表面をプラグ
８の表面よりも下に位置させることができる（従来例に
おいては、チタンが簡単に溶解してしまうため、この位
置関係になるまでエッチングができない）。この後、ス
クラバー洗浄を施すので、プラグ８の表面に残存してい
る研磨粒子９を有効に除去することができる。
膜２のエッチングレートより小さい例えばフッ酸系薬液
を用いて薬液処理を行うので、絶縁膜２の表面をプラグ
８の表面よりも下に位置させることができる（従来例に
おいては、チタンが簡単に溶解してしまうため、この位
置関係になるまでエッチングができない）。この後、ス
クラバー洗浄を施すので、プラグ８の表面に残存してい
る研磨粒子９を有効に除去することができる。
【００４１】さらに、プラグ８が絶縁膜２に対して凸に
なっていることより、プラグ８上に配線を形成した場
合、密着性が向上し、信頼性及び配線歩留まりが向上す
る。
なっていることより、プラグ８上に配線を形成した場
合、密着性が向上し、信頼性及び配線歩留まりが向上す
る。
【００４２】なお、水研磨は絶対に行う必要がある訳で
はないが、絶縁膜２及びプラグ８上の研磨粒子９の低
減、及び絶縁膜８表面のスクラッチの低減という効果が
あるため、薬液洗浄前に行うとよい。
はないが、絶縁膜２及びプラグ８上の研磨粒子９の低
減、及び絶縁膜８表面のスクラッチの低減という効果が
あるため、薬液洗浄前に行うとよい。
【００４３】また、薬液は、フッ酸系に限らず、少なく
とも絶縁膜２上かプラグ８上の研磨粒子９が除去できる
ように、少なくとも絶縁膜２か主プラグ材料７の一方が
エッチングされ、しかも、下地導電層のエッチングレー
トが、絶縁膜２および主プラグ材料７のエッチングレー
トより大きいものであればよい。さらに主プラグ材料７
のエッチングレートが絶縁膜２のエッチングレートより
小さい薬液であれば、プラグ表面が、絶縁膜表面と同等
あるいは凸となり、同様の効果を奏することができる。
このときの主プラグ材料７は、タングステン、アルミニ
ウム、銅、及びそれらを含有する合金などであり、下地
導電層は、チタン、タングステン、タンタル、及びそれ
らの化合物などである。さらに、埋め込み配線の場合
も、同様の導電体材料が用いられる。
とも絶縁膜２上かプラグ８上の研磨粒子９が除去できる
ように、少なくとも絶縁膜２か主プラグ材料７の一方が
エッチングされ、しかも、下地導電層のエッチングレー
トが、絶縁膜２および主プラグ材料７のエッチングレー
トより大きいものであればよい。さらに主プラグ材料７
のエッチングレートが絶縁膜２のエッチングレートより
小さい薬液であれば、プラグ表面が、絶縁膜表面と同等
あるいは凸となり、同様の効果を奏することができる。
このときの主プラグ材料７は、タングステン、アルミニ
ウム、銅、及びそれらを含有する合金などであり、下地
導電層は、チタン、タングステン、タンタル、及びそれ
らの化合物などである。さらに、埋め込み配線の場合
も、同様の導電体材料が用いられる。
【００４４】
【発明の効果】以上のように本発明によれば、埋め込み
配線やプラグといった配線構造において、表面に下地導
電層としての第１の導電体が露出しないので、下地導電
層のエッチングレートが、配線やプラグの主材料及び絶
縁膜のエッチングレートより大きい薬液、例えば、フッ
酸系の薬液による薬液処理を行うことが可能であり、そ
れにより、研磨面における研磨粒子や金属汚染を薬液処
理により十分に除去することができ、配線の信頼性及び
歩留まりが向上する。
配線やプラグといった配線構造において、表面に下地導
電層としての第１の導電体が露出しないので、下地導電
層のエッチングレートが、配線やプラグの主材料及び絶
縁膜のエッチングレートより大きい薬液、例えば、フッ
酸系の薬液による薬液処理を行うことが可能であり、そ
れにより、研磨面における研磨粒子や金属汚染を薬液処
理により十分に除去することができ、配線の信頼性及び
歩留まりが向上する。
【００４５】さらに、薬液処理により、第１の導電体以
外の導電体表面が、絶縁膜表面より上方に位置するよう
にした後、スクラバー洗浄を施すことにより、導電体上
の研磨粒子を極力低減することができ、配線の信頼性及
び歩留まりが向上する。
外の導電体表面が、絶縁膜表面より上方に位置するよう
にした後、スクラバー洗浄を施すことにより、導電体上
の研磨粒子を極力低減することができ、配線の信頼性及
び歩留まりが向上する。
【図１】本発明の一つの実施の形態に係るプラグの形成
方法の模式図である。
方法の模式図である。
【図２】従来例のプラグの形成方法の模式図である。
１ 半導体基板 ２ 絶縁膜 ３ ホール ４ チタン ５ レジスト ６ 窒化チタン ７ 主プラグ材料 ８，８0 プラグ ９ 研磨粒子
Claims (7)
- 【請求項１】 基板上の絶縁膜に、溝またはホールが形
成されるとともに、前記溝またはホールに、少なくとも
２種類以上の導電体が充填された配線構造において、 前記溝またはホールの内部表面に、第１の導電体が、そ
の上端が前記絶縁膜の上端よりも下方に位置するように
形成されるとともに、前記上端を含む前記第１の導電体
の表面に、前記第１の導電体とは異なる１種類以上の導
電体が形成されることを特徴とする配線構造。 - 【請求項２】 前記第１の導電体以外の導電体の上端
は、前記絶縁膜の上端より上方に位置するように形成さ
れる請求項１記載の配線構造。 - 【請求項３】 前記第１の導電体は、ウェットエッチン
グで、前記第１の導電体とは異なる１種類以上の導電体
及び前記絶縁膜に対して選択的に除去できる金属または
金属化合物である請求項１または２記載の配線構造。 - 【請求項４】 基板上の絶縁膜に、溝またはホールを形
成する工程と、前記溝またはホールの内部表面に、第１
の導電体を、その上端が前記絶縁膜の上端より下方に位
置するように形成する工程と、前記溝内またはホール内
を含む前記絶縁膜上全面に、前記第１の導電体とは異な
る１種類以上の導電体を堆積する工程と、研磨粒子を用
いる研磨によって溝外またはホール外の導電体を除去す
る工程と、研磨粒子を除去する薬液処理工程とを含むこ
とを特徴とする配線の形成方法。 - 【請求項５】 前記薬液処理工程の後に、前記研磨粒子
を機械的に除去する工程を含み、 前記薬液処理工程は、前記１種類以上の導電体のエッチ
ングレートが、前記絶縁膜のエッチングレートよりも小
さい薬液による処理である請求項４記載の配線の形成方
法。 - 【請求項６】 前記溝またはホールの内表面に、第１の
導電体を、その上端が前記絶縁膜の上端より下方に位置
するように形成する工程は、前記溝内またはホール内を
含む前記絶縁膜上全面に、第１の導電体を堆積する工程
と、前記溝内またはホール内を含む第１の導電体上全面
に、レジストを塗布した後に、該レジストの上端が、前
記絶縁膜の上端より下方に位置するまで除去する工程
と、前記レジストで被われていない第１の導電体を除去
する工程とを含むものである請求項４または５記載の配
線の形成方法。 - 【請求項７】 前記第１の導電体は、ウェットエッチン
グで、前記第１の導電体とは異なる１種類以上の導電体
及び前記絶縁膜に対して選択的に除去できる金属または
金属化合物である請求項４ないし６のいずれかに記載の
配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32293795A JP3521200B2 (ja) | 1995-12-12 | 1995-12-12 | 配線構造およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32293795A JP3521200B2 (ja) | 1995-12-12 | 1995-12-12 | 配線構造およびその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162288A true JPH09162288A (ja) | 1997-06-20 |
| JP3521200B2 JP3521200B2 (ja) | 2004-04-19 |
Family
ID=18149303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32293795A Expired - Fee Related JP3521200B2 (ja) | 1995-12-12 | 1995-12-12 | 配線構造およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3521200B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197392A (ja) * | 1997-09-16 | 1999-04-09 | Ebara Corp | 微細窪みの充填方法及び装置 |
| KR100278882B1 (ko) * | 1998-03-04 | 2001-01-15 | 황인길 | 반도체 소자의 텅스텐 플러그 형성 방법 |
| US6274480B1 (en) | 1998-09-10 | 2001-08-14 | Nec Corporation | Method of Fabricating semiconductor device |
| US7553757B2 (en) | 2006-02-06 | 2009-06-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US8030204B2 (en) | 2007-07-12 | 2011-10-04 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
1995
- 1995-12-12 JP JP32293795A patent/JP3521200B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197392A (ja) * | 1997-09-16 | 1999-04-09 | Ebara Corp | 微細窪みの充填方法及び装置 |
| KR100278882B1 (ko) * | 1998-03-04 | 2001-01-15 | 황인길 | 반도체 소자의 텅스텐 플러그 형성 방법 |
| US6274480B1 (en) | 1998-09-10 | 2001-08-14 | Nec Corporation | Method of Fabricating semiconductor device |
| US7553757B2 (en) | 2006-02-06 | 2009-06-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US8030204B2 (en) | 2007-07-12 | 2011-10-04 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8466556B2 (en) | 2007-07-12 | 2013-06-18 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3521200B2 (ja) | 2004-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI402936B (zh) | 用於金屬集成之新穎結構及其製造方法 | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP3708732B2 (ja) | 半導体装置の製造方法 | |
| US6379782B2 (en) | Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same | |
| JP2000323479A (ja) | 半導体装置およびその製造方法 | |
| JP2002299436A (ja) | 半導体装置およびその製造方法 | |
| JP3521200B2 (ja) | 配線構造およびその形成方法 | |
| JP2000332018A (ja) | 半導体装置及びその製造方法 | |
| JPH09162281A (ja) | 平坦化多層配線およびその製造方法 | |
| JPH09167768A (ja) | 半導体装置の製造方法 | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR20010009036A (ko) | 반도체장치의 배선 및 그 연결부 형성방법 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JP2001319970A (ja) | 半導体装置の製造方法 | |
| JPH10321624A (ja) | 半導体装置の製造方法 | |
| JP2004031638A (ja) | 配線構造の形成方法 | |
| JPH10209279A (ja) | 金属プラグの形成方法 | |
| KR20050032435A (ko) | 반도체소자의 플러그 제조 방법 | |
| KR100494126B1 (ko) | 반도체소자의 플러그 형성방법 | |
| JP2004063996A (ja) | 半導体装置及びその製造方法 | |
| KR100800649B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000294636A (ja) | 半導体装置およびその製造方法 | |
| JPH025412A (ja) | 集積回路基板上の装置をメタリゼーション層へ接続させる方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |