JP2004063996A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004063996A
JP2004063996A JP2002223484A JP2002223484A JP2004063996A JP 2004063996 A JP2004063996 A JP 2004063996A JP 2002223484 A JP2002223484 A JP 2002223484A JP 2002223484 A JP2002223484 A JP 2002223484A JP 2004063996 A JP2004063996 A JP 2004063996A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
insulating film
conductive film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002223484A
Other languages
English (en)
Other versions
JP2004063996A5 (ja
Inventor
Muneyuki Matsumoto
松本　宗之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002223484A priority Critical patent/JP2004063996A/ja
Publication of JP2004063996A publication Critical patent/JP2004063996A/ja
Publication of JP2004063996A5 publication Critical patent/JP2004063996A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】埋め込み配線における腐食の発生を防止し、信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板３１上に第１絶縁膜３２を形成する工程と、第１絶縁膜３２に第１埋め込み配線３４を形成する工程と、第１埋め込み配線３４を含む基板上に第２絶縁膜３５を形成する工程と、第２絶縁膜３５から第１絶縁膜３２にまたがり、ボンディングパッドとなる第２埋め込み配線４２を形成する工程とを含んでいる。第１埋め込み配線３４及び第２埋め込み配線４２を形成する際のＣＭＰ時に第１埋め込み配線３４と第２埋め込み配線４２とが同時に研磨液に触れないので、第１埋め込み配線３４に腐食が発生するのを防ぐことができる。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、埋め込み配線及びボンディングパッド構造に関する。
【０００２】
【従来の技術】
半導体装置の微細化が進むにつれ、配線の抵抗や、エレクトロマイグレーションなどの問題が表面化してきている。エレクトロマイグレーションとは、配線材料の金属原子が電子との衝突により振動し、断線などを起こす現象であり、配線抵抗と同様に、配線の断面積が小さくなるほど顕著になる。
【０００３】
このため、微細化した半導体装置では、従来のアルミニウム（Ａｌ）に代えてより低抵抗で、マイグレーション耐性のある銅（Ｃｕ）が、配線材料として用いられるようになっている。
【０００４】
ＣｕはＡｌに比べてエッチングが難しい材料であるので、Ｃｕを配線材料とする場合、あらかじめ形成したトレンチを埋めることによって配線を形成する。
【０００５】
このような埋め込み配線技術は、半導体装置を外部端子等に接続するためのボンディングパッドにも用いられる。
【０００６】
図９（ａ），（ｂ）は、従来の埋め込み配線技術を用いた半導体装置を示す図である。
【０００７】
図９（ａ）に示す例では、まず半導体素子を有する半導体基板１１１上に例えば酸化膜を堆積することにより、絶縁膜１１２を形成する。
【０００８】
次に、絶縁膜１１２にリソグラフィ処理及びドライエッチングを施し、一方の幅が狭く、他方の幅が大きいトレンチを形成する。
【０００９】
次いで、図示しないタンタルまたは窒化タンタルを堆積後シード銅を堆積する。その後、電解めっき法により銅（Ｃｕ）を堆積する。
【００１０】
次に、化学的機械的研磨（ＣＭＰ）にてタンタルまたは窒化タンタルとＣｕを、絶縁膜１１２が露出するまで研磨し、トレンチを埋める埋め込み配線１１４及びボンディングパッド１１３を一体として形成する。タンタルまたは窒化タンタルは、Ｃｕが半導体基板中に拡散するのを防ぐためのバリアメタルとして働く。
【００１１】
この手法で形成された配線は、一般にシングルダマシン配線と呼ばれ、タングステンなどからなるプラグを介して下層配線や半導体基板に接続するように設けられる。
【００１２】
次に、図９（ｂ）に示す例では、まず半導体素子及び下層配線１１５を有する半導体基板１１１（図示省略）上に例えば酸化膜を堆積することにより、絶縁膜１１６を形成する。
【００１３】
その後、絶縁膜１１６にリソグラフィー処理及びドライエッチングを施し、トレンチ及びスルーホールを形成する。続いて、タンタルまたは窒化タンタルを基板上に堆積後、電解めっき法によりＣｕを堆積する。
【００１４】
次に、ＣＭＰによりタンタルまたは窒化タンタルとＣｕとを絶縁膜１１６が露出するまで研磨し、埋め込み配線１１８及びボンディングパッド１１７と、埋め込み配線１１８及びボンディングパッド１１７と下層配線１１５とをそれぞれ接続するプラグとを同時に形成する。
【００１５】
この手法により形成された配線は、一般にデュアルダマシン配線と呼ばれる。
【００１６】
シングルダマシン及びデュアルダマシンのいずれの場合でも、最上層配線に設けられたボンディングパッドを介して半導体チップの外部にあるプリント基板などとの電気的に接続する必要がある。
【００１７】
【発明が解決しようとする課題】
上述のダマシン工程において、最上層に位置する配線層内では、ボンディングパッドと配線とが同時に形成される。その際に、ボンディングパッドと配線とが電気的に接続されている場合、ＣＭＰによる研磨工程もしくは研磨後の洗浄工程において、配線部に腐食部１１９（図９（ａ），（ｂ）参照）が生じるという不具合があった。このような腐食はＣＭＰで用いる研磨液や洗浄工程で用いる洗浄液によって配線を構成するＣｕが侵されることにより生じる。すなわち、腐食とは、配線などの構成材料が薬品によって変質あるいは溶出した状態を指す。
【００１８】
また、配線の腐食は図９（ａ）に示すように、配線とボンディングパッドとが直接接している場合だけでなく、図９（ｂ）に示すような、配線とボンディングパッドとが間接的に接続されている場合にも生じる。
【００１９】
配線に腐食を生じると、接続不良の他、設計から期待されるよりも配線抵抗が増大する等の不具合が生じ、特に微細化した半導体装置では致命的な故障の原因ともなる。
【００２０】
本発明の目的は、埋め込み配線における腐食の発生を防止し、信頼性の高い半導体装置及びその製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板と、上記半導体基板上に設けられた複数の半導体素子と、上記半導体基板及び上記半導体素子の上方に設けられた第１絶縁膜と、上記第１絶縁膜の上に設けられた第２の絶縁膜と、複数の配線層とを備える半導体装置であって、上記配線層は、上記第１絶縁膜に設けられた第１トレンチを埋める導電体からなる第１の配線と、上記第１の配線の一部と異なる配線幅を有し、少なくとも上記第２絶縁膜に設けられた第２トレンチを埋めて、上記第２の配線と電気的に接続される導電体からなる第２の配線とを有している。
【００２２】
この構造により、製造工程中に第１の配線または第２の配線に生じる腐食を防ぐことができる。そのため、本発明の半導体装置の信頼性は、従来の半導体装置よりも向上している。また、配線において、腐食による抵抗の増大やマイグレーション耐性の低下を防ぐことができる。
【００２３】
上記第２の配線のうち少なくとも一部はボンディングパッド、電源ライン及び接地ラインのうちのいずれかであることにより、配線の腐食を防止する効果が顕著に現れる。
【００２４】
特に、上記第１の配線と上記第２の配線は共に上記配線層のうち最上の配線層内に設けられており、上記第２の配線のうち少なくとも一部はボンディングパッドであってもよい。
【００２５】
上記第１の配線の少なくとも一部と上記第２の配線の少なくとも一部は互いに接触していてもよい。この場合にも、第１の配線を形成するためのＣＭＰ工程において、幅の異なる配線が同時に研磨液に触れることがないので、腐食の発生は防止されている。
【００２６】
上記第１の配線は互いに分離された複数箇所に設けられており、上記第１の配線のうち少なくとも２つの配線は、上記第２の配線を介して電気的に接続されていることにより、例えば上記第１の配線が配線幅が異なる複数の配線を含んでいる場合にも、ＣＭＰ工程において、幅の異なる配線が同時に研磨液に触れることがないので、腐食の発生が防止されている。
【００２７】
上記第２の配線は、上記第２絶縁膜から上記第１絶縁膜に亘って設けられていることにより、第２の配線の断面積が大きくなるので、電気抵抗を低減することができる。そのため、第２の配線が電源ラインなどの大電流が流れる配線であるときに、特に有効である。
【００２８】
上記第２絶縁膜の上には第３絶縁膜がさらに設けられており、上記第２埋め込み配線の上には、上記第３絶縁膜を貫通して設けられた導電体からなる接続部材がさらに設けられていることにより、第２の配線がボンディングパッドであり、ワイヤやバンプなどとの密着性が悪い場合でも、外部端子に良好に接続することができる。
【００２９】
上記半導体基板は下層配線をさらに有しており、上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記下層配線とを電気的に接続する第１プラグと、上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記下層配線とを電気的に接続する第２プラグとをさらに備えていてもよい。
【００３０】
また、上記半導体基板は不純物拡散層をさらに有しており、上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記不純物拡散層とを電気的に接続する第１プラグと、上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記不純物拡散層とを電気的に接続する第２プラグとをさらに備えていてもよい。
【００３１】
あるいは、上記半導体素子はゲート電極を有しており、上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記ゲート電極とを電気的に接続する第１プラグと、上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記ゲート電極とを電気的に接続する第２プラグとをさらに備えていてもよい。
【００３２】
上記第２の配線のうちボンディングパッド、電源ライン及び接地ラインのいずれかとして機能する部分の配線幅は２０μｍ以上である場合には、従来の半導体装置に比べて配線の腐食防止効果が特に顕著に見られる。
【００３３】
上記第１の配線のうち少なくとも一部はボンディングパッド、電源ライン及び接地ラインのうちのいずれかであってもよい。
【００３４】
上記第１の配線と上記第２の配線は共に上記配線層のうち最上の配線層内に設けられており、上記第１の配線のうち少なくとも一部はボンディングパッドであってもよい。
【００３５】
上記第１の配線の少なくとも一部と上記第２の配線の少なくとも一部は互いに接触していてもよい。この場合にも、ＣＭＰ工程において配線幅が異なる配線が同時に露出しないので、配線の腐食が効果的に防止される。
【００３６】
上記第１の配線は互いに分離された複数箇所に設けられており、上記第１の配線のうち少なくとも２つの配線は、上記第２の配線を介して電気的に接続されていることにより、第１の配線を形成するためのＣＭＰを行なう際に、配線幅の異なる配線同士が接続されていないので、第１の配線における腐食の発生が防止されている。
【００３７】
上記第２の配線は、上記第２絶縁膜から上記第１絶縁膜に亘って設けられていることによって、第２の配線における電気抵抗を低減することができる。
【００３８】
上記第２絶縁膜の上には第３絶縁膜がさらに設けられており、上記第１埋め込み配線のうち、ボンディングパッドとなる部分の上には、上記第３絶縁膜を貫通して設けられた導電体からなる接続部材がさらに設けられていることにより、第１の配線がボンディングパッドであり、ワイヤやバンプなどとの密着性が悪い場合でも、外部端子に良好に接続することができる。
【００３９】
上記半導体基板は下層配線をさらに有しており、上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記下層配線とを電気的に接続する第１プラグと、上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記下層配線とを電気的に接続する第２プラグとをさらに備えていてもよい。
【００４０】
上記半導体基板は不純物拡散層をさらに有しており、上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記不純物拡散層とを電気的に接続する第１プラグと、上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記不純物拡散層とを電気的に接続する第２プラグとをさらに備えていてもよい。
【００４１】
上記半導体素子はゲート電極を有しており、上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記ゲート電極とを電気的に接続する第１プラグと、上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記ゲート電極とを電気的に接続する第２プラグとをさらに備えていてもよい。
【００４２】
上記第１の配線のうちボンディングパッド、電源ライン及び接地ラインのいずれかとして機能する部分の配線幅は２０μｍ以上である場合には、従来の半導体装置に比べて配線の腐食防止効果が特に顕著に見られる。
【００４３】
上記第１の配線と上記第２の配線とは互いに異なる材料から構成されていることにより、例えば配線部分はＣｕで、パッド部分はＡｌなど、必要に応じた材料で構成することができ、より性能のよい半導体装置を提供することができる。
【００４４】
上記第１の配線及び上記第２の配線は、タンタル、窒化タンタル、チタン、窒化チタン、タングステン、窒化タングステン、アルミニウム、銅、銀、金、白金のうち少なくとも１つを含む金属から構成されていることが好ましい。
【００４５】
本発明の第１の半導体装置の製造方法は、複数の配線層を有する半導体基板の上方に設けられた第１絶縁膜に第１トレンチを形成する工程（ａ）と、上記第１トレンチを含む上記第１絶縁膜上に第１導電体を堆積する工程（ｂ）と、化学的機械的研磨により上記第１導電体を研磨し、少なくとも上記第１トレンチを埋める第１の導電膜を形成する工程（ｃ）と、上記第１絶縁膜及び上記第１の導電膜の上に第２絶縁膜を形成する工程（ｄ）と、少なくとも上記第２絶縁膜に第２トレンチを形成する工程（ｅ）と、上記第２トレンチを含む上記第２絶縁膜上に第２導電体を堆積する工程（ｆ）と、上記第２導電体を加工することにより、少なくとも上記第２トレンチを埋め、且つ上記第１の導電膜と電気的に接続される第２の導電膜を、上記第１の導電膜と同じ配線層内に形成する工程（ｇ）とを含む半導体装置の製造方法であって、上記第１の導電膜のうち少なくとも一部はボンディングパッド、電源ライン及び接地ラインのうちのいずれかとして機能する。
【００４６】
この方法により、工程（ｃ）の化学的機械的研磨（ＣＭＰ）時に第１の導電膜のうち、幅の異なる部分が互いに接続されていないので、第１の導電膜における腐食の発生を防止することができる。特に、第１の導電膜の一部が配線幅の広いボンディングパッドや電源ライン、接地ラインなどである場合には有効である。従って、本発明の方法によれば、信頼性の高い半導体装置を高い歩留まりで製造することが可能になる。
【００４７】
上記工程（ｇ）では、化学的機械的研磨を用いて上記第２導電体を研磨し、上記第２の導電膜を形成することにより、特にＣｕなど、エッチングが困難な材料を用いても第２の導電膜を形成することができる。このとき、第１の導電膜の上には第２絶縁膜が形成されているので、ＣＭＰ時に第１の導電膜と第２の導電膜のうち幅が異なる部分が同時に研磨液に触れることがない。このため、第１の導電膜または第２の導電膜の腐食が抑えられている。
【００４８】
上記工程（ｇ）では、上記第２導電体をエッチングすることにより上記第２の導電膜を形成してもよい。
【００４９】
上記第１の導電膜と上記第２の導電膜とは上記配線層のうち最上の配線層内に設けられ、上記第１の導電膜のうち少なくとも一部はボンディングパッドとして機能する場合にも第１の導電膜や第２の導電膜に腐食を生じることがない。
【００５０】
上記第２絶縁膜及び上記第２の導電膜の上に第３絶縁膜を形成する工程（ｈ）と、上記第３絶縁膜及び上記第２絶縁膜のうち上記第１の導電膜のうちボンディングパッドとして機能する部分の上方に位置する領域に第３トレンチを形成する工程（ｉ）と、上記第３トレンチを埋め、上記ボンディングパッドとして機能する部分に接続される接続部材を形成する工程（ｊ）とをさらに含むことにより、ボンディングパッドである第１の導電膜がワイヤやバンプなどとの密着性が悪い場合にも、外部端子などと良好に接続することができる。すなわち、この方法によれば、信頼性の高い半導体装置を製造することができる。
【００５１】
上記工程（ａ）は、上記第１トレンチから下方に延びる第１スルーホールを形成する工程をさらに含み、上記工程（ｃ）は、上記第１導電体からなり、上記第１スルーホールを埋める第１プラグを形成する工程をさらに含み、上記工程（ｅ）は、上記第２トレンチから下方に延びる第２スルーホールを形成する工程をさらに含み、上記工程（ｇ）は、上記第２導電体からなり、上記第２スルーホールを埋める第２プラグを形成する工程をさらに含むことにより、第１導電体と第１プラグ及び第２導電体と第２プラグをそれぞれ同時に形成することができるので、工程数を少なくすることができる。
【００５２】
上記第１の導電膜と上記第２の導電膜の構成材料は互いに異なっていることにより、必要に応じて最適な材料を用いることで、より性能の良い半導体装置を製造することができる。
【００５３】
上記第１の導電膜及び上記第２の導電膜は、タンタル、窒化タンタル、チタン、窒化チタン、タングステン、窒化タングステン、アルミニウム、銅、銀、金、白金のうち少なくとも１つを含む金属から構成されていることが好ましい。
【００５４】
本発明の半導体装置の第２の製造方法は、複数の配線層を有する半導体基板の上方に設けられた第１絶縁膜に第１トレンチを形成する工程（ａ）と、上記第１トレンチを含む上記第１絶縁膜上に第１導電体を堆積する工程（ｂ）と、化学的機械的研磨により上記第１導電体を研磨し、少なくとも上記第１トレンチを埋める第１の導電膜を形成する工程（ｃ）と、上記第１絶縁膜及び上記第１の導電膜の上に第２絶縁膜を形成する工程（ｄ）と、少なくとも上記第２絶縁膜に第２トレンチを形成する工程（ｅ）と、上記第２トレンチを含む上記第２絶縁膜上に第２導電体を堆積する工程（ｆ）と、上記第２導電体を加工することにより、少なくとも上記第２トレンチを埋め、且つ上記第１の導電膜と電気的に接続された第２の導電膜を、上記第１の導電膜と同じ配線層内に形成する工程（ｇ）とを含む半導体装置の製造方法であって、上記第２の導電膜のうち少なくとも一部はボンディングパッド、電源ライン及び接地ラインのうちのいずれかとして機能する。
【００５５】
この方法により、工程（ｃ）及び工程（ｇ）のＣＭＰ時に第１の導電膜と第２の導電膜とが同時に研磨液に触れないので、いずれの導電膜においても腐食の発生を防止することができる。また、第２の導電膜の一部が広い配線幅を有し、ボンディングパッドや電源ライン、接地ラインなどとして機能する場合であっても、第２の導電膜の各部が互いに分離しているので、第２の導電膜に腐食が生じることがない。
【００５６】
上記第１の導電膜と上記第２の導電膜とは上記配線層のうち最上の配線層内に設けられ、上記第１の導電膜のうち少なくとも一部はボンディングパッドとして機能する場合にも、第１の導電膜及び第２の導電膜に生じる腐食を防止することができる。
【００５７】
上記第２絶縁膜及び上記第２の導電膜の上に第３絶縁膜を形成する工程（ｈ）と、上記第３絶縁膜及び上記第２絶縁膜のうち上記第２の導電膜のうちボンディングパッドとして機能する部分の上方に位置する領域に第３トレンチを形成する工程（ｉ）と、上記第３トレンチを埋め、上記ボンディングパッドとして機能する部分に接続される接続部材を形成する工程（ｊ）とをさらに含むことにより、第２の導電膜がワイヤやバンプなどとの密着性が悪い材料で構成されている場合であっても、外部端子などと良好に接続することができる。
【００５８】
上記工程（ａ）は、上記第１トレンチから下方に延びる第１スルーホールを形成する工程をさらに含み、上記工程（ｃ）は、上記第１導電体からなり、上記第１スルーホールを埋める第１プラグを形成する工程をさらに含み、上記工程（ｅ）は、上記第２トレンチから下方に延びる第２スルーホールを形成する工程をさらに含み、上記工程（ｇ）は、上記第２導電体からなり、上記第２スルーホールを埋める第２プラグを形成する工程をさらに含むことにより、第２の導電膜の一部がボンディングパッド、電源ライン、接地ラインなどとして機能する場合にも、少ない工程で本発明の半導体装置を製造することが可能になる。
【００５９】
上記工程（ｇ）では、上記第２導電体をＣＭＰにより研磨することで上記第２の導電膜を形成してもよい。この際に、第１の導電膜は研磨液に触れることがないので、第１の導電膜が腐食されることはない。
【００６０】
上記第１の導電膜と上記第２の導電膜の構成材料は互いに異なっていることにより、より性能の良い半導体装置を製造することができる。
【００６１】
上記第１の導電膜及び上記第２の導電膜は、タンタル、窒化タンタル、チタン、窒化チタン、タングステン、窒化タングステン、アルミニウム、銅、銀、金、白金のうち少なくとも１つを含む金属から構成されていることが好ましい。
【００６２】
【発明の実施の形態】
埋め込み配線における腐食を防止するため、本願発明者らは、配線が腐食する原因を調べることから始めた。腐食はＣＭＰ時の研磨液または洗浄液にＣｕが溶け出すことにより生じることが分かっていたので、どのような条件下で腐食が起こるのかを調べた。
【００６３】
種々の形状の最上層配線について調べた結果、面積の広い部分と狭い部分が接続された状況で、面積の狭い配線に腐食が生じることが分かった。例えば、長さ８０μｍで幅０．２２μｍの配線に一辺が５０μｍのパッドが接続された条件では、配線側に腐食が生じた。
【００６４】
さらに、配線幅を一定にし、パッド面積を大きくした場合、腐食部分はさらに大きくなることが確認された。逆に、パッド面積を小さくした場合、一辺が２０μｍ以上になると腐食が顕著になることが分かった。
【００６５】
これに対し、配線とパッドとが接続されない場合には、腐食が生じなかった。また、幅が均一な配線を形成しても、腐食は生じなかった。
【００６６】
これらの結果から、本願発明者らは、腐食の生じる機構について以下のような推論を立てた。
【００６７】
まず、配線を構成するＣｕが研磨液に触れると、配線全体でＣｕ→Ｃｕ２＋＋２ｅ−のようにＣｕがイオン化する。このＣＭＰの際に、配線を構成するＣｕが、周囲のバリア膜を除去されるなどで電気的にフローティングな状態になった場合には、配線とパッドで面積の大きさが違うために電位差が生じ、その結果、細い部分でイオン化が進み、腐食が生じる。配線とパッドとの電位差は、両部分が間接的に接続される場合でも生じるので、この時にも腐食が生じると考えられる。
【００６８】
この仮説から、配線の腐食を防ぐためには、ＣＭＰ時及び洗浄時において、配線とパッドとを同時に露出させないこと、または、配線とパッドとが電気的に接続されない状態にすることの２つが有効であると考えられた。以下に説明する本発明は、この考えに基づいてなされたものである。
【００６９】
（第１の実施形態）
図１（ａ）〜（ｃ），図２（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【００７０】
まず、図１（ａ）に示す工程で、半導体素子と、複数の配線層と、Ｃｕ配線との接続を目的とするプラグとが設けられた基板３１を準備する。基板３１は半導体基板でもよいし、ＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板でもよい。なお、図１では、最上の配線層のみを示しており、他の配線層や半導体素子は省略している。
【００７１】
次に、基板３１上に例えばシリコン酸化膜を堆積して第１絶縁膜３２を形成する。その後、第１のマスクを用いて第１絶縁膜３２をリソグラフィー処理及びドライエッチングすることにより、配線用の第１トレンチ３３を形成する。例えば、図示している第１トレンチ３３の深さは約４００ｎｍで、幅は０．２２μｍ、長さは８０μｍとする。
【００７２】
次に、図１（ｂ）に示す工程で、第１トレンチ３３を含む第１絶縁膜３２上にタンタルまたは窒化タンタルを堆積後、シード銅を堆積する。次いで、電解めっき法により基板上にＣｕを堆積して、厚さ６００ｎｍのＣｕ膜を形成する。このときのめっき条件は、幅の狭いトレンチを埋めるため、埋め込み性の良好な条件を選択する。
【００７３】
その後、ＣＭＰにより第１絶縁膜３２が露出するまでタンタルまたは窒化タンタルと、Ｃｕ膜とを研磨し、第１トレンチ３３を覆うバリアメタル（図示せず）と第１トレンチ３３を埋めるＣｕからなる第１埋め込み配線３４とを形成する。
【００７４】
次に、図１（ｃ）に示す工程で、例えばシリコン酸化膜を基板上に堆積し、厚さ４００ｎｍの第２絶縁膜３５を形成する。
【００７５】
続いて、図２（ａ）に示す工程で、第２のマスクを用いて第１絶縁膜３２及び第２絶縁膜３５にリソグラフィ処理及びドライエッチングを施すことにより、深さ８００ｎｍで幅と長さが共に５０μｍの第２トレンチ４１を形成する。なお、ドライエッチングの際にはシリコン酸化膜を選択的にエッチングするため、第２トレンチ４１内では第１埋め込み配線３４の一部が露出する。
【００７６】
次に、図２（ｂ）に示す工程で、タンタルまたは窒化タンタルと、シード銅を順次堆積する。次いで、電解めっき法により、基板上にＣｕを堆積し、厚さ１０００μｍのＣｕ膜を形成する。ここで、電解めっき法の条件は、埋め込み性よりも表面段差を小さくすることを優先する条件で行なう。
【００７７】
その後、ＣＭＰにより第２絶縁膜３５が露出するまでタンタルまたは窒化タンタルと、Ｃｕ膜とを研磨することにより、第２トレンチ４１を覆うバリアメタル（図示せず）と第２トレンチ４１を埋めるＣｕからなる第２埋め込み配線４２を形成する。この第２埋め込み配線４２は、ボンディングパッドとなっている。なお、加工圧力、研磨パッドとウエハとの相対速度、パッド硬度などのＣＭＰの条件は、最も大きいボンディングパッドでのディッシングが小さくなるような条件とする。ここで、ディッシングとは、埋め込み配線の中央部がＣＭＰ工程によってへこむことで生じる表面段差のことである。
【００７８】
次に、図２（ｃ）に示す工程で、第２絶縁膜３５及び第２埋め込み配線４２の上にシリコン酸化膜を堆積して第３絶縁膜４３を形成する。
【００７９】
次いで、第３絶縁膜４３のうち第２埋め込み配線４２（ボンディングパッド）の上に位置する部分を開口し、スパッタ法によりアルミ合金を堆積する。その後、アルミ合金をリソグラフィー処理及びエッチングすることによりアルミ合金からなる接続部材４４を形成する。次に、例えばシリコン酸化膜を基板上に堆積してから接続部材４４が露出するようにシリコン酸化膜を開口することで、保護膜４５を形成する。
【００８０】
以上の工程により、本発明の半導体装置が作製される。
【００８１】
本実施形態の半導体装置の製造方法によれば、図１（ｂ）、図２（ｂ）に示すいずれのＣＭＰ工程においても幅の狭い配線と幅の広いパッド部分が同時に研磨液に接触することがないので、第１埋め込み配線３４の終端部で腐食が発生することはない。また、研磨後の洗浄工程についても同様である。そのため、本実施形態の方法によれば、所定の配線面積を確保することができるので、配線抵抗の増大とマイグレーションによる断線とを効果的に防ぐことができる。このため、本実施形態の方法によれば、信頼度が高い半導体装置を従来よりも高い歩留まりで製造することができる。
【００８２】
また、ボンディングパッドの厚みを配線の深さによらず任意に設定することができるので、ＣＭＰ工程で多少のディッシングが生じても、必要な断面積を確保することができるので、抵抗の増大を防ぎ、マイグレーション耐性を向上させることができる。
【００８３】
以上の方法により製造される本実施形態の半導体装置は、図２（ｃ）に示すように、半導体素子及び複数の配線層を有する基板３１と、基板３１上に設けられた第１絶縁膜３２と、第１絶縁膜３２上に設けられた第２絶縁膜３５と、第１絶縁膜３２に設けられ、Ｃｕからなる第１埋め込み配線３４と、第１絶縁膜３２及び第２絶縁膜３５に設けられ、Ｃｕからなるボンディングパッドとして機能する第２埋め込み配線４２と、第２絶縁膜３５上に設けられ、第２埋め込み配線４２の上に位置する領域が開口した第３絶縁膜４３と、第２埋め込み配線４２の上に設けられアルミ合金からなる接続部材４４と、第３絶縁膜４３上に設けられ、接続部材４４の上方が開口した保護膜４５とを備えている。また、第１埋め込み配線３４と第２埋め込み配線４２とは共に最上の配線層内に設けられている。
【００８４】
なお、図３（ａ），（ｂ）は、本実施形態の半導体装置の変形例を示す図である。
【００８５】
図３（ａ）に示すように、接続部材４４を設けずに、ボンディングパッドである第２埋め込み配線４２が直接ワイヤまたはＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）のバンプなど、外部の接続部材と接続していてもよい。ただし、Ｃｕは酸化しやすく、酸化銅は接続部材との密着性が悪いため、第２埋め込み配線４２の上面に生じる酸化銅は、あらかじめ除去しておかなければならない。この例においても、本実施形態の半導体装置と同様、ボンディングパッドの膜厚を厚くすることができるので、ＣＭＰ工程で多少のディッシングが生じても、所定の断面積を確保することができる。このため、従来の半導体装置に比べ抵抗を低減し、マイグレーション耐性を向上させることができる。
【００８６】
また、図３（ｂ）に示すように、第１埋め込み配線３４が２つに分断されて設けられ、分断された第１埋め込み配線３４がその上に設けられた第２埋め込み配線４２を介して接続される構造であってもよい。この変形例でも、第１埋め込み配線３４と第２埋め込み配線４２とは同一の最上配線層内に設けられる。
【００８７】
なお、第１埋め込み配線３４のうち、第２埋め込み配線４２の直下のものは、配線幅を任意に設定できる。例えば、配線幅を第２埋め込み配線４２と同じとしてもよいし、も一方の第１埋め込み配線３４の幅と同じとしてもよい。
【００８８】
この変形例の場合、図３（ａ）に示す例に比べて第１埋め込み配線３４が第２トレンチ４１の形成時に受けるエッチングダメージを低減することができる。これは、第２トレンチ４１が浅い場合には、エッチング量が少なくなるためである。
【００８９】
また、第２埋め込み配線４２の直下に位置する第１埋め込み配線３４の幅が広い場合、ボンディングパッド部が積層構造となり、第２トレンチ４１上にＣｕを堆積する際の堆積膜厚を薄くすることができる。これにより、Ｃｕを堆積した時の表面段差を小さくすることができるので、ＣＭＰ時にオーバー研磨をする必要がなくなり、研磨時間の短縮を図ることができる。結果として、ボンディングパッドに生じるディッシングを低減することができる。
【００９０】
また、図７（ａ），（ｂ）は、本発明の半導体装置において、第１埋め込み配線と第２埋め込み配線の構成材料が互いに異なっている例を示す断面図である。
【００９１】
同図（ａ）に示す例では、第１埋め込み配線３４がＣｕからなり、第２埋め込み配線はＡｌまたはＡｌ合金からなっている。
【００９２】
埋め込み配線がＣｕから構成される場合、第３絶縁膜４３を開口して第２埋め込み配線４２（図２参照）を露出させる際に露出部に酸化銅が生じてしまう。本変形例では、第２埋め込み配線５２をＡｌまたはＡｌ合金で形成しているので、Ａｌの接続部材を用いなくても直接ワイヤやバンプと接続させることができる。なお、この場合の第２埋め込み配線５２は、スパッタ法により基板上にＡｌを堆積し、それをＣＭＰで研磨することにより形成する。この場合、バリアメタルは不要である。
【００９３】
また、図８（ａ），（ｂ）は、ボンディングパッドの形成後にＣＭＰを行わない場合の本発明の半導体装置を示す断面図である。
【００９４】
同図（ａ）に示す半導体装置では、図２（ｂ）に示す工程において、第２トレンチ４１上にＡｌ合金をスパッタ法により堆積した後、Ａｌ合金にリソグラフィー処理とエッチングを施してＣＭＰを用いずに第２埋め込み配線５３を形成する。この第２埋め込み配線５３はボンディングパッドとしてワイヤやバンプなどと直接接続される。このような方法でも、埋め込み配線での腐食を防ぐことができる。
【００９５】
なお、第２埋め込み配線５２の材料はＡｌやＡｌ合金に限らず、銀、金、白金などの酸化しにくい材料、あるいはワイヤ等との密着性のよい材料であってもよい。また、第１埋め込み配線３４の材料もＣｕに限らず銀、金、白金、Ａｌ、タングステンやこれらのうちいずれかを含む合金であってもよい。
【００９６】
また、本実施形態の半導体装置において、このバリアメタルの材料としては、タンタル、窒化タンタルの他に、チタン、窒化チタン、タングステン、窒化タングステンなどが挙げられる。また、配線材料がＣｕ以外の場合は、バリアメタルは必ずしも必要ではない。
【００９７】
なお、本実施形態の半導体装置において、１つのボンディングパッドを例にとって説明したが、実際の第２埋め込み配線は、同時に形成される複数のボンディングパッドとなっている。ただし、腐食を防ぐため、各ボンディングパッドのサイズが異なる場合には、ＣＭＰ時に、ボンディングパッド同士が接続されないようにする。
【００９８】
以上の説明では、第２埋め込み配線がボンディングパッドとして機能する例を示したが、配線幅が２０μｍを越えるものとして、ボンディングパッドの他に電源ラインや接地ラインが考えられる。従来では電源ラインや接地ラインが通常の配線と同時に形成されていたために、配線側に腐食が起こっていたが、本実施形態の方法によれば、電源ラインまたは接地ラインを埋め込み配線と別工程で形成するので、腐食の発生を抑えることができる。この場合には、電源ラインまたは接地ラインは最上の配線層以外の配線層内にも設けられる。
【００９９】
また、本実施形態の方法は、幅が広い方の配線幅が２０μｍ以上の場合に特に有効であるが、それ以下でもある程度の腐食抑制効果は期待できる。
【０１００】
（第２の実施形態）
本発明の第２の実施形態として、第１埋め込み配線がボンディングパッドとなる半導体装置を説明する。
【０１０１】
図４（ａ），（ｂ）は、本発明の第２の実施形態に係る半導体装置の例を示す断面図である。
【０１０２】
同図（ａ）に示すように、本実施形態の半導体装置は、半導体素子と複数の配線層が設けられた基板（図示せず）と、基板上に設けられた第１絶縁膜３２と、第１絶縁膜３２に設けられ、Ｃｕから構成される複数の第１埋め込み配線３４と、第１埋め込み配線３４上に設けられた第２絶縁膜３５と、第２絶縁膜３５に設けられたＣｕからなる第２埋め込み配線４２とを備えている。
【０１０３】
第１埋め込み配線３４は、３つに分割されて形成され、それぞれの第１埋め込み配線３４は、第２埋め込み配線４２を介して互いに接続されている。また、第１埋め込み配線３４の厚みは４００ｎｍで、第１埋め込み配線３４のうち図４（ａ）の中央部と左側に位置する部分は配線として機能し、その幅は、例えば０．２２μｍである。第１埋め込み配線３４のうち、右側に位置する部分は、ボンディングパッドとして機能し、その幅は５０μｍとなっている。
【０１０４】
また、図示しないが、実際にはボンディングパッドの上にＡｌ合金からなる接続部材が設けられ、これがワイヤやバンプなどと接続するようになっている。これは、図５及び図６についても同様である。
【０１０５】
通常の半導体装置において、特にボンディングパッドが電源入力パッドである場合、該ボンディングパッドから延びる配線で電流密度が非常に大きくなる。図４（ａ）に示す半導体装置によれば、第２埋め込み配線４２の下に第１埋め込み配線３４の一部が設けられているので、電流が集中する部分の配線の断面積を大きくすることができる。そのため、配線における電流密度の勾配を緩やかにすることができ、マイグレーション耐性を向上させることができる。
【０１０６】
また、第２埋め込み配線４２の下に第１埋め込み配線３４の一部が設けられていることで、第２トレンチを形成するためのエッチングの際に、第１埋め込み配線３４が受ける損傷を低減することができる。
【０１０７】
加えて、この半導体装置において、埋め込み配線のバリアメタル材料及びＣｕを堆積する際のプロセスウインドウを広げることができる。
【０１０８】
なお、本実施形態の半導体装置は、第１の実施形態と同様の工程により製造される。ただ形成する第１埋め込み配線３４及び第２埋め込み配線４２の形状が異なるだけである。
【０１０９】
次に、図４（ｂ）には、本実施形態の半導体装置のもう１つの例が示している。この半導体装置と図４（ａ）に示す例とは、第１埋め込み配線３４及び第２埋め込み配線４２の形状が異なっている。この例では、第１埋め込み配線３４が２つに分割されて形成され、各第１埋め込み配線３４は第２埋め込み配線４２を介して接続されている。この例に係る半導体装置でも、第１埋め込み配線３４のうち、ボンディングパッドになる部分と配線になる部分とが分割されて形成されるので、配線端部における腐食が防がれている。
【０１１０】
この半導体装置によっても、第２埋め込み配線４２の下に第１埋め込み配線３４の一部が設けられているので、配線の断面積を大きくすることができる。そのため、配線における電流密度を低減することができ、マイグレーション耐性を向上させることができる。
【０１１１】
また、第２埋め込み配線４２の下に第１埋め込み配線３４の一部が設けられていることで、第２トレンチを形成するためのエッチングの際に、第１埋め込み配線３４が受ける損傷を低減することができる。
【０１１２】
加えて、この半導体装置においても、埋め込み配線のバリアメタル材料及びＣｕを堆積する際のプロセスウインドウを広げることができる。
【０１１３】
また、図５（ａ），（ｂ）は、本実施形態の半導体装置の変形例を示す図である。
【０１１４】
同図（ａ）に示す半導体装置では、本実施形態の半導体装置と同様に、第１埋め込み配線３４の配線部とボンディングパッド部とが分離して設けられている。そして、第１埋め込み配線３４の両部分は第２埋め込み配線４２を介して電気的に接続されている。
【０１１５】
本変形例が図４（ａ），（ｂ）に示す半導体装置と異なる点は、第１埋め込み配線３４と第２埋め込み配線４２の底面が同じ高さにあることである。このような構造でも、配線の端部に腐食を生じることがない。また、電流が集中する部分の配線の断面積を大きくすることができる。そのため、配線における電流密度の勾配を緩やかにすることができ、マイグレーション耐性を向上させることができる。
【０１１６】
次に、図５（ｂ）に示す半導体装置では、第１埋め込み配線３４はボンディングパッドとなっており、第２埋め込み配線４２はボンディングパッドに直接接触した配線となっている。そして、第１埋め込み配線３４と第２埋め込み配線４２の底面は同じ高さ位置にあり、第２埋め込み配線４２の深さは第１埋め込み配線３４の深さよりも深くなっている。
【０１１７】
この半導体装置によれば、配線となる第２埋め込み配線４２の断面積が図２（ｃ）に示す本実施形態の半導体装置に比べて大きくなっているので、配線抵抗を低減することができる。なお、第２埋め込み配線４２の底面位置は第１埋め込み配線３４の底面位置より高くしてもよい。
【０１１８】
なお、本実施形態の半導体装置では、第１埋め込み配線３４をボンディングパッドとする例を説明したが、第１埋め込み配線３４を電源ラインや接地ラインに用いることもできる。
【０１１９】
また、図４（ａ），（ｂ）及び図５（ａ），（ｂ）に示す半導体装置において、第２埋め込み配線４２をめっき及びＣＭＰにより形成する例を示したが、第２埋め込み配線４２の材料がＣｕ以外であるときは、該第２埋め込み配線４２を、スパッタとそれに続くドライエッチングによって形成してもよい。
【０１２０】
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置として、プラグと配線とを同時に形成する例を説明する。
【０１２１】
図６（ａ）は、本実施形態の半導体装置を示す図であり、図６（ｂ）は、本実施形態の半導体装置の第１の変形例を示す図であり、図６（ｃ）は、本実施形態の半導体装置の第２の変形例を示す図である。
【０１２２】
図６（ａ）に示すように、本実施形態の半導体装置は、半導体素子及び複数の配線層を有する基板３１と、基板３１上に設けられた第１絶縁膜３２と、第１絶縁膜３２内に設けられた下層配線１５と、第１絶縁膜３２に設けられた第１埋め込み配線３４と、第１絶縁膜３２及び第１埋め込み配線３４の上に設けられた第２絶縁膜３５と、第１絶縁膜３２から第２絶縁膜３５にかけて設けられた第２埋め込み配線４２と、第１埋め込み配線３４−下層配線１５間を接続する第１プラグ２０と、第２埋め込み配線４２−下層配線１５間を接続する第２プラグ２１とを備えている。また、第１埋め込み配線３４と第２埋め込み配線４２は共に最上の配線層内に設けられ、第２埋め込み配線４２はボンディングパッドとなっている。
【０１２３】
各配線の幅は、第１埋め込み配線３４が０．２２μｍで、第２埋め込み配線４２が５０μｍである。また、第１埋め込み配線３４の深さは４００ｎｍで、第２埋め込み配線４２の深さは８００ｎｍである。
【０１２４】
また、第１埋め込み配線３４、第２埋め込み配線４２、第１プラグ２０及び第２プラグ２１はＣｕで構成されており、図示されないバリアメタルで囲まれている。
【０１２５】
次に、本実施形態の半導体装置の製造方法を簡単に説明する。
【０１２６】
まず、半導体素子と複数の配線層と下層配線１５とが設けられた基板３１を準備する。
【０１２７】
次に、基板３１上に例えばシリコン酸化膜を堆積して第１絶縁膜３２を形成する。その後、第１のマスクを用いて第１絶縁膜３２をリソグラフィー処理及びドライエッチングすることにより、配線用の第１トレンチと、第１トレンチから下層配線１５に至る第１スルーホールとを形成する。
【０１２８】
次に、第１トレンチと第１スルーホールを含む基板上にタンタルまたは窒化タンタルとシード銅を堆積した後、電解めっき法によりＣｕを堆積する。
【０１２９】
次いで、ＣＭＰを行って第１スルーホールを埋める第１プラグ２０と第１トレンチを埋める第１埋め込み配線３４とを同時に形成する。
【０１３０】
次に、基板上に第２絶縁膜３５を形成した後、第１絶縁膜３２及び第２絶縁膜３５にリソグラフィ処理とエッチングを施して第２トレンチと第２スルーホールを形成する。
【０１３１】
その後、タンタルまたは窒化タンタルと、Ｃｕとを順次堆積した後、ＣＭＰを行なうことにより、第２スルーホールを埋める第２プラグ２１と第２トレンチを埋める第２埋め込み配線４２とを同時に形成する。
【０１３２】
以上の方法により、本実施形態の半導体装置は製造される。この工程は、いわゆるデュアルダマシン工程である。
【０１３３】
本実施形態の方法によれば、第１の実施形態の方法に比べてプラグと配線とを同時に形成できるので、製造工程を少なくすることができる。
【０１３４】
また、幅の広い配線と幅の狭い配線とが別工程により形成されているので、第２埋め込み配線４２を形成する際のＣＭＰ時に第１埋め込み配線３４が研磨液に触れることがない。そのため、本実施形態の半導体装置の製造方法によれば、第１埋め込み配線３４に腐食を生じることがない。
【０１３５】
このように、本実施形態の方法によれば、配線とボンディングパッドとが間接的に接続されている場合にも、配線の腐食を防ぐことができる。
【０１３６】
なお、図６（ｂ）に示す例のように、第１埋め込み配線３４がボンディングパッドとなり、第２埋め込み配線４２が配線となる構成をとることもできる。この変形例では、第１埋め込み配線３４の幅が５０μｍ、第２埋め込み配線４２の幅が０．２２μｍとなっている。
【０１３７】
また、図６（ｃ）に示す変形例のように、第１埋め込み配線３４と第２埋め込み配線４２とが基板上に設けられた不純物拡散層３８を介して電気的に接続されていてもよい。この際には、下層配線１５や下層の第３プラグ２８及び第４プラグ２９などを介して第１埋め込み配線３４及び第２埋め込み配線４２が不純物拡散層３８に電気的に接続されていてもよい。また、第１プラグ２０と第２プラグ２１とが複数の配線層をまたいで不純物拡散層３８に直接接続されていてもよい。このような場合でも、第１埋め込み配線３４の腐食は防がれている。
【０１３８】
なお、第１埋め込み配線３４と第２埋め込み配線４２とが半導体素子のゲート電極を介して接続されているような構成であってもよい。このような場合でも、第２埋め込み配線４２に代えて第１埋め込み配線３４をボンディングパッドとして設けることができる。
【０１３９】
また、図７（ｂ）に示す半導体装置の変形例のように、デュアルダマシン工程によっても第１埋め込み配線３４と第２埋め込み配線５２とを互いに異なる材料で構成することができる。例えば、本変形例において、第１埋め込み配線３４及び第１プラグ２０はＣｕからなり、第２埋め込み配線５２及び第２プラグ２１は例えばＡｌ合金からなっている。
【０１４０】
このように、ボンディングパッドとなる第２埋め込み配線５２をＡｌ合金で構成することにより、パッドの表面酸化によってワイヤやバンプとの接続が不良となることがなくなるので、製品の信頼性を高め、且つ歩留まりを上げることができる。
【０１４１】
なお、本変形例においても、第１埋め込み配線３４及び第２埋め込み配線５２の材料としてＣｕの他、銀、金、白金、Ａｌ、タングステンであってもよい。
【０１４２】
また、図８（ｂ）に示す本実施形態の半導体装置の変形例のように、デュアルダマシン工程を用いる場合でも、ＣＭＰを用いずに第２埋め込み配線５３を形成することができる。
【０１４３】
具体的には、図６（ａ）に示す半導体装置と同様の方法で第１埋め込み配線３４及び第１プラグ２０の形成後、第２絶縁膜３５を堆積する。次に、第１絶縁膜３２及び第２絶縁膜３５にリソグラフィー処理とエッチングを施して第２トレンチと第２スルーホールを形成する。
【０１４４】
次に、スパッタ法によりＡｌ合金を基板上に堆積後、リソグラフィ処理及びエッチングにより第２埋め込み配線５３を形成する。次いで、基板上に保護膜４５を形成してから保護膜４５の一部を開口して第２埋め込み配線５３を露出させる。
【０１４５】
このような方法であっても、埋め込み配線の腐食を防止することができる。また、Ａｌなどの接続部材を設けなくとも、直接ワイヤなどに接続することが可能になる。
【０１４６】
【発明の効果】
本発明の半導体装置の製造方法によれば、ボンディングパッドや電源ライン、接地ラインなどとして機能する幅の広い配線と通常の埋め込み配線とを形成するためのＣＭＰ工程において、通常の配線と幅の広い配線とを分離して形成することにより、通常の配線の端部に腐食が生じるのを防ぐことができる。そのため、本発明の半導体装置は、埋め込み配線が腐食されないので、配線抵抗が設計通りとなっており、動作の信頼性が向上している。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法のうち、第２絶縁膜の形成工程までを示す断面図である。
【図２】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法のうち、保護膜を形成する工程までを示す断面図である。
【図３】（ａ），（ｂ）は、第１の実施形態に係る半導体装置の変形例を示す図である。
【図４】（ａ），（ｂ）は、本発明の第２の実施形態に係る半導体装置の例を示す断面図である。
【図５】（ａ），（ｂ）は、第２の実施形態に係る半導体装置の変形例を示す図である。
【図６】（ａ）は、本発明の第３の実施形態に係る半導体装置を示す図であり、図６（ｂ）は、該半導体装置の第１の変形例を示す図であり、図６（ｃ）は、該半導体装置の第２の変形例を示す図である
【図７】（ａ），（ｂ）は、本発明の半導体装置において、第１埋め込み配線と第２埋め込み配線の構成材料が互いに異なっている例を示す断面図である。
【図８】（ａ），（ｂ）は、ボンディングパッドの形成後にＣＭＰを行わない場合の本発明の半導体装置を示す断面図である。
【図９】（ａ），（ｂ）は、従来の埋め込み配線技術を用いた半導体装置を示す図である。
【符号の説明】
１５　　　　　　　下層配線
２０　　　　　　　第１プラグ
２１　　　　　　　第２プラグ
２８　　　　　　　第３プラグ
２９　　　　　　　第４プラグ
３１　　　　　　　基板
３２　　　　　　　第１絶縁膜
３３　　　　　　　第１トレンチ
３４　　　　　　　第１埋め込み配線
３５　　　　　　　第２絶縁膜
３８　　　　　　　不純物拡散層
４１　　　　　　　第２トレンチ
４２　　　　　　　第２埋め込み配線
４３　　　　　　　第３絶縁膜
４４　　　　　　　接続部材
４５　　　　　　　保護膜

Claims (38)

  1. 半導体基板と、上記半導体基板上に設けられた複数の半導体素子と、上記半導体基板及び上記半導体素子の上方に設けられた第１絶縁膜と、上記第１絶縁膜の上に設けられた第２の絶縁膜と、複数の配線層とを備える半導体装置であって、
    上記配線層は、
    上記第１絶縁膜に設けられた第１トレンチを埋める導電体からなる第１の配線と、
    上記第１の配線の一部と異なる配線幅を有し、少なくとも上記第２絶縁膜に設けられた第２トレンチを埋めて、上記第２の配線と電気的に接続される導電体からなる第２の配線とを有している半導体装置。
  2. 請求項１に記載の半導体装置において、
    上記第２の配線のうち少なくとも一部はボンディングパッド、電源ライン及び接地ラインのうちのいずれかであることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    上記第１の配線と上記第２の配線は共に上記配線層のうち最上の配線層内に設けられており、
    上記第２の配線のうち少なくとも一部はボンディングパッドであることを特徴とする半導体装置。
  4. 請求項２または３に記載の半導体装置において、
    上記第１の配線の少なくとも一部と上記第２の配線の少なくとも一部は互いに接触していることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    上記第１の配線は互いに分離された複数箇所に設けられており、
    上記第１の配線のうち少なくとも２つの配線は、上記第２の配線を介して電気的に接続されていることを特徴とする半導体装置。
  6. 請求項２〜４のうちいずれか１つに記載の半導体装置において、
    上記第２の配線は、上記第２絶縁膜から上記第１絶縁膜に亘って設けられていることを特徴とする半導体装置。
  7. 請求項３〜６のうちいずれか１つに記載の半導体装置において、
    上記第２絶縁膜の上には第３絶縁膜がさらに設けられており、
    上記第２埋め込み配線の上には、上記第３絶縁膜を貫通して設けられた導電体からなる接続部材がさらに設けられていることを特徴とする半導体装置。
  8. 請求項２または３に記載の半導体装置において、
    上記半導体基板は下層配線をさらに有しており、
    上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記下層配線とを結ぶ第１プラグと、
    上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記下層配線とを結ぶ第２プラグと
    をさらに備えていることを特徴とする半導体装置。
  9. 請求項２または３に記載の半導体装置において、
    上記半導体基板は不純物拡散層をさらに有しており、
    上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記不純物拡散層とを電気的に接続する第１プラグと、
    上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記不純物拡散層とを電気的に接続する第２プラグと
    をさらに備えていることを特徴とする半導体装置。
  10. 請求項２または３に記載の半導体装置において、
    上記半導体素子はゲート電極を有しており、
    上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記ゲート電極とを電気的に接続する第１プラグと、
    上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記ゲート電極とを電気的に接続する第２プラグと
    をさらに備えていることを特徴とする半導体装置。
  11. 請求項２〜１０のうちいずれか１つに記載の半導体装置において、
    上記第２の配線のうちボンディングパッド、電源ライン及び接地ラインのいずれかとして機能する部分の配線幅は２０μｍ以上であることを特徴とする半導体装置。
  12. 請求項１に記載の半導体装置において、
    上記第１の配線のうち少なくとも一部はボンディングパッド、電源ライン及び接地ラインのうちのいずれかであることを特徴とする半導体装置。
  13. 請求項１２に記載の半導体装置において、
    上記第１の配線と上記第２の配線は共に上記配線層のうち最上の配線層内に設けられており、
    上記第１の配線のうち少なくとも一部はボンディングパッドであることを特徴とする半導体装置。
  14. 請求項１２または１３に記載の半導体装置において、
    上記第１の配線の少なくとも一部と上記第２の配線の少なくとも一部は互いに接触していることを特徴とする半導体装置。
  15. 請求項１４に記載の半導体装置において、
    上記第１の配線は互いに分離された複数箇所に設けられており、
    上記第１の配線のうち少なくとも２つの配線は、上記第２の配線を介して電気的に接続されていることを特徴とする半導体装置。
  16. 請求項１２〜１５のうちいずれか１つに記載の半導体装置において、
    上記第２の配線は、上記第２絶縁膜から上記第１絶縁膜に亘って設けられていることを特徴とする半導体装置。
  17. 請求項１３に記載の半導体装置において、
    上記第２絶縁膜の上には第３絶縁膜がさらに設けられており、
    上記第１埋め込み配線のうち、ボンディングパッドとなる部分の上には、上記第３絶縁膜を貫通して設けられた導電体からなる接続部材がさらに設けられていることを特徴とする半導体装置。
  18. 請求項１２または１３に記載の半導体装置において、
    上記半導体基板は下層配線をさらに有しており、
    上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記下層配線とを電気的に接続する第１プラグと、
    上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記下層配線とを電気的に接続する第２プラグと
    をさらに備えていることを特徴とする半導体装置。
  19. 請求項１２または１３に記載の半導体装置において、
    上記半導体基板は不純物拡散層をさらに有しており、
    上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記不純物拡散層とを電気的に接続する第１プラグと、
    上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記不純物拡散層とを電気的に接続する第２プラグと
    をさらに備えていることを特徴とする半導体装置。
  20. 請求項１２または１３に記載の半導体装置において、
    上記半導体素子はゲート電極を有しており、
    上記第１絶縁膜を貫通して設けられ、上記第１の配線と上記ゲート電極とを電気的に接続する第１プラグと、
    上記第１絶縁膜を貫通して設けられ、上記第２の配線と上記ゲート電極とを電気的に接続する第２プラグと
    をさらに備えていることを特徴とする半導体装置。
  21. 請求項１２〜２０のうちいずれか１つに記載の半導体装置において、
    上記第１の配線のうちボンディングパッド、電源ライン及び接地ラインのいずれかとして機能する部分の配線幅は２０μｍ以上であることを特徴とする半導体装置。
  22. 請求項１〜２１のうちいずれか１つに記載の半導体装置において、
    上記第１の配線と上記第２の配線とは互いに異なる材料から構成されていることを特徴とする半導体装置。
  23. 請求項１〜２２のうちいずれか１つに記載の半導体装置において、
    上記第１の配線及び上記第２の配線は、タンタル、窒化タンタル、チタン、窒化チタン、タングステン、窒化タングステン、アルミニウム、銅、銀、金、白金のうち少なくとも１つを含む金属から構成されていることを特徴とする半導体装置。
  24. 複数の配線層を有する半導体基板の上方に設けられた第１絶縁膜に第１トレンチを形成する工程（ａ）と、
    上記第１トレンチを含む上記第１絶縁膜上に第１導電体を堆積する工程（ｂ）と、
    化学的機械的研磨により上記第１導電体を研磨し、少なくとも上記第１トレンチを埋める第１の導電膜を形成する工程（ｃ）と、
    上記第１絶縁膜及び上記第１の導電膜の上に第２絶縁膜を形成する工程（ｄ）と、
    少なくとも上記第２絶縁膜に第２トレンチを形成する工程（ｅ）と、
    上記第２トレンチを含む上記第２絶縁膜上に第２導電体を堆積する工程（ｆ）と、
    上記第２導電体を加工することにより、少なくとも上記第２トレンチを埋め、且つ上記第１の導電膜と電気的に接続される第２の導電膜を、上記第１の導電膜と同じ配線層内に形成する工程（ｇ）と
    を含む半導体装置の製造方法であって、
    上記第１の導電膜のうち少なくとも一部はボンディングパッド、電源ライン及び接地ラインのうちのいずれかとして機能することを特徴とする半導体装置の製造方法。
  25. 請求項２４に記載の半導体装置の製造方法において、
    上記工程（ｇ）では、化学的機械的研磨を用いて上記第２導電体を研磨し、上記第２の導電膜を形成することを特徴とする半導体装置の製造方法。
  26. 請求項２４に記載の半導体装置の製造方法において、
    上記工程（ｇ）では、上記第２導電体をエッチングすることにより上記第２の導電膜を形成することを特徴とする半導体装置の製造方法。
  27. 請求項２４〜２６のうちいずれか１つに記載の半導体装置の製造方法において、
    上記第１の導電膜と上記第２の導電膜とは上記配線層のうち最上の配線層内に設けられ、上記第１の導電膜のうち少なくとも一部はボンディングパッドとして機能することを特徴とする半導体装置の製造方法。
  28. 請求項２４〜２７のうちいずれか１つに記載の半導体装置の製造方法において、
    上記第２絶縁膜及び上記第２の導電膜の上に第３絶縁膜を形成する工程（ｈ）と、
    上記第３絶縁膜及び上記第２絶縁膜のうち上記第１の導電膜のうちボンディングパッドとして機能する部分の上方に位置する領域に第３トレンチを形成する工程（ｉ）と、
    上記第３トレンチを埋め、上記ボンディングパッドとして機能する部分に接続される接続部材を形成する工程（ｊ）と
    をさらに含むことを特徴とする半導体装置の製造方法。
  29. 請求項２４〜２８のうちいずれか１つに記載の半導体装置の製造方法において、
    上記工程（ａ）は、上記第１トレンチから下方に延びる第１スルーホールを形成する工程をさらに含み、
    上記工程（ｃ）は、上記第１導電体からなり、上記第１スルーホールを埋める第１プラグを形成する工程をさらに含み、
    上記工程（ｅ）は、上記第２トレンチから下方に延びる第２スルーホールを形成する工程をさらに含み、
    上記工程（ｇ）は、上記第２導電体からなり、上記第２スルーホールを埋める第２プラグを形成する工程をさらに含むことを特徴とする半導体装置の製造方法。
  30. 請求項２４〜２９のうちいずれか１つに記載の半導体装置の製造方法において、
    上記第１の導電膜と上記第２の導電膜の構成材料は互いに異なっていることを特徴とする半導体装置の製造方法。
  31. 請求項２４〜３０のうちいずれか１つに記載の半導体装置の製造方法において、
    上記第１の導電膜及び上記第２の導電膜は、タンタル、窒化タンタル、チタン、窒化チタン、タングステン、窒化タングステン、アルミニウム、銅、銀、金、白金のうち少なくとも１つを含む金属から構成されていることを特徴とする半導体装置の製造方法。
  32. 複数の配線層を有する半導体基板の上方に設けられた第１絶縁膜に第１トレンチを形成する工程（ａ）と、
    上記第１トレンチを含む上記第１絶縁膜上に第１導電体を堆積する工程（ｂ）と、
    化学的機械的研磨により上記第１導電体を研磨し、少なくとも上記第１トレンチを埋める第１の導電膜を形成する工程（ｃ）と、
    上記第１絶縁膜及び上記第１の導電膜の上に第２絶縁膜を形成する工程（ｄ）と、
    少なくとも上記第２絶縁膜に第２トレンチを形成する工程（ｅ）と、
    上記第２トレンチを含む上記第２絶縁膜上に第２導電体を堆積する工程（ｆ）と、
    上記第２導電体を加工することにより、少なくとも上記第２トレンチを埋め、且つ上記第１の導電膜と電気的に接続された第２の導電膜を、上記第１の導電膜と同じ配線層内に形成する工程（ｇ）と
    を含む半導体装置の製造方法であって、
    上記第２の導電膜のうち少なくとも一部はボンディングパッド、電源ライン及び接地ラインのうちのいずれかとして機能することを特徴とする半導体装置の製造方法。
  33. 請求項３２に記載の半導体装置の製造方法において、
    上記第１の導電膜と上記第２の導電膜とは上記配線層のうち最上の配線層内に設けられ、上記第１の導電膜のうち少なくとも一部はボンディングパッドとして機能することを特徴とする半導体装置の製造方法。
  34. 請求項３３に記載の半導体装置の製造方法において、
    上記第２絶縁膜及び上記第２の導電膜の上に第３絶縁膜を形成する工程（ｈ）と、
    上記第３絶縁膜及び上記第２絶縁膜のうち上記第２の導電膜のうちボンディングパッドとして機能する部分の上方に位置する領域に第３トレンチを形成する工程（ｉ）と、
    上記第３トレンチを埋め、上記ボンディングパッドとして機能する部分に接続される接続部材を形成する工程（ｊ）と
    をさらに含むことを特徴とする半導体装置の製造方法。
  35. 請求項３２〜３４のうちいずれか１つに記載の半導体装置の製造方法において、
    上記工程（ａ）は、上記第１トレンチから下方に延びる第１スルーホールを形成する工程をさらに含み、
    上記工程（ｃ）は、上記第１導電体からなり、上記第１スルーホールを埋める第１プラグを形成する工程をさらに含み、
    上記工程（ｅ）は、上記第２トレンチから下方に延びる第２スルーホールを形成する工程をさらに含み、
    上記工程（ｇ）は、上記第２導電体からなり、上記第２スルーホールを埋める第２プラグを形成する工程をさらに含むことを特徴とする半導体装置の製造方法。
  36. 請求項３２〜３５のうちいずれか１つに記載の半導体装置の製造方法において、
    上記工程（ｇ）では、上記第２導電体をＣＭＰにより研磨することで上記第２の導電膜を形成することを特徴とする半導体装置の製造方法。
  37. 請求項３２〜３６のうちいずれか１つに記載の半導体装置の製造方法において、
    上記第１の導電膜と上記第２の導電膜の構成材料は互いに異なっていることを特徴とする半導体装置の製造方法。
  38. 請求項３２〜３７のうちいずれか１つに記載の半導体装置の製造方法において、
    上記第１の導電膜及び上記第２の導電膜は、タンタル、窒化タンタル、チタン、窒化チタン、タングステン、窒化タングステン、アルミニウム、銅、銀、金、白金のうち少なくとも１つを含む金属から構成されていることを特徴とする半導体装置の製造方法。
JP2002223484A 2002-07-31 2002-07-31 半導体装置及びその製造方法 Pending JP2004063996A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002223484A JP2004063996A (ja) 2002-07-31 2002-07-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002223484A JP2004063996A (ja) 2002-07-31 2002-07-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004063996A true JP2004063996A (ja) 2004-02-26
JP2004063996A5 JP2004063996A5 (ja) 2005-10-20

Family

ID=31943223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002223484A Pending JP2004063996A (ja) 2002-07-31 2002-07-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004063996A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842614B2 (en) 2007-01-04 2010-11-30 Fujitsu Limited Method for manufacturing semiconductor device and polisher used in the method for manufacturing semiconductor device
CN108511350A (zh) * 2018-05-14 2018-09-07 深圳市欧科力科技有限公司 一种功率器件的封装方法及功率器件
CN108520871A (zh) * 2018-04-20 2018-09-11 北京智芯微电子科技有限公司 晶圆级芯片中的嵌入式焊盘及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140564A (ja) * 1997-07-18 1999-02-12 Nec Corp 半導体装置およびその製造方法
JPH11251321A (ja) * 1998-01-05 1999-09-17 Texas Instr Inc <Ti> 集積回路内の電子部品間の導通パス製作方法および集積回路
JP2000340569A (ja) * 1999-03-19 2000-12-08 Toshiba Corp 半導体装置の配線構造及びその形成方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2002198491A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 半導体装置
JP2002368085A (ja) * 2001-06-12 2002-12-20 Oki Electric Ind Co Ltd 半導体素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140564A (ja) * 1997-07-18 1999-02-12 Nec Corp 半導体装置およびその製造方法
JPH11251321A (ja) * 1998-01-05 1999-09-17 Texas Instr Inc <Ti> 集積回路内の電子部品間の導通パス製作方法および集積回路
JP2000340569A (ja) * 1999-03-19 2000-12-08 Toshiba Corp 半導体装置の配線構造及びその形成方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2002198491A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 半導体装置
JP2002368085A (ja) * 2001-06-12 2002-12-20 Oki Electric Ind Co Ltd 半導体素子およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842614B2 (en) 2007-01-04 2010-11-30 Fujitsu Limited Method for manufacturing semiconductor device and polisher used in the method for manufacturing semiconductor device
CN108520871A (zh) * 2018-04-20 2018-09-11 北京智芯微电子科技有限公司 晶圆级芯片中的嵌入式焊盘及其制作方法
CN108511350A (zh) * 2018-05-14 2018-09-07 深圳市欧科力科技有限公司 一种功率器件的封装方法及功率器件
CN108511350B (zh) * 2018-05-14 2020-09-01 南京溧水高新创业投资管理有限公司 一种功率器件的封装方法及功率器件

Similar Documents

Publication Publication Date Title
JP4373866B2 (ja) 半導体装置の製造方法
JP4873517B2 (ja) 半導体装置及びその製造方法
JP5321873B2 (ja) 接合パッドを具えた相互接続構造、および、接合パッド上にバンプ部位を作成する方法
JP3961412B2 (ja) 半導体装置及びその形成方法
US6198170B1 (en) Bonding pad and support structure and method for their fabrication
US6424036B1 (en) Semiconductor device and method for manufacturing the same
JP4775007B2 (ja) 半導体装置及びその製造方法
JP2002217196A (ja) 半導体装置およびその製造方法
US10504861B2 (en) Semiconductor device with over pad metal electrode and method for manufacturing the same
JP3952271B2 (ja) 半導体装置及びその製造方法
KR100653997B1 (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
US20090149019A1 (en) Semiconductor device and method for fabricating the same
JPH11312704A (ja) ボンドパッドを有するデュアルダマスク
US20120193755A1 (en) Copper-based metallization system including an aluminum-based terminal layer
JP2007129030A (ja) 半導体装置及びその製造方法
JP2002222811A (ja) 半導体装置およびその製造方法
US7781334B2 (en) Method of manufacturing a semiconductor device with through-chip vias
KR100563817B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP2004063996A (ja) 半導体装置及びその製造方法
JP3647631B2 (ja) 半導体装置及びその製造方法
JP3521200B2 (ja) 配線構造およびその形成方法
CN109887880B (zh) 一种半导体连接结构及其制作方法
JP2002373893A (ja) パッドを有する半導体装置とその製造方法
JP2004063995A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071204