JP4775007B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4775007B2
JP4775007B2 JP2006020520A JP2006020520A JP4775007B2 JP 4775007 B2 JP4775007 B2 JP 4775007B2 JP 2006020520 A JP2006020520 A JP 2006020520A JP 2006020520 A JP2006020520 A JP 2006020520A JP 4775007 B2 JP4775007 B2 JP 4775007B2
Authority
JP
Japan
Prior art keywords
opening
insulating film
semiconductor substrate
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006020520A
Other languages
English (en)
Other versions
JP2006237594A (ja
Inventor
寛 金森
茂樹 大塚
祐一 森田
彰 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006020520A priority Critical patent/JP4775007B2/ja
Publication of JP2006237594A publication Critical patent/JP2006237594A/ja
Application granted granted Critical
Publication of JP4775007B2 publication Critical patent/JP4775007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0265—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the sidewall insulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は半導体装置の歩留まり及び信頼性を高めるために有用な技術に関する。
近年、パッケージ技術として、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法とほぼ同サイズの外形寸法を有する小型パッケージをいう。従来より、ＣＳＰの一種として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他方の面上に形成される半導体チップと電気的に接続したものである。
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることができ、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
図１０は従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図１０（Ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図１０（Ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
ＢＧＡ型の半導体装置１００は、第１及び第２のガラス基板１０４ａ、１０４ｂの間に半導体チップ１０１が樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０４ｂの一主面上、即ちＢＧＡ型の半導体装置１００の裏面上には、ボール状の端子（以下、導電端子１１１と称す）が格子状に複数配置されている。この導電端子１１１は、第２の配線１０９を介して半導体チップ１へと接続される。複数の第２の配線１０９には、それぞれ半導体チップ１０１の内部から引き出されたアルミニウム配線が接続されており、各導電端子１１１と半導体チップ１０１との電気的接続がなされている。
このＢＧＡ型の半導体装置１００の断面構造について、図１１を参照して更に詳しく説明する。図１１は境界（スクライブラインもしくはダイシングラインとも呼ばれる）に沿って、個々のチップに分断されたＢＧＡ型の半導体装置１００の断面図を示している。
図１１に示すように前記半導体チップ１０１の表面に配置された絶縁膜１０２上に第１の配線１０３が設けられている。この半導体チップ１０１は樹脂１０５ａによって第１のガラス基板１０４ａと接着されている。また、この半導体チップ１０１の裏面は、樹脂１０５ｂによって第２のガラス基板１０４ｂと接着されている。そして、第１の配線１０３の一端は第２の配線１０９と接続されている。この第２の配線１０９は、第１の配線１０３の一端から第２のガラス基板１０４ｂの表面に延在している。そして、第２のガラス基板１０４ｂ上に延在した第２の配線１０９上には、ボール状の導電端子１１１が形成されている。
上述した技術は、以下の特許文献１に記載されている。
また、半導体ウエハの裏面側の第２のガラス基板を使用しない技術は、本出願人が先に発明した以下の特許文献２に記載されている。
特に、半導体チップに１枚の支持体が接着された場合のＢＧＡ型の半導体装置の製造方法について、図面を参照して説明する。
図１２乃至図１４は、イメージセンサチップに適用可能な従来例に係るＢＧＡ型の半導体装置の製造方法を示す断面図である。
最初に、図１２に示すように半導体基板３０上の表面に、シリコン酸化膜またはシリコン窒化膜等から成る第１の絶縁膜３１を介してアルミニウム層もしくはアルミニウム合金層から成る第１の配線３２を形成する。そして、第１の配線３２を含む半導体基板３０上にエポキシ樹脂から成る接着剤３３を介して、例えばガラス基板３４を接着する。
次に、図１３に示すように第１の配線３２に対応する半導体基板３０の裏面に開口部を有したレジスト膜（図示せず）を形成し、これをマスクにしてドライエッチングを半導体基板３０に対して行い、更に絶縁膜３１をエッチングして半導体基板３０の裏面から第１の配線３２に到達する開口３５を形成する。
そして、開口３５内を含む半導体基板３０の裏面に第２の絶縁膜３６を形成し、当該第２の絶縁膜３６をエッチングして前記第１の配線３２の表面を露出させた後に、図１４に示すように当該第２の絶縁膜３６を介して前記第１の配線３２に接続された配線層３７を形成する。さらに、配線層３７上に保護層（図示せず）を形成し、保護層の所定位置に開口を設けて配線層３７とコンタクトするボール状端子３８を形成する。
その後、図示しないが、半導体基板及びそれに積層された上記各層を切断して、個々の半導体チップに分離する。こうして、第１の配線３２とボール状端子３８とが電気的に接続されたＢＧＡ型の半導体装置が形成される。
特許公表２００２−５１２４３６号公報 特開２００４−８０００６号公報
しかし、上記半導体装置の製造途中において、前記第２の絶縁膜３６の成膜時の状態や当該第２の絶縁膜３６の成膜後に第１の配線３２の表面を露出させるために行われる第２の絶縁膜３６のエッチング時の状態により、例えば、図１４に示すように第２の絶縁膜３６の膜厚が薄くなることで、絶縁耐圧性が低下したり、前記開口３５を介して処理薬液等がシリコン端部から半導体装置内部に浸入することで、前記第１の配線３２に腐食が発生するといった問題があった。特に、図１４に示すように開口３５の底部や側壁部への絶縁膜の成膜膜厚は半導体基板３０の裏面に比べて薄くなる特徴があるため、被覆不良箇所Ａが存在することがあった。
そのため、製造後の水分等の浸入に対する耐性が低下するおそれがあった。
そこで、本発明の半導体装置は、表面から裏面にかけて貫通する第１の開口を有する半導体基板と、前記半導体基板の表面に形成され、前記第１の開口と連続した第２の開口を有する第１の絶縁膜と前記第１の絶縁膜上に形成され、前記第２の開口で露出された１つのパッド電極からなる第１の配線と、前記第１の開口内における前記半導体基板の側壁及び裏面を被覆し、前記半導体基板の表面の端部から前記第１の開口の内側の方向に突出し、前記第１の絶縁膜上に存在する突出部を有し、無機材料と有機材料とが積層された構造を有する第２の絶縁膜と、前記第２の開口内において前記第１の配線と接触し、前記第１の絶縁膜及び前記第２の絶縁膜上に形成された第２の配線とを備え、前記第２の開口の開口径は前記第１の開口の底部開口径よりも小さいことを特徴とする。
また、本発明の半導体装置の製造方法は、表面に第１の絶縁膜を介して第１の配線が形成された半導体基板を準備し、前記第１の配線に対応する位置であって、前記半導体基板の裏面から表面の方向に前記半導体基板をエッチングすることで、前記第１の絶縁膜を一部露出させる第１の開口を備える前記半導体基板を形成する工程と、前記第１の絶縁膜をエッチングすることで前記第１の配線を露出させ、前記第１の開口に連続した第２の開口を備える第１の絶縁膜を形成する工程と、前記半導体基板を再度エッチングすることで、前記第１の開口の底部開口径をより大きい開口径に拡張する工程と、前記第１の開口における前記半導体基板の側壁及び裏面を被覆する第２の絶縁膜を形成する工程と、前記第１及び第２の開口内に前記第１の配線に接続された第２の配線を形成する工程と、を具備することを特徴とする。
本発明によれば、半導体基板と第１の絶縁膜をエッチングして第１の配線を露出させる第１及び第２の開口を形成した後に、前記半導体基板をエッチングして当該第１の開口の開口径をより広い開口径に拡張することで、後の第２の絶縁膜のパターニング工程において、パターニングされた第２の絶縁膜のエッチング端部が、第１の絶縁膜上に存在することになり、絶縁耐性が向上すると共に、製造途中におけるシリコン端部からの薬液等の浸入や、製造後の水分等の浸入を抑止でき、第１の配線への腐食の発生を抑止することができる。
以下、本発明による半導体装置及びその製造方法を、図１乃至図９を参照しながら説明る。
図１乃至図９は、イメージセンサチップに適用可能なＢＧＡ型の半導体装置の製造方法を示す断面図である。
最初に、図１に示すように例えばシリコン等の半導体ウエハから成る半導体基板１を用意する。この半導体基板１は、例えばＣＣＤのイメージセンサや半導体メモリ等のデバイスを、半導体のプロセスにより形成したものである。この半導体基板１の表面に、例えばシリコン酸化膜やシリコン窒化膜等から成る第１の絶縁膜２を介してアルミニウム、アルミニウム合金または銅等から成る第１の配線３を形成する。ここで、前記第１の配線３は外部接続用のパッド電極であって、半導体装置の図示しない回路と電気的に接続されている。また、前記第１の配線３を含む半導体基板１上は、例えばシリコン酸化膜やシリコン窒化膜等から成るパッシベーション膜により被覆されている。
そして、前記第１の配線３を含む半導体基板１上にエポキシ樹脂等から成る透明な接着剤４を介して、例えばガラス基板やセラミックや石英，プラスチック，樹脂（例えばレジストやエポキシ樹脂）等から成る支持体５を接着する。尚、前記接着剤４としては、前記イメージセンサ用途でなければ、透明である必要は無く、更には透明もしくは不透明に関係なく、レジスト樹脂やアクリル樹脂等を用いてもよい。
次に、第１の配線３に対応する半導体基板１の裏面に開口部を有した第１のレジスト膜６を形成し、図２に示すように当該レジスト膜６をマスクにして前記半導体基板１をドライエッチングして、半導体基板１の裏面から前記第１の絶縁膜２を露出させる第１の開口７Ａを形成する。
続いて、図３に示すように前記レジスト膜６を除去した後に、前記第１の開口７Ａから露出した前記絶縁膜２をエッチングして前記第１の配線３の表面を露出させる第２の開口８を形成する。尚、前記第２の開口８を形成した後に、当該レジスト膜６を除去しても良い。
次に、図４に示すように前記半導体基板１をエッチングして前記第１の開口７Ａの開口径を拡張し、より広い開口径を有する第１の開口７Ｂを形成する。ここで、本実施形態では、第１の開口７Ｂの上部開口径Ｌ１はおよそ１５０μｍ、底部開口径Ｌ２はおよそ６０μｍ、そして第２の開口８の開口径Ｌ３はおよそ３０μｍとなるように形成している。
続いて、図５に示すように前記第１及び第２の開口７Ｂ，８を介して前記第１の配線３を含む半導体基板１の裏面に第２の絶縁膜１０を形成する。ここで、本実施形態では、当該第２の絶縁膜１０として無機の絶縁膜を形成している。この無機の絶縁膜として、例えば低温ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によるＴＥＯＳ膜を形成している。ここで、無機の絶縁膜は、一般的にその被覆性がよく三次元構造においても安定した被覆形状を達成することができる。尚、本工程において形成する絶縁膜としては、無機の絶縁膜に限定されず、例えばエポキシ系樹脂の有機の絶縁膜を形成するものであっても構わない。ここで、有機の絶縁膜は、一般的にその表面が滑らかであり、その上に成膜される金属膜（後述する第２の配線１２）の被覆性向上に効果的である。
次に、図６に示すように前記半導体基板１の裏面に形成した第２のレジスト膜１１をマスクにして、前記第１の配線３を被覆する第２の絶縁膜１０をエッチングして、当該第１の配線３を露出させる。
尚、前記第２の絶縁膜１０を形成する工程において、図９に示すように無機の絶縁膜１０ａを形成し、続けて有機の絶縁膜１０ｂを形成し、これらの積層膜をエッチングして前記第１の配線３を露出させるものであっても良い。これにより、上述した無機の絶縁膜と有機の絶縁膜のそれぞれの利点を併せ持つとともに、積層構造を採用することで、耐圧向上を図ることができる。
ここで、前記第２の絶縁膜１０や、無機の絶縁膜１０ａ及び有機の絶縁膜１０ｂのエッチング工程において、本実施形態ではレジスト膜１１を用いてパターニングしているが、本発明はこれに制限されず、例えば前記第１、第２の開口７Ｂ，８の底部、側壁部、半導体基板１の裏面に成膜される当該絶縁膜１０，１０ａ，１０ｂの膜厚の差を利用することで、レジスト膜をマスクとして用いないエッチング工程であっても良い。即ち、前記絶縁膜１０，１０ａ，１０ｂの膜厚は、半導体基板１の裏面が一番厚く、当該半導体基板１から側壁部、そして側壁部から底部に向うにしたがって薄くなる傾向を利用して、底部に成膜された前記絶縁膜１０，１０ａ，１０ｂが除去されて第１の配線３が露出されたとしても、前記側壁部や半導体基板１の裏面に成膜される当該絶縁膜１０，１０ａ，１０ｂは残るため、マスクなしでエッチングすることができ、プロセスの合理化が図れる。
本発明では、半導体基板１と第１の絶縁膜２をエッチングして第１の配線３を露出させる第１及び第２の開口７Ａ，８を形成した後に、前記半導体基板１をエッチングして当該第１の開口７Ａの開口径を拡張し、より広い開口径を有する第１の開口７Ｂを形成することで、前記第１，第２の開口７Ｂ，８上に形成された第２の絶縁膜１０，１０ａ，１０ｂをパターニングした際の第２の絶縁膜のパターニング端部が、半導体基板１の表面の端部から第1の開口７Ｂの内側（中心）の方向に突出する突出部２０となる。そして、第２の絶縁膜１０が図６に示すように少なくとも第１の絶縁膜２上に存在することになり、従来のような絶縁膜の被覆が不十分であることから絶縁耐性が低下するといった問題の発生を抑止でき、更には、製造途中におけるシリコン端部から薬液等が浸入したり、製造後に水分等が浸入し、第１の配線３等が腐食するといった問題の発生を抑止できる。
続いて、前記レジスト膜１１を除去した後に、図７に示すように前記第２の絶縁膜１０を介して第１及び第２の開口７Ｂ，８内に前記第１の配線３に電気的に接続された第２の配線１２を形成する。尚、本実施形態では、第２の配線１２として、例えばスパッタリング法を用いてアルミニウム、アルミニウム合金等を形成する、またはメッキ法を用いて銅等を形成する。更に言えば、図示した説明は省略するが、第２の配線１２の下にはチタンナイトライド（ＴｉＮ）膜から成るバリア膜を形成している。また、前記バリア膜としてはチタン（Ｔｉ）膜やタンタル（Ｔａ）膜等の高融点金属やその化合物であるチタンタングステン（ＴｉＷ）膜、タンタルナイトライド（ＴａＮ）膜、更には上記各種の膜の積層膜であっても良い。また、銅から成るメッキ膜を形成する場合には、前記バリア膜上にメッキ用のシード膜（例えば、銅）を形成し、そのシード膜上でメッキ処理を行って、銅から成る配線層を形成する。尚、この配線層はパターニングしても良いし、パターニングしないものでも良い。
続いて、図８（Ａ）に示すように前記第２の配線１２上に保護膜１３を形成し、当該保護膜１３の所定位置に開口を設けて、当該第２の配線１２とコンタクトするボール状端子１４を形成する。ここで、前記第２の配線１２が、半導体基板１の裏面に延在しないように第１及び第２の開口７Ｂ，８内だけに形成され、当該第１及び第２の開口７Ｂ，８上で第２の配線１２とボール状端子１４とが接続されるものでも良い。
その後、図示した説明は省略するが、半導体基板及びそれに積層された上記各層を切断して、個々の半導体チップに分離する。こうして、第１の配線３とボール状端子１４とが電気的に接続されたＢＧＡ型の半導体装置が形成される。
また、本実施形態はボール状端子１４が形成された半導体装置に適用されるものとして説明しているが、本発明はこれに制限されるものではなく、例えば半導体基板を貫通する開口部が形成されるものであれば、ボール状端子が形成されない半導体装置にも適用できるもので、例えばＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置にも適用される。
なお、以上の実施形態では半導体基板１の表面に支持体５を貼り付けた実施形態について説明したが、図８（Ｂ）に示すように支持体５を用いない半導体装置及びその製造方法にも適用できる。図８（Ｂ）では前記第１の配線３を含む半導体基板１上は、絶縁体から成る保護膜１５（例えば、パッシベーション膜またはパッシベーション膜とポリイミド膜等の樹脂が積層された膜）により被覆されている。なお、図８（Ｂ）において保護膜１５は第１の配線３を完全に被覆しているが、当該保護膜１５は第１の配線３の一部上を被覆し、第１の配線３が一部露出されてもよい。そして、この露出された第１の配線３上にワイヤボンディングしたり、バンプ電極を形成したり、または当該半導体装置を他の半導体装置と積層させる用途で用いる場合には、前記第１の配線３と他の半導体装置の導電端子を接続させることもできる。更に言えば、図９に示す実施形態でも同様に支持体５を用いない半導体装置及びその製造方法にも適用できる。
本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。 従来の半導体装置を示す斜視図である。 従来の半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法を示す断面図である。
符号の説明
１ 半導体基板
２ 第１の絶縁膜
３ 第１の配線
４ 接着剤
５ 支持体
６ 第１のレジスト膜
７Ａ，７Ｂ 第１の開口
８ 第２の開口
１０ 第２の絶縁膜
１０ａ 無機の絶縁膜
１０ｂ 有機の絶縁膜
１１ 第２のレジスト膜
１２ 第２の配線
１３ 保護膜
１４ ボール状端子
１５ 保護膜

Claims (12)

  1. 表面から裏面にかけて貫通する第１の開口を有する半導体基板と、
    前記半導体基板の表面に形成され、前記第１の開口と連続した第２の開口を有する第１の絶縁膜と、
    前記第１の絶縁膜上に形成され、前記第２の開口で露出された１つのパッド電極からなる第１の配線と、
    前記第１の開口内における前記半導体基板の側壁及び裏面を被覆し、前記半導体基板の表面の端部から前記第１の開口の内側の方向に突出し、前記第１の絶縁膜上に存在する突出部を有し、無機材料と有機材料とが積層された構造を有する第２の絶縁膜と、
    前記第２の開口内において前記第１の配線と接触し、前記第１の絶縁膜及び前記第２の絶縁膜上に形成された第２の配線とを備え、前記第２の開口の開口径は前記第１の開口の底部開口径よりも小さいことを特徴とする半導体装置。
  2. 前記半導体基板の表面上に支持体が貼り合わされたことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の開口の開口径は、前記半導体基板の表面から裏面にかけて大きくなっていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２の配線にボール状端子を具備することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 表面に第１の絶縁膜を介して第１の配線が形成された半導体基板を準備し、
    前記第１の配線に対応する位置であって、前記半導体基板の裏面から表面の方向に前記半導体基板をエッチングすることで、前記第１の絶縁膜を一部露出させる第１の開口を備える前記半導体基板を形成する工程と、
    前記第１の絶縁膜をエッチングすることで前記第１の配線を露出させ、前記第１の開口に連続した第２の開口を備える第１の絶縁膜を形成する工程と、
    前記半導体基板を再度エッチングすることで、前記第１の開口の底部開口径をより大き
    い開口径に拡張する工程と、
    前記第１の開口における前記半導体基板の側壁及び裏面を被覆する第２の絶縁膜を形成する工程と、
    前記第１及び第２の開口内に前記第１の配線に接続された第２の配線を形成する工程と、を具備することを特徴とする半導体装置の製造方法。
  6. 前記半導体基板の表面上に支持体を貼り合せる工程を有することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第２の絶縁膜を形成する工程が、無機もしくは有機の絶縁膜を形成する工程であるか、またはそれらを積層形成する工程であることを特徴とする請求項５または６に記載の半導体装置の製造方法。
  8. 前記第２の絶縁膜を形成する工程において、
    レジスト膜をマスクとして前記第２の絶縁膜をエッチングすることを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記第２の絶縁膜を形成する工程において、レジスト膜をマスクとして用いないで前記第２の絶縁膜をエッチングすることを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置の製造方法。
  10. 前記第２の配線に接続されるボール状端子を形成する工程を具備することを特徴とする請求項５乃至９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記半導体基板を複数の半導体チップに分割する工程を具備することを特徴とする請求項５乃至１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記第１の開口の開口径が前記半導体基板の表面から裏面にかけて大きくなるように形成することを特徴とする請求項５乃至１１のいずれか１項に記載の半導体装置の製造方法。
JP2006020520A 2005-01-31 2006-01-30 半導体装置及びその製造方法 Expired - Fee Related JP4775007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006020520A JP4775007B2 (ja) 2005-01-31 2006-01-30 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005022525 2005-01-31
JP2005022525 2005-01-31
JP2006020520A JP4775007B2 (ja) 2005-01-31 2006-01-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006237594A JP2006237594A (ja) 2006-09-07
JP4775007B2 true JP4775007B2 (ja) 2011-09-21

Family

ID=36035797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006020520A Expired - Fee Related JP4775007B2 (ja) 2005-01-31 2006-01-30 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US8035215B2 (ja)
EP (1) EP1686622A3 (ja)
JP (1) JP4775007B2 (ja)
KR (1) KR100659625B1 (ja)
CN (1) CN100524725C (ja)
TW (1) TWI313914B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694305B2 (ja) * 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
US8212331B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Method for fabricating a backside through-wafer via in a processed wafer and related structure
EP2575166A3 (en) * 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
JP5010948B2 (ja) * 2007-03-06 2012-08-29 オリンパス株式会社 半導体装置
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
JP4483896B2 (ja) 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
JP5245135B2 (ja) * 2007-06-30 2013-07-24 株式会社ザイキューブ 貫通導電体を有する半導体装置およびその製造方法
JP2010114201A (ja) * 2008-11-05 2010-05-20 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP5460069B2 (ja) * 2009-02-16 2014-04-02 パナソニック株式会社 半導体基板と半導体パッケージおよび半導体基板の製造方法
JP2010232400A (ja) * 2009-03-27 2010-10-14 Panasonic Corp 半導体基板と半導体基板の製造方法および半導体パッケージ
JP2012134526A (ja) * 2012-02-22 2012-07-12 Renesas Electronics Corp 半導体装置
JP5874690B2 (ja) 2012-09-05 2016-03-02 株式会社デンソー 半導体装置の製造方法
JP6160901B2 (ja) * 2013-02-08 2017-07-12 ローム株式会社 半導体装置およびその製造方法
JP6309243B2 (ja) 2013-10-30 2018-04-11 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
JP5871038B2 (ja) * 2014-08-19 2016-03-01 セイコーエプソン株式会社 半導体装置及び電子デバイス
CN104615982B (zh) * 2015-01-28 2017-10-13 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构及其封装方法
JP6335132B2 (ja) * 2015-03-13 2018-05-30 東芝メモリ株式会社 半導体装置、および、半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613394B2 (ja) * 1974-11-29 1981-03-27
JPH08181088A (ja) 1994-12-26 1996-07-12 Murata Mfg Co Ltd 微細コンタクトホ−ルの形成方法
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
KR100243286B1 (ko) * 1997-03-05 2000-03-02 윤종용 반도체 장치의 제조방법
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
JP3879816B2 (ja) 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
KR100796756B1 (ko) 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20030119308A1 (en) 2001-12-20 2003-06-26 Geefay Frank S. Sloped via contacts
JP4215571B2 (ja) 2002-06-18 2009-01-28 三洋電機株式会社 半導体装置の製造方法
JP4334397B2 (ja) * 2003-04-24 2009-09-30 三洋電機株式会社 半導体装置及びその製造方法
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
JP2004327910A (ja) 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP3970211B2 (ja) 2003-06-24 2007-09-05 三洋電機株式会社 半導体装置及びその製造方法
JP3970210B2 (ja) 2003-06-24 2007-09-05 三洋電機株式会社 半導体装置の製造方法
JP2005093486A (ja) * 2003-09-12 2005-04-07 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法

Also Published As

Publication number Publication date
US8035215B2 (en) 2011-10-11
EP1686622A3 (en) 2010-05-05
KR20060088047A (ko) 2006-08-03
US20060180933A1 (en) 2006-08-17
TWI313914B (en) 2009-08-21
EP1686622A2 (en) 2006-08-02
KR100659625B1 (ko) 2006-12-20
CN1828883A (zh) 2006-09-06
CN100524725C (zh) 2009-08-05
JP2006237594A (ja) 2006-09-07
TW200627598A (en) 2006-08-01

Similar Documents

Publication Publication Date Title
JP4850392B2 (ja) 半導体装置の製造方法
JP4307284B2 (ja) 半導体装置の製造方法
JP4373866B2 (ja) 半導体装置の製造方法
US9165898B2 (en) Method of manufacturing semiconductor device with through hole
JP4873517B2 (ja) 半導体装置及びその製造方法
JP4443379B2 (ja) 半導体装置の製造方法
KR100764055B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
JP4775007B2 (ja) 半導体装置及びその製造方法
JP2011009645A (ja) 半導体装置及びその製造方法
KR20080055762A (ko) 반도체 장치 및 그 제조 방법
JP5165190B2 (ja) 半導体装置及びその製造方法
US12334361B2 (en) Substrate structure, and fabrication and packaging methods thereof
JP4726221B2 (ja) 半導体装置及びその製造方法
JP2002026064A (ja) 半導体素子のボンディングパッド構造体及びその製造方法
JP4845986B2 (ja) 半導体装置
JP5258735B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

TRDD Decision of grant or rejection written
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees