JP5010948B2

JP5010948B2 - 半導体装置

Info

Publication number: JP5010948B2
Application number: JP2007056216A
Authority: JP
Inventors: 一哲小島; 考俊五十嵐; 浩一塩谷; 一哉松本
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2007-03-06
Filing date: 2007-03-06
Publication date: 2012-08-29
Anticipated expiration: 2027-03-06
Also published as: US20080217791A1; JP2008218831A; EP1968114A1

Description

本発明は、チップサイズパッケージ（ＣＳＰ）型の半導体装置等のような基板貫通配線を有する半導体装置に関する。

近年、半導体装置の小型化や薄型化等の要求が高まっている。そこで、チップサイズパッケージ（ＣＳＰ）型や積層型マルチチップパッケージ（ＭＣＰ）型の半導体装置では、半導体基板の表面（デバイス等が形成される側の面）に形成された電極パッドを、基板貫通配線を介して裏面側に電気接続する技術が用いられる。例えば、ＣＳＰ型の半導体装置では、半導体基板の裏面側に信号等の入出力端子を形成し、半導体基板の表面側に形成された電極パッドを貫通配線を介して入出力端子に電気的に接続することにより、半導体装置の実装時に、ワイヤボンディング等に必要なスペースを削減する。

具体的には、例えば、特許文献１に開示されているように、半導体基板１の表面に絶縁膜２を介して電極パッド３が形成された半導体装置において、電極パッド３の直下に裏面側から開口する貫通孔を形成し、該貫通孔内壁と半導体基板の裏面を覆うように絶縁膜５を形成し、この絶縁膜５上に電極パッド３と電気的に接続する導電膜を形成することにより、貫通配線６が形成される（図６参照）。ここで、電極パッド３及び貫通配線６の各上層には、それぞれ保護膜４，８が形成されている。そして、半導体基板１の裏面側において、保護膜８に開口部８ａが開口され、この開口部８ａを介して貫通配線６に外部入出力端子７が電気接続される。これにより、半導体基板の表面側と裏面側との間の導通が図られ、半導体装置の実装にワイヤボンディング等による外部接続が不要となり、パッケージサイズの小型化が実現する。一方で、半導体基板１の表面側に形成された保護膜４には、貫通孔に対応する位置に開口部４ａが開口され、この開口部４ａを通じて電極パッド３の一部が外部に露呈することにより、プローブ検査等に供する検査領域が形成されている。
特開２００６−１００４３５号公報

ところで、この種の半導体装置においては、デバイス等の動作確認のため、基板貫通配線が形成された後に、電極パッドにプローブ針を接触させて検査を行うことが一般的である。しかしながら、上述の特許文献１に開示された技術では、電極パッドの機械的強度を十分に確保することが困難であるため、プローブ針の接触により、電極パッドが傷ついたり、或いは、最悪の場合には電極パッドが破損してしまう等の虞がある。また、プローブ針が接触しない部分においても、直下に貫通孔が形成されているため、機械的強度が弱いという課題があった。

本発明は上記事情に鑑みてなされたもので、貫通配線を形成した場合にもプローブ針の接触等による電極パッドの損傷を的確に防止して、高い歩留まり及び信頼性を実現することができる半導体装置を提供することを目的とする。

本発明は、基板の表面側に形成されたデバイスと、前記基板の表面側に形成されて前記デバイスと電気的に接続する電極パッドと、該電極パッド下で前記基板を貫通する貫通孔と、該貫通孔に形成され前記電極パッドと電気的に接続する貫通配線と、を備えた半導体装置において、前記電極パッドは、前記貫通配線に電気的に接続する貫通配線接続領域と、前記貫通孔の表面側開口部を回避する位置に設定された検査用パッド領域と、を具備し、前記電極パッドの前記貫通配線接続領域は、前記基板の面内において、前記検査用パッドよりも内側に形成されていることを特徴とする。

本発明の半導体装置によれば、貫通配線を形成した場合にもプローブ針の接触等による電極パッドの損傷を的確に防止して、高い歩留まり及び信頼性を実現することができる。

以下、図面を参照して本発明の形態を説明する。図１乃至図３は本発明の第１の実施形態に係わり、図１は半導体装置の概略構成を示す平面図、図２は図１のII領域の拡大図、図３は図２のIII−III断面図である。

図１に示すように、本実施形態の半導体装置１００は平面視略矩形形状をなす半導体基板（基板）１０１を有し、この半導体基板１０１の表面側には、例えば、半導体素子やマイクロマシン等の複数の各種デバイス（図示せず）が配設されたデバイス領域１０２が設定されている。また、半導体基板１０１の表面側には、デバイス領域１０２内の各種デバイスと電気的に接続する入出力信号用の電極パッド１０３が、半導体基板１０１の縁辺部に沿って複数形成されている。

図２，３に示すように、各電極パッド１０３は、例えば、アルミニウム等の導電層からなり、半導体基板１０１の表面側に形成された絶縁膜１０５の上層に形成されている。また、電極パッド１０３の上層にはシリコン酸化膜等の絶縁膜からなる保護膜１０６が形成され、この保護膜１０６には、電極パッド１０３の一部を外部に露呈するための開口部１０６ａが形成されている。そして、開口部１０６ａを介して外部に露呈された電極パッド１０３上の領域が検査用パッド領域１０３ａとして設定され、半導体装置１００の製造工程等において、検査用パッド領域１０３ａにプローブ針等を電気的に接触させることにより、デバイス領域１０２内の各種デバイスの動作確認等が可能となっている。

また、電極パッド１０３の下部には、半導体基板１０１を貫通して電極バッド１０３を裏面側に導通する貫通配線１１０が形成されている。

具体的に説明すると、電極パッド１０３には、検査用パッド領域１０３ａとは異なる領域に、貫通配線１１０と電気的に接続するための貫通配線接続領域１０３ｂが設定されており、この貫通配線接続領域１０３ｂの下部には、半導体基板１０１を裏面側から表面側へと貫通する貫通孔１１１が形成されている。また、半導体基板１０１には、貫通孔１１１の内壁と半導体基板１０１の裏面を覆う絶縁膜１１２が形成され、この絶縁膜１１２の上層に、貫通配線１１０が形成されている。貫通孔１１１内において、絶縁膜１１２には、貫通配線接続領域１０３ｂに対応するコンタクト孔が形成されており、このコンタクト孔を介して、貫通配線１１０が電極パッド１０３と電気的に接続されている。

また、貫通配線１１０の上層には、シリコン酸化膜等からなる裏面保護膜１１３が形成されている。この裏面保護膜１１３には、貫通配線１１０の一部を外部に露呈するための開口部１１３ａが形成され、この開口部１１３ａを介して外部に露呈する領域が裏面電極パッド１１０ａとして設定されている。そして、裏面電極パッド１１０ａを有することにより、半導体装置１００は、ワイヤボンディング等を用いることなく各種装置等への直接的な実装が可能となっている。なお、裏面電極パッド１１０ａは、貫通孔１１１の形成領域以外の領域であれば、半導体基板１０１の裏面側の任意の位置に設定することが可能である。

ここで、貫通孔１１１を起点とした半導体基板１０１の劈開の発生等を抑制するため、貫通孔１１１は、可能な限り、半導体基板１０１の端面から離間する位置に形成されることが好ましい。そこで、本実施形態において、電極パッド１０３上における貫通配線接続領域１０３ｂ（貫通孔１１１）の位置は、半導体基板１０１の面内において、検査用パッド領域１０３ａよりも相対的に内側に設定されている。

また、図２，３に示すように、本実施形態において、貫通孔１１１は、裏面側開口部１１１ａの開口面積が表面側開口部１１１ｂの開口面積よりも相対的に大きく形成されたテーパ状の貫通孔で構成されている。そして、貫通孔１１１をテーパ状に形成することにより、貫通孔１１１の裏面側開口部１１１ａの開口面積を十分に確保して好適な貫通配線１１０を形成することができる。加えて、貫通孔１１１の表面側開口部１１１ｂを回避する位置であって、且つ裏面側開口部１１１ａに対して少なくとも一部がラップする位置に検査用パッド領域１０３ａを設定することにより、半導体基板１０１上に必要とされる検査用パッド領域１０３ａ設定のためのスペースを、効率よく縮小することができる。なお、上述のようなテーパ状の貫通孔１１１は、例えば、半導体基板１０１としてシリコン基板を用いた場合、シリコン基板の＜１００＞方向のエッチングレートが＜１１１＞方向のエッチングレートより相対的に高い異方性エッチング（例えばウエットエッチング）等を行うことにより容易に形成することができる。

このような実施形態によれば、半導体基板１０１の表面側に形成した電極パッド１０３に、貫通配線１１０と電気的に接続する貫通配線接続領域１０３ｂと、貫通孔１１１の表面側開口部１１１ｂを回避する検査用パッド領域１０３ａと、の異なる２つの領域を設定することにより、プローブ針の接触等により電極パッド１０３の損傷を的確に防止して、半導体装置１００の高い歩留まり及び信頼性を実現することができる。すなわち、デバイス等の動作検査時にプローブ針が接触する検査用パッド領域１０３ａの直下に貫通孔１１１が開口されていないので、プローブ針等に対する電極パッド１０３の機械的強度を高いレベルに維持することができる。

その際、貫通孔１１１を検査用パッド領域１０３ａよりも半導体基板１０１の面内の内側に形成することで、ダイシング時等における半導体基板の破損（チップ欠け）等を低減させることができ、更なる歩留まり向上を実現することができる。

また、電極パッド１０３自体の強度を増すために新たに特別な工程を必要とせず、製造コストを維持したままで、電極パッド１０３の強度を向上させることができる。

なお、本実施形態においては、テーパ状の貫通孔１１１を用いた一例について説明したが、これには限定されず、任意の形状の貫通孔であってもよいことは云うまでもない。

次に、図４及び図５は本発明の第２の実施形態に係わり、図４は半導体装置の要部を拡大して示す平面図、図５は図４のＶ−Ｖ断面図である。なお、本実施形態において、上述の第１の実施形態と同様の構成については、同符号を付して説明を省略する。

図４，５に示すように、本実施形態において、電極パッド１０３の上層には、アルミニウム等からなる導電膜１２０が保護膜１０６を介して積層され、さらに、この導電膜１２０の上層に絶縁膜１２１が積層されている。なお、保護膜１０６と同様、絶縁膜１２１には、検査用パッド領域１０３ａに対応する開口部１２１ａが設けられている。ここで、導電膜１２０及び絶縁膜１２１は、デバイス領域１０２内の各種デバイスの形成時に成膜される膜と同時に形成されることが望ましい。

このような実施形態によれば、上述の第１の実施形態と同様の効果に加え、電極パッド１０３自体の強度をその上層に形成される積層構造によって高めることができるので、電極パッド１０３の破損等をより効果的に低減することができ、更なる、歩留まりの向上や信頼性の向上を実現することができる。

なお、本実施形態においては、保護膜１０６の上層に２層の膜を積層して電極パッド１０３の強度向上を図った一例について説明したが、３層以上の膜を積層してもよいことは勿論である。また、保護膜１０６の上層に積層される導電膜及び絶縁膜は電極パッド１０３及び保護膜１０６とそれぞれ同種の材料で構成されたものであってもよいし、異種材料で構成されたものであってもよい。

また、貫通孔１１１の開口によって低下する電極パッド１０３を補強するという観点からすれば、保護膜１０６の上層への膜の積層は、少なくとも、貫通配線接続領域１０３ｂに対応する領域に行われていればよい。

また、保護膜１０６の上層に多層の膜を形成することに代えて、例えば、電極パッド１０３及び保護膜１０６の膜厚を厚くすることも可能である。このとき好ましい膜厚は、例えば、電極パッド１０３が１μｍ以上、保護膜１０６が２μｍ以上である。

本発明の第１の実施形態に係わり、半導体装置の概略構成を示す平面図同上、図１のＩ領域の拡大図同上、図２のIII−III断面図本発明の第２の実施形態に係わり、半導体装置の要部を拡大して示す平面図同上、図４のＶ−Ｖ断面図従来技術に係わり、半導体装置の要部断面図

符号の説明

１００ … 半導体装置
１０１ … 半導体基板（基板）
１０２ … デバイス領域
１０３ … 電極パッド
１０３ａ … 検査用パッド領域
１０３ｂ … 貫通配線接続領域
１０５ … 絶縁膜
１０６ … 保護膜
１０６ａ … 開口部
１１０ … 貫通配線
１１０ａ … 裏面電極パッド
１１１ … 貫通孔
１１１ｂ … 表面側開口部
１１１ａ … 裏面側開口部
１１２ … 絶縁膜
１１３ … 裏面保護膜
１１３ａ … 開口部
１２０ … 導電膜
１２１ａ … 開口部
１２１ … 絶縁膜

Claims

基板の表面側に形成されたデバイスと、前記基板の表面側に形成されて前記デバイスと電気的に接続する電極パッドと、該電極パッド下で前記基板を貫通する貫通孔と、該貫通孔に形成され前記電極パッドと電気的に接続する貫通配線と、を備えた半導体装置において、
前記電極パッドは、前記貫通配線に電気的に接続する貫通配線接続領域と、
前記貫通孔の表面側開口部を回避する位置に設定された検査用パッド領域と、
を具備し、
前記電極パッドの前記貫通配線接続領域は、前記基板の面内において、前記検査用パッドよりも内側に形成されていることを特徴とする半導体装置。
前記貫通孔は、裏面側開口部の開口面積が表面側開口部の開口面積よりも相対的に大きく形成されたテーパ状の貫通孔であって、
前記検査用パッド領域は、少なくとも一部が、前記貫通孔の裏面側開口部とラップする位置に形成されていることを特徴とする請求項１に記載の半導体装置。