JP4745007B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4745007B2
JP4745007B2 JP2005284022A JP2005284022A JP4745007B2 JP 4745007 B2 JP4745007 B2 JP 4745007B2 JP 2005284022 A JP2005284022 A JP 2005284022A JP 2005284022 A JP2005284022 A JP 2005284022A JP 4745007 B2 JP4745007 B2 JP 4745007B2
Authority
JP
Japan
Prior art keywords
pad electrode
semiconductor substrate
via hole
electronic circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005284022A
Other languages
English (en)
Other versions
JP2007096030A (ja
Inventor
祐一 森田
眞三 石部
崇 野間
久夫 大塚
幸弘 高尾
寛 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005284022A priority Critical patent/JP4745007B2/ja
Priority to TW095133583A priority patent/TWI335644B/zh
Priority to KR1020060094568A priority patent/KR100841499B1/ko
Priority to EP06020446A priority patent/EP1777740A3/en
Priority to CNB200610131718XA priority patent/CN100466243C/zh
Priority to SG200606804-3A priority patent/SG131100A1/en
Priority to US11/529,553 priority patent/US7508072B2/en
Publication of JP2007096030A publication Critical patent/JP2007096030A/ja
Application granted granted Critical
Publication of JP4745007B2 publication Critical patent/JP4745007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/216—Through-semiconductor vias, e.g. TSVs characterised by dielectric material at least partially filling the via holes, e.g. covering the through-semiconductor vias in the via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、半導体基板を貫通するビアホールを有する半導体装置及びその製造方法に関するものである。
近年、新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。ＣＳＰの一種として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置が知られている。
この種の半導体装置は、半導体基板を貫通するビアホールを通して、その表面のパッド電極と接続された配線層を有する。この半導体基板の裏面には、半田等の金属部材から成るボール状の導電端子が格子状に複数配列され、これらの導電端子は配線層を介して前記パッド電極に接続されている。そして、この半導体装置を電子機器に組み込む際には、各導電端子を回路基板、例えばプリント基板上の配線パターンに接続している。
ＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることができ、しかもそのサイズを小型化できるという長所を有する。
図８及び図９はＢＧＡ型の半導体装置の構造及び製造方法を示す断面図であり、特にパッド電極の周辺を示したものである。図８に示すように、半導体基板５０の表面に第１の絶縁膜５１を介してパッド電極５２が形成され、このパッド電極５２上に開口部を有し、第１の絶縁膜５１及びパッド電極５２の端部を被覆する第１の保護膜５３が形成されている。パッド電極５２は半導体基板５０上に形成された不図示の電子回路に接続されており、このパッド電極５２を介して前記電子回路と外部回路との間で信号のやりとりが行われる。
半導体のウエハープロセスを経て、半導体基板５０上に電子回路が作り込まれた後、その電子回路が正常に動作するか否かがテストされる。このとき、第１の保護膜５３に設けられた開口部を通して、パッド電極５２の表面に測定針５４が接触される。図８では１つのパッド電極５２だけを示しているが、実際には半導体基板５０上には多数のパッド電極５２が同様に形成されている。測定針５４はＬＳＩテスター１００に接続されている。そして、ＬＳＩテスター１００から、測定針５４、パッド電極５２を通して電子回路にテスト信号を送り、電子回路からの応答信号を逆の経路でＬＳＩテスター１００が受け取ることにより、電子回路のテスト測定を行うことができる。
上記のテスト測定が終了した半導体基板５０は後工程に送られ、ビアホール、配線、ボール状の導電端子などが形成される。即ち、図９に示すように、半導体基板５０の表面には接着用の樹脂膜５５を介して半導体基板５０を支持するためのガラス基板５６が貼り付けられる。その後、半導体基板５０を貫通するビアホール５７が形成され、ビアホール５７の側壁及び半導体基板５０の裏面を被覆する第２の絶縁膜５８が形成され、その上にビアホール５７を通してパッド電極５２の裏面に接続され、半導体基板５０の裏面に延在する配線層５９が形成される。そして、半導体基板５０の裏面を被覆し、配線層５９上に開口部を有する第２の保護膜６０が形成され、その開口部を通して、配線層５９に接続されたボール状の導電端子６１が形成される。
特開２００３−３０９２２１号公報
しかしながら、上述したＢＧＡ型の半導体装置では電子回路のテストの時に、パッド電極５２に測定針５４の先端部が押し当てられるために、パッド電極５２が傷つけられ、この傷によって水分が浸入しやすくなりパッド電極５２が腐食するという問題があった。
さらに、パッド電極５２上には第１の保護膜５３の開口部Ｋが設けられているために、ビアホール５７の形成後はパッド電極５２の上下方向の固定が不安定になり、ビアホール５７の形成後の熱処理の影響で、パッド電極５２の中央部に撓みが生じ、ひどい場合には亀裂が入るなどの問題が生じていた。熱処理の影響の具体例を挙げると、第２の絶縁膜５８をホトレジストのような有機膜で形成した場合には、これを硬化させるためにベーキング処理が行われる。このときに第２の絶縁膜５８の収縮が起こり、パッド電極５２に対して下方に引っ張り応力が生じる。この引っ張り応力により、パッド電極５２の中央部に撓みが生じる。
本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された電子回路と、前記半導体基板上に形成され、前記電子回路と接続された第１のパッド電極と、前記半導体基板上に形成され前記第１のパッド電極と接続された測定用の第２のパッド電極と、前記第１のパッド電極を被覆するとともに、前記第２のパッド電極上にのみ開口部を有する保護膜と、前記半導体基板を貫通するビアホールを通して前記第１のパッド電極の裏面に接続され、前記ビアホールから前記半導体基板の裏面に延在する配線層とを備えることを特徴とするものである。
また、本発明の半導体装置の製造方法は、その表面に電子回路、この電子回路と接続された第１のパッド電極及びこの第１のパッド電極と接続された測定用の第２のパッド電極が形成され、前記第１のパッド電極を被覆するとともに、前記第２のパッド電極の表面にのみ開口部を有する保護膜が形成された半導体基板を準備し、前記第１のパッド電極に対応する位置に前記半導体基板を貫通するビアホールを形成する工程と、前記ビアホールを通して前記第１のパッド電極の裏面に接続され、前記ビアホールから前記半導体基板の裏面に延在する配線層を形成する工程とを備えることを特徴とするものである。
本発明によれば、第１のパッド電極と接続された第２のパッド電極を設けたので、第２のパッド電極を電子回路の測定用のパッドとして用いることにより、接続用の第１のパッド電極が傷ついて腐食することを防止できる。また、第２のパッド電極を電子回路の測定用のパッドとして用いることから、第１のパッド電極には第１の保護膜の開口部を設ける必要が無くなるので、第１のパッド電極は第１の保護膜に被覆されて安定に固定される。これにより、ビアホールを形成後の熱処理の影響を無くし、第１のパッド電極の撓みの問題についても解決することができる。
次に、本発明の実施形態について図面を参照しながら説明する。図１はウエハープロセスが終了した段階の半導体装置の全体の平面図、図２は図１の破線で囲まれた部分の拡大図、図３は図２のＸ−Ｘ線に沿った断面図である。
図１及び図２に示すように、シリコン等からなる半導体基板１の表面に電子回路３０（半導体集積回路）と、第１のパッド電極３と、第１のパッド電極３と隣接して配置され、配線２０を介して接続された第２のパッド電極４が形成されている。第１のパッド電極３は外部接続用のパッドであって、電子回路３０と配線２１を介して接続されている。すなわち、第１のパッド電極３を介して電子回路３０と外部回路との間で信号のやりとりが行われる。第２のパッド電極４は電子回路３０の測定用のパッドである。電子回路３０は、例えば、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）や、赤外線センサ等の受光素子、もしくは発光素子であるが、それ以外の電子回路であってもよい。
また、図３の断面図に示すように、第１のパッド電極３及び第２のパッド電極４は半導体基板１の表面に熱酸化等で形成された第１の絶縁膜２上に形成される。また、第１のパッド電極３及び第２のパッド電極４は、例えばアルミニウム（Ａｌ）をスパッタリングして形成され、好ましくは約１μｍの膜厚を有する。第１の絶縁膜２は、例えばシリコン酸化膜から成り、好ましくは約０．８μｍの膜厚を有する。
また、第１の絶縁膜２及び第１のパッド電極３を被覆し、第２のパッド電極４の端部を被覆して、第２のパッド電極４の表面を露出する開口部Ｋを有した第１の保護膜５がＣＶＤ法等により形成される。第１の保護膜５は例えばシリコン窒化膜からなるパッシベーション膜である。
そして、第１の保護膜５の開口部Ｋを通して、第２のパッド電極４の表面に測定針５４を接触させて電子回路３０が正常に動作するか否かがテストされる。測定針５４はＬＳＩテスター１００に接続されている。そして、ＬＳＩテスター１００から、測定針５４、第２のパッド電極４、第１のパッド電極３を通して電子回路３０にテスト信号を送り、電子回路３０からの応答信号を逆の経路でＬＳＩテスター１００が受け取ることにより、電子回路３０のテスト測定を行うことができる。このとき、第２のパッド電極４に測定針５４の先端部が押し当てられるために、第２のパッド電極４は傷つけられるが、第１のパッド電極３は無傷のままである。したがって、第２のパッド電極４が損傷により腐食したとしても、第１のパッド電極３は腐食せず、外部接続用端子としての機能を問題なく果たすことができる。
このテスト測定の後、図４に示すように、半導体基板１の表面には、必要に応じて支持体７が形成されてもよい。この支持体７は、樹脂層６を介して半導体基板１の表面に形成される。ここで、電子回路３０が受光素子や発光素子である場合、支持体７は、例えばガラスのような透明もしくは半透明の性状を有した材料により形成されている。電子回路３０が受光素子や発光素子ではない場合、支持体７は、透明もしくは半透明の性状を有さない材料により形成されるものであってもよい。また、支持体７はテープ状のものであってもよい。この支持体７は、後の工程において除去されるものであってもよい。もしくは、支持体７は、除去されずにそのまま残されてもよい。
次に、図５に示すように、半導体基板１を裏面から選択的にエッチング（好ましくはドライエッチング）して、半導体基板１をエッチングする。半導体基板１がシリコンから成る場合、ドライエッチングのエッチングガスとしてはＣＨＦ３等を用いることができる。このエッチングにより、第１のパッド電極３に対応する位置の半導体基板１を当該裏面から当該表面に至って貫通するビアホール８が形成される。ビアホール８の底部では、第１の絶縁膜２が露出され、その下方に第１のパッド電極３が接した状態となる。そして、さらに、ドライエッチングもしくはウェットエッチングにより、ビアホール８の底部で露出する第１の絶縁膜２をエッチングして薄膜化するか、もしくは、完全に除去する。あるいは、第１の絶縁膜２のエッチング工程は、この段階では行われずに、後述する他のエッチング工程と同時に行われてもよい。
次に、ビアホール８内を含む半導体基板１の裏面の全面に、第２の絶縁膜９を形成する。ここで、第２の絶縁膜９は、例えばホトレジストのような有機膜である。この場合、第２の絶縁膜９の形成後に、これを硬化させるためのベーキング処理が行われる。このとき、第２の絶縁膜９は収縮して、第１のパッド電極３に対して引っ張り応力を及ぼすことになるが、第１のパッド電極３の表面には第１の保護膜５が密着しているため、引っ張り応力は第１の保護膜５によって打ち消され、第１のパッド電極３が撓むことが防止される。その後、第２の絶縁膜９は露光・現像によりパターニングされ、ビアホール８の底部の第２の絶縁膜９が除去され、第１のパッド電極３の裏面が露出される。第１の半導体基板１の裏面及びビアホール８の側壁には第２の絶縁膜９が残存する。
また、第２の絶縁膜９はシリコン酸化膜（ＳｉＯ２膜）もしくはシリコン窒化膜（ＳｉＮ膜）から成り、例えばプラズマＣＶＤ法によって形成してもよい。この場合、第２の絶縁膜９上に不図示のレジスト層を形成し、このレジスト層をマスクとして、ビアホール８の底部の第２の絶縁膜９（第１の絶縁膜２が残存している場合はこれも含む）をエッチングして除去する。このエッチングは、例えば反応性イオンエッチングであることが好ましいが、その他のエッチングであってもよい。上記エッチングにより、ビアホール８の側壁に形成された第２の絶縁膜９を残存させつつ、当該底部の第１の絶縁膜２を除去して第１のパッド電極３の裏面を露出することができる。
次に、図６に示すように、ビアホール８を通して第１のパッド電極３の裏面に接続され、ビアホール８から半導体基板１の裏面に延在する配線層１０を形成する。配線層１０はアルミニウム等の金属のスパッタ法とその後の選択的エッチングによって形成することができる。また、配線層１０は電解メッキ法によっても形成することができる。この場合、ビアホール８を含む半導体基板１の裏面の第２の絶縁膜９上に、シード層を形成し、このシード層上に、電解メッキ法により、銅（Ｃｕ）から成る配線層１０を形成する。メッキ膜厚は、配線層１０がビアホール８内に完全もしくは不完全に埋め込まれるような厚さに調整される。上記シード層は、例えば、例えばチタンタングステン（ＴｉＷ）層、チタンナイトライド（ＴｉＮ）層、もしくはタンタルナイトライド（ＴａＮ）層等の金属層と、銅（Ｃｕ）等の金属層を積層して成る。シード層は、例えば、スパッタ法、ＣＶＤ法、無電解メッキ法、もしくはその他の成膜方法によって形成される。なお、ビアホール８の側壁の第２の絶縁膜９がシリコン窒化膜（ＳｉＮ膜）により形成されている場合には、当該シリコン窒化膜（ＳｉＮ膜）が銅拡散に対するバリアとなるため、シード層は、銅（Ｃｕ）から成る単層構造を有していてもよい。
次に、図７に示すように、半導体基板１の裏面上に、例えばソルダーレジストのようなレジスト材料等から成る第２の保護膜１１を形成する。第２の保護層１１のうち配線層１０の一部上に開口部が設けられる。そして、この開口部から露出する配線層１０上に、例えばハンダ等の金属から成るボール状の導電端子１２がスクリーン印刷法を用いて形成され、ＢＧＡ型の半導体装置が構成される。
なお、本発明の半導体装置がＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型である場合、第２の保護層１１から局所的に露出する配線層１０の一部上に導電端子１２を形成する必要はない。
本発明の実施形態に係る半導体装置の全体の平面図である。 図１の破線で囲まれた部分の拡大図である。 図２のＸ−Ｘ線に沿った断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 従来例に係る半導体装置の製造方法を示す断面図である。 従来例に係る半導体装置の製造方法を示す断面図である。
符号の説明
１ 半導体基板 ２ 第１の絶縁膜 ３ 第１のパッド電極
４ 第２のパッド電極 ５ 第１の保護膜 ６ 樹脂層 ７ 支持体
８ ビアホール ９ 第２の絶縁膜 １０ 配線層 １１ 第２の保護膜
１２ 導電端子 ２０，２１ 配線 ３０ 電子回路
５０ 半導体基板 ５１ 第１の絶縁膜 ５２ パッド電極
５３ 第１の保護膜 ５４ 測定針 ５５ 樹脂膜 ５６ ガラス基板
５７ ビアホール ５８ 第２の絶縁膜 ５９ 配線層 ６０ 第２の保護膜
６１ 導電端子 １００ ＬＳＩテスター Ｋ 開口部

Claims (8)

  1. 半導体基板と、前記半導体基板上に形成された電子回路と、前記半導体基板上に形成され、前記電子回路と接続された第１のパッド電極と、
    前記半導体基板上に形成され、前記第１のパッド電極と接続された測定用の第２のパッド電極と、前記第１のパッド電極を被覆するとともに、前記第２のパッド電極上にのみ開口部を有する保護膜と、
    前記半導体基板を貫通するビアホールを通して前記第１のパッド電極の裏面に接続され、前記ビアホールから前記半導体基板の裏面に延在する配線層とを備えることを特徴とする半導体装置。
  2. 前記半導体基板上に支持体が貼り付けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記支持体と前記半導体基板の間に接着層が介在していることを特徴とする請求項２に記載の半導体装置。
  4. 前記配線層上に導電端子が形成されていることを特徴とする請求項１に記載の半導体装置。
  5. その表面に電子回路、この電子回路と接続された第１のパッド電極及びこの第１のパッド電極と接続された測定用の第２のパッド電極が形成され、前記第１のパッド電極を被覆するとともに、前記第２のパッド電極の表面にのみ開口部を有する保護膜が形成された半導体基板を準備し、
    前記第１のパッド電極に対応する位置に前記半導体基板を貫通するビアホールを形成する工程と、
    前記ビアホールを通して前記第１のパッド電極の裏面に接続され、前記ビアホールから前記半導体基板の裏面に延在する配線層を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  6. 前記開口部を通して前記第２のパッド電極に測定針を接触させて前記電子回路の測定を行う工程を備えることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記半導体基板上に支持体を貼り付ける工程を備えることを特徴とする請求項５に記載の半導体装置の製造方法。
  8. 前記配線層上に導電端子を形成する工程を備えることを特徴とする請求項５に記載の半導体装置の製造方法。
JP2005284022A 2005-09-29 2005-09-29 半導体装置及びその製造方法 Expired - Fee Related JP4745007B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005284022A JP4745007B2 (ja) 2005-09-29 2005-09-29 半導体装置及びその製造方法
TW095133583A TWI335644B (en) 2005-09-29 2006-09-12 Semiconductor device and its manufacturing method
EP06020446A EP1777740A3 (en) 2005-09-29 2006-09-28 Semiconductor device and manufacturing method of the same
KR1020060094568A KR100841499B1 (ko) 2005-09-29 2006-09-28 반도체 장치 및 그 제조 방법
CNB200610131718XA CN100466243C (zh) 2005-09-29 2006-09-29 半导体装置及其制造方法
SG200606804-3A SG131100A1 (en) 2005-09-29 2006-09-29 Semiconductor device and manufacturing method of the same
US11/529,553 US7508072B2 (en) 2005-09-29 2006-09-29 Semiconductor device with pad electrode for testing and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005284022A JP4745007B2 (ja) 2005-09-29 2005-09-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007096030A JP2007096030A (ja) 2007-04-12
JP4745007B2 true JP4745007B2 (ja) 2011-08-10

Family

ID=37806101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005284022A Expired - Fee Related JP4745007B2 (ja) 2005-09-29 2005-09-29 半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US7508072B2 (ja)
EP (1) EP1777740A3 (ja)
JP (1) JP4745007B2 (ja)
KR (1) KR100841499B1 (ja)
CN (1) CN100466243C (ja)
SG (1) SG131100A1 (ja)
TW (1) TWI335644B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212331B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Method for fabricating a backside through-wafer via in a processed wafer and related structure
US8076744B2 (en) * 2007-01-25 2011-12-13 Chien-Hung Liu Photosensitizing chip package and manufacturing method thereof
JP5010948B2 (ja) * 2007-03-06 2012-08-29 オリンパス株式会社 半導体装置
JP5245135B2 (ja) * 2007-06-30 2013-07-24 株式会社ザイキューブ 貫通導電体を有する半導体装置およびその製造方法
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2009283503A (ja) * 2008-05-19 2009-12-03 Panasonic Corp 半導体装置及びその製造方法
JP4862017B2 (ja) * 2008-07-10 2012-01-25 ルネサスエレクトロニクス株式会社 中継基板、その製造方法、プローブカード
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
KR101483273B1 (ko) 2008-09-29 2015-01-16 삼성전자주식회사 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP5958732B2 (ja) 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
KR20130013820A (ko) * 2011-07-29 2013-02-06 한국전자통신연구원 반도체 장치 및 그 제조 방법
US9484259B2 (en) 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US9082832B2 (en) * 2011-09-21 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
KR101857496B1 (ko) * 2011-10-21 2018-05-14 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
US8816477B2 (en) * 2011-10-21 2014-08-26 SK Hynix Inc. Semiconductor package having a contamination preventing layer formed in the semiconductor chip
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP5876893B2 (ja) * 2014-04-02 2016-03-02 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
TWI581389B (zh) * 2014-05-22 2017-05-01 精材科技股份有限公司 半導體結構及其製造方法
TWI761852B (zh) * 2016-06-03 2022-04-21 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
CN109935168B (zh) * 2019-03-27 2021-02-26 京东方科技集团股份有限公司 一种衬底基板及其制备方法、阵列基板以及显示装置
US20220181182A1 (en) * 2020-12-03 2022-06-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0439950A (ja) * 1990-06-05 1992-02-10 Alps Electric Co Ltd 半導体装置
JPH04103138A (ja) * 1990-08-22 1992-04-06 Mitsubishi Electric Corp 半導体集積回路
JPH0536756A (ja) * 1991-07-30 1993-02-12 Mitsubishi Electric Corp 半導体装置用テープキヤリア及びその製造方法
US5343071A (en) * 1993-04-28 1994-08-30 Raytheon Company Semiconductor structures having dual surface via holes
JP2536419B2 (ja) * 1993-07-23 1996-09-18 日本電気株式会社 半導体集積回路装置
US6028348A (en) * 1993-11-30 2000-02-22 Texas Instruments Incorporated Low thermal impedance integrated circuit
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
JPH0922929A (ja) 1995-07-04 1997-01-21 Ricoh Co Ltd Ｂｇａパッケージ半導体素子及びその検査方法
KR100327442B1 (ko) 1995-07-14 2002-06-29 구본준, 론 위라하디락사 반도체소자의범프구조및형성방법
JPH09260405A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置とその製造方法
JPH09330934A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
US6063640A (en) 1997-03-18 2000-05-16 Fujitsu Limited Semiconductor wafer testing method with probe pin contact
KR100252306B1 (ko) * 1997-07-04 2000-04-15 구본준, 론 위라하디락사 액티브 매트릭스 기판 및 그 제조방법
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP2000021938A (ja) 1998-06-29 2000-01-21 Mitsubishi Electric Corp 半導体ウェハ、及び半導体装置の検査方法
JP2000022039A (ja) * 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6373143B1 (en) 1998-09-24 2002-04-16 International Business Machines Corporation Integrated circuit having wirebond pads suitable for probing
JP2001033487A (ja) * 1999-07-22 2001-02-09 Mitsubishi Electric Corp 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法
JP2001102482A (ja) * 1999-09-29 2001-04-13 Sharp Corp 半導体集積回路およびそのテスト方法
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6512292B1 (en) * 2000-09-12 2003-01-28 International Business Machines Corporation Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces
JP2002090422A (ja) * 2000-09-13 2002-03-27 Toshiba Corp 半導体装置及びその製造方法
JP2002217367A (ja) 2001-01-15 2002-08-02 Mitsubishi Electric Corp 半導体チップ、半導体装置および半導体装置の製造方法
US6590225B2 (en) * 2001-01-19 2003-07-08 Texas Instruments Incorporated Die testing using top surface test pads
US6395622B1 (en) * 2001-06-05 2002-05-28 Chipmos Technologies Inc. Manufacturing process of semiconductor devices
US6534853B2 (en) * 2001-06-05 2003-03-18 Chipmos Technologies Inc. Semiconductor wafer designed to avoid probed marks while testing
JP4754105B2 (ja) * 2001-07-04 2011-08-24 パナソニック株式会社 半導体装置およびその製造方法
US6667195B2 (en) * 2001-08-06 2003-12-23 United Microelectronics Corp. Laser repair operation
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
JP4260405B2 (ja) 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4212293B2 (ja) * 2002-04-15 2009-01-21 三洋電機株式会社 半導体装置の製造方法
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
JP3611561B2 (ja) * 2002-11-18 2005-01-19 沖電気工業株式会社 半導体装置
CN1208822C (zh) * 2003-03-14 2005-06-29 威盛电子股份有限公司 晶片级的测试及凸点工艺、以及具有测试垫的芯片结构
JP4601910B2 (ja) * 2003-03-28 2010-12-22 パナソニック株式会社 半導体集積回路装置及び半導体集積回路装置の製造方法
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
JP2004349593A (ja) 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP2005236271A (ja) * 2004-01-22 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
SG119329A1 (en) * 2004-07-29 2006-02-28 Fujikura Ltd Semiconductor device and method for manufacturing the same
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects

Also Published As

Publication number Publication date
EP1777740A3 (en) 2009-04-01
JP2007096030A (ja) 2007-04-12
TWI335644B (en) 2011-01-01
CN1941340A (zh) 2007-04-04
SG131100A1 (en) 2007-04-26
CN100466243C (zh) 2009-03-04
US7508072B2 (en) 2009-03-24
TW200713529A (en) 2007-04-01
KR20070036694A (ko) 2007-04-03
EP1777740A2 (en) 2007-04-25
KR100841499B1 (ko) 2008-06-25
US20070075425A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
JP4745007B2 (ja) 半導体装置及びその製造方法
JP4850392B2 (ja) 半導体装置の製造方法
US8174090B2 (en) Packaging structure
JP4966487B2 (ja) 半導体装置及びその製造方法
CN101295686B (zh) 半导体装置及其制造方法
KR20080055762A (ko) 반도체 장치 및 그 제조 방법
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
CN100470766C (zh) 半导体装置及其制造方法
CN104637827A (zh) 半导体结构及其制造方法
KR100817079B1 (ko) 웨이퍼 레벨 칩 스케일 패키지, 그 제조 방법, 및 웨이퍼레벨 칩 스케일 패키지를 포함하는 반도체 칩 모듈
JP2005317685A (ja) 半導体装置およびその製造方法
JP5165190B2 (ja) 半導体装置及びその製造方法
JP2010016395A5 (ja)
JP4936695B2 (ja) 半導体装置及びその製造方法
KR100971211B1 (ko) 크랙 방지를 위한 반도체 칩 패키지 및 그 제조 방법
JP2006351766A (ja) 半導体装置及びその製造方法
JP2004006835A (ja) 半導体装置及びその製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
JP4769926B2 (ja) 半導体装置及びその製造方法
CN100416810C (zh) 半导体元件及其制造方法
JP2006173198A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110509

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

LAPS Cancellation because of no payment of annual fees