JP4601910B2 - 半導体集積回路装置及び半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置及び半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP4601910B2
JP4601910B2 JP2003091915A JP2003091915A JP4601910B2 JP 4601910 B2 JP4601910 B2 JP 4601910B2 JP 2003091915 A JP2003091915 A JP 2003091915A JP 2003091915 A JP2003091915 A JP 2003091915A JP 4601910 B2 JP4601910 B2 JP 4601910B2
Authority
JP
Japan
Prior art keywords
wiring
electrode
cell
electrically connected
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003091915A
Other languages
English (en)
Other versions
JP2004303787A (ja
JP2004303787A5 (ja
Inventor
康幸 岡田
真純 野畑
昭則 波佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003091915A priority Critical patent/JP4601910B2/ja
Priority to US10/809,796 priority patent/US7105933B2/en
Priority to TW093108346A priority patent/TW200504934A/zh
Priority to CNA200410032677XA priority patent/CN1536673A/zh
Publication of JP2004303787A publication Critical patent/JP2004303787A/ja
Publication of JP2004303787A5 publication Critical patent/JP2004303787A5/ja
Priority to US11/511,417 priority patent/US20060292713A1/en
Application granted granted Critical
Publication of JP4601910B2 publication Critical patent/JP4601910B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその製造方法にかかり、特に入出力回路セルの構成に関するものである。
【０００２】
【従来の技術】
一般に、フリップチップＬＳＩは、図９に示すように、チップの周辺部にプロービングパッド２、その内側領域に入出力回路セルや入出力回路へ電源電圧を供給する入出力回路用電源供給セルおよびＬＳＩ内部論理回路へ電源電圧を供給するＬＳＩ内部論理回路用電源供給セルなどのＬＳＩ周辺回路素子３がある一定のピッチで配置され、ＬＳＩ周辺回路素子の内側領域に前記ＬＳＩ内部論理回路などのセル領域６が配置されている。
さらにチップの表面に、端子パッドとＬＳＩを繋ぐ再配列配線５が配置されている。これら回路素子を駆動するための電源電圧を供給する電源ラインとしては、ＬＳＩ周辺回路素子の上部に配置されたＬＳＩ周辺回路用電源ラインと、ＬＳＩ内部論理回路周辺に配置されたＬＳＩ内部論理回路用電源ラインが在り、それぞれ電気的に分離されて配置されている。なおここでフリップチップパッケージは、スティフナに形成されたボールグリッドアレイ（ＢＧＡ）を含むパッケージ等が用いられる。
【０００３】
ＬＳＩチップ内の各回路素子へ電源電圧を供給するタイミングとしては、動作時の他に製品検査時がある。製品検査には、ウエハ段階でのプロービング検査と、組立後の完成品段階での検査とがある。組立後の完成品段階での検査の場合、製品を実使用周波数で動作させて信号の入出力タイミングを検査するという方法がとられている。この場合、機能と特性の双方でＬＳＩチップの出来映えを判断する目的で、ＬＳＩ周辺回路素子およびＬＳＩ内部論理回路は、ともに十分な電源電圧を供給する必要がある。
【０００４】
近年、ＬＳＩの大規模化が進むになるにつれて、集積度は高まる一方であり、入力端子数も増大の一途をたどっている。しかしながらプロ−ビングパッド２は、プロ−ビング検査時の作業性あるいはボンディングの作業性から、現状ではパッドピッチは１２０μｍ程度が限度であり、これが高集積化を阻むひとつの問題となっている。
そこで、図９に示すように、入出力回路２をボンディングが可能なパッドピッチの半分の値以上で配列し、複数のプロ−ビングパッド２を複数の入出力回路に対してチップ周辺側の領域とチップ中心側のセル領域６のそれぞれにボンディングが可能なパッドピッチ以上で配置された構成とする、いわゆる千鳥配列によりこの問題を回避している（特許文献１参照）。
しかしながら、千鳥配列は単列配列方式に比べてパッド領域が広くなる上、内部回路とパッド領域とが離間した構造となり、空き領域ができてしまい、結果的に、チップサイズの低減には限界があった。
【０００５】
【特許文献１】
特開平１０−２８４６１１号
【０００６】
【発明が解決しようとする課題】
このように、従来の半導体装置では、プロ−ビングパッドの配置に制約があり、これが半導体装置の高集積化を阻む大きな問題となっていた。
また、高速なデータ転送を行う手法として、データのビット幅を増大させると、入出力回路セルの数が増加し、それら入出力回路セルに供給する入出力回路用電源供給セルの増大を招くという問題があった。
本発明は前記実情に鑑みてなされたもので、小型化、高集積化が可能でかつプロ−ビングテストの作業性も良好で確実な半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
そこで本発明では、再配線を含む半導体装置において、プロービングパッドに接続された入出力（I／O）セルと、プロービングパッドを持たない入出力セルとが混在していることを特徴とする。
入出力セルには必ずしもプロ−ビングパッドを必要としないものもあり、必ずしも必要としないものには、プロ−ビングパッドを設けないようにしているため、プロ−ビングパッドをもたない入出力セルの分だけセルの配列ピッチを増大することができ、実装作業性を低下させることなく、集積度の向上をはかることが可能となる。
また、前記半導体装置はＤＲＡＭを含むことを特徴とする。
ＤＲＡＭの場合、プロ−ビングパッドを用いたテストによって特性に問題があった場合はヒューズ等を切断することにより、修正に問題があるメモリアレーを切断して（予備の）冗長回路に接続し、救済を行うようにしている。
また、前記半導体装置はヒューズ素子を含むことを特徴とする。プロ−ビングパッドを用いたテストによって特性に問題があった場合には、ヒューズを切断することにより、冗長救済、特性調整（トリミング）を容易に行うことが可能となる。
また、前記半導体装置は、少なくとも1辺にプロービングパッドをもたないようにし、その辺にプロ−ビングパッドを使用しない入出力回路を配置すれば、その辺のプロ−ビングパッド形成領域は全て縮減される。
さらにまた、前記半導体装置は、プロ−ビングパッドを千鳥状に配置してもよい。
【０００８】
またこの入出力回路セルは、プロ−ビングテスト用のプロ−ビングパッドと、外部接続用の端子パッドとに接続されており、検査時には前記プロ−ビングパッドからテストパターンの入力や出力のモニターや電源の供給を行い、前記回路ブロックの一方のブロービング検査を行うとともに、組立後の完成品段階での検査では端子パッドに接続されたパッケージピン（端子）から信号や電源を供給することにより、前記回路ブロックの他のひとつを駆動するように構成したことを特徴とする。
【０００９】
これにより、チップ面積の増大を招くことなく、プロ−ビング検査に際しても、ＩＲドロップの小さい半導体装置を提供することができる。
【００１０】
またこの複数の回路ブロックは、半導体集積回路の内部論理回路ブロックと、周辺の入出力回路ブロックとを含み、前記半導体集積回路の内部論理回路ブロックおよび周辺の入出力回路ブロックは、前記入出力回路セルを介して、プロ−ビングテスト用のプロ−ビングパッドと、外部接続用の端子パッドとに接続されており、検査時には前記プロ−ビングパッドからテストパターンの入力、出力のモニターや電源の供給を行い、前記回路ブロックの一方のブロービング検査を行うとともに、駆動時には端子パッドに接続されたパッケージから信号や電源を供給することにより、前記内部論理回路ブロックを駆動するように構成する。
【００１１】
また、このプロ−ビングパッドは、半導体集積回路チップの表面に配設されており、前記端子パッドは、前記プロ−ビングパッドを覆う絶縁膜に形成されたコンタクトを介して、前記入出力回路セルに接続された前記内部論理回路ブロックに接続されるのが望ましい。
【００１２】
また、前記プロ−ビングパッドは、半導体集積回路チップの周縁部表面に配設するのが望ましい。これにより、チップ面積を有効に利用することができる。
望ましくは、この半導体集積回路装置は、表面に再配列配線を備え、フェースダウンで実装基板に接続するフリップチップＬＳＩであることを特徴とする。
【００１２】
すなわち、本発明は、シリコン基板（１）と、前記シリコン基板上の内部回路領域（R2）に形成された内部回路（DRAM1ｂ）と、前記シリコン基板（１）上のＩ／Ｏセル領域（R1）に形成され、第１の周辺回路素子（電源セル１ａ）と、前記第１の周辺回路素子と前記シリコン基板に対して平行に離れて形成される第１の電極３と、前記第１の周辺回路素子上に前記第１の電極３、前記第１の周辺回路素子（電源セル１ａ）及び前記内部回路（DRAM1ｂ）の少なくとも一部と電気的に接続されるよう形成される第２の電極３を含む入力または出力用の第１のＩ／Ｏセルと、前記シリコン基板上のＩ／Ｏセル領域に形成され、第２の周辺回路素子と、前記第２の周辺回路素子上に前記第２の周辺回路素子及び前記内部回路の少なくとも一部と電気的に接続されるよう形成される第３の電極のみを電極として含む入力または出力用の第２のＩ／Ｏセル３ｎと、前記内部回路、前記第１のＩ／Ｏセル３ｓ及び前記第２のＩ／Ｏセル３ｎ上に、前記第１の電極３をプロービングパッド２として、前記第２の電極を第１の再配列配線用パッド２Ｐとして、前記第３の電極を第２の再配列配線用パッド２Ｐとして開口するように形成された層間絶縁膜１１を備えたことを特徴とする。
【００１２】
また本発明は、上記半導体集積回路装置において、前記第１及び第２の再配列配線用パッド２Ｐとして開口された面積のいずれもが、前記プロービングパッド２として開口された面積よりも小さいことを特徴とする。
【００１２】
また本発明は、上記半導体集積回路装置において、前記内部回路は、少なくともＤＲＡＭ１ｂを含み、前記ＤＲＡＭ１ｂのヒューズ層１５は、前記第１の電極と電気的に接続されていることを特徴とする。
【００１２】
また本発明は、上記半導体集積回路装置において、前記層間絶縁膜１１の表面上に前記プロービングパッド２を含む領域を上方から覆うように、かつ前記第１及び前記第２の再配列配線用パッド２Ｐの各々の少なくとも一部を開口するように形成された絶縁保護膜１１と、前記絶縁保護膜１１の表面上に形成され、前記第２の電極と電気的に接続された第１の配線５と、前記絶縁保護膜１１の表面上に形成され、前記第３の電極と電気的に接続された第２の配線と、前記第１の配線および第２の配線５上に前記第１の配線と電気的に接続されるよう形成された第１および第２のバンプ４とをさらに備えたことを特徴とする。
【００１２】
また本発明は、上記半導体集積回路装置において、前記第１の配線と前記第１のバンプの間に形成された第１のバリアメタル９と、前記第２の配線と前記第２のバンプ４の間に形成された第２のバリアメタル９をさらに備えたことを特徴とする。
【００１２】
また本発明は、上記半導体集積回路装置において、前記シリコン基板の１辺に沿って形成された全ての入力または出力用のＩ／Ｏセルが、前記第２のＩ／Ｏセルで形成されていることを特徴とする。
【００１２】
また本発明は、上記半導体集積回路装置において、シリコン基板と、前記シリコン基板上の内部回路領域に形成された少なくともＤＲＡＭを含む内部回路と、前記シリコン基板上のＩ／Ｏセル領域に形成され、第１の周辺回路素子と、前記第１の周辺回路素子と前記シリコン基板に対して平行に離れて形成される第１の電極と、前記第１の周辺回路素子上に前記第１の電極、前記第１の周辺回路素子及び前記内部回路の少なくとも一部と電気的に接続されるよう形成される第２の電極を含む入力または出力用の第１のＩ／Ｏセルと、前記シリコン基板上のＩ／Ｏセル領域に形成され、第２の周辺回路素子と、前記第２の周辺回路素子上に前記第２の周辺回路素子及び前記内部回路の少なくとも一部と電気的に接続されるよう形成される第３の電極のみを電極として含む入力または出力用の第２のＩ／Ｏセルと、前記内部回路、前記第１のＩ／Ｏセル及び前記第２のＩ／Ｏセル上に、前記第１の電極をプロービングパッドとして、前記第２の電極を第１の再配列配線用パッドとして、前記第３の電極を第２の再配列配線用パッドとして開口するように形成された層間絶縁膜を含み、かつ前記ＤＲＡＭのヒューズ層は、前記第１の電極と電気的に接続されているものであって、前記製造方法は、前記ＤＲＡＭの特性に問題があることが判明した場合に、前記プロービングパッドを経由して前記ＤＲＡＭのヒューズ層を切断する工程と、前記層間絶縁膜の表面上に前記プロービングパッドを含む領域を上方から覆うように、かつ前記第１及び前記第２の再配列配線用パッドの各々の少なくとも一部を開口するように絶縁保護膜を形成する工程と、前記絶縁保護膜の表面上に前記第２の電極と電気的に接続するよう第１の配線を形成する工程と、前記絶縁保護膜の表面上に前記第３の電極と電気的に接続するよう第２の配線を形成する工程と、前記第１の配線上に前記第１の配線と電気的に接続するよう第１のバンプを形成する工程と、前記第２の配線上に前記第１の配線と電気的に接続するよう第２のバンプを形成する工程とを備えたことを特徴とする。
【００１２】
また、本発明は、上記半導体集積回路装置の製造方法において、前記第１のバンプを形成する工程の前に、前記第１の配線上に第１のバリアメタルを形成する工程と、前記第２のバンプを形成する工程の前に、前記第２の配線上に第２のバリアメタルを形成する工程をさらに備えたことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。まず、セルの構成を示し、その作用を説明する。
このＬＳＩチップ１は、図１に概略図、図５に要部断面図を示すように、チップ外周に配列されたプロ−ビングパッド２と、このプロ−ビングパッド２の内側にプロ−ビングパッドのそれぞれに接続される第１の入出力回路セル３Ｓとこの入出力セルの間に配列され、プロ−ビングパッドを持たない第２の入出力回路セル３ｎと、これら第１および第２の入出力セルの上層に配列された再配列配線５と、この再配列配線に形成され、素子領域６上に形成された端子パッド４とを具備したものである。
ここで素子領域６はＤＲＡＭを構成するものである。
【００１４】
次にこのＬＳＩチップ1の製造工程について説明する。
まず図２に示すように、シリコン基板１表面に形成された入出力セルや電源セル１ａ（Ｉ／Ｏセル領域Ｒ１）、素子領域（内部回路領域Ｒ２）にＤＲＡＭ１ｂを形成し、これらのＤＲＡＭに対し、層間絶縁膜１１に形成されたコンタクト１２にコンタクトするように第１層アルミニウム配線を形成するとともにさらにコンタクト１３を介して第２層アルミニウム配線を形成し、プロ−ビングパッド２および再配列配線用パッド２Ｐを形成する。なお、配線パターン間および配線層間は窒化シリコン膜からなる層間絶縁膜で被覆されている。
【００１５】
そして図３に示すように層間絶縁膜にコンタクトホールを形成し、プロ−ビングパッド２を露呈せしめ、プローブＰによってプロ−ビングテストを行う。
【００１６】
そしてこのプロ−ビングテストでＤＲＡＭ特性に問題ありと判断された場合、図４に示すようにヒューズ層１５を切断する。
【００１７】
そしてさらに、図５に示すように絶縁保護膜７を塗布し、表面を保護する。
最後に、この絶縁保護膜７にコンタクトを形成し再配列配線５を形成し、バリアメタル９を介して半田バンプ４を形成する。
このようにして図１に示したＬＳＩチップが形成される。
【００１８】
かかる構成によれば、プロ−ビングパッドの必要な入出力回路３Ｓにのみプロ−ビングパッドを形成し、他の入出力回路３ｎはプロ−ビングパッドを具備しないようにしているため、機能を低下させることなく、素子面積の低減をはかることが可能となる。
【００１９】
（第２の実施の形態）
なお、前記実施の形態では、入出力回路１つおきにプロ−ビングパッド２を形成したが、第２の実施の形態では、図７に示すように、４個の入出力回路に対し１個のプロ−ビングパッド２を接続したものである。
この構成では、入出力セル幅を前記第１の実施の形態の半分にすることによりバンプを増やし封止後検査で使用可能な端子数を増大させることができ、高速多ピン化をはかることが可能となる。
なお同一部位には同一符号を付した。
【００２０】
（第３の実施の形態）
なお、前記実施の形態では、４辺の入出力回路に対し、入出力回路１つおきにプロ−ビングパッド２を形成したが、この例では第４の実施の形態では、図８に示すように４辺のうちの３辺については前記第１の実施の形態と同様に１つおきにプロ−ビングパッドを形成したが、１辺についてはプロ−ビングパッドをなしにしたものである。
かかる構成によれば、大幅なセル面積の低減をはかることが可能となる。
【００２１】
【発明の効果】
本発明によれば、機能を低下させることなく、小型のＬＳＩを形成することが可能となる。
【図面の簡単な説明】
【図１】 第１の実施の形態のＬＳＩの平面説明図である。
【図２】同ＬＳＩの製造工程図である。
【図３】同ＬＳＩの製造工程図である。
【図４】同ＬＳＩの製造工程図である。
【図５】同ＬＳＩの製造工程図である。
【図６】同ＬＳＩの製造工程図である。
【図７】本発明の第２の実施の形態のＬＳＩを示す図である。
【図８】本発明の第３の実施の形態のＬＳＩを示す図である。
【図９】 従来例のフリップチップＬＳＩの概要図である。
【符号の説明】
１ シリコン基板
２ プロービングパッド
２Ｐ 第２の再配列配線用パッド
３ｓ 第１のＩ／Ｏセル
３ｎ 第２のＩ／Ｏセル
３ 第３の電極
R1 Ｉ／Ｏセル領域
R2 内部回路領域
1ｂ 内部回路（DRAM）
４ バンプ
５ 再配列配線
９ バリアメタル
１１ 層間絶縁膜
１２ コンタクト
１３ コンタクト
１５ ヒューズ層

Claims (8)

  1. シリコン基板と、
    前記シリコン基板上の内部回路領域に形成された内部回路と、
    前記シリコン基板上のＩ／Ｏセル領域に形成され、第１の周辺回路素子と、前記第１の周辺回路素子と前記シリコン基板に対して平行に離れて形成される第１の電極と、前記第１の周辺回路素子上に前記第１の電極、前記第１の周辺回路素子及び前記内部回路の少なくとも一部と電気的に接続されるよう形成される第２の電極を含む入力または出力用の第１のＩ／Ｏセルと、
    前記シリコン基板上のＩ／Ｏセル領域に形成され、第２の周辺回路素子と、前記第２の周辺回路素子上に前記第２の周辺回路素子及び前記内部回路の少なくとも一部と電気的に接続されるよう形成される第３の電極のみを電極として含む入力または出力用の第２のＩ／Ｏセルと、
    前記内部回路、前記第１のＩ／Ｏセル及び前記第２のＩ／Ｏセル上に、前記第１の電極をプロービングパッドとして、前記第２の電極を第１の再配列配線用パッドとして、前記第３の電極を第２の再配列配線用パッドとして開口するように形成された層間絶縁膜を備え、
    前記プロ−ビングパッドは前記シリコン基板の外周に配列され、前記第１のＩ／Ｏセルは前記プロ−ビングパッドの内側に配列され、前記第２のＩ／Ｏセルは前記第１のＩ／Ｏセルの間に配列されたことを特徴とする半導体集積回路装置。
  2. 前記第１及び第２の再配列配線用パッドとして開口された面積のいずれもが、前記プロービングパッドとして開口された面積よりも小さいことを特徴とする請求項１に記載の半導体集積回路装置。
  3. 前記内部回路は、少なくともＤＲＡＭを含み、前記ＤＲＡＭのヒューズ層は、前記第１の電極と電気的に接続されていることを特徴とする請求項１に記載の半導体集積回路装置。
  4. 前記層間絶縁膜の表面上に前記プロービングパッドを含む領域を上方から覆うように、かつ前記第１及び前記第２の再配列配線用パッドの各々の少なくとも一部を開口するように形成された絶縁保護膜と、前記絶縁保護膜の表面上に形成され、前記第２の電極と電気的に接続された第１の配線と、前記絶縁保護膜の表面上に形成され、前記第３の電極と電気的に接続された第２の配線と、前記第１の配線上に前記第１の配線と電気的に接続されるよう形成された第１のバンプと、前記第２の配線上に前記第２の配線と電気的に接続されるよう形成された第２のバンプをさらに備えたことを特徴とする請求項１に記載の半導体集積回路装置。
  5. 前記第１の配線と前記第１のバンプの間に形成された第１のバリアメタルと、前記第２の配線と前記第２のバンプの間に形成された第２のバリアメタルをさらに備えたことを特徴とする請求項４に記載の半導体集積回路装置。
  6. 前記シリコン基板の１辺に沿って形成された全ての入力または出力用のＩ／Ｏセルが、前記第２のＩ／Ｏセルで形成されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体集積回路装置。
  7. 半導体集積回路装置の製造方法であって、
    前記半導体集積回路装置は、
    シリコン基板と、
    前記シリコン基板上の内部回路領域に形成された少なくともＤＲＡＭを含む内部回路と、前記シリコン基板上のＩ／Ｏセル領域に形成され、第１の周辺回路素子と、前記第１の周辺回路素子と前記シリコン基板に対して平行に離れて形成される第１の電極と、前記第１の周辺回路素子上に前記第１の電極、前記第１の周辺回路素子及び前記内部回路の少なくとも一部と電気的に接続されるよう形成される第２の電極を含む入力または出力用の第１のＩ／Ｏセルと、
    前記シリコン基板上のＩ／Ｏセル領域に形成され、第２の周辺回路素子と、前記第２の周辺回路素子上に前記第２の周辺回路素子及び前記内部回路の少なくとも一部と電気的に接続されるよう形成される第３の電極のみを電極として含む入力または出力用の第２のＩ／Ｏセルと、
    前記内部回路、前記第１のＩ／Ｏセル及び前記第２のＩ／Ｏセル上に、前記第１の電極をプロービングパッドとして、前記第２の電極を第１の再配列配線用パッドとして、前記第３の電極を第２の再配列配線用パッドとして開口するように形成された層間絶縁膜を含み、かつ前記ＤＲＡＭのヒューズ層は、前記第１の電極と電気的に接続されているものであって、
    前記製造方法は、
    前記ＤＲＡＭの特性に問題があることが判明した場合に、前記プロービングパッドを経由して前記ＤＲＡＭのヒューズ層を切断する工程と、
    前記層間絶縁膜の表面上に前記プロービングパッドを含む領域を上方から覆うように、かつ前記第１及び前記第２の再配列配線用パッドの各々の少なくとも一部を開口するように絶縁保護膜を形成する工程と、
    前記絶縁保護膜の表面上に前記第２の電極と電気的に接続するよう第１の配線を形成する工程と、
    前記絶縁保護膜の表面上に前記第３の電極と電気的に接続するよう第２の配線を形成する工程と、
    前記第１の配線上に前記第１の配線と電気的に接続するよう第１のバンプを形成する工程と、
    前記第２の配線上に前記第２の配線と電気的に接続するよう第２のバンプを形成する工程とを備え、
    前記プロ−ビングパッドは前記シリコン基板の外周に配列され、前記第１のＩ／Ｏセルは前記プロ−ビングパッドの内側に配列され、前記第２のＩ／Ｏセルは前記第１のＩ／Ｏセルの間に配列されたことを特徴とする半導体集積回路装置の製造方法。
  8. 前記第１のバンプを形成する工程の前に、前記第１の配線上に第１のバリアメタルを形成する工程と、
    前記第２のバンプを形成する工程の前に、前記第２の配線上に第２のバリアメタルを形成する工程をさらに備えたことを特徴とする請求項７に記載の半導体集積回路装置の製造方法。
JP2003091915A 2003-03-28 2003-03-28 半導体集積回路装置及び半導体集積回路装置の製造方法 Expired - Fee Related JP4601910B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003091915A JP4601910B2 (ja) 2003-03-28 2003-03-28 半導体集積回路装置及び半導体集積回路装置の製造方法
US10/809,796 US7105933B2 (en) 2003-03-28 2004-03-26 Semiconductor integrated circuit device and manufacturing method of the same
TW093108346A TW200504934A (en) 2003-03-28 2004-03-26 Semiconductor integrated circuit device
CNA200410032677XA CN1536673A (zh) 2003-03-28 2004-03-29 半导体集成电路器件
US11/511,417 US20060292713A1 (en) 2003-03-28 2006-08-29 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003091915A JP4601910B2 (ja) 2003-03-28 2003-03-28 半導体集積回路装置及び半導体集積回路装置の製造方法

Publications (3)

Publication Number Publication Date
JP2004303787A JP2004303787A (ja) 2004-10-28
JP2004303787A5 JP2004303787A5 (ja) 2006-05-18
JP4601910B2 true JP4601910B2 (ja) 2010-12-22

Family

ID=33405167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003091915A Expired - Fee Related JP4601910B2 (ja) 2003-03-28 2003-03-28 半導体集積回路装置及び半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (2) US7105933B2 (ja)
JP (1) JP4601910B2 (ja)
CN (1) CN1536673A (ja)
TW (1) TW200504934A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4510370B2 (ja) * 2002-12-25 2010-07-21 パナソニック株式会社 半導体集積回路装置
JP4504791B2 (ja) * 2004-11-24 2010-07-14 パナソニック株式会社 半導体回路装置及びその製造方法
JP2006210438A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置およびその製造方法
JP4745007B2 (ja) * 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
JP4822799B2 (ja) * 2005-10-19 2011-11-24 Ｏｋｉセミコンダクタ株式会社 集積回路のレイアウト方法及びレイアウト装置
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
JP5433995B2 (ja) * 2008-07-04 2014-03-05 富士電機株式会社 半導体装置およびその製造方法
CN102023236A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 测试结构及测试方法
US8227926B2 (en) 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8299632B2 (en) 2009-10-23 2012-10-30 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
JP5355499B2 (ja) * 2010-06-03 2013-11-27 株式会社東芝 半導体装置
JP5584146B2 (ja) * 2011-01-20 2014-09-03 株式会社東芝 半導体装置およびその製造方法
JP5658623B2 (ja) * 2011-06-22 2015-01-28 ルネサスエレクトロニクス株式会社 半導体チップ及びその製造方法、並びに半導体パッケージ
JP5970277B2 (ja) * 2012-07-20 2016-08-17 ローム株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03266446A (ja) * 1990-03-15 1991-11-27 Nec Corp 半導体装置の製造方法
JPH0737929A (ja) * 1993-07-23 1995-02-07 Nec Corp 半導体集積回路装置
JPH08306696A (ja) * 1995-04-28 1996-11-22 Fujitsu Ltd 半導体集積回路装置及びその電源供給方法
JPH10107211A (ja) * 1996-10-01 1998-04-24 Kawasaki Steel Corp テスト容易化回路
JPH10284611A (ja) * 1997-04-09 1998-10-23 Nec Corp 入出力バッファ
JP2000196021A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd ウエハ―レベルパッケ―ジ及びウエハ―レベルパッケ―ジを用いた半導体装置の製造方法
JP2002343839A (ja) * 2001-05-21 2002-11-29 Ricoh Co Ltd 半導体集積回路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737988A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd 半導体集積回路装置の製造方法
US5898186A (en) * 1996-09-13 1999-04-27 Micron Technology, Inc. Reduced terminal testing system
US6456099B1 (en) 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
DE10022434A1 (de) * 2000-05-09 2001-11-22 Daimler Chrysler Ag Verfahren zur fahrdynamischen Adaption der Körperabstützung eines Sitzenden in einem Fahrzeugsitz und Fahrzeugsitz hierzu
US6838367B1 (en) * 2000-08-24 2005-01-04 Micron Technology, Inc. Method for simultaneous formation of fuse and capacitor plate and resulting structure
TW558772B (en) 2001-08-08 2003-10-21 Matsushita Electric Ind Co Ltd Semiconductor wafer, semiconductor device and fabrication method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03266446A (ja) * 1990-03-15 1991-11-27 Nec Corp 半導体装置の製造方法
JPH0737929A (ja) * 1993-07-23 1995-02-07 Nec Corp 半導体集積回路装置
JPH08306696A (ja) * 1995-04-28 1996-11-22 Fujitsu Ltd 半導体集積回路装置及びその電源供給方法
JPH10107211A (ja) * 1996-10-01 1998-04-24 Kawasaki Steel Corp テスト容易化回路
JPH10284611A (ja) * 1997-04-09 1998-10-23 Nec Corp 入出力バッファ
JP2000196021A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd ウエハ―レベルパッケ―ジ及びウエハ―レベルパッケ―ジを用いた半導体装置の製造方法
JP2002343839A (ja) * 2001-05-21 2002-11-29 Ricoh Co Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
JP2004303787A (ja) 2004-10-28
US20040245656A1 (en) 2004-12-09
TW200504934A (en) 2005-02-01
US20060292713A1 (en) 2006-12-28
CN1536673A (zh) 2004-10-13
US7105933B2 (en) 2006-09-12

Similar Documents

Publication Publication Date Title
US20060292713A1 (en) Semiconductor integrated circuit device
JP4647594B2 (ja) 集積回路チップのｉ／ｏセル
US7629689B2 (en) Semiconductor integrated circuit having connection pads over active elements
US7626276B2 (en) Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
KR100385225B1 (ko) 탐침 패드 및 범프 패드를 갖는 플립 칩형 반도체소자 및 그 제조방법
JP5342154B2 (ja) 半導体装置の製造方法
US7919847B2 (en) Semiconductor wafer, semiconductor device, and semiconductor device manufacturing method
EP1897138B1 (en) Semiconductor device and mounting structure thereof
US8643178B2 (en) Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
US6031257A (en) Semiconductor integrated circuit device
US6136620A (en) Method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein
US6462427B2 (en) Semiconductor chip, set of semiconductor chips and multichip module
KR20090017466A (ko) 반도체 집적 회로 장치
JPH0773106B2 (ja) 半導体装置の製造方法
TWI226691B (en) Selective C4 connection in IC packaging
US6479306B1 (en) Method for manufacturing semiconductor device
JP3395747B2 (ja) 半導体集積回路の製造方法
US20040016980A1 (en) Semiconductor integrated device
KR100541798B1 (ko) 반도체 장치의 테그 패턴 형성방법
JP3531863B2 (ja) ウェーハ・レベルの集積回路の構造およびそれを製造するための方法
KR100301061B1 (ko) 씨.에스.피(ｃｓｐ)용 반도체 칩 및 그 제조방법
JP2004296464A (ja) 半導体装置
JP2822996B2 (ja) 半導体装置
KR19980036467A (ko) 반도체장치의 패드(pad)구조
JP2002289692A (ja) 半導体チップ、半導体パッケージおよび半導体チップの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071128

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060328

LAPS Cancellation because of no payment of annual fees