JP2822996B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2822996B2
JP2822996B2 JP8274723A JP27472396A JP2822996B2 JP 2822996 B2 JP2822996 B2 JP 2822996B2 JP 8274723 A JP8274723 A JP 8274723A JP 27472396 A JP27472396 A JP 27472396A JP 2822996 B2 JP2822996 B2 JP 2822996B2
Authority
JP
Japan
Prior art keywords
wiring
lead
bonding
pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8274723A
Other languages
English (en)
Other versions
JPH10125717A (ja
Inventor
勇 大▲鶴▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8274723A priority Critical patent/JP2822996B2/ja
Publication of JPH10125717A publication Critical patent/JPH10125717A/ja
Application granted granted Critical
Publication of JP2822996B2 publication Critical patent/JP2822996B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体集積回路チップのボンディングパッド周
辺の形状並びに構造に関する。
【０００２】
【従来の技術】従来の技術について、図４及び図５を参
照しながら説明する。図４は従来の技術を示す平面図、
図５は図４のＡ−Ａ’線断面図である。
【０００３】近年、ＬＳＩの高集積化に伴い、その半導
体集積回路チップのボンディングパッドピッチは、ます
ます狭くなっており、そのボンディングも、さらに難し
くなっている。そこで、一定の面積の半導体集積回路チ
ップにおいて、ボンディングパッド４のピッチを狭くす
ることなく、ボンディングパッド４の数を増やす方法と
して、ボンディングパッド４を千鳥状に複数配列させる
ものが開発された。
【０００４】図４に示す千鳥状２列で６０μｍピッチの
ボンディングパッド４ａ，４ｂを内外に配列した半導体
集積回路チップにおいて、Ａｕ等のワイヤーを用いたボ
ールボンディングを行う場合、外周のボンディングパッ
ド４ｂと内部活性領域３を電気的に接続するための引出
配線１の幅が２０〜２５μｍであり、引出配線１は図５
に示されるように、絶縁層７上に設けられ、その先端部
にパッド４ｂが結合されていた。８は層間絶縁膜，９は
保護膜である。
【０００５】引出配線１の寸法に合わせて、内周のボン
ディングパッド４ａにボンディングするボール５は、両
サイドの引出配線１の間で最悪の場合９５μｍの幅に収
まるように、ボール５の直径及びボンディング位置のば
らつきをコントロールする必要があった。
【０００６】従って、ボール５の直径を６０〜７０μｍ
にすることにより、この千鳥状２列で６０μｍのボンデ
ィングパッドピッチで半導体集積回路チップへのボール
ボンディングを行っていた。
【０００７】
【発明が解決しようとする課題】しかしながら、図４及
び図５に従来の技術における第１の問題点は、ボンディ
ングパッドとボールの接合不良が発生する頻度が多くな
ることにある。その理由は、ボンディングパッドのピッ
チが狭くなれば、ボールの直径を小さくする必要がある
が、ボールの直径を縮小するほど、良好な接合状態を得
ることのできるボンディング条件の許容範囲が狭くな
り、設備の状態等の経時変化によって、ボンディング不
良の発生する可能性が高くなるためである。
【０００８】また、第２の問題点は、従来の技術におい
ては、内周パッドにボンディングしたボールが、外周パ
ッドの引出配線にショートする頻度が多くなることにあ
る。その理由は、前記第１の問題点を回避するために
は、できる限りボールの直径を大きくする必要がある
が、これによりボールの直径及びボンディング位置のば
らつきが許されるマージンが無くなり、安定した歩留り
を得ることが難しくなるためである。
【０００９】また、引出配線の線幅を縮小することが考
えられるが、線幅を縮小した場合、引出配線の断面積が
縮小されることとなり、それに伴い、引出配線の電気的
特性の劣化やマイグレーションの発生を招いてしまうこ
ととなる。
【００１０】本発明の目的は、複数のボンディングパッ
ドを有する半導体装置において、電気的，機械的特性及
び歩留りを損なうことなく、容易にワイヤーボンディン
グを行える半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、電極パッドと、引出配
線とを半導体素子の周囲に有する半導体装置であって、
電極パッドは、引出配線により半導体素子に電気的に接
続されたものであり、引出配線のうち、隣接する電極パ
ッド間に通して形成される引出配線は、線幅を縮小し、
厚さを厚くして形成されたものである。
【００１２】また前記線幅を縮小した引出配線は、絶縁
層に設けた溝内に埋込み、厚さを増したものである。
【００１３】
【作用】引出配線の断面積を減らすことなく、線幅を細
くしているため、配線の電気的，機械的特性を損なうこ
とがなく、電極パッドにボンディングしたボールが、引
出配線にショートする確率を低減できる。
【００１４】また、引出配線の厚さを増す手段として、
厚さを増す分の深さの溝を形成し、そこに導体を埋設し
ているため、配線上の平坦性は従来通り保たれており、
以降の工程において、カバー，配線等を積層する際に段
差による配線切れ等を防止することができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。図１は、本発明の実施形態に係る半導体
装置を示す平面図、図２は、図１のＡ−Ａ’線断面図で
ある。
【００１６】図において、本発明の実施形態に係る半導
体装置は、半導体素子の周囲に電極パッド４ａ，４ｂと
引出配線１，２とを有している。
【００１７】図に示す実施形態では、半導体素子は、ス
クライブ線６で個別に分割されるようになっており、ス
クライブ線６より内側位置に、能動又は受動素子等が組
み込まれた内部活性領域３を有している。
【００１８】電極パッドとしてのボンディングパッド４
ａ，４ｂは、内部活性領域３の各辺に沿って千鳥状に配
列して設けられている。またボンディングパッド４ａ，
４ｂは、引出配線１，２により内部活性領域３に電気的
に接続されている。
【００１９】さらに本発明では、隣接するボンディング
パッド４ａ，４ｂ間に通して形成される引出配線１は、
線幅ｌ1を他の引出配線２より縮小し、かつ厚さを厚く
して形成してある。
【００２０】引出配線１の厚さを増す手段として、厚さ
を増す分の深さの溝８を絶縁層７に設け、溝８内に導体
を埋設して引出配線１を形成している。
【００２１】
【実施例】次に本発明の一実施例について図面を参照し
て説明する。
【００２２】千鳥状２列に６０μｍパッドピッチでボン
ディングパッド４ａ，４ｂを有する半導体集積回路チッ
プにおいて、引出配線１の幅を２５μｍ，配線厚さを６
０００Åとする場合、引出配線１の幅を１２μｍに縮小
して設計するときは、以下の手順で行う。
【００２３】図３（ａ），（ｂ）に示すように、最内周
以外のボンディングパッド４ａの引出配線１の下層の絶
縁層７であるフィールド酸化膜に深さ６５００Åの溝８
を形成し、図３（ｃ）に示すように溝８が完全に埋まる
ように配線材料であるＡｌ合金等の導体をスパッタリン
グ等により埋め込み、次に、同じ１２μｍの幅で６００
０Åの配線１を形成する。これによって、配線幅を２５
μｍから１２μｍへ細くしながら、同じ断面積を維持し
た引出配線１を形成する。
【００２４】ボンディングエリア（ボールの大きさ及び
ボディング位置のばらつきが許される範囲）を９５μｍ
から１０８μｍへ広げることができる。また、言いかえ
れば、従来と同じボンディングエリア（９５μｍ）を確
保しながら、パッドピッチを６０μｍから５３．５μｍ
へ狭くできるということである。
【００２５】
【発明の効果】以上説明したように本発明によれば、配
線の電気的機械的特性を損なうことなく、内周パッドに
ボンディングしたボールが、外周パッドの引出配線にシ
ョートする確率を低減でき、ボンディング歩留りの向上
を図ることができる。その理由は、配線幅を細くするこ
とにより、内周パッドのボンディングエリア（ボールの
大きさ及びボディング位置のばらつきが許される範囲）
が広くなったためであり、配線幅を細くした分を厚さを
厚くすることで補い、従来の配線の断面積を維持してい
るためである。
【００２６】さらに、部分的に配線厚さを厚くしても、
従来通りの層構造の平坦性を維持できる。その理由は、
あらかじめ配線厚さを厚くするだけの深さの溝を絶縁層
に形成しておき、その溝に導体を埋め込んでいるためで
ある。
【００２７】さらに、千鳥配列のボンディングパッドピ
ッチをさらに狭ピッチ化し、より高集積な半導体装置を
提供できる。その理由は、パッドピッチを狭くしても、
ボンディングエリアが狭くならないためである。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す平面図である。
【図２】図１のＡ−Ａ’線断面図である。
【図３】本発明の一実施例の製造工程図である。
【図４】従来技術の平面図である。
【図５】従来技術である、図４のＡ−Ａ’線断面図であ
る。
【符号の説明】
１ 外周パッドの引出配線 ２ 内周パッドの引出配線 ３ 内部活性領域 ４ ボンディングパッド ５ ボール ６ スクライブ線 ７ 絶縁層 ８ 溝（第１配線層） ９ 第２配線層 １０ 層間絶縁膜 １１ ボンディングパッド層 １２ 保護膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 電極パッドと、引出配線とを半導体素子
    の周囲に有する半導体装置であって、 電極パッドは、引出配線により半導体素子に電気的に接
    続されたものであり、 引出配線のうち、隣接する電極パッド間に通して形成さ
    れる引出配線は、線幅を縮小し、厚さを厚くして形成さ
    れたものであることを特徴とする半導体装置。
  2. 【請求項２】 前記線幅を縮小した引出配線は、絶縁層
    に設けた溝内に埋込み、厚さを増したものであることを
    特徴とする請求項１に記載の半導体装置。
JP8274723A 1996-10-17 1996-10-17 半導体装置 Expired - Lifetime JP2822996B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8274723A JP2822996B2 (ja) 1996-10-17 1996-10-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8274723A JP2822996B2 (ja) 1996-10-17 1996-10-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH10125717A JPH10125717A (ja) 1998-05-15
JP2822996B2 true JP2822996B2 (ja) 1998-11-11

Family

ID=17545682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8274723A Expired - Lifetime JP2822996B2 (ja) 1996-10-17 1996-10-17 半導体装置

Country Status (1)

Country Link
JP (1) JP2822996B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4133786B2 (ja) * 2003-12-16 2008-08-13 日東電工株式会社 配線回路基板

Also Published As

Publication number Publication date
JPH10125717A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
JP2916326B2 (ja) 半導体装置のパッド構造
US4021838A (en) Semiconductor integrated circuit devices
US6313540B1 (en) Electrode structure of semiconductor element
JP3432284B2 (ja) 半導体装置
JP2004063761A (ja) 半導体装置
USRE41355E1 (en) Method for placing active circuits beneath active bonding pads
JP4601910B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US5463255A (en) Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
US20030151149A1 (en) Semiconductor device
US6710448B2 (en) Bonding pad structure
JP3106493B2 (ja) 半導体装置
JP2822996B2 (ja) 半導体装置
JPH031538A (ja) 半導体装置
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
US6459154B2 (en) Bonding pad structure of a semiconductor device and method of fabricating the same
US8044518B2 (en) Junction member comprising junction pads arranged in matrix and multichip package using same
JPH07161722A (ja) 半導体装置のパッド構造
KR100366114B1 (ko) 반도체장치와그의제조방법
JPH0629296A (ja) バンプパッドを備える半導体装置
JP2001118957A (ja) 半導体装置
JPH0414503B2 (ja)
JP2944295B2 (ja) 半導体集積回路装置
JP2002164381A (ja) 半導体装置及びその製造方法
JP2810945B2 (ja) 集積回路用電極パッド及びその製造方法
JPH08306701A (ja) 半導体装置